JP3363171B2 - 並列運転機能を備えた発電機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数台の発電機を並列
に接続して運転する場合に各出力位相を自動的に一致さ
せる並列運転機能を備えた発電機に関するものである。

【０００２】

【従来の技術】複数の発電機を並列に接続して運転を行
なう場合、それぞれの発電機の出力電圧の間で同期がと
れないと、電圧差により一方の発電機から他方の発電機
へ電流が流れ込み、一方の発電機に過電流が流れて構成
機器を破壊するおそれがあるので、それぞれの発電機の
出力電圧の間で同期をとる必要がある。

【０００３】このため、同規格の発電機を並列運転する
場合であっても互いの運転状態を確認するための信号用
配線が必要となったり、また、例えば特公昭５６−２０
７８２号公報に示されるように、自動同期装置が早く確
実に働くように位相一致点を作るための工夫が必要であ
ったり、さらに、例えば実開昭６２−１４５４４０号公
報に示されるように、特別の並列運転用アタプタを使用
して、２台のうちの一台をマスタ機として、他方をスレ
ーブ機として並列運転するようにしている。

【０００４】ところで、上述のように発電機の出力どう
しを接続して並列運転を行う場合、それぞれの発電機の
出力電圧の間で同期が取れないと、一方の発電機から他
方の発電機へ電流が流れ込む、例えば、図２１の
（１）、（２）、（３）、（４）に示す４つの場合のよ
うな相対電流が発生する。

【０００５】図２１の（１）は双方の出力電圧位相にず
れがある場合、図２１の（２）は双方の出力電圧の大き
さに差がある場合、図２１の（３）および（４）は双方
の出電圧の位相と大きさに差がある場合に発生する相対
電流をそれぞれ示しており、このような相対電流と負荷
へ供給される出力電流とが合成された電流が、それぞれ
の発電機の出力電流となる。

【０００６】発電機の出力どうしの同期をとるための周
波数調整は、上述ような相対電流を含んだ出力電流の、
自機の出力電圧に対する位相差を基準にして、進相の場
合は自機の周波数を減じることにより、遅相の場合は自
機の周波数を増加することにより行うことができる。

【０００７】ところでこのような相対電流は、無負荷運
転時には互いに１８０°の位相差で現れるが、負荷運転
時には、負荷電流と合成されるためこの位相差は１８０
°より小さくなる。

【０００８】さらに、負荷の力率は１．０（抵抗負荷）
とは限らず低力率負荷の場合もあるため、これらを総合
して考えると、周波数調整のための電流位相の検出は、
−１８０°〜＋１８０°の範囲でなるべくリニアな特性
として検出できることが好ましい。

【０００９】

【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたものであり、その目的とするところは、並
列運転を行うにあたって特別のアダプタ等を使用したり
操作上の特別な工夫を必要とすることなく安定に並列運
転を継続することのできる並列運転機能を備えた発電機
を提供することを目的とする。

【００１０】

【課題を解決するための手段】第１の発明は上記目的を
達成するために、直流電力を出力する直流電源回路と、
該直流電源回路から出力される前記直流電力を所定周波
数の交流電力に変換するインバータ回路とを有する発電
機において、前記インバータ回路のスイッチング動作の
基準となる前記所定周波数の交流電力の出力目標波形信
号を形成する目標波形形成手段と、前記インバータ回路
から出力される交流出力電圧を検出する出力電圧検出手
段と、前記インバータ回路から出力される交流出力電流
を検出する出力電流検出手段と、検出された前記出力電
圧波形と出力電流波形の検出波形をそれぞれのゼロクロ
ス点を基準として矩形変換して同一変化方向同士を比較
することにより、相互の位相差を、逆相位相領域を含む
−１８０°〜＋１８０°の範囲で検出する位相差検出手
段と、前記位相差検出手段から出力される位相差信号に
よって検出された位相差を減ずるように前記目標波形信
号の周波数を変化させる基準信号発生手段とを、有する
ことを特徴とする。

【００１１】第２の発明では、前記第１の発明におい
て、前記位相差検出手段は、前記位相差の大きさをパル
ス幅信号として検出するとともに、このパルス幅信号を
前記矩形波変換後の出力電圧波形信号または出力電流波
形信号のいずれか一方と比較することにより、前記位相
差が進相か遅相かを判別するように構成したことを特徴
とする。

【００１２】第３の発明では、前記第２の発明におい
て、前記位相差検出手段は、矩形波変換された前記出力
電圧及び出力電流の検出波形を入力する第１の排他的論
理和回路と、前記第１の排他的論理和回路の出力をクロ
ックとし、且つ前記出力電圧または出力電流の検出波形
を所定のタイミングで入力する遅延型フリップフロップ
回路と、前記出力電圧または出力電流の検出波形と前記
遅延型フリップフロップ回路の出力とを入力する第２の
排他的論理和回路とを、備えることを特徴とする。

【００１３】

【作用】第１、第２及び第３の発明は、並列運転時は並
列運転する発電機の出力端子間は互いに接続されている
ため、自機が発電していなくとも、自機の出力電圧検出
手段により相手機の出力電圧波形を検出することができ
る。このようにして起動した自機の出力電圧と相手機の
出力電圧の位相がズレ、位相差が生じている場合は、相
対電流が発生し、この相対電流が自機の出力電流検出手
段により検出される。自機は、この出力電流検出手段に
より検出された交流出力電流と前記出力電圧検出手段に
より検出された交流出力電圧との位相差を位相差検出手
段により検出する。すなわち、第１の排他的論理和回路
で位相差分の大小の幅、つまり進相、遅相の量を検出
し、第２の排他的論理和回路で電流の電圧に対する進
相、遅相の判別を行ない、これらの位相判定は、波形の
半サイクル毎に行なわれるので、位相差は−１８０°〜
＋１８０°までの全範囲に亘って検出できる。そして、
基準信号発生手段により、検出されたパルス幅に応じて
周波数の増減が行なわれる。したがって、前記課題を解
決できるのである。

【００１４】

【実施例】以下、図面を参照にして本発明の実施例を説
明する。

【００１５】図１は、本発明を小型携帯用発電機に適用
した場合の一実施例の概略全体構成を示すブロック図で
ある。同図において、交流発電機１の出力側は整流平滑
回路２の入力側に接続され、整流平滑回路２の出力側は
インバータ回路及びＬＰＦ３の入力側に接続され、その
インバータ回路及びＬＰＦ３の出力側は電圧検出回路４
及び電流検出回路５を介して出力端子Ｔ１，Ｔ１に接続
されている。

【００１６】電圧検出回路４及び電流検出回路５の出力
側は矩形波変換回路６，７の入力側に接続され、その矩
形波変換回路６，７の出力側が位相差検出回路８に接続
されている。さらに、電流検出回路５の出力側が比較回
路９及び保護回路１０を介して立上りタイミング回路
（起動回路）１１に接続されている。位相差検出回路８
の出力側が、発振部１２、分周回路１３、出力目標波形
信号を出力する正弦波化回路（目標波形形成手段）１
４、電子ボリューム回路１５、低域ろ波回路（以下、Ｌ
ＰＦという）１６、及びパルス幅変調回路（以下、ＰＷ
Ｍ回路という）１７を介してインバータ回路及びＬＰＦ
３に接続されている。そのうえ、比較回路９の出力側が
電子ボリューム回路１５に接続され、立上りタイミング
回路１１が、分周回路１３、正弦波化回路１４、及びＰ
ＷＭ回路１７にそれぞれ接続されている。

【００１７】次に、図１の発電機の動作を簡単に説明す
る。

【００１８】交流発電機１から出力される交流は、整流
平滑回路２で整流平滑されて直流電力となる。この直流
電力はＰＷＭ回路１７により制御されるインバータ回路
及びＬＰＦ３により所定周波数、例えば５０Ｈｚまたは
６０Ｈｚの交流電力に変換されて出力端子Ｔ１，Ｔ１か
ら負荷へ出力される。出力ラインに現われる出力電圧
は、電圧検出回路４で検出され、この電圧検出回路４か
ら出力される出力電圧信号ａは図２（ａ）に示すような
正弦波状であり、この信号ａは矩形波変換回路６に入力
され、図２（ｂ）に示すような矩形波信号ｂとして立上
りタイミング回路１１及び位相差検出回路８へ出力され
る。電流検出回路５から出力される出力電流信号に応じ
て矩形波変換回路７から出力される信号ｂ´も同様の信
号であり、位相差検出回路８に入力される。

【００１９】位相差検出回路８は、双方の信号ｂ、ｂ´
の位相差に応じた位相差電圧を発振部１２へ出力し、発
振部１２の出力を制御する。すなわち、起動した自機の
位相と他機の位相とを比較して位相の進みまたは遅れを
検出し、その検出結果を進相信号または遅相信号として
発振部１２へ出力して、後述するように発振部１２から
の出力信号の周波数を微調整する。発振部１２から出力
されるパルス列信号は分周回路１３で分周され、クロッ
ク信号として正弦波化回路１４に入力される。正弦波化
回路１４は、上記クロック信号により階段状の正弦波信
号を発生し、その正弦波信号は電子ボリューム回路１５
へ出力される。電子ボリューム回路１５は、負荷電流が
過負荷状態となっている場合に上記正弦波信号の通過及
び通過時の減衰度を制御し、このように制御された正弦
波信号はＬＰＦ１６を介してＰＷＭ回路１７に入力さ
れ、この所定周波数の正弦波信号を目標波形信号として
パルス幅変調されたパルスがＰＷＭ回路１７から出力さ
れる。

【００２０】ＰＷＭ回路１７から出力されるパルスによ
りインバータ回路及びＬＰＦ３のブリッジ型インバータ
回路を構成するＦＥＴＱ５〜Ｑ８の各ゲートが制御さ
れ、上記ＬＰＦ１６から出力される目標波形信号である
所定周波数の正弦波信号に応じた交流電力として、出力
端子Ｔ１，Ｔ１から出力される。

【００２１】次に、図１の各構成要素について図３〜図
１５の各図を用いて詳細に説明する。図３〜図１５の各
図は、図１の各構成要素とその関連回路を示す構成図で
ある。

【００２２】図３において、１ａは交流発電機１の固定
子に独立して巻装された三相出力巻線、１ｂは単相補助
巻線である。また交流発電機１の回転子（図示せず）に
は多極の永久磁石の磁極が形成されており、エンジン
（図示せず）によって回転駆動されるように構成されて
いる。三相出力巻線１ａの出力端は、３つのサイリスタ
と３つのダイオードとで構成されるブリッジ整流回路２
ａに接続され、ブリッジ整流回路２ａの出力端は平滑回
路２ｂに接続される。上記ブリッジ整流回路２ａと平滑
回路２ｂとは整流平滑回路２を構成する。

【００２３】単相補助巻線１ｂの出力端は、正極、負極
の出力端子Ｅ，Ｆを有する定電圧供給装置Ａ１に接続さ
れる。定電圧供給装置Ａ１は２組の整流回路、平滑回
路、定電圧回路Ａ１ａから成り、単相補助巻線１ｂから
の一の方向からの電流に対しては一方の組みの各回路が
働き、一の方向と反対の方向の電流に対しては他方の組
みの各回路が働き、これによって出力端子Ｅ，Ｆにそれ
ぞれ正負の定電圧が出力される。

【００２４】Ａ２はサイリスタ制御回路であり、コンデ
ンサＣ１、抵抗Ｒ１〜Ｒ３及びトランジスタＱ１，Ｑ２
等で構成され、抵抗Ｒ１と抵抗Ｒ２との接続点の電位に
応じてブリッジ整流回路２ａの各サイリスタのゲート入
力回路の入力信号を制御する。そして、電源入力側の一
端が定電圧供給装置Ａ１の正極出力端子Ｅに接続され、
他端が平滑回路２ｂの正極端子と共に接地され、接続点
Ｋが図４に示すエンジン回転数検出回路Ａ３の出力側に
接続されている。

【００２５】このエンジン回転数検出回路Ａ３は、図３
に示す定電圧供給装置Ａ１の正極出力端子Ｅ側に設けら
れた定電圧回路Ａ１ａの入力側（Ｇ）にツェナーダイオ
ードＤ１を有するほか、反転比較回路Ａ３ａ、ＮＯＲゲ
ートＡ３ｂ、インバータ回路Ａ３ｃ、トランジスタＱ
３，Ｑ４、コンデンサＣ２、及びダイオードＤ２等から
構成され、エンジンが一定回転数以上となると出力側の
トランジスタＱ４の電位が“Ｈ”レベルとなり、以下で
あれば“Ｌ”レベルとなる。そして、ツェナーダイオー
ドＤ１のアノード側が抵抗を介して定電圧供給装置Ａ１
の負極出力端子Ｆに接続され、ＮＯＲゲートＡ３ｂの入
力側には、発電機の過電流状態を検出するカウンタ等か
らなる保護回路１０が接続され、カウンタが所定数のパ
ルスをカウント時（＝保護が必要な時）に“Ｈ”レベル
信号がＮＯＲゲートＡ３ｂに供給される。さらに、トラ
ンジスタＱ４のコレクタは定電圧供給装置Ａ１の正極出
力端子Ｅに接続され、そのエミッタはサイリスタ制御回
路Ａ２の接続点Ｋに接続されている。

【００２６】平滑回路２ｂの出力側は図５に示すインバ
ータ回路３ａに接続されている。インバータ回路３ａは
４つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ８等か
ら成るブリッジ回路で構成されている。ＦＥＴＱ５，Ｑ
６のドレインと平滑回路２ｂの正側の出力線との間には
電流検出用抵抗Ｒ７，Ｒ８がそれぞれ接続されている。
インバータ回路３ａの出力側は、ローパスフィルタ（Ｌ
ＰＦ）３ｂを介して負荷（図示せず）が接続される出力
端子Ｔ１，Ｔ１に接続される。ＬＰＦ３ｂは、負荷に対
し直列接続されるコイルＬ１，Ｌ２、及び負荷に対し並
列接続されるコンデンサＣ３で構成される。上記インバ
ータ回路３ａとＬＰＦ３ｂとはインバータ回路及びＬＰ
Ｆ３を構成する。そして、電流検出用抵抗Ｒ７，Ｒ８と
ＦＥＴＱ５，Ｑ６との接続点Ｍ，Ｎは、電流検出回路５
に接続されている。

【００２７】図６において、電流検出回路５は、Ｎ点か
らの入力信号を反転させてＭ点からの入力信号に足し合
せて増幅し、正弦波形を形成するオペアンプ５１と、該
オペアンプ５１の出力信号を全波整流するオペアンプ５
２，５３、ダイオードＤ７，Ｄ８と、該ダイオードＤ
７，Ｄ８の出力信号を平滑する抵抗Ｒ９，コンデンサＣ
７で平滑された出力信号を増幅するオペアンプ５４等で
構成されている。そして、この電流検出回路５の出力側
が、矩形波変換回路７の入力側に接続されると共に、比
較回路９の入力側に接続される。

【００２８】比較回路９は、比較回路９１，９２と、図
３の定電圧供給装置Ａ１の正極出力端子Ｅと接地間に直
列接続された抵抗Ｒ１０，Ｒ１１，Ｒ１２で構成されて
いる。抵抗Ｒ１０とＲ１１の接続点及び抵抗Ｒ１１とＲ
１２の接続点は比較器９１，９２の閾値をそれぞれ形成
する。比較器９１の出力端子９Ｔ１は、電流検出回路５
の出力電圧が比較器９１の閾値より大きい時のみ“Ｈ”
レベルとなり、比較器９２の出力端子９Ｔ２は、電流検
出回路５の出力電圧が比較器９２の閾値より小さい時の
み“Ｈ”レベルとなる。そして、比較回路９の出力端子
９Ｔ１，９Ｔ２は、電子ボリューム回路１５の制御入力
端子に接続されている。

【００２９】一方、図１中の矩形波変換回路６，７はそ
れぞれ図７及び図８に示す構成を有している。

【００３０】この矩形波変換回路６はオペアンプを使用
した正帰還増幅回路である。交流出力電圧の位相に応じ
た位相の正弦波信号は電圧検出回路４から出力され、矩
形波変換回路６で正帰還増幅され、急俊な立上り、立下
り特性を持つ矩形波信号ｂとなる。矩形波変換回路７
は、オペアンプを使用した高増幅度回路である。矩形波
変換回路７には、負荷電流の位相に応じた位相の正弦波
信号が電流検出回路５から入力され、急俊な立上り、立
下り特性を持つ矩形波信号ｂ´となって出力される。

【００３１】図９は、図１中の位相差検出回路の一例を
示す回路図である。

【００３２】この位相差検出回路８は、排他的論理和回
路（以下、ＸＯＲゲートという）８１を有し、このＸＯ
Ｒゲート８１の入力側には接続端子８Ｔ１，８Ｔ２を介
して前記矩形波変換回路６，７からの矩形波信号ｂ，ｂ
´が供給されるようになっている。さらに、矩形波変換
回路７からの矩形波信号ｂ´はバッファ８２を介してＤ
フリップフロップ８４のデータ入力端子Ｄに供給され
る。なお、バッファ８２の出力側と接地間にはコンデン
サ８３が設けられている。

【００３３】一方、ＸＯＲゲート８１の出力側は、Ｄフ
リップフロップ８４のＣＬＫ端子に接続され、その出力
端子Ｑバーの出力と矩形波信号ｂとが、ＸＯＲゲート８
５の入力側に供給されるようになっている。このＸＯＲ
ゲート８５の出力側は、インバータ回路８６を介して２
入力ＮＡＮＤゲート８７，８８の入力側に接続されてい
る。さらに、ＸＯＲゲート８１の出力側がＮＡＮＤゲー
ト８７の入力側に、及び直接２入力ＮＡＮＤゲート８８
の入力側に接続されている。そして、これらＮＡＮＤゲ
ート８７，８８の出力側が接続端子８Ｔ３，８Ｔ４を介
して図１に示す発振部１２に接続されている。

【００３４】また、図１中の立上りタイミング回路１１
は、図１０に示すような構成を有している。

【００３５】この立上りタイミング回路１１は、矩形波
変換回路６の出力側に接続端子１１Ｔ１を介して接続さ
れたインバータ１１１を有し、そのインバータ１１１、
２入力ＯＲゲート１１２、２入力ＮＡＮＤゲート１１３
及び２入力ＯＲゲート１１４が順次接続され、ＯＲゲー
ト１１４の出力側がＤフリップフロップ１１５のＣＬＫ
端子に接続されている。さらに、該Ｄフリップフロップ
１１５のデータ端子Ｄがインバータ１１６を介してバイ
ナリカウンタ１１７のリセット端子Ｒ及びＰＷＭ回路１
７の接続端子１１Ｔ２に接続され、出力端子Ｑバーが正
弦波化回路１４の接続端子１１Ｔ３に接続されている。

【００３６】また、インバータ１１６の出力側がバイナ
リカウンタ１１７のリセット端子ＲＳＴに接続されてい
る。このカウンタ１１７のクロック端子ＣＬＫには７５
Ｈｚの周波数のパルス（発振部１２内で形成された定周
波数を分周して形成している）が供給されるようになっ
ており、さらに出力端子Ｑ２が前記ＯＲゲート１１４の
入力側に、出力端子Ｑ３がＯＲゲート１１２の入力側に
それぞれ接続されている。そして、接続端子１１Ｔ４を
介して保護回路１０（図４）に接続されたエンジン回転
数検出回路Ａ３の出力側が、前記ＮＡＮＤゲート１１３
及びインバータ１１６の入力側と接続端子１１Ｔ５を介
してＰＷＭ回路１７へ接続されている。

【００３７】図１１は図１中の発振部１２の一例を示す
回路図である。

【００３８】この発振部１２には、水晶振動子等で構成
される電圧制御型発振回路（以下、ＶＣＯという）１２
１が設けられている。ＶＣＯ１２１の出力側は、インバ
ータ１２２を介してカウンタ１２３のＣＬＫ端子に接続
されている。カウンタ１２３は、バイナリーリップルカ
ウンタで構成され、ＲＳＴ端子が接地され、出力端子Ｑ
１〜Ｑ１２が設けられている。さらに、インバータ１２
２の出力側が、インバータ１２４を介してＮＯＲゲート
１２５，１２６の各一方の入力側にそれぞれ接続され、
それらの出力側がＯＲゲート１２７を介してＮＡＮＤゲ
ート１２８の一方の入力側に接続されている。そして、
ＮＡＮＤゲート１２８の出力側が、接続端子１２Ｔ１を
介して図１中の分周回路１３に接続されている。

【００３９】一方、カウンタ１２３の出力端子Ｑ１０
は、ＡＮＤゲート１２９ａの一方の入力側に接続され、
そのＡＮＤゲート１２９ａの出力側がＤフリップフロッ
プ１２９ｂのデータ端子Ｄに接続されている。さらに、
Ｄフリップフロップ１２９ｂの出力端子Ｑが、インバー
タ１２９ｃを介してＤフリップフロップ１２９ｄのデー
タ端子Ｄに接続され、その出力端子ＱとＤフリップフロ
ップ１２９ｂの出力端子Ｑとが、ＮＡＮＤゲート１２９
ｅの入力側に接続されている。これらＤフリップフロッ
プ１２９ｂ、インバータ１２９ｃ、Ｄフリップフロップ
１２９ｄ及びＮＡＮＤゲート１２９ｅで従来から公知の
一般的なワンショットマルチバイブレータ１２９Ａが構
成されている。そして、ワンショットマルチバイブレー
タ１２９Ａの出力側、すなわちＮＡＮＤゲート１２９ｅ
の出力側が、ＯＲゲート１２９ｆ，１２９ｇの各一方の
入力側にそれぞれ接続されている。そして、ＯＲゲート
１２９ｇの出力側がＮＯＲゲート１２５の入力側に接続
され、図９に示す位相差検出回路８の接続端子８Ｔ３，
８Ｔ４がそれぞれＮＡＮＤゲート１２９の入力側に接続
され、ＮＡＮＤゲート１２９の出力側がＡＮＤゲート１
２９ａの入力側に接続されている。なお、この発振部１
２が後述の出力目標波形を形成するための基準信号発生
手段を構成している。

【００４０】図１２は、図１中の分周回路１３の一例を
示す回路図である。

【００４１】分周回路１３は、カウンタ１３１，１３
２、ＡＮＤゲート１３３、及びＯＲゲート１３４で構成
されている。カウンタ１３１のクロック端子ＣＬＫには
接続端子１２Ｔ１を介して図１１の発振部１２からの出
力が供給される。ＡＮＤゲート１３３の出力側とカウン
タ１３２の分周出力端子Ｑ６と立上がりタイミング回路
１１の接続端子１１Ｔ３とが、ＯＲゲート１３４の入力
側に接続されている。また、立上がりタイミング回路１
１の接続端子１１Ｔ３はカウンタ１３１のＲＳＴ端子に
も接続されている。カウンタ１３２の分周出力端子Ｑ４
が接続端子１３Ｔ３を介して正弦波化回路１４に接続さ
れている。なお、ＡＮＤゲート１３３の入力側の一方
が、５０／６０Ｈｚ切換え回路１３５に接続されてい
る。

【００４２】図１３は、図１中の正弦波化回路１４の一
例を示す回路図である。

【００４３】この正弦波化回路１４は、アップダウンカ
ウンタ１４１、ＯＲゲート１４２、マルチプレクサ（４
０５１）１４３、３入力ＮＡＮＤゲート１４４、バイナ
リーカウンタ１４５、インバータ１４６、分圧抵抗１４
７及びインバータ１４８で構成されている。

【００４４】カウンタ１４１の端子ＲＳＴは、接続端子
１１Ｔ３を介して図１２のカウンタ１３１の端子ＲＳＴ
に接続されている。さらに、カウンタ１４１の出力端子
Ｑ３とカウンタ１４１のリセット端子ＲＳＴとがＯＲゲ
ート１４２の入力側に接続され、その出力側がマルチプ
レクサ１４３の端子ＩＮＨに接続されている。また、カ
ウンタ１４１の出力端子Ｑ０〜Ｑ３が、マルチプレクサ
１４３の端子Ａ，Ｂ，Ｃにそれぞれ接続されると共に、
ＮＡＮＤゲート１４４の入力側に接続されている。その
ＮＡＮＤゲート１４４の出力側がカウンタ１４５のクロ
ック端子ＣＬＫに接続されている。

【００４５】さらに、カウンタ１４５の出力端子Ｑ２が
インバータ１４６を介して分圧抵抗群１４７の一端に接
続されている。分圧抵抗群１４７を構成する各抵抗の接
続点がマルチプレクサ１４３の入力端子Ｘ０〜Ｘ７にそ
れぞれ接続され、分圧抵抗群１４７の他端は接地されて
いる。

【００４６】カウンタ１４５の出力端子Ｑ１は、インバ
ータ１４８を介してカウンタ１４１の端子Ｕ／Ｐにフィ
ードバック接続されている。そして、マルチプレクサ１
４３の出力端子Ｘが接続端子１４Ｔ１を介して図１に示
す電子ボリューム回路１５に、カウンタ１４５の出力端
子Ｑ４が同じく出力端子１４Ｔ２を介して電子ボリュー
ム１５に接続されている。また、図９に示す立上りタイ
ミング回路１１の接続端子１１Ｔ２，１１Ｔ３が、カウ
ンタ１４５，１４１の各端子ＲＳＴにそれぞれ接続され
ている。

【００４７】図１４は、図１中の電子ボリューム回路の
一例を示す回路図である。

【００４８】電子ボリューム回路１５は、アップダウン
カウンタ１５１、マルチプレクサ（４０５１）１５２、
ＮＯＲゲート１５３、ＡＮＤゲート１５４，インバータ
１５５、ＮＯＲゲート１５６，１５７，１５８，１５
９、オペアンプ１６０及び分圧抵抗群１６１等から構成
されている。なお、接続端子１４Ｔ１，１４Ｔ２から
は、それぞれ正弦波化回路１４からの出力目標波形信号
及びクロック信号がそれぞれ入力され、オペアンプ１６
０の出力が接続端子１５Ｔ３を介してＬＰＦ１６へ出力
される。さらに、ＮＯＲゲート１５８，１５９の一方の
入力側が図６に示す比較回路９の出力端子９Ｔ２に接続
されると共に、ＮＯＲゲート１５８の他方の入力側が比
較回路９の出力端子９Ｔ１に接続されている。なお、こ
の電子ボリューム回路の動作等については、本出願人が
特願平３−１９８４０１で詳述しており、ここでは説明
を省略する。

【００４９】図１５は、図１中のＬＰＦ１６、ＰＷＭ回
路１７及び電圧検出回路４の一例を示す回路図である。

【００５０】電子ボリューム回路１５の出力側は、ＬＰ
Ｆ１６のオペアンプの反転入力端子（−）に接続されて
いる。このＬＰＦ１６は、電子ボリューム回路１５から
出力される階段状の正弦波を滑らかな正弦波とするもの
である。ＬＰＦ１６の出力側は、歪補正回路Ａ６のオペ
アンプの反転入力端子（−）に接続され、オペアンプの
非反転入力端子（＋）には、電圧検出回路４の出力側が
接続されている。歪補正回路Ａ６は、電子ボリューム回
路１５からＬＰＦ１６を介して出力される正弦波レベル
を電圧検出回路４から出力される検出信号で補正し、補
正された正弦波信号を出力するものである。

【００５１】さらに、１７１は矩形波発振回路であり、
この矩形波発振回路１７１で発振される矩形波の周波数
は、ＬＰＦ１６から出力される正弦波の周波数よりも格
段に大きい値に設定される。なお、この周波数は発振部
１２内で形成された定周波数を分周して形成している。
矩形波発振回路１７１の出力側は、積分回路１７２に接
続され、この積分回路１７２は矩形波を積分して三角波
信号に変換する。

【００５２】ＬＰＦ１６から出力され、歪補正回路Ａ６
で補正された正弦波信号と積分回路１７２から出力され
る三角波信号とは重畳されてインバータ１７０（パルス
幅変調回路）に供給される。インバータ１７０は、所定
の閾値を有し、この閾値を越えたレベルの信号が入力し
たときは“Ｌ”レベルの信号を出力し、一方、閾値以下
のレベルの信号が入力したときは“Ｈ”レベルの信号を
出力し、いわゆるパルス幅変調（ＰＷＭ回路）信号を形
成するものであり、例えばゲート端子への入力信号に対
し固定された閾値を有するＣ−ＭＯＳゲートＩＣで構成
する。

【００５３】インバータ１７０の出力側は、インバータ
１７３を経てＮＡＮＤゲート１７４の一方の入力端に入
力すると共に、そのまま直接ＮＡＮＤゲート１７５の一
方の入力端にも入力する（ＡＮＤゲート１７７について
は後述する）。ＮＡＮＤゲート１７４の他方の入力端と
ＮＡＮＤゲート１７５の入力端には、図１０に示すエン
ジン回転数検出回路１７のＮＯＲゲート１７２の出力端
Ｊが接続されている。

【００５４】ＮＡＮＤゲート１７４の出力端は、トラン
ジスタＱ９，Ｑ１０からなる第１のプッシュプル増幅回
路に接続されている。トランジスタＱ９のコレクタは、
定電圧供給装置Ａ１の正極出力端子Ｅに、トランジスタ
Ｑ１０のコレクタは定電圧供給装置Ａ１の負極出力端子
Ｆに接続されている。

【００５５】上記第１のプッシュプル増幅回路の出力端
は、ダイオードＤ７のアノードとダイオードＤ８のカソ
ードとの接続点に接続されている。ダイオードＤ７のカ
ソードは定電圧供給装置Ａ１の正極出力端子Ｅに、ダイ
オードＤ８のアノードは定電圧供給装置Ａ１の負極出力
端子Ｆに接続されている。ダイオードＤ７，Ｄ８は後述
するパルストランスで発生するサージを吸収するための
ものである。

【００５６】ダイオードＤ７のアノードとダイオードＤ
８のカソードとの接続点は、低周波成分カット用のコン
デンサＣ４を介してパルストランスＡ，Ｃの一次側コイ
ルＬ３，Ｌ４の各一端に接続されている。これら一次側
コイルＬ３，Ｌ４の各他端は定電圧供給装置Ａ１の負極
出力端子Ｆに接続されている。コンデンサＣ４は、周波
数の高いＰＷＭ回路搬送周波数信号のみを通し、低周波
成分は通さないような定数値に設定される。

【００５７】また、ＮＡＮＤゲート１７５の出力端は上
記同様、トランジスタＱ１１，Ｑ１２からなる第２のプ
ッシュプル増幅回路に接続され、第２のプッシュプル増
幅回路の出力端は、ダイオードＤ９のアノードとダイオ
ードＤ１０のカソードとの接続点に接続されている。こ
の接続点は、上述のコンデンサＣ４と同様にＰＷＭ回路
搬送周波数信号のみを通し、低周波成分は通さないよう
な定数値に設定されたコンデンサＣ５を介してパルスト
ランスＢ，Ｄの一次側コイルＬ５，Ｌ６の各一端に接続
されている。

【００５８】次に、インバータ回路３ａのＦＥＴＱ５〜
Ｑ８の各ゲート端子に接続される駆動回路について説明
する。

【００５９】パルストランスＡの二次側の一端は、図５
に示されるように抵抗Ｒ５、復調用のコンデンサＣ６、
抵抗Ｒ６とダイオードＤ１３との並列回路を経てＦＥＴ
Ｑ５のゲート端子に接続され、一方、パルストランスＡ
の二次側の他端はＦＥＴＱ５のソース端子に接続されて
いる。コンデンサＣ６と、抵抗Ｒ６及びダイオードＤ１
３からなる並列回路との接続点は、ツェナーダイオード
Ｄ５，Ｄ６の直列回路を介してパルストランスＡの二次
側の前記他端に接続されている。ダイオードＤ１３はア
ノードがＦＥＴＱ５のゲート端子側になるように、また
ツェナーダイオードＤ５，Ｄ６は互いにアノードどうし
が向き合うように接続されている。各パルストランス
Ｂ，Ｃ，Ｄの二次側と、対応する各ＦＥＴＱ６〜Ｑ８の
ゲート端子との間にも、パルストランスＡの二次側とＦ
ＥＴＱ５のゲート端子との間に設けられた回路とまった
く同様な回路が設けられている。

【００６０】また、インバータ回路３ａの２本の出力ラ
インは、図１５に示される電圧検出回路４の入力端子Ｇ
に接続される。すなわち、入力端子Ｇには、抵抗Ｒ１
３，Ｒ１４の直列回路及び抵抗Ｒ１５，Ｒ１６の直列回
路の各一端が接続されている。一方、これら抵抗直列回
路の各他端は定電圧供給装置５の正極出力端子Ｅに接続
されている。抵抗Ｒ１３，Ｒ１４の接続点及び抵抗Ｒ１
５，Ｒ１６の接続点は、それぞれ抵抗Ｒ１７，Ｒ１８を
介して、オペアンプ４１のプラス側入力端子及びマイナ
ス側入力端子に接続されると共に、上記２つの接続点間
には高周波成分カット用のコンデンサＣ８が接続されて
いる。オペアンプ４１のプラス側入力端子は高周波成分
カット用のコンデンサＣ９を介して接地されている。さ
らに、オペアンプ４１の出力端子は、抵抗を介して歪補
正回路Ａ６の非反転端子（＋）及び矩形波変換回路６の
入力側に接続されている。

【００６１】以上のような構成要素を有する本実施例の
詳細動作（Ａ）、（Ｂ）を図１６〜図２０を参照しつつ
説明する。

【００６２】（Ａ）自動的に位相を合わせて起動する動
作 まず、単独で始動した場合を説明する。単独運転の始動
操作時点においては、電圧検出回路４に入力される出力
電圧がないため、矩形波変換回路６のオペアンプの出力
ｂからは、目標波形出力を開始させるタイミングを合わ
せるための矩形波信号が得られず、また“Ｈ”レベルで
あるか、あるいは“Ｌ”レベルであるかも不明となる。
すなわち、矩形波変換回路６のオペアンプ出力は０
［Ｖ］となるが、このオペアンプ自体の出力のオフセッ
ト等によって“Ｈ”レベル及び“Ｌ”レベルのいずれに
矩形変換されるか不明のためである。本実施例では、始
動操作時点において矩形波変換回路６の出力ｂが矩形波
信号でなく、また“Ｈ”レベル及び“Ｌ”レベルのいず
れであっても、立上りタイミング回路１１によって単独
で起動できる。

【００６３】図１０及び図１６（ａ）において、立上り
タイミング回路１１に矩形波変換回路６から例えば
“Ｈ”レベルの信号ｂが接続端子１１Ｔ１に入力される
場合（“Ｌ”レベルの信号ｂである場合については図１
６（ｂ）で説明する。）、その信号ｂはインバータ１１
で反転されて、“Ｌ”レベルの信号Ｗ１となってＯＲゲ
ート１１２の一方の端子に入力される。一方、エンジン
が停止している状態（又は回転数が所定回転数に上昇す
る以前）ではエンジン回転数検出回路Ａ３の出力信号Ｗ
２は“Ｌ”レベルとなっており、従ってインバータ１１
６の出力信号Ｗ３は“Ｈ”レベルとなってＤフリップフ
ロップ１１５のリセット端子Ｒ及びバイナリカウンタ１
１７のリセット端子ＲＳＴに入力され、これらをリセッ
ト状態に維持する。次に、エンジンが起動してその回転
数が所定の回転数に達すると、エンジン回転数検出回路
１１８の出力信号Ｗ２は“Ｌ”レベルから“Ｈ”レベル
となる（図１６（ａ）の時刻ｔ１）。また、これに応じ
てインバータ１１６の出力信号Ｗ３は“Ｌ”レベルとな
り、Ｄフリップフロップ１１５のリセット端子Ｒ及びバ
イナリカウンタ１１７のリセット端子ＲＳＴに入力され
る。その結果、Ｄフリップフロップ１１５及びバイナリ
カウンタ１１７のリセット状態が解除される。

【００６４】一方、カウンタ１１７のクロック端子ＣＬ
Ｋには、外部から周波数７５Ｈｚのパルスが供給されて
いるため、リセット解除によって出力端子Ｑ２から９．
４Ｈｚの信号Ｗ５が、さらに出力端子Ｑ３から２倍の周
期の４．７Ｈｚの信号Ｗ４がそれぞれ出力されるように
なる。従って、時刻ｔ２において、ＯＲゲート１１２の
入力側には、“Ｌ”レベルの信号Ｗ１と信号Ｗ４が入力
され、その出力が“Ｌ”レベルの信号Ｗ６となる。さら
に、時刻ｔ２では、ＮＡＮＤゲート１１３には“Ｌ”レ
ベルの信号Ｗ６と“Ｈ”レベルの信号Ｗ２が入力される
ので、その出力の信号Ｗ７は“Ｈ”レベルとなる。

【００６５】その結果、ＯＲゲート１１４では、“Ｈ”
レベルの信号Ｗ７と前記の９．４Ｈｚの信号Ｗ５とが入
力され、時刻ｔ２においては、その出力の信号Ｗ８は
“Ｈ”レベルとなってＤフリップフロップ１１５のクロ
ック端子ＣＬＫに入力される。一方、Ｄフリップフロッ
プ１１５のデータ端子Ｄには、前記の“Ｈ”レベルの信
号Ｗ２が入力されるので、時刻ｔ２では、Ｄフリップフ
ロップ１１５の出力端子Ｑバーには“Ｈ”レベルの信号
Ｗ９が出力される。そして、該“Ｈ”レベルの信号Ｗ９
と“Ｌ”レベルの信号Ｗ３とが接続端子１１Ｔ３，１１
Ｔ２を介して正弦波化回路１４へ供給される。

【００６６】また、時刻ｔ３では、信号Ｗ４が“Ｈ”レ
ベルとなるので、ＯＲゲート１１２の出力信号Ｗ６は
“Ｈ”レベルとなり、ＮＡＮＤゲート１１３の出力信号
Ｗ７は“Ｌ”レベルとなる。一方、信号Ｗ５が“Ｌ”レ
ベルとなるので、ＯＲゲート１１４の出力信号Ｗ８は
“Ｈ”レベルから“Ｌ”レベルとなるものの、Ｄフリッ
プフロップ１１５の出力信号Ｗ９は“Ｈ”レベルのまま
である。

【００６７】時刻ｔ４になると、信号Ｗ５が“Ｌ”レベ
ルから“Ｈ”レベルとなり、ＯＲゲート１１４の出力信
号Ｗ８は“Ｌ”レベルから“Ｈ”レベルとなってＤフリ
ップフロップ１１５のクロック端子ＣＬＫに入力され
る。つまり、Ｄフリップフロップ１１５のクロック
“Ｌ”レベルから“Ｈ”レベルとなるので、その反転出
力の信号Ｗ９は“Ｈ”レベルから“Ｌ”レベルとなる。
その結果、信号Ｗ９と信号Ｗ３とが“Ｌ”レベルとなっ
て接続端子１１Ｔ３，１１Ｔ２を介して正弦波化回路１
４へ供給され、図１３に示す正弦波化回路１４のカウン
タ１４１，１４５のリセット状態が解除され、本電源装
置の起動が開始される。

【００６８】図１６（ｂ）は、矩形波変換回路６から
“Ｌ”レベルの信号ｂが接続端子１１Ｔ１に入力された
場合における起動動作を示しており、信号ｂはインバー
タ１１１で反転されて、“Ｈ”レベルの信号Ｗ１となっ
てＯＲゲート１１２の一方の端子に入力される。エンジ
ン回転数検出回路３Ａの出力信号Ｗ２が“Ｌ”レベルか
ら“Ｈ”レベルとなる（図１６（ｂ）の時刻ｔ１）とこ
の出力信号Ｗ２により、上記同様に、Ｄフリップフロッ
プ１１５及びバイナリカウンタ１１７のリセット状態が
解除される。

【００６９】このカウンタ１１７のクロック端子ＣＬＫ
には、上述したように、外部から周波数７５Ｈｚのパル
スが供給され、出力端子Ｑ２から９．４Ｈｚの信号Ｗ５
が、さらに出力端子Ｑ３から４．７Ｈｚの信号Ｗ４がそ
れぞれ出力されているので、時刻ｔ１において、ＯＲゲ
ート１１２の入力側には、“Ｈ”レベルの信号Ｗ１と
“Ｌ”レベルの信号Ｗ４とが入力され、その出力信号Ｗ
６が“Ｈ”レベルとなっている。さらに、時刻ｔ１で
は、ＮＡＮＤゲート１１３には“Ｈ”レベルの信号Ｗ６
と信号Ｗ２が入力されるので、その出力の信号Ｗ７は
“Ｌ”レベルとなる。

【００７０】その結果、時刻ｔ１では、ＯＲゲート１１
４に“Ｌ”レベルの信号Ｗ７と前記の９．４Ｈｚの信号
Ｗ５とが入力され、信号Ｗ８は“Ｌ”レベルとなってＤ
フリップフロップ１１５のクロック端子ＣＬＫに入力さ
れる。一方、Ｄフリップフロップ１１５のデータ端子Ｄ
には、前記の“Ｈ”レベルの信号Ｗ２が入力されるの
で、時刻ｔ１では、Ｄフリップフロップ１１５の出力端
子Ｑバーには“Ｈ”レベルの信号Ｗ９が出力される。そ
して、該“Ｈ”レベルの信号Ｗ９と“Ｌ”レベルの信号
Ｗ３とが接続端子１１Ｔ３，１１Ｔ２を介して正弦波化
回路１４へ供給される。

【００７１】時刻ｔ２になると、信号Ｗ５が“Ｌ”レベ
ルから“Ｈ”レベルとなり、ＯＲゲート１１４の出力信
号Ｗ８は“Ｌ”レベルから“Ｈ”レベルとなってＤフリ
ップフロップ１１５のクロック端子ＣＬＫに入力され
る。従って、反転出力の信号Ｗ９は“Ｈ”レベルから
“Ｌ”レベルとなる。その結果、矩形波変換回路６の出
力が“Ｈ”レベルの場合と同様に、信号Ｗ９と信号Ｗ３
とが“Ｌ”レベルとなって接続端子１１Ｔ３，１１Ｔ２
を介して正弦波化回路１４へ供給され、本電源装置の起
動が開始される。

【００７２】次に、既に発電出力が得られている発電機
の出力端子にこれから始動しようとする発電機の出力端
子を接続し、この並列接続状態の並列運転で起動する場
合を説明する。並列運転時においては、すでに発電出力
が得られている相手機の出力電圧波形に同期するように
タイミングを見極めて自機を起動させる。本実施例で
は、その同期タイミングを相手機の出力電圧波形におけ
る負→０→正の変化時のゼロクロスポイントとする。す
なわち、先に発電している発電機（これを相手機と称す
る）に対して後から発電動作を開始する発電機（これを
自機と称する）は、図２０（Ａ）に示す相手機の出力電
圧波形（正弦波）が負電圧から正電圧に変化する０
［Ｖ］の時点（いわゆるゼロクロス点）を検出し、図２
０（Ｂ）に示すように、この時点から自機の出力を立ち
上げる。

【００７３】図１０及び図１６（ｃ）において、相手機
の出力電圧波形に基づく矩形波信号ｂが接続端子１１Ｔ
１に入力されると、その信号ｂはインバータ１１で反転
されて、信号Ｗ１となってＯＲゲート１１２の一方の端
子に入力される。時刻ｔ１以前においては、ＯＲゲート
１１２の入力側には、相手機の出力電圧の周波数の信
号、例えば５０Ｈｚの信号Ｗ１と“Ｌ”レベルの信号Ｗ
４とが入力され、その出力信号Ｗ６が５０Ｈｚの信号と
なる。

【００７４】ここで、時刻ｔ１になって、エンジン回転
数検出回路３Ａの出力信号Ｗ２が“Ｌ”レベルから
“Ｈ”レベルとなると、Ｄフリップフロップ１１５及び
バイナリカウンタ１１７のリセット状態が解除され、そ
れと共に、ＮＡＮＤゲート１１３には５０Ｈｚの信号Ｗ
６と“Ｈ”レベルの信号Ｗ２が入力されるので、その出
力の信号Ｗ７は“Ｈ”レベルから“Ｌ”レベルとなる。
その結果、時刻ｔ１では、ＯＲゲート１１４に“Ｌ”レ
ベルの信号Ｗ７と“Ｌ”レベルの信号Ｗ５とが入力さ
れ、信号Ｗ８は“Ｌ”レベルとなってＤフリップフロッ
プ１１５のクロック端子ＣＬＫに入力される。一方、Ｄ
フリップフロップ１１５のデータ端子Ｄには、“Ｈ”レ
ベルの信号Ｗ２が入力されるので、時刻ｔ１では、Ｄフ
リップフロップ１１５の出力端子Ｑバーには“Ｈ”レベ
ルの信号Ｗ９が出力される。そして、該“Ｈ”レベルの
信号Ｗ９と“Ｌ”レベルの信号Ｗ３とが接続端子１１Ｔ
３，１１Ｔ２を介して正弦波化回路１４へ供給される。

【００７５】時刻ｔ２になると、相手機の出力電圧波形
が負→０→正の変化時のゼロクロスポイントとなり、信
号Ｗ１が“Ｈ”レベルから“Ｌ”レベルになるので、信
号Ｗ６は“Ｌ”レベルとなる。さらに、信号Ｗ７が
“Ｌ”レベルから“Ｈ”レベルとなる結果、信号Ｗ８が
“Ｌ”レベルから“Ｈ”レベルとなって、Ｄフリップフ
ロップ１１５のクロック端子ＣＬＫに入力される。Ｄフ
リップフロップ１１５のデータ端子Ｄには、“Ｈ”レベ
ルの信号Ｗ２が入力されるので、時刻ｔ２では、Ｄフリ
ップフロップ１１５の出力端子Ｑバーからの信号Ｗ９が
“Ｈ”レベルから“Ｌ”レベルになる。そして、信号Ｗ
９と信号Ｗ３とが“Ｌ”レベルとなって接続端子１１Ｔ
３，１１Ｔ２を介して正弦波化回路１４へ供給され、本
電源装置の起動が開始される。

【００７６】本実施例では、上述したように、単独運転
時の起動を可能とするために、周波数４．７Ｈｚの信号
Ｗ４と、周波数９．４Ｈｚの信号Ｗ５とを起動タイミン
グ信号（自己タイミング）として割り込ませているが、
このタイミング信号が並列運転時の起動に悪影響を与え
ないようにするため、並列運転時には、相手機の出力電
圧波形の検出を必ず優先するように動作する。すなわ
ち、エンジン回転数検出回路３Ａの出力信号Ｗ２が
“Ｌ”レベルから“Ｈ”レベルとなる起動時に、相手機
が運転中であり、電圧検出器４によって例えば５０Ｈｚ
の出力電圧波形が検出され、信号ｂが図１６（ｃ）に示
すような５０Ｈｚの矩形波としてインバータ１１１に入
力されると、５０Ｈｚの出力電圧波形の周波数よりも起
動タイミング信号の周波数を低く設定したため、ＯＲゲ
ート１１２，１１４は、図１６（ｃ）に示すように、前
記の起動タイミング信号よりも、５０Ｈｚの信号を優先
した出力信号Ｗ６，Ｗ８を出力する。

【００７７】（Ｂ）運転中の位相のずれの自動調整動作 並列運転中において、起動している他機の電圧位相と自
機の電圧位相とずれ、即ち電圧検出回路４及び電流検出
回路５で検出される電圧位相と電流位相のずれの調整動
作は次のようになる。

【００７８】まず、図９の位相差検出回路８はの動作は
後述するが、この出力として双方の位相にずれがない場
合は端子８Ｔ３，８Ｔ４の双方から“Ｈ”レベルの信号
を出力し、ずれがある場合は、電流遅相時には端子８Ｔ
３からパルス列信号、電流進相時には端子８Ｔ４からパ
ルス列信号を出力するように構成されている。そして、
この出力信号が接続端子８Ｔ３，８Ｔ４を介して図１１
に示す発振部１２へ供給される。

【００７９】ところで、図１１において、発振部１２の
ＯＳＣ１２１からの発振パルス信号（５ＭＨｚ）はイン
バータ１２２で反転され、図１７に示すクロック信号Ｃ
ＬＫバーとしてカウンタ１２３のクロック端子ＣＬＫに
供給される。その結果、カウンタ１２３の出力端子Ｑ１
からは、前記発振信号の１／２の周波数（２．５ＭＨ
ｚ）の信号Ｆ１（図１７）が出力され、さらに出力端子
Ｑ１０からは信号Ｆ１の１／５１２分周の信号（約５Ｋ
Ｈｚ）が出力される。

【００８０】信号Ｆ１は、ＮＯＲゲート１２６の一方の
入力端及びＤフリップフロップ１２９ｂ，１２９ｄの各
クロック端子ＣＬＫにそれぞれ入力され、出力端子Ｑ１
０からの信号はＡＮＤゲート１２９ａの一方の入力端に
入力される。また、インバータ１２２の出力は、インバ
ータ１２４で反転され、クロック信号ＣＬＫバーの反転
信号Ｆ２（図１７）となる。さらに、この信号Ｆ２と前
記信号Ｆ１とがＮＯＲゲート１２６に入力され、そのＮ
ＯＲゲート１２６の出力が信号Ｆ３（２．５ＭＨｚ）
（図１７）として得られる。

【００８１】そして、例えば電圧位相と電流位相とにず
れがなく、位相差検出回路８から“Ｈ”レベルの信号が
接続端子８Ｔ３，８Ｔ４の双方に入力されると、ＯＲゲ
ート１２９ｆ，１２９ｇの各一方の入力端には“Ｈ”レ
ベルがそれぞれ供給される。従って、前段のＮＡＮＤゲ
ート１２９ｅの出力（ワンショットマルチバイブレータ
１２９Ａの出力）レベルの如何にかかわらず、ＯＲゲー
ト１２９ｆ，１２９ｇの出力は、“Ｈ”レベル一定とな
る。すなわち、ＮＡＮＤゲート１２８の一方の入力端に
入力される信号Ｆ６及びＮＯＲゲート１２５の一方の入
力端に入力される信号が、共に“Ｈ”レベルとなる。そ
の結果、ＮＯＲゲート１２５の出力である信号Ｆ４は、
前記の信号Ｆ２のレベルにかからわず、“Ｌ”レベル一
定となる。従って、ＯＲゲート１２７の出力信号Ｆ５
は、前記の信号Ｆ３がそのまま、次段のＮＡＮＤゲート
１２８へ出力される。

【００８２】この時、ＮＡＮＤゲート１２８の入力側の
他方には、前記したように“Ｈ”レベルの信号Ｆ６が入
力されているので、ＮＡＮＤゲート１２８の出力の信号
Ｆ７は、信号Ｆ３を反転した信号となり、これが発振部
１２の出力として接続端子１２Ｔ１を介して分周回路１
３側へ出力される。

【００８３】その後、この信号Ｆ７は、前述したよう
に、分周回路１３、正弦波化回路１４、電子ボリューム
回路１５、ＬＰＦ１６、及びＰＷＭ回路１７を経て、イ
ンバータ及びＬＰＦ３のＬＰＦにより、信号Ｆ７に対応
した正弦波状の交流電力となり、出力端子Ｔ１，Ｔ１か
ら出力される。

【００８４】しかしながら、実際の並列運転時において
は、上述の通常時のような他機と自機の電圧位相が同相
となって周波数が一致した状態で運転が継続されるので
はなく、例えば５０Ｈｚ±０．１Ｈｚの範囲で微妙に位
相合せの調整動作を繰り返しながら運転が継続される。
そこで、次に、この位相合せの調整動作について、説明
する。

【００８５】本実施例では、図１７に示す前記の信号Ｆ
３に対して所定のパルス数毎に（５００回に１回）新た
なパルスを付加したり、あるいは間引いたりして位相合
せの調整を行う。すなわち、電流遅相の場合は基準パル
ス信号Ｆ３に新たなパルスを付加して周波数を微増し、
電流進相の場合は信号Ｆ３のパルスを間引いて周波数を
微減させる。以下、この点について詳説する。

【００８６】（Ｂ−１）電流遅相時の調整動作 並列運転時において、起動した自機の電圧位相と他機の
電圧位相とに位相ズレが生じている場合は、その位相ズ
レの進相、遅相の位相差に対応して、電圧検出回路４及
び電流検出回路５で検出される電圧位相と電流位相との
間にも、位相差が生じてくる。例えば、検出される電流
位相が電圧位相に対して遅相である場合は次のような調
整動作が行われる。

【００８７】電流遅相時には、図１８（ａ）に示すよう
な矩形波信号ｂ及び矩形波信号ｂ´（電流遅相）が、図
９の位相差検出回路８の接続端子８Ｔ１，８Ｔ２にそれ
ぞれ供給される。すると、ＸＯＲ８１の出力側からは、
それら信号ｂ，ｂ´の位相差分をパルス幅とする信号Ｓ
８１（図１８（ａ））が出力される。これによって、信
号ｂ，ｂ´の位相差の大小の幅が検出される。その信号
Ｓ８１がＤフリップフロップ８４のクロック端子ＣＬＫ
及びＮＡＮＤゲート８７，８８の各一方の入力端に入力
される。それと同時に、信号ｂ´がバッファ８２及びコ
ンデンサ８３によって遅延されてＤフリップフロップ８
４のデータ端子Ｄに入力される。

【００８８】このバッファ８２及びコンデンサ８３によ
って信号ｂ´を遅延させてＤフリップフロップ８４のデ
ータ端子Ｄに入力するのは、信号Ｓ８１がクロックとし
てＤフリップフロップ８４に入力される前にＤフリップ
フロップ８４のデータ端子に信号ｂ´が入力すると、出
力端子Ｑバーの出力が不正確となるおそれがあり、それ
を防ぐためである。

【００８９】Ｄフリップフロップ８４の出力端子Ｑバー
からは、信号ｂ，ｂ´のうち位相が進んでいる方の信
号、すなわち信号ｂが出力される。従って、ＸＯＲ８５
の両入力側には、信号ｂと同一のパルス列が入力される
ので、ＸＯＲ８５の出力Ｓ８５が“Ｌ”レベルとなり
（図１８（ａ））、それがＮＡＮＤゲート８７，８８の
各他方の入力端に入力される。

【００９０】これにより、ＮＡＮＤゲート８７の出力側
からは、図１８（ａ）に示すような位相差分をパルス幅
とする例えば１００Ｈｚの信号Ｓ８７が得られ、また、
ＮＡＮＤゲート８８からは、“Ｈ”レベル一定の信号Ｓ
８８が出力される。これらのＮＡＮＤゲート８７，８８
の出力Ｓ８７，Ｓ８８は、図１１に示す発振部１２の接
続端子８Ｔ３，８Ｔ４にそれぞれ供給される。

【００９１】図１１において、位相差検出回路８のＮＡ
ＮＤゲート８７，８８の出力Ｓ８７，Ｓ８８が、接続端
子８Ｔ３，８Ｔ４にそれぞれ供給されると、発振部１２
のＯＲゲート１２９ｆの一方の入力端には、ＮＡＮＤゲ
ート８８からの“Ｈ”レベルの信号Ｓ８８が入力するの
で、前段のＮＡＮＤゲート１２９ｅの出力（ワンショッ
トマルチバイブレータ１２９Ａの出力）レベルの如何に
かかわらず、ＯＲゲート１２９ｆの出力の信号Ｆ６は
“Ｈ”レベル一定となる。

【００９２】一方、位相差検出回路８からの両信号Ｓ８
７，Ｓ８８は、ＮＡＮＤゲート１２９に供給される。従
って、そのＮＡＮＤゲート１２９の出力は、前記の信号
Ｓ８７の反転信号（１００Ｈｚ）となり、ＡＮＤゲート
１２９ａの一方の入力側に供給される。ＡＮＤゲート１
２９ａの他方の入力側には、前述したように、前記の信
号Ｆ１の１／５１２分周の信号が入力されるので、ＡＮ
Ｄゲート１２９ａは、周波数が格段に異なる１００Ｈｚ
のパルスと約５ＫＨｚのパルスとのアンドをとることに
なる。このＡＮＤゲート１２９ａの出力パルスがワンシ
ョットマルチバイブレータ（Ｄフリップフロップ１２９
ｂ）１２９Ａに供給され、さらにそのワンショットマル
チバイブレータの出力（ＮＡＮＤゲート１２９ｅ）がＯ
Ｒゲート１２９ｇの一方の入力端に供給される。同時
に、ＯＲゲート１２９ｇの他方の入力端には、前記の信
号Ｓ８７（１００Ｈｚ）が入力される。その結果、ＯＲ
ゲート１２９ｇを介したＮＯＲゲート１２５の出力信号
Ｆ４は、図１９（ａ）に示すように、５ＫＨｚ毎に
（２．５ＭＨｚに対して５ＫＨｚ：５００回に１回）
“Ｈ”レベル（図１９（ａ）のＰ１）となる。これらの
信号Ｆ３，Ｆ４がＯＲゲート１２７に入力され、そのＯ
Ｒゲート１２７の出力には、図１９（ａ）に示すよう
に、信号Ｆ３に対してパルスＰ１が付加された信号Ｆ５
が出力される。この動作は接続端子８Ｔ３が“Ｌ”レベ
ルになっている時間だけ５ＫＨｚ毎に行われる。

【００９３】その後、この信号Ｆ５は“Ｈ”レベルの信
号Ｆ６と共に、ＮＡＮＤゲート１２８に供給され、信号
Ｆ５の反転信号の信号Ｆ７となって、接続端子１２Ｔ１
を介して分周回路１３側へ出力される。信号Ｆ７は、分
周回路１３で分周され、さらに正弦波化回路１４で前記
のパルス付加に応じた正弦波化が行われ、その結果、電
子ボリューム回路１５、ＬＰＦ１６、ＰＷＭ回路１７、
及びインバータ及びＬＰＦ３を経由して、周波数が微増
された正弦波信号が出力端子Ｔ１側に出力される。

【００９４】（Ｂ−２）電流進相時の調整動作 並列運転時において、電圧検出回路４及び電流検出回路
５で検出される電流位相が電圧位相に対して進相である
場合は次のような調整動作が行われる。

【００９５】電流進相時には、図１８（ｂ）に示すよう
な矩形波信号ｂ及び矩形波信号ｂ´が、図９の位相差検
出回路８の接続端子８Ｔ１，８Ｔ２にそれぞれ供給され
る。その結果、ＸＯＲ８１の出力側からは、図１８
（ｂ）に示すような信号Ｓ８１が出力され、Ｄフリップ
フロップ８４の出力端子Ｑバーからは、信号ｂ，ｂ´の
うち位相が進んでいる方の信号、すなわち信号ｂ´が出
力される。さらに、ＸＯＲ８５の出力Ｓ８５が“Ｈ”レ
ベルとなる（図１８（ｂ））。

【００９６】これにより、ＮＡＮＤゲート８８の出力側
からは、図１８（ｂ）に示すような位相差分をパルス幅
とする例えば１００Ｈｚの信号Ｓ８８が出力され、ま
た、ＮＡＮＤゲート８７からは、“Ｈ”レベル一定の信
号Ｓ８７が出力される。これらのＮＡＮＤゲート８７，
８８の出力Ｓ８７，Ｓ８８は、図１１に示す発振部１２
の接続端子８Ｔ３，８Ｔ４にそれぞれ供給される。

【００９７】図１１において、位相差検出回路８の出力
Ｓ８７，Ｓ８８が、接続端子８Ｔ３，８Ｔ４にそれぞれ
供給されると、発振部１２のＯＲゲート１２９ｇの一方
の入力端には、ＮＡＮＤゲート８７からの“Ｈ”レベル
の信号Ｓ８７が入力するので、前段のＮＡＮＤゲート１
２９ｅの出力（ワンショットマルチバイブレータ１２９
Ａの出力）レベルの如何にかかわらず、ＯＲゲート１２
９ｇの出力信号は“Ｈ”レベル一定となる。

【００９８】一方、位相差検出回路８からの両信号Ｓ８
７，Ｓ８８は、ＮＡＮＤゲート１２９に供給され，その
ＮＡＮＤゲート１２９の出力は、前記の信号Ｓ８８の反
転信号（１００Ｈｚ）となり、ＡＮＤゲート１２９ａの
一方の入力側に供給される。ＡＮＤゲート１２９ａの他
方の入力側には、前記の電流遅相時と同様に、５ＫＨｚ
の信号が入力されるので、ＡＮＤゲート１２９ａは、周
波数が格段に異なる１００Ｈｚのパルスと５ＫＨｚのパ
ルスとのアンドをとることになる。このＡＮＤゲート１
２９ａの出力パルスがワンショットマルチバイブレータ
１２９Ａ（Ｄフリップフロップ１２９ｂ）に供給され、
さらにそのワンショットマルチバイブレータ１２９Ａの
出力（ＮＡＮＤゲート１２９ｅ）がＯＲゲート１２９ｆ
の一方の入力端に供給される。同時に、このＯＲゲート
１２９ｆの他方の入力端には、前記の信号Ｓ８８（１０
０Ｈｚ）が入力される。その結果、ＯＲゲート１２９ｆ
の出力Ｆ６は、図１９（ｂ）に示すように、５ＫＨｚ毎
に“Ｌ”レベル（Ｐ２）となる。

【００９９】一方、前述したように、ＯＲゲート１２９
ｇの出力信号が“Ｈ”レベル一定となるため、ＮＯＲゲ
ート１２５の出力Ｆ４は“Ｌ”レベル一定となってＯＲ
ゲート１２７の一方の入力側に供給される。さらに、こ
のＯＲゲート１２７の他方の入力側には、前記の信号Ｆ
３が入力され、従って、ＯＲゲート１２７の出力信号Ｆ
５は、該信号Ｆ３と同一のパルス信号となる（図１９
（ｂ））。この信号Ｆ５と前記の信号Ｆ６とがＮＡＮＤ
ゲート１２８に入力され、そのＮＡＮＤゲート１２８の
出力側からは、図１９（ｂ）に示すように、信号Ｆ３に
対してパルスＰ２が間引かれた信号Ｆ７が出力される。
この動作は接続端子８Ｔ４が“Ｌ”レベルになっている
時間だけ５ＫＨｚ毎に行われる。

【０１００】その後、この信号Ｆ７は、接続端子１２Ｔ
１を介して分周回路１３側へ出力され、分周回路１３で
分周され、さらに正弦波化回路１４で前記のパルス間引
きに応じた正弦波化が行われ、その結果、電子ボリュー
ム回路１５、ＬＰＦ１６、ＰＷＭ回路１７、及びインバ
ータ及びＬＰＦ３を経由して、周波数が微減された正弦
波信号が出力端子Ｔ１側に出力される。

【０１０１】上述したように、本実施例では、ＸＯＲ８
１で位相差分の大小の幅、つまり進相、遅相の量を検出
し、ＸＯＲ８５で電流の電圧に対する進相、遅相の判別
を行ない、これらの位相判定は、波形の半サイクル毎に
行なわれるので、位相差は−１８０°〜＋１８０°まで
の全範囲に亘って検出できる。そして、ＮＡＮＤゲート
８７で遅相時の位相差パルスを、ＮＡＮＤゲート８８で
進相時の位相差パルスをそれぞれ発振部１２へ出力する
ようにしたので、発振部１２では、ＸＯＲ８１で検出さ
れたパルス幅に応じて周波数の増減が行なわれ、高精度
の周波数調整が可能となる。また、位相差レベルは、パ
ルス幅デューティで得られ、デューティ比は、０〜１０
０％の変化となる。

【０１０２】

【発明の効果】本発明による並列運転機能を備えた発電
機は、以上の如く構成したので、並列運転するにあたっ
て位相合わせのためのアダプタ等を必要としない。ま
た、並列運転中の同期状態を検出するために行う電流位
相検出を簡単な回路構成で−１８０°〜＋１８０°の範
囲まで略リニアな特性で検出可能とすることができる。
したがって同期を維持するための周波数調整を十分満足
のいく精度で実行することが可能となり、並列運転中の
安定性を格段に向上させることができる。

【図面の簡単な説明】

【図１】本発明に係る発電機の一実施例の概略全体構成
を示すブロック図である。

【図２】前記実施例の動作を説明するためのタイムチャ
ートである。

【図３】前記実施例の交流発電機及び整流平滑回路等の
一例を示す要部回路図である。

【図４】前記実施例のエンジン回転数検出回路の一例を
示す回路図である。

【図５】前記実施例のインバータ回路及びＬＰＦの一例
を示す回路図である。前記実施例の交流出力電圧信号の
矩形波変換回路の一例を示す回路図である。

【図６】前記実施例の電流検出回路及び比較回路の一例
を示す回路図である。

【図７】前記実施例の矩形波変換回路の一例を示す回路
図である。

【図８】前記実施例の矩形波変換回路の一例を示す他の
回路図である。

【図９】前記実施例の位相差検出回路の一例を示す回路
図である。

【図１０】前記実施例の立上りタイミング回路の一例を
示す回路図である。

【図１１】前記実施例の発振部の一例を示す回路図であ
る。

【図１２】前記実施例の分周回路１３の一例を示す回路
図である。

【図１３】前記実施例の正弦波化回路の一例を示す回路
図である。

【図１４】前記実施例の電子ボリュームの一例を示す回
路図である。

【図１５】前記実施例のＬＰＦ、ＰＷＭ回路及び電圧検
出回路等の一例を示す回路図である。

【図１６】前記実施例の動作を説明するためのタイムチ
ャートである。

【図１７】前記実施例の動作を説明するための他のタイ
ムチャートである。

【図１８】前記実施例の動作を説明するための他のタイ
ムチャートである。

【図１９】前記実施例の動作を説明するための他のタイ
ムチャートである。

【図２０】並列運転で始動するときの出力電圧の立上が
りを示す動作説明図である。

【図２１】並列運転中の二台の発電機間に発生する相対
電流を示す説明図である。

【符号の説明】

１ 交流発電機 ２ 整流平滑回路 ３ インバータ回路及びＬＰＦ ４ 電圧検出回路 ５ 電流検出回路 ６ 矩形波変換回路 ７ 矩形波変換回路 ８ 位相差検出回路 ９ 比較回路 １０ 保護回路 １１ 立上りタイミング回路 １２ 発振部 １３ 分周回路 １４ 正弦波化回路 １５ 電子ボリューム回路 １６ ＬＰＦ １７ ＰＷＭ回路

フロントページの続き (56)参考文献 特開 平２−24987（ＪＰ，Ａ) 特開 平２−262869（ＪＰ，Ａ) 特開 昭61−154431（ＪＰ，Ａ) 特開 平１−194870（ＪＰ，Ａ) 特開 平５−3211（ＪＰ，Ａ) 特開 平１−101469（ＪＰ，Ａ) 実開 平１−180833（ＪＰ，Ｕ) 特公 昭64−9819（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 3/38 - 3/50 H02M 7/48

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 直流電力を出力する直流電源回路と、該
   直流電源回路から出力される前記直流電力を所定周波数
   の交流電力に変換するインバータ回路とを有する発電機
   において、 前記インバータ回路のスイッチング動作の基準となる前
   記所定周波数の交流電力の出力目標波形信号を形成する
   目標波形形成手段と、 前記インバータ回路から出力される交流出力電圧を検出
   する出力電圧検出手段と、 前記インバータ回路から出力される交流出力電流を検出
   する出力電流検出手段と、 検出された前記出力電圧波形と出力電流波形の検出波形
   をそれぞれのゼロクロス点を基準として矩形変換して同
   一変化方向同士を比較することにより、相互の位相差
   を、逆相位相領域を含む−１８０°〜＋１８０°の範囲
   で検出する位相差検出手段と、 前記位相差検出手段から出力される位相差信号によって
   検出された位相差を減ずるように前記目標波形信号の周
   波数を変化させる基準信号発生手段とを、 有することを特徴とする並列運転機能を備えた発電機。
2. 【請求項２】 前記位相差検出手段は、 前記位相差の大きさをパルス幅信号として検出するとと
   もに、このパルス幅信号を前記矩形波変換後の出力電圧
   波形信号または出力電流波形信号のいずれか一方と比較
   することにより、前記位相差が進相か遅相かを判別する
   ように構成したことを特徴とする請求項１記載の並列運
   転機能を備えた発電機。
3. 【請求項３】 前記位相差検出手段は、 矩形波変換された前記出力電圧及び出力電流の検出波形
   を入力する第１の排他的論理和回路と、 前記第１の排他的論理和回路の出力をクロックとし、且
   つ前記出力電圧または出力電流の検出波形を所定のタイ
   ミングで入力する遅延型フリップフロップ回路と、 前記出力電圧または出力電流の検出波形と前記遅延型フ
   リップフロップ回路の出力とを入力する第２の排他的論
   理和回路とを、 備えることを特徴とする請求項２記載の並列運転機能を
   備えた発電機。