JP3361146B2 - ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置 - Google Patents
ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置Info
- Publication number
- JP3361146B2 JP3361146B2 JP11926693A JP11926693A JP3361146B2 JP 3361146 B2 JP3361146 B2 JP 3361146B2 JP 11926693 A JP11926693 A JP 11926693A JP 11926693 A JP11926693 A JP 11926693A JP 3361146 B2 JP3361146 B2 JP 3361146B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diamond material
- electron emission
- conductor
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910003460 diamond Inorganic materials 0.000 title claims description 33
- 239000010432 diamond Substances 0.000 title claims description 33
- 239000000463 material Substances 0.000 title claims description 31
- 239000004020 conductor Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 32
- 230000005669 field effect Effects 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Description
【０００１】
【産業上の利用分野】本発明は一般に電子デバイスに関
し、特にダイヤモンド材料からの電子放出を利用する電
子デバイスに関する。
し、特にダイヤモンド材料からの電子放出を利用する電
子デバイスに関する。
【０００２】
【従来の技術】バイポ−ラおよび電界効果トランジスタ
のような半導体電子デバイスは、従来から広く用いられ
ている。しかし、バイポ−ラおよび電界効果トランジス
タの両者は、不十分な絶縁性および逆電圧降下（ｒｅｖ
ｅｒｓｅ ｖｏｌｔａｇｅ ｂｒｅａｋｄｏｗｎ）によ
って好ましくない特性を有する場合がある。
のような半導体電子デバイスは、従来から広く用いられ
ている。しかし、バイポ−ラおよび電界効果トランジス
タの両者は、不十分な絶縁性および逆電圧降下（ｒｅｖ
ｅｒｓｅ ｖｏｌｔａｇｅ ｂｒｅａｋｄｏｗｎ）によ
って好ましくない特性を有する場合がある。
【０００３】シリアル番号が０７／８７７，９３１であ
り、１９９２年５月４日に出願された”ＥＬＥＣＴＲＯ
Ｎ ＤＥＶＩＣＥ ＥＭＰＬＯＹＩＮＧ Ａ ＤＩＡＭ
ＯＮＤ ＦＩＬＭ ＥＬＥＣＴＲＯＮ ＳＯＵＲＣＥ”
に記述されているようなダイヤモンド材料電子デバイス
は、能動トランジスタ制御を一体化する手段をダイヤモ
ンド材料電子デバイスに提供することによって改善して
いる。
り、１９９２年５月４日に出願された”ＥＬＥＣＴＲＯ
Ｎ ＤＥＶＩＣＥ ＥＭＰＬＯＹＩＮＧ Ａ ＤＩＡＭ
ＯＮＤ ＦＩＬＭ ＥＬＥＣＴＲＯＮ ＳＯＵＲＣＥ”
に記述されているようなダイヤモンド材料電子デバイス
は、能動トランジスタ制御を一体化する手段をダイヤモ
ンド材料電子デバイスに提供することによって改善して
いる。
【０００４】
【発明が解決しようとする課題】したがって、少なくと
も従来の技術における欠点を克服する電子デバイスが望
まれている。
も従来の技術における欠点を克服する電子デバイスが望
まれている。
【０００５】
【課題を解決するための手段】これらの必要な動作特性
その他に関する課題は、主面（ｍａｊｏｒ ｓｕｒｆａ
ｃｅ）を有する支持基板と、支持基板内に配置され、実
質的に主面内に位置するトランジスタとを含む電子デバ
イスを提供することによって解決される。そのトランジ
スタは、トランジスタ・コレクタ，トランジスタ・ベ−
スおよびトランジスタ・エミッタを含む。トランジスタ
・ベ−ス導体はトランジスタ・ベ−スに実施可能に（ｏ
ｐｅｒａｂｌｙ）結合し、トランジスタ・エミッタ導体
はトランジスタ・エミッタに実施可能に結合する。電子
を放出する電子放出面を有するダイヤモンド材料層は、
支持基板の主面上に配置され、トランジスタ・コレクタ
に実施可能に結合する。アノ−ドは、ダイヤモンド材料
層に対して距離を隔てて配置される。
その他に関する課題は、主面（ｍａｊｏｒ ｓｕｒｆａ
ｃｅ）を有する支持基板と、支持基板内に配置され、実
質的に主面内に位置するトランジスタとを含む電子デバ
イスを提供することによって解決される。そのトランジ
スタは、トランジスタ・コレクタ，トランジスタ・ベ−
スおよびトランジスタ・エミッタを含む。トランジスタ
・ベ−ス導体はトランジスタ・ベ−スに実施可能に（ｏ
ｐｅｒａｂｌｙ）結合し、トランジスタ・エミッタ導体
はトランジスタ・エミッタに実施可能に結合する。電子
を放出する電子放出面を有するダイヤモンド材料層は、
支持基板の主面上に配置され、トランジスタ・コレクタ
に実施可能に結合する。アノ−ドは、ダイヤモンド材料
層に対して距離を隔てて配置される。
【０００６】これらの必要な動作特性その他に関する課
題はまた、主面を有する支持基板と、支持基板内で実質
的に主面に配置されるトランジスタとを含む電子デバイ
スを提供することによって解決される。そのトランジス
タは、トランジスタ・ソ−ス，トランジスタ・ドレイン
およびトランジスタ・ゲ−ト・デプレッション領域を含
む。トランジスタ・ソ−ス導体はトランジスタ・ソ−ス
に実施可能に結合し、トランジスタ・ゲ−ト導体はトラ
ンジスタ・ゲ−ト・デプレッション領域に実施可能に結
合する。電子を放出する電子放出面を有するダイヤモン
ド材料層は、支持基板の主面上に配置され、トランジス
タ・ドレインに実施可能に結合する。アノ−ドは、ダイ
ヤモンド材料層に対して距離を隔てて配置される。
題はまた、主面を有する支持基板と、支持基板内で実質
的に主面に配置されるトランジスタとを含む電子デバイ
スを提供することによって解決される。そのトランジス
タは、トランジスタ・ソ−ス，トランジスタ・ドレイン
およびトランジスタ・ゲ−ト・デプレッション領域を含
む。トランジスタ・ソ−ス導体はトランジスタ・ソ−ス
に実施可能に結合し、トランジスタ・ゲ−ト導体はトラ
ンジスタ・ゲ−ト・デプレッション領域に実施可能に結
合する。電子を放出する電子放出面を有するダイヤモン
ド材料層は、支持基板の主面上に配置され、トランジス
タ・ドレインに実施可能に結合する。アノ−ドは、ダイ
ヤモンド材料層に対して距離を隔てて配置される。
【０００７】これらの必要な動作特性その他に関する課
題はまた、主面を有する支持基板と、支持基板内で実質
的に主面に配置されるトランジスタとを含む電子デバイ
スを提供することによって解決される。そのトランジス
タは、トランジスタ・ソ−ス，トランジスタ・ドレイン
およびトランジスタ・ゲ−ト領域を含む。トランジスタ
・ソ−ス導体は、トランジスタ・ソ−スに実施可能に結
合する。絶縁層は、トランジスタ・ゲ−ト領域に対応す
る支持基板の主面の一部分上に配置され、トランジスタ
・ゲ−ト導体はその絶縁層上に配置される。電子を放出
する電子放出面を有するダイヤモンド材料層は、支持基
板の主面上に配置され、トランジスタ・ドレインに実施
可能に結合する。アノ−ドは、ダイヤモンド材料層に対
して距離を隔てて配置される。
題はまた、主面を有する支持基板と、支持基板内で実質
的に主面に配置されるトランジスタとを含む電子デバイ
スを提供することによって解決される。そのトランジス
タは、トランジスタ・ソ−ス，トランジスタ・ドレイン
およびトランジスタ・ゲ−ト領域を含む。トランジスタ
・ソ−ス導体は、トランジスタ・ソ−スに実施可能に結
合する。絶縁層は、トランジスタ・ゲ−ト領域に対応す
る支持基板の主面の一部分上に配置され、トランジスタ
・ゲ−ト導体はその絶縁層上に配置される。電子を放出
する電子放出面を有するダイヤモンド材料層は、支持基
板の主面上に配置され、トランジスタ・ドレインに実施
可能に結合する。アノ−ドは、ダイヤモンド材料層に対
して距離を隔てて配置される。
【０００８】本発明のいくつかの好適実施例では、ダイ
ヤモンド材料層に対して距離を隔てて配置され、自由空
間領域内に位置するアノ−ドは、改善された絶縁性およ
び改善された降伏電圧特性を有する装置を実現させる。
ヤモンド材料層に対して距離を隔てて配置され、自由空
間領域内に位置するアノ−ドは、改善された絶縁性およ
び改善された降伏電圧特性を有する装置を実現させる。
【０００９】本発明のいくつかの好適実施例では、ダイ
ヤモンド材料層の電子放出面からの電子放出は、ダイヤ
モンド材料層に実施可能に結合するトランジスタによっ
て実質的に制御される。
ヤモンド材料層の電子放出面からの電子放出は、ダイヤ
モンド材料層に実施可能に結合するトランジスタによっ
て実質的に制御される。
【００１０】
【実施例】図１は、本発明による電子デバイス１００を
表示する断面図である。主面（ｍａｊｏｒ ｓｕｒｆａ
ｃｅ）１１１を有する支持基板１０１は、支持基板１０
１の主面１１１に配置され支持基板１０１に伸びるバイ
ポ−ラ・トランジスタと共に提供される。バイポ−ラ・
トランジスタは、トランジスタ・コレクタ１０２，トラ
ンジスタ・ベ−ス１０３およびトランジスタ・エミッタ
１０４を含む。トランジスタ・ベ−ス導体１０５は、ト
ランジスタ・ベ−ス１０３に対応して主面１１１上の一
部分上に配置され、実施可能に結合される。トランジス
タ・エミッタ導体１０６は、トランジスタ・エミッタ１
０４に対応して主面１１１の一部分上に配置され、実施
可能に結合する。少なくとも電子を放出する電子放出面
１３１を有するダイヤモンド材料層は、トランジスタ・
コレクタ１０２に対応して主面１１１の一部分上に配置
され、実施可能に結合する。アノ−ド１０８は、電子放
出面１３１に対して距離を隔てて配置され、その結果自
由空間領域１３２を限定することとなる。
表示する断面図である。主面（ｍａｊｏｒ ｓｕｒｆａ
ｃｅ）１１１を有する支持基板１０１は、支持基板１０
１の主面１１１に配置され支持基板１０１に伸びるバイ
ポ−ラ・トランジスタと共に提供される。バイポ−ラ・
トランジスタは、トランジスタ・コレクタ１０２，トラ
ンジスタ・ベ−ス１０３およびトランジスタ・エミッタ
１０４を含む。トランジスタ・ベ−ス導体１０５は、ト
ランジスタ・ベ−ス１０３に対応して主面１１１上の一
部分上に配置され、実施可能に結合される。トランジス
タ・エミッタ導体１０６は、トランジスタ・エミッタ１
０４に対応して主面１１１の一部分上に配置され、実施
可能に結合する。少なくとも電子を放出する電子放出面
１３１を有するダイヤモンド材料層は、トランジスタ・
コレクタ１０２に対応して主面１１１の一部分上に配置
され、実施可能に結合する。アノ−ド１０８は、電子放
出面１３１に対して距離を隔てて配置され、その結果自
由空間領域１３２を限定することとなる。
【００１１】電子デバイス１００は、電源のような外部
信号源を少なくとも一部のデバイス素子１０２，１０
３，１０４さらには一部のデバイス導体１０５，１０６
に印加すると、さらに有効的である。たとえば図１は、
アノ−ド１０８と接地または参照電位との間に第１外部
電源１４１を実施可能に結合することによって、アノ−
ド１０８と接地電位として示される参照電位との間に電
圧が印加されている。トランジスタ・ゲ−ト導体１０５
と接地または参照電位との間に第２外部電源１４２を実
施可能に結合することによって、トランジスタ・ゲ−ト
導体１０５と接地または参照電位との間に他の電圧が印
加されている。さらに、トランジスタ・エミッタ導体１
０６と接地または参照電位との間に第３外部供給電源１
４３を実施可能に結合することによって、トランジスタ
・エミッタ導体１０６と接地または参照電位との間に他
の電圧が印加されている。これらの外部供給電源のいく
つかを省略し、適切なデバイス素子または導体を参照電
位に実施可能に結合するような改良が可能であることは
予想されるであろう。
信号源を少なくとも一部のデバイス素子１０２，１０
３，１０４さらには一部のデバイス導体１０５，１０６
に印加すると、さらに有効的である。たとえば図１は、
アノ−ド１０８と接地または参照電位との間に第１外部
電源１４１を実施可能に結合することによって、アノ−
ド１０８と接地電位として示される参照電位との間に電
圧が印加されている。トランジスタ・ゲ−ト導体１０５
と接地または参照電位との間に第２外部電源１４２を実
施可能に結合することによって、トランジスタ・ゲ−ト
導体１０５と接地または参照電位との間に他の電圧が印
加されている。さらに、トランジスタ・エミッタ導体１
０６と接地または参照電位との間に第３外部供給電源１
４３を実施可能に結合することによって、トランジスタ
・エミッタ導体１０６と接地または参照電位との間に他
の電圧が印加されている。これらの外部供給電源のいく
つかを省略し、適切なデバイス素子または導体を参照電
位に実施可能に結合するような改良が可能であることは
予想されるであろう。
【００１２】アノ−ド１０８に適切な電圧を印加するこ
とによってトランジスタ・ベ−ス導体１０５およびトラ
ンジスタ・エミッタ導体１０６に印加する電圧がバイポ
−ラ・トランジスタのベ−ス・エミッタ接合を順方向バ
イアスするとき、図１に示され上記のような外部供給電
源に実施可能に結合される電子デバイス１００はＯＮモ
−ドで動作する。アノ−ド１０８に電圧を印加すると、
電子放出面１３１において電場が誘発され、矢印１０９
で表される電子は自由空間領域１３２内に放出され、一
部の電子はアノ−ド１０８に集められる。アノ−ド１０
８に印加される電圧がダイヤモンド層１０７の電子放出
面１３１からの電子放出を十分に誘発しないとき、また
はバイポ−ラ・トランジスタのベ−ス・エミッタ接合が
逆バイアスされるとき、電子デバイス１００はＯＦＦモ
−ドである。
とによってトランジスタ・ベ−ス導体１０５およびトラ
ンジスタ・エミッタ導体１０６に印加する電圧がバイポ
−ラ・トランジスタのベ−ス・エミッタ接合を順方向バ
イアスするとき、図１に示され上記のような外部供給電
源に実施可能に結合される電子デバイス１００はＯＮモ
−ドで動作する。アノ−ド１０８に電圧を印加すると、
電子放出面１３１において電場が誘発され、矢印１０９
で表される電子は自由空間領域１３２内に放出され、一
部の電子はアノ−ド１０８に集められる。アノ−ド１０
８に印加される電圧がダイヤモンド層１０７の電子放出
面１３１からの電子放出を十分に誘発しないとき、また
はバイポ−ラ・トランジスタのベ−ス・エミッタ接合が
逆バイアスされるとき、電子デバイス１００はＯＦＦモ
−ドである。
【００１３】ＯＦＦモ−ドにあるとき、すなわちバイポ
−ラ・トランジスタのベ−ス・エミッタ接合を逆バイア
スするとき、電子デバイス１００はアノ−ド１０８に印
加される電圧または信号に対して比較的敏感ではない。
したがって、本発明の電子デバイス１００は、従来の半
導体トランジスタ・デバイスの逆降伏電圧限界（ｒｅｖ
ｅｒｓｅ ｂｒｅａｋｄｏｗｎ ｌｉｍｉｔａｔｉｏ
ｎ）および良好でない絶縁性を問題としない。
−ラ・トランジスタのベ−ス・エミッタ接合を逆バイア
スするとき、電子デバイス１００はアノ−ド１０８に印
加される電圧または信号に対して比較的敏感ではない。
したがって、本発明の電子デバイス１００は、従来の半
導体トランジスタ・デバイスの逆降伏電圧限界（ｒｅｖ
ｅｒｓｅ ｂｒｅａｋｄｏｗｎ ｌｉｍｉｔａｔｉｏ
ｎ）および良好でない絶縁性を問題としない。
【００１４】図２は、図１の実施例を改良したものであ
り、図１において既に述べたような本発明による電子デ
バイス１１０の断面図である。この場合において、アノ
−ド１０８は支持基板１０１の主面１１１の一部分上に
配置され、ダイヤモンド材料層１０７の電子放出面１３
１に対して距離を隔てて配置され、その結果それらの間
で自由空間領域１３２を限定する。上述したように電子
デバイス１１０の動作は、矢印１０９で示されるように
電子放出面１３１から図２で示すような自由空間領域１
３２へ向かう電子放出を提供する。放出された電子の少
なくともいくらかは、アノ−ド１０８によって集められ
ることが望ましい。
り、図１において既に述べたような本発明による電子デ
バイス１１０の断面図である。この場合において、アノ
−ド１０８は支持基板１０１の主面１１１の一部分上に
配置され、ダイヤモンド材料層１０７の電子放出面１３
１に対して距離を隔てて配置され、その結果それらの間
で自由空間領域１３２を限定する。上述したように電子
デバイス１１０の動作は、矢印１０９で示されるように
電子放出面１３１から図２で示すような自由空間領域１
３２へ向かう電子放出を提供する。放出された電子の少
なくともいくらかは、アノ−ド１０８によって集められ
ることが望ましい。
【００１５】図３は、図１，２に描かれた電子デバイス
１００，１１０の両者を表す概略図１２０である。
１００，１１０の両者を表す概略図１２０である。
【００１６】図４は、本発明による電子デバイスの他の
実施例２００を示す断面図である。主面２１１を有する
支持基板２０１が準備される。電界効果トランジスタ
は、支持基板２０１の主面上に配置され、そこから支持
基板２０１内に伸びる。電界効果トランジスタは、トラ
ンジスタ・チャネル２０２およびトランジスタ・ゲ−ト
２０３を含む。トランジスタ・ゲ−ト導体２０４は、ト
ランジスタ・ゲ−ト２０３に対応して実施可能に結合す
る主面２１１の一部分上に配置される。トランジスタ・
ソ−ス導体２０５は、トランジスタ・チャネル２０２に
対応して実施可能に結合する主面２１１の一部分上に配
置される。電子放出のための電子放出面２３１を有する
ダイヤモンド材料層２０６は、チャネル２０２の他の部
分に対応して実施可能に結合する主面１１１の一部分上
配置される。アノ−ド２０７は、支持基板２０１の主面
２１１の一部分上に配置され、電子放出面２３１に対し
て距離を隔てて配置され、その結果それらの間で自由空
間領域１３２を限定することとなる。
実施例２００を示す断面図である。主面２１１を有する
支持基板２０１が準備される。電界効果トランジスタ
は、支持基板２０１の主面上に配置され、そこから支持
基板２０１内に伸びる。電界効果トランジスタは、トラ
ンジスタ・チャネル２０２およびトランジスタ・ゲ−ト
２０３を含む。トランジスタ・ゲ−ト導体２０４は、ト
ランジスタ・ゲ−ト２０３に対応して実施可能に結合す
る主面２１１の一部分上に配置される。トランジスタ・
ソ−ス導体２０５は、トランジスタ・チャネル２０２に
対応して実施可能に結合する主面２１１の一部分上に配
置される。電子放出のための電子放出面２３１を有する
ダイヤモンド材料層２０６は、チャネル２０２の他の部
分に対応して実施可能に結合する主面１１１の一部分上
配置される。アノ−ド２０７は、支持基板２０１の主面
２１１の一部分上に配置され、電子放出面２３１に対し
て距離を隔てて配置され、その結果それらの間で自由空
間領域１３２を限定することとなる。
【００１７】電界効果トランジスタは、トランジスタ・
ゲ−ト導体２０４に印加される電圧の大きさおよび極性
によって、ＯＮモ−ドまたはＯＦＦモ−ドの何れかにお
いて動作し、または制御される。印加される電圧は、第
２外部電源２４２によって与えられる。ＯＮモ−ドで
は、トランジスタ・ゲ−ト導体２０４に印加される電圧
は、トランジスタ・ゲ−トすなわちゲ−ト・チャネル接
合デプレション領域２０３をそのような限定された範囲
に制限し、トランジスタ・チャネルすなわちチャネル２
０２を絶え間なく維持し、電子がダイヤモンド材料層２
０６に伝導する経路を与える。ＯＦＦモ−ドでは、トラ
ンジスタ・ゲ−ト導体２０４に印加される電圧は、チャ
ネル２０２幅の間でゲ−ト・チャネル接合を広げること
となり、その結果チャネル２０２は分断され、チャネル
２０２を介する電荷キャリアの流れすなわち電子の流れ
を遮断する。
ゲ−ト導体２０４に印加される電圧の大きさおよび極性
によって、ＯＮモ−ドまたはＯＦＦモ−ドの何れかにお
いて動作し、または制御される。印加される電圧は、第
２外部電源２４２によって与えられる。ＯＮモ−ドで
は、トランジスタ・ゲ−ト導体２０４に印加される電圧
は、トランジスタ・ゲ−トすなわちゲ−ト・チャネル接
合デプレション領域２０３をそのような限定された範囲
に制限し、トランジスタ・チャネルすなわちチャネル２
０２を絶え間なく維持し、電子がダイヤモンド材料層２
０６に伝導する経路を与える。ＯＦＦモ−ドでは、トラ
ンジスタ・ゲ−ト導体２０４に印加される電圧は、チャ
ネル２０２幅の間でゲ−ト・チャネル接合を広げること
となり、その結果チャネル２０２は分断され、チャネル
２０２を介する電荷キャリアの流れすなわち電子の流れ
を遮断する。
【００１８】第１の外部供給電源２４１によってアノ−
ド２０７に適切な電圧を印加することは、矢印２０８で
示される電子を誘発し、電界効果トランジスタがＯＮモ
−ドであるときダイヤモンド材料層２０６の電子放出面
２３１から電子を放出させる。
ド２０７に適切な電圧を印加することは、矢印２０８で
示される電子を誘発し、電界効果トランジスタがＯＮモ
−ドであるときダイヤモンド材料層２０６の電子放出面
２３１から電子を放出させる。
【００１９】図１，２の電子デバイス１００，１１０の
両者で既に述べたように、図４の電子デバイス２００も
またアノ−ド２０７に印加される電圧あるいは信号に対
して比較的敏感でない。これは自由空間領域２３２の絶
縁性に起因する。
両者で既に述べたように、図４の電子デバイス２００も
またアノ−ド２０７に印加される電圧あるいは信号に対
して比較的敏感でない。これは自由空間領域２３２の絶
縁性に起因する。
【００２０】図５は、図４に示すような電子デバイス２
００を表す概略図２２０である。
００を表す概略図２２０である。
【００２１】図６は、本発明による電子デバイスの他の
実施例３００の断面図である。主面３１１を有する支持
基板３０１は電界効果トランジスタと共に提供され、そ
の電界効果トランジスタは支持基板３０１の主面３１１
に配置され、そこから支持基板３０１内に伸びる。電界
効果トランジスタは、トランジスタ・ドレイン３０２，
トランジスタ・ソ−ス３０３，トランジスタ・ゲ−ト領
域３０８を含む。絶縁層３１０はトランジスタ・ゲ−ト
領域３０８に対応する主面３１１の一部分上に配置され
る。トランジスタ・ゲ−ト導体３０６は、絶縁層３１０
上に配置される。トランジスタ・ソ−ス領域３０７は、
トランジスタ・ソ−ス３０３の一部分に対応して実施可
能に結合する主面３１１の一部分上に配置される。矢印
３０９で示される電子を放出する電子放出面３３１を有
するダイヤモンド材料層３０５は、トランジスタ・ドレ
イン３０２に対応して実施可能に結合される主面３１１
の一部分上に配置される。アノ−ド３０４は支持基板３
０１の主面３１１の一部分上に配置され、電子放出面３
３１に対して距離を隔てて配置され、それらの間の自由
空間領域３３２を限定する。
実施例３００の断面図である。主面３１１を有する支持
基板３０１は電界効果トランジスタと共に提供され、そ
の電界効果トランジスタは支持基板３０１の主面３１１
に配置され、そこから支持基板３０１内に伸びる。電界
効果トランジスタは、トランジスタ・ドレイン３０２，
トランジスタ・ソ−ス３０３，トランジスタ・ゲ−ト領
域３０８を含む。絶縁層３１０はトランジスタ・ゲ−ト
領域３０８に対応する主面３１１の一部分上に配置され
る。トランジスタ・ゲ−ト導体３０６は、絶縁層３１０
上に配置される。トランジスタ・ソ−ス領域３０７は、
トランジスタ・ソ−ス３０３の一部分に対応して実施可
能に結合する主面３１１の一部分上に配置される。矢印
３０９で示される電子を放出する電子放出面３３１を有
するダイヤモンド材料層３０５は、トランジスタ・ドレ
イン３０２に対応して実施可能に結合される主面３１１
の一部分上に配置される。アノ−ド３０４は支持基板３
０１の主面３１１の一部分上に配置され、電子放出面３
３１に対して距離を隔てて配置され、それらの間の自由
空間領域３３２を限定する。
【００２２】電子デバイス３００の動作は、導体３０
６，３０７および図４の電子デバイス３００のアノ−ド
３０４の内のいずれかまたは全てに適切な電圧を印加す
る外部電源の配置によって異なるものになる。電界効果
トランジスタはＯＮモ−ドにおいて、電圧または参照電
位をトランジスタ・ソ−ス導体３０７に印加し、電圧を
トランジスタ・ゲ−ト導体３０６に印加することによっ
て配置される。このエンハスメント型の電界効果トラン
ジスタの場合、電子がダイヤモンド材料層３０５へ移動
できるように伝導路を提供するため、トランジスタ・ゲ
−ト領域３０８内に反転層を形成する必要がある。その
ような伝導路は、適切な電圧またはバイアスをトランジ
スタ・ゲ−ト導体３０６に印加することによって提供さ
れ、その結果トランジスタ・ゲ−ト導体３０６に近いト
ランジスタ・ゲ−ト領域３０８内に電荷キャリアを集中
させ、バイアスされていない状態から反転させる。
６，３０７および図４の電子デバイス３００のアノ−ド
３０４の内のいずれかまたは全てに適切な電圧を印加す
る外部電源の配置によって異なるものになる。電界効果
トランジスタはＯＮモ−ドにおいて、電圧または参照電
位をトランジスタ・ソ−ス導体３０７に印加し、電圧を
トランジスタ・ゲ−ト導体３０６に印加することによっ
て配置される。このエンハスメント型の電界効果トラン
ジスタの場合、電子がダイヤモンド材料層３０５へ移動
できるように伝導路を提供するため、トランジスタ・ゲ
−ト領域３０８内に反転層を形成する必要がある。その
ような伝導路は、適切な電圧またはバイアスをトランジ
スタ・ゲ−ト導体３０６に印加することによって提供さ
れ、その結果トランジスタ・ゲ−ト導体３０６に近いト
ランジスタ・ゲ−ト領域３０８内に電荷キャリアを集中
させ、バイアスされていない状態から反転させる。
【００２３】第１外部供給電源３４１によってアノ−ド
３０４に適切な電圧を印加することは、電界効果トラン
ジスタがＯＮモ−ドであるとき、矢印３０９で示される
電子をダイヤモンド材料層３０５の電子放出面３３１か
ら放出させる。
３０４に適切な電圧を印加することは、電界効果トラン
ジスタがＯＮモ−ドであるとき、矢印３０９で示される
電子をダイヤモンド材料層３０５の電子放出面３３１か
ら放出させる。
【００２４】図１，２の電子デバイス１００，１１０で
既に述べたように、図６の電子デバイス３００はアノ−
ド３０４に印加される電圧または信号に対して比較的敏
感でないのは、自由空間領域３３２の絶縁性に起因す
る。
既に述べたように、図６の電子デバイス３００はアノ−
ド３０４に印加される電圧または信号に対して比較的敏
感でないのは、自由空間領域３３２の絶縁性に起因す
る。
【００２５】図７は、図６で述べたような電子デバイス
３００を表す概略図３２０である。
３００を表す概略図３２０である。
【００２６】図８は、図６において述べたような本発明
による電子デバイス４００の他の実施例を示す断面図で
ある。図６で既に参照したものについては、数字「４」
で始まる同様の番号が付してある。図８で示される電子
デバイス４００は、光学的に実質的に透明なフェ−スプ
レ−ト（ｆａｃｅｐｌａｔｅ）４１３を有するアノ−ド
を含み、そのフェ−スプレ−トは光学的に実質的に透明
な導電層４１２上に堆積され、その導電層はルミネセン
ト（ｌｕｍｉｎｅｓｃｅｎｔ）層４１１上に配置され
る。アノ−ドは、電子放出面４３１に対して距離を隔て
て配置され、それらの間で自由空間領域４３２を限定す
る。
による電子デバイス４００の他の実施例を示す断面図で
ある。図６で既に参照したものについては、数字「４」
で始まる同様の番号が付してある。図８で示される電子
デバイス４００は、光学的に実質的に透明なフェ−スプ
レ−ト（ｆａｃｅｐｌａｔｅ）４１３を有するアノ−ド
を含み、そのフェ−スプレ−トは光学的に実質的に透明
な導電層４１２上に堆積され、その導電層はルミネセン
ト（ｌｕｍｉｎｅｓｃｅｎｔ）層４１１上に配置され
る。アノ−ドは、電子放出面４３１に対して距離を隔て
て配置され、それらの間で自由空間領域４３２を限定す
る。
【００２７】このように形成されるとＯＮモ−ドで動作
するとき、矢印４０９で示される電子は、電子放出面４
３１から自由空間領域４３２へ放出され、放出された電
子の一部はアノ−ドの光学的に透明な導電層４１２に集
められる。アノ−ドで集められる電子の経路では、いく
らかの電子はそのエネルギを、観測者が観測可能な光子
の輻射を誘発するルミネセント層に伝達する。トランジ
スタ・ゲ−ト導体４０６およびトランジスタ・ソ−ス導
体４０７の何れかまたは両方に印加する電圧を調整する
ことによって、電子の放出率を制御することが可能であ
り、その結果ルミネセント層４１１からの光子の輻射を
制御することが可能である。
するとき、矢印４０９で示される電子は、電子放出面４
３１から自由空間領域４３２へ放出され、放出された電
子の一部はアノ−ドの光学的に透明な導電層４１２に集
められる。アノ−ドで集められる電子の経路では、いく
らかの電子はそのエネルギを、観測者が観測可能な光子
の輻射を誘発するルミネセント層に伝達する。トランジ
スタ・ゲ−ト導体４０６およびトランジスタ・ソ−ス導
体４０７の何れかまたは両方に印加する電圧を調整する
ことによって、電子の放出率を制御することが可能であ
り、その結果ルミネセント層４１１からの光子の輻射を
制御することが可能である。
【００２８】図９は、図１で述べたような本発明による
電子デバイス５００の他の実施例を示す断面図である。
したがって、図１で既に参照したものは、図９において
は数字「５」で始まる同様な参照番号で示される。図９
に示される電子デバイス５００はさらに、実質的に光学
的に透明なフェ−スプレ−ト５１３から成るアノ−ドを
含み、そのフェ−スプレ−トは実質的に光学的に透明な
導電層５１２上に堆積され、その導電層はルミネセント
層５１１上に堆積される。そのアノ−ドは電子放出面５
３１に対して距離を隔てて配置され、それらの間で自由
空間領域５３２を限定する。
電子デバイス５００の他の実施例を示す断面図である。
したがって、図１で既に参照したものは、図９において
は数字「５」で始まる同様な参照番号で示される。図９
に示される電子デバイス５００はさらに、実質的に光学
的に透明なフェ−スプレ−ト５１３から成るアノ−ドを
含み、そのフェ−スプレ−トは実質的に光学的に透明な
導電層５１２上に堆積され、その導電層はルミネセント
層５１１上に堆積される。そのアノ−ドは電子放出面５
３１に対して距離を隔てて配置され、それらの間で自由
空間領域５３２を限定する。
【００２９】このように構成すると、ＯＮモ−ドで動作
するとき、矢印５０９で示される電子は、電子放出面５
３１から自由空間領域５３２へ放出され、一部の電子は
アノ−ドの実質的に光学的に透明な導電層５１２に集め
られる。アノ−ドに集まる電子の経路では、一部の電子
のエネルギは、観測者が観測可能な光子の輻射を誘発す
るルミネセント層５１１に伝達される。トランジスタ・
ベ−ス導体５０５およびトランジスタ・エミッタ導体５
０６の何れかまたは両方に印加される電圧を調整するこ
とによって、電子の放出率を制御することが可能であ
り、したがってルミネセント層５１１からの光子の輻射
を制御することが可能である。
するとき、矢印５０９で示される電子は、電子放出面５
３１から自由空間領域５３２へ放出され、一部の電子は
アノ−ドの実質的に光学的に透明な導電層５１２に集め
られる。アノ−ドに集まる電子の経路では、一部の電子
のエネルギは、観測者が観測可能な光子の輻射を誘発す
るルミネセント層５１１に伝達される。トランジスタ・
ベ−ス導体５０５およびトランジスタ・エミッタ導体５
０６の何れかまたは両方に印加される電圧を調整するこ
とによって、電子の放出率を制御することが可能であ
り、したがってルミネセント層５１１からの光子の輻射
を制御することが可能である。
【００３０】
【発明の効果】本発明による利益の１つは、従来の電子
デバイスの妨げとなっていた現象として知られる降伏電
圧限界の影響を受けない電子デバイスを提供することで
ある。この改良は、自由空間領域および電子デバイスの
一部分を介する電子の自由空間伝達を用いる電子デバイ
スを提供することによって実現される。
デバイスの妨げとなっていた現象として知られる降伏電
圧限界の影響を受けない電子デバイスを提供することで
ある。この改良は、自由空間領域および電子デバイスの
一部分を介する電子の自由空間伝達を用いる電子デバイ
スを提供することによって実現される。
【００３１】本発明の他の利益は、従来の良好でない絶
縁性の影響を受けない電子デバイスを提供することであ
る。この改良は、自由空間領域および少なくとも電子デ
バイスの一部分を介する電子の自由空間伝達を利用する
電子デバイスを提供することによって実現される。
縁性の影響を受けない電子デバイスを提供することであ
る。この改良は、自由空間領域および少なくとも電子デ
バイスの一部分を介する電子の自由空間伝達を利用する
電子デバイスを提供することによって実現される。
【００３２】本発明の他の利益は、包括的に制御される
ダイヤモンド材料電子源を提供することである。その電
子源は、一体的に形成されたトランジスタ・デバイスを
使用して、表示画面から光子の放出を制御する。
ダイヤモンド材料電子源を提供することである。その電
子源は、一体的に形成されたトランジスタ・デバイスを
使用して、表示画面から光子の放出を制御する。
【図１】本発明による電子デバイスの実施例を示す断面
図である。
図である。
【図２】本発明による図１の電子デバイスの実施例を改
良したものを示す断面図である。
良したものを示す断面図である。
【図３】図１および図２両者の実施例を示す概略図であ
る。
る。
【図４】本発明による電子デバイスの他の実施例を示す
断面図である。
断面図である。
【図５】図４に示されるような本発明の実施例を表す概
略図である。
略図である。
【図６】本発明による電子デバイスの更なる実施例を示
す断面図である。
す断面図である。
【図７】図６に示されるような本発明の実施例を表す概
略図である。
略図である。
【図８】本発明による電子デバイスの更なる実施例を示
す断面図である。
す断面図である。
【図９】本発明による電子デバイスの更なる実施例を示
す断面図である。
す断面図である。
１００，１１０ 電子デバイス
１０１ 支持基板
１０２ トランジスタ・コレクタ
１０３ トランジスタ・ベ−ス
１０４ トランジスタ・エミッタ
１０５ トランジスタ・ベ−ス導体
１０６ トランジスタ・エミッタ導体
１０７ ダイヤモンド材料層
１０８ アノ−ド
１０９ 電子
１１１ 主面
１３１ 電子放出面
１３２ 自由空間領域
１４１，１４２，１４３ 外部供給電源
２００ 電子デバイス
２０１ 支持基板
２０２ トランジスタ・チャネル
２０３ トランジスタ・ゲ−ト
２０４ トランジスタ・ゲ−ト導体
２０５ トランジスタ・ソ−ス導体
２０６ ダイヤモンド材料層
２０７ アノ−ド
２０８ 電子
２１１ 主面
２３１ 電子放出面
２３２ 自由空間領域
２４１，２４２ 外部供給電源
３００ 電子デバイス
３０１ 支持基板
３０２ トランジスタ・ドレイン
３０３ トランジスタ・ソ−ス
３０４ アノ−ド
３０５ ダイヤモンド材料層
３０６ トランジスタ・ゲ−ト導体
３０７ トランジスタ・ソ−ス導体
３０８ トランジスタ・ゲ−ト領域
３０９ 電子
３１０ 絶縁層
３１１ 主面
３３１ 電子放出面
３３２ 自由空間領域
３４１，３４２，３４３ 外部供給電源
４００ 電子デバイス
４０１ 支持基板
４０２ トランジスタ・ドレイン
４０３ トランジスタ・ソ−ス
４０５ ダイヤモンド材料層
４０６ トランジスタ・ゲ−ト導体
４０７ トランジスタ・ソ−ス導体
４０８ トランジスタ・ゲ−ト領域
４０９ 電子
４１１ ルミネセント層
４１２ 導電層
４１３ フェ−スプレ−ト
４３１ 電子放出面
４３２ 自由空間領域
４４１，４４２ 外部供給電源
５００ 電子デバイス
５０１ 支持基板
５０２ トランジスタ・コレクタ
５０３ トランジスタ・ベ−ス
５０４ トランジスタ・エミッタ
５０５ トランジスタ・ベ−ス導体
５０６ トランジスタ・エミッタ導体
５０７ ダイヤモンド材料層
５０９ 電子
５１１ ルミネセント層
５１２ 導電層
５１３ フェ−スプレ−ト
５３１ 電子放出面
５３２ 自由空間領域
５４１，５４２，５４３ 外部供給電源
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/331
H01L 29/73 - 29/737
H01L 29/78
H01L 29/80
H01L 29/16
H01L 29/06
H01L 29/66
H01J 1/30
Claims (2)
- 【請求項１】 主面（１１１）を有する支持基板（１０
１）； 実質的に前記支持基板内の前記主面に配置され、少なく
ともコレクタ（１０２）、ベース（１０２）およびエミ
ッタ（１０４）から成るトランジスタ； 前記ベース（１０３）に動作可能に結合するベース導体
（１０５）； 前記エミッタ（１０４）に動作可能に結合するエミッタ
導体（１０６）； 電子を放出するための電子放出面（１３１）を有し、前
記支持基板の前記主面上に配置され、前記コレクタに動
作可能に結合するダイヤモンド材料層（１０７）；およ
び前記ダイヤモンド材料層（１０７）に対して距離を隔
てて配置されるアノード（１０８）； から構成されることを特徴とする電子デバイス。 - 【請求項２】 主面（３１１）を有する支持基板（３０
１）； 実質的に前記支持基板内の前記主面に配置され、ソース
（３０３）、ドレイン（３０２）およびゲート領域（３
０８）を含むトランジスタ； 前記ソース（３０３）に動作可能に結合するソース導体
（３０７）； 前記ゲート領域（３０８）に動作可能に結合するゲート
導体（３０６）； 電子を放出するための電子放出面（３３１）を有し、前
記支持基板（３０１）の前記主面（３１１）上に配置さ
れ、前記ドレイン（３０２）に動作可能に結合するダイ
ヤモンド材料層（３０５）；および前記ダイヤモンド材
料層（３０５）に対して距離を隔てて配置されるアノー
ド（３０４）； から構成されることを特徴とする電子デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/878,270 US5256888A (en) | 1992-05-04 | 1992-05-04 | Transistor device apparatus employing free-space electron emission from a diamond material surface |
| US878270 | 1992-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621084A JPH0621084A (ja) | 1994-01-28 |
| JP3361146B2 true JP3361146B2 (ja) | 2003-01-07 |
Family
ID=25371699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11926693A Expired - Fee Related JP3361146B2 (ja) | 1992-05-04 | 1993-04-23 | ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5256888A (ja) |
| JP (1) | JP3361146B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536193A (en) | 1991-11-07 | 1996-07-16 | Microelectronics And Computer Technology Corporation | Method of making wide band gap field emitter |
| US5543684A (en) | 1992-03-16 | 1996-08-06 | Microelectronics And Computer Technology Corporation | Flat panel display based on diamond thin films |
| US5600200A (en) | 1992-03-16 | 1997-02-04 | Microelectronics And Computer Technology Corporation | Wire-mesh cathode |
| US5675216A (en) | 1992-03-16 | 1997-10-07 | Microelectronics And Computer Technololgy Corp. | Amorphic diamond film flat field emission cathode |
| US5763997A (en) | 1992-03-16 | 1998-06-09 | Si Diamond Technology, Inc. | Field emission display device |
| US5679043A (en) | 1992-03-16 | 1997-10-21 | Microelectronics And Computer Technology Corporation | Method of making a field emitter |
| US5449970A (en) | 1992-03-16 | 1995-09-12 | Microelectronics And Computer Technology Corporation | Diode structure flat panel display |
| US6127773A (en) | 1992-03-16 | 2000-10-03 | Si Diamond Technology, Inc. | Amorphic diamond film flat field emission cathode |
| US5631664A (en) * | 1992-09-18 | 1997-05-20 | Olympus Optical Co., Ltd. | Display system utilizing electron emission by polarization reversal of ferroelectric material |
| WO1995012835A1 (en) | 1993-11-04 | 1995-05-11 | Microelectronics And Computer Technology Corporation | Methods for fabricating flat panel display systems and components |
| US5602439A (en) * | 1994-02-14 | 1997-02-11 | The Regents Of The University Of California, Office Of Technology Transfer | Diamond-graphite field emitters |
| US5578901A (en) * | 1994-02-14 | 1996-11-26 | E. I. Du Pont De Nemours And Company | Diamond fiber field emitters |
| US6204834B1 (en) | 1994-08-17 | 2001-03-20 | Si Diamond Technology, Inc. | System and method for achieving uniform screen brightness within a matrix display |
| US5531880A (en) * | 1994-09-13 | 1996-07-02 | Microelectronics And Computer Technology Corporation | Method for producing thin, uniform powder phosphor for display screens |
| US5619091A (en) * | 1994-10-03 | 1997-04-08 | Universities Research Association, Inc. | Diamond films treated with alkali-halides |
| US5592053A (en) * | 1994-12-06 | 1997-01-07 | Kobe Steel Usa, Inc. | Diamond target electron beam device |
| US6296740B1 (en) | 1995-04-24 | 2001-10-02 | Si Diamond Technology, Inc. | Pretreatment process for a surface texturing process |
| US5628659A (en) * | 1995-04-24 | 1997-05-13 | Microelectronics And Computer Corporation | Method of making a field emission electron source with random micro-tip structures |
| US5647998A (en) * | 1995-06-13 | 1997-07-15 | Advanced Vision Technologies, Inc. | Fabrication process for laminar composite lateral field-emission cathode |
| US5703380A (en) * | 1995-06-13 | 1997-12-30 | Advanced Vision Technologies Inc. | Laminar composite lateral field-emission cathode |
| JP3135823B2 (ja) * | 1995-08-25 | 2001-02-19 | 株式会社神戸製鋼所 | 冷電子放出素子及びその製造方法 |
| US6008502A (en) * | 1996-03-27 | 1999-12-28 | Matsushita Electric Industrial Co., Ltd. | Diamond electron emitting device having an insulative electron supply layer |
| US6020677A (en) * | 1996-11-13 | 2000-02-01 | E. I. Du Pont De Nemours And Company | Carbon cone and carbon whisker field emitters |
| DE19756873A1 (de) * | 1997-12-19 | 1999-07-01 | Siemens Ag | Elektrische Schaltungsanordnung zur Transformation von magnetischer Feldenergie in elektrische Feldenergie |
| JP4835157B2 (ja) * | 2003-11-25 | 2011-12-14 | 住友電気工業株式会社 | ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子 |
| FR2934716B1 (fr) * | 2008-07-31 | 2010-09-10 | Commissariat Energie Atomique | Diode electroluminescente en materiau semiconducteur et son procede de fabrication |
| SG194474A1 (en) * | 2011-04-14 | 2013-12-30 | Sage Wise 66 Pty Ltd | An electrical conductor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079476A (en) * | 1990-02-09 | 1992-01-07 | Motorola, Inc. | Encapsulated field emission device |
| US5202571A (en) * | 1990-07-06 | 1993-04-13 | Canon Kabushiki Kaisha | Electron emitting device with diamond |
| US5075595A (en) * | 1991-01-24 | 1991-12-24 | Motorola, Inc. | Field emission device with vertically integrated active control |
| US5141460A (en) * | 1991-08-20 | 1992-08-25 | Jaskie James E | Method of making a field emission electron source employing a diamond coating |
| US5180951A (en) * | 1992-02-05 | 1993-01-19 | Motorola, Inc. | Electron device electron source including a polycrystalline diamond |
-
1992
- 1992-05-04 US US07/878,270 patent/US5256888A/en not_active Expired - Fee Related
-
1993
- 1993-04-23 JP JP11926693A patent/JP3361146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621084A (ja) | 1994-01-28 |
| US5256888A (en) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361146B2 (ja) | ダイヤモンド材料表面からの自由空間電子放出を利用するトランジスタ・デバイス装置 | |
| US5212426A (en) | Integrally controlled field emission flat display device | |
| US4578614A (en) | Ultra-fast field emitter array vacuum integrated circuit switching device | |
| JP2861755B2 (ja) | 電界放出型陰極装置 | |
| SE438572B (sv) | Halvledaranordning for alstring av ett elektronflode, forfarande for tillverkning av halvledaranordningen, samt bildatergivningsanordning der den bildalstrande elektronstralen er alstrad medelst halvledaranordningen | |
| US6011356A (en) | Flat surface emitter for use in field emission display devices | |
| ATE259097T1 (de) | Feldemissionselektronenquelle | |
| SE461490B (sv) | Mos-transistor utbildad paa ett isolerande underlag | |
| US4609929A (en) | Conductivity-enhanced combined lateral MOS/bipolar transistor | |
| JPS62226530A (ja) | 電子ビ−ム発生用半導体デバイス | |
| JPS5887732A (ja) | 電子放出半導体装置 | |
| US6266034B1 (en) | Matrix addressable display with electrostatic discharge protection | |
| JP3353943B2 (ja) | 反転モード電子放出器 | |
| US5710478A (en) | Field emitter having source, channel, and drain layers | |
| US5945777A (en) | Surface conduction emitters for use in field emission display devices | |
| US5631196A (en) | Method for making inversion mode diamond electron source | |
| JP3486904B2 (ja) | 個々にダイポール保護されたマイクロドットを有するフラットスクリーン | |
| KR20050085059A (ko) | 방사-방출 반도체 디바이스 및 방사-방출 반도체디바이스의 제조 방법 | |
| US6436788B1 (en) | Field emission display having reduced optical sensitivity and method | |
| US5847408A (en) | Field emission device | |
| KR100424967B1 (ko) | 차폐전계방출디스플레이 | |
| US5550426A (en) | Field emission device | |
| US5920296A (en) | Flat screen having individually dipole-protected microdots | |
| US6340859B1 (en) | Cold cathode electron emission device for activating electron emission using external electric field | |
| JP3155040B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |