JP3355650B2 - 同期信号検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばライトワンス等
の光ディスク等を再生するディスク再生装置等に適用し
て好適な同期信号検出回路に関する。

【０００２】

【従来の技術】従来、たとえばライトワンス等の光ディ
スクを再生するディスク再生装置においては、光学ヘッ
ドで光ディスクに記録されている記録信号を読みとり、
この読みとった信号を増幅した後に、同期検出、ＰＬＬ
等の処理を行い、これらの処理を行った信号に対してバ
イナリ／ディジタル変換、シリアル／パラレル変換、１
０−８変換等の処理を施し、更にＥＣＣ（エラー・コレ
クション・コード）プロセッサによりエラー訂正処理を
行い、このエラー訂正処理を行った後に所定の信号処理
を施して出力する。

【０００３】情報の書き込みを行うことのできる光ディ
スクは多種多様であり、例えばライトワンスと称される
光ディスク（ＷＯＲＭ）としては、５インチ（１３０ｍ
ｍ）のＷＯＲＭ（ＩＳＯ／ＩＥＣ ９１７１）のものが
あり、また、光磁気ディスク（ＭＯ）としては３．５イ
ンチ（９０ｍｍ）のＭＯ（ＥＣＭＡ−１５４）がある。

【０００４】これらの光ディスクにおいては、セクタの
先頭にセクタの開始を示すセクタマークが用意され、こ
のセクタマークの次にシンクが用意されている。従っ
て、ＰＬＬ動作開始のためのリードゲート信号を容易に
得ることができる。

【０００５】

【発明が解決しようとする課題】ところで、上述のセク
タマークはいわゆるセクタのヘッダーの部分であり、容
量の面からは無い方が良い。

【０００６】また、セクタマークにはＣＲＣ（冗長度符
号チェック方式）やＥＣＣも加わっておらず、このマー
クに傷や汚れ等があるとそのセクタは使用できなくな
る。

【０００７】また、セクタマークが検出できても、その
直後のシンク部分にドロップアウトがあると、ＰＬＬ動
作が不安定となり、シンククロックの検出ができなくな
る恐れがある。

【０００８】また、セクタマークが存在しないシステム
の場合はいわゆる自走式のＰＬＬが使用されるが、使用
できるＰＬＬＩＣが限定されるため、外付けのコンデン
サや抵抗器の値のばらつきにより、いわゆるフリー周波
数がふらつく等使いにくいという不都合があった。

【０００９】本発明はこのような問題を解決するために
なされたもので、セクタマークが存在するシステムにお
いてはセクタマークが使用不能となっていてもシンクク
ロックを検出してそのセクタを使用することができ、セ
クタの先頭を直接シンクで開始することによりセクタマ
ークを不要とすることでセクタマークが存在しないシス
テムであっても良好にシンククロックの検出ができ、シ
ンク波形にドロップアウトがあってもいわゆるリトライ
を行って検出精度を高めることができる同期信号検出回
路を提案しようとするものである。

【００１０】

【課題を解決するための手段】本発明同期信号検出回路
は例えば図１〜図４に示す如く、同期信号の連続性を検
出する第１の連続性検出手段２１及び２４と、位相比較
を開始させるためのリードゲートの状態を記憶するため
の記憶手段２７と、記憶手段２７にリードゲートのアク
ティブの状態が記憶されたことに基いて同期信号の連続
性を検出する第２の連続性検出手段９と、第２の連続性
検出手段９の検出結果を確認する期間を設定する設定手
段３０とを有し、第１の連続性検出手段２１及び２４が
連続性を検出したとき、記憶手段２７にリードゲートの
アクティブの状態を記憶することによって位相比較を開
始させ、設定手段３０に設定された期間内に第２の連続
性検出手段が連続性を検出しなかった場合、記憶手段２
７にインアクティブの状態を記憶することによって位相
比較を停止させるようにしたものである。

【００１１】

【００１２】

【作用】上述せる本発明の構成によれば、第１の連続性
検出手段が同期信号の連続性を検出したときリードゲー
トをアクティブにして位相比較を開始させ、その後、設
定した期間内に第２の連続性検出手段が同期信号の連続
性を検出しなかったときリードゲートをインアクティブ
にして位相比較を停止させる。

【００１３】

【００１４】

【実施例】以下に、図１〜図４を参照して本発明同期信
号検出回路の一実施例について詳細に説明する。

【００１５】先ず図２を参照して本発明同期信号検出回
路をディスク再生装置に適用した場合について説明す
る。

【００１６】図２において１はディスクで、このディス
クは例えば５インチ（１３０ｍｍ）のライトワンス（Ｗ
ＯＲＭ：ＩＳＯ／ＩＥＣ ９１７１）、１２インチ（３
００ｍｍ）のライトワンス、３．５インチ（９０ｍｍ）
の光磁気ディスク（ＭＯ：ＥＣＭＡ−１５４）、或いは
ＣＤＲ等の光ディスクである。

【００１７】ここでデータの記録について説明すると、
データの記録時においては、例えば８ビットのデータを
８−１０変換（８ビットから１０ビット）し、これをシ
リアルディジタルデータにした後にＲＺ（Ｒｅｔｕｒｎ
ｔｏ Ｚｅｒｏ）記録またはＮＲＺ（Ｎｏｎ Ｒｅｔ
ｕｒｎ ｔｏ Ｚｅｒｏ）記録している。即ち、データ
の“１”及び“０”に対応してＲＺまたはＮＲＺの方式
で発光させてデータをディスクに記録させるものであ
る。

【００１８】また、変換（変調）としては、８−１０変
換の他に８ビットから１６ビットに変換する（２、７）
変換（１と１の間には必ず０が２個以上７個以下入って
いるという条件を有する）、８ビットから１２ビットに
する（１、７）変換（１と１の間には必ず０が１個以上
７個以下入っているという条件を有する）等がある。

【００１９】さて、このように記録されたデータのフォ
ーマットを図３を参照して説明すると、セクタは図３Ａ
に示すように、アドレス領域とデータ領域から構成さ
れ、アドレス領域は図３Ｂに示すようにＶＦＯ（バリア
ブル・フリーケンシー・オシレータ）と称されるシン
ク、アドレスの始まりを示すアドレスマーク、アドレス
データ（ここでは“００”）、データ、アドレスマー
ク、アドレスデータ（ここでは“０１”）、データ、ア
ドレスマーク、アドレスデータ（ここでは“１０”）、
ギャップで構成される。

【００２０】また、データ領域は図３Ｃに示すように、
ＶＦＯ（バリアブル・フリーケンシー・オシレータ）と
称されるシンク、データの始まりを示すデータマーク、
データ、データマーク、データ、・・・・データマー
ク、データ、バッファで構成される。

【００２１】このディスク再生装置におけるディスク１
の駆動は、ディスク１を図示しないディスク再生装置の
装着部に装着し、図示しない操作部を操作した場合に、
信号処理回路１６が駆動部４に制御信号を供給し、駆動
部４がスピンドルモータ３を駆動し、軸２に装着されて
いるディスク１を回転させて行う。

【００２２】５は光学ピックアップで、信号処理回路１
６からの制御信号に基いた駆動部６の駆動動作でディス
ク１の読みとり面上を移動させられ、ディスク１の記録
信号を読みとる。

【００２３】この読みとられたディスク１の記録信号
は、増幅回路７で増幅され、エンコードされて２値バイ
ナリの情報に変換され、エンコーデッドリードデータと
して同期信号検出回路８に供給される。

【００２４】この同期信号検出回路８は後述するが、エ
ンコーデッドリードデータのシンクを検出する回路であ
り、この回路８は次段のＰＬＬ回路９からのプリアンブ
ルディテクテッド信号に基いてリードゲート信号を得、
このリードゲート信号をＰＬＬ回路９に供給する。

【００２５】このＰＬＬ回路９は同期信号検出回路８か
らのリードゲート信号を検出し、ゲートが開いてから所
定数シンクが続いたときにシンクを検出したことを示す
プリアンブルディテクテッド信号を得、このプリアンブ
ルディテクテッド信号を上述したように同期信号検出回
路８に供給する。

【００２６】ＰＬＬ回路９はこれによってエンコーデッ
ドリードデータのデータを抜き出し、この抜きだしたデ
ータをバイナリ／ディジタル変換回路１１に供給する。

【００２７】このバイナリ／ディジタル変換回路１１は
ＰＬＬ回路９で抜き取られたバイナリデータをシリアル
ディジタルデータに変換し、このシリアルディジタルデ
ータをシリアル／パラレル変換回路１２に供給する。

【００２８】このシリアル／パラレル変換回路１２はバ
イナリ／ディジタル変換回路１１からのシリアルディジ
タルデータをパラレルディジタルデータに変換し、この
パラレルディジタルデータを１０−８変換回路１３に供
給する。

【００２９】この１０−８変換回路１３は、記録時にお
いて８−１０変換されているので、元に戻すためのもの
である。１０−８変換されることによって元の８ビット
にされたデータ｛本来のデータ及びＥＣＣ（エラー・コ
レクション・コード）｝はメモリ１４に一旦書き込ま
れ、ＥＣＣプロセッサによりエラー訂正処理等が施され
る。

【００３０】このエラー訂正処理が施されたデータは信
号処理回路１６を経た後に出力端子１７を介して例えば
コンピュータ等のデータを用いる機器に供給される。

【００３１】図１は、上述のディスク再生装置の要部を
示す構成図で、この図１は図２に示したディスク再生装
置の同期信号検出回路８の内部構成及びＰＬＬ回路９を
示している。

【００３２】この図１において、２０は図２に示す増幅
回路７からのエンコーデッドリードデータが供給される
入力端子で、この入力端子２０を介して増幅回路７から
のエンコーデッドリードデータ（図４Ａ参照）がモノス
テーブルマルチバイブレータ２１の入力端子Ａに供給さ
れる。

【００３３】このモノステーブルマルチバイブレータ２
１（以下モノマルチと記述する）はリトリガブルなもの
で、コンデンサ２２及び抵抗器２３で決まる時定数をエ
ンコーデッドリードデータのシンククロックの周期Ｔよ
り若干長く設定している。

【００３４】従ってこのモノマルチ２１の出力端子Ｑか
ら出力される信号は連続的にハイレベル“１”の信号
（図４Ｂ参照）となる。この信号はカウンタ２４のイネ
ーブル端子ＥＮ及びロード端子ＬＤに夫々供給される。

【００３５】このカウンタ２４の入力端子Ｄ１〜Ｄ４に
ディップスイッチ２５を接続し、このカウンタ２４がカ
ウントイネーブル状態、即ち、モノマルチ２１からイネ
ーブル端子ＥＮ及びロード端子ＬＤに夫々供給される信
号がハイレベル“１”となった場合にディップスイッチ
２５で設定した値がカウンタ２４の各入力端子Ｄ１〜Ｄ
４にロードされ、以後このカウンタ２４がロードされた
値から入力端子２６を介して供給されるクロック信号の
カウントを開始するようにする。

【００３６】このカウンタ２４はあるカウント値までカ
ウント（ある時間経過すると）すると、キャリー信号を
出力する。このキャリー信号はＤ型フリップ・フロップ
回路２７のクロック入力端子ＣＫに供給される。

【００３７】このフリップ・フロップ回路２７はカウン
タ２４からのキャリー信号をクロックとされ、データ入
力端子Ｄがプルアップによってハイレベル“１”とされ
ているので、キャリー信号が供給されるとデータ出力端
子からリードゲート信号としてアクティブ“１”（図４
Ｃ参照）を出力する。

【００３８】このリードゲート信号はＰＬＬ回路９のリ
ードゲート入力端子ＲＧに供給される。ＬＬ回路９はリ
ードゲート信号が供給されると（リードゲート信号のゲ
ートが開く、即ち、アクティブ“１”となると）、動作
を開始する。

【００３９】このＰＬＬ回路９は動作開始後、内部でシ
ンクパルスの個数をカウントし、所定のカウント値まで
達すると（所定の個数のシンクパルスが連続すると）、
プリアンブルディテクテッド信号としてアクティブ
“０”（図４Ｄ参照）を得、このプリアンブルディテク
テッド信号をナンド回路３３に供給する。

【００４０】一方、カウンタ３０のロード信号入力端子
ＬＤ及びカウントイネーブル端子ＥＮには、夫々フリッ
プ・フロップ回路２７からのリードゲート信号がロード
信号及びカウントイネーブル信号として供給されると共
に、クロック信号入力端子ＣＫに入力端子３２からのク
ロック信号が供給される。

【００４１】このカウンタ３０の入力端子Ｄ１〜Ｄ４に
ディップスイッチ３１を接続し、このカウンタ３０がカ
ウントイネーブル状態、即ち、フリップ・フロップ回路
２７からイネーブル端子ＥＮ及びロード端子ＬＤに夫々
供給される信号がハイレベル“１”となった場合にディ
ップスイッチ３１で設定した値がカウンタ３０の各入力
端子Ｄ１〜Ｄ４にロードされ、以後このカウンタ３０が
ロードされた値から入力端子３２を介して供給されるク
ロック信号のカウントを開始するようにする。

【００４２】このカウンタ３０は所定のカウント値に達
すると、上述のカウンタ２４と同様にキャリー信号を出
力する。このキャリー信号はナンド回路３３に供給さ
れ、ＰＬＬ回路９からのプリアンブルディテクテッド信
号と論理積演算され、更に反転される。このナンド回路
３３から出力された信号はフリップ・フロップ回路２７
のクリア端子ＣＬＲに供給され、フリップ・フロップ回
路２７をリセットする。

【００４３】図４に示すように、このナンド回路３３で
は、ＰＬＬ回路９からのプリアンブルディテクテッド信
号（図４Ｄ参照）と、リードゲート信号がアクティブ
“１”となってから所定カウント値に達して出力される
カウンタ３０のキャリー信号とが論理積演算され、反転
され、これがフリップ・フロップ回路２７のクリア端子
ＣＬＲに供給されるようにしているので、カウンタ３０
が所定カウント値に達してキャリー信号を出力したとき
に、所定の個数のシンクパルスが連続していると、アク
ティブ“０”のプリアンブルディテクテッド信号が供給
され、ナンド回路３３からはローレベル“０”のクリア
信号が出力されないため、フリップ・フロップ回路２７
はクリアされず、フリップ・フロップ回路２７において
リードゲート信号はアクティブ“１”のまま残ることと
なる。

【００４４】このように、この図１に示す同期信号検出
回路（同期信号検出回路８及びＰＬＬ回路９を含む）
は、ディップスイッチ２５で設定した期間内にシンクパ
ルスが連続することを以て仮にリードゲート信号をアク
ティブにし、ディップスイッチ３１で設定した期間内に
プリアンブルディテクテッド信号がアクティブとして返
ることを以てリードゲートをアクティブのままに確定し
たものである。

【００４５】次に、傷や汚れ等により、理想的なエンコ
ーデッドリードデータが得られない場合の動作について
説明する。

【００４６】例えばノイズ等によってエンコーデッドリ
ドデータに疑似信号が発生した場合、モノマルチ２１は
動作してしまうので、モノマルチ２１の出力はハイレベ
ル“１”となる。

【００４７】そして同時にカウンタ２４はカウントを開
始する。しかしながら、一般的にノイズ等の場合には、
正規シンク長さＴより長い時間間隔のものも混在するの
で、モノマルチ２１のリトリガの連続動作が途切れるこ
ととなり、従って、スイッチ２５の初期値で設定された
時間に達しないうちにモノマルチ２１の出力はローレベ
ル“０”になり、再度初期値がロードされることにな
る。従って、カウンタ２４からキャリー信号は出力され
ず、その結果、フリップ・フロップ回路２７はセットさ
れないことになり、このフリップ・フロップ回路２７か
らアクティブ“１”のリードゲート信号は出力されな
い。

【００４８】一方、シンククロックの先頭部が傷、汚れ
等で信号欠落を起こしている場合も、回路動作は上述と
同様となり、シンククロックが正常に再生され始めるま
でリードゲート信号はアクティブ“１”とならない。

【００４９】シンククロックの先頭部が正常に再生され
た後にアクティブ“０”のプリアンブルディテクテッド
信号が発生しない場合、即ち、リードゲート信号がアク
ティブ“１”になったのにもかかわらず、その後にＰＬ
Ｌ回路９で設定されている個数だけシンククロックが正
常に出てこない場合（シンククロックの先頭より若干後
ろに傷や汚れがある場合）、カウンタ３０が所定カウン
ト値に達してキャリー信号を出力したときに、インアク
ティブ“１”のプリアンブルディテクテッド信号が供給
され、ナンド回路３３からはローレベル“０”のクリア
信号が出力されるため、リードゲート信号はインアクテ
ィブ“０”となる。

【００５０】しかし、この後、正常にシンククロックが
続いている場合は、回路は自動的に回路動作を最初から
繰り返し始める。即ち、リトライ動作を行うので、必要
なシンククロックの繰り返しを検出した段階でリードゲ
ート信号はアクティブ“１”に確定される。

【００５１】図２に示した同期信号検出回路のカウンタ
２４及び３０に使用するクロック（入力端子２６及び３
２に夫々供給されるクロック）は、図示しない発振器等
で生成された精度の高いものを使用し、回路の動作精度
全般を高めるようにする。クロック信号を同一のものと
しても良いが、カウンタ２４及び３０に夫々要求される
時間の長さは一般的にかなり異なり、カウンタ３０の方
が時間的に長いので、例えばカウンタ３０に供給するク
ロック信号を、カウンタ２４に供給するクロックを分周
したものとしても良い。

【００５２】カウンタ２４及び３０は多段構成にして
も、またアップ−ダウンカウンタとしても良い。また、
カウンタ３０及びナンド回路によるクリア信号作成回路
を使用しなくとも、例えばシンククロックからリードゲ
ート信号を生成するようにしても良い。

【００５３】このように、本例においては、ディップス
イッチ２５で設定した期間内にシンクパルスが連続する
ことを以て仮にリードゲート信号をアクティブにし、デ
ィップスイッチ３１で設定した期間内にプリアンブルデ
ィテクテッド信号がアクティブとして返ることを以てリ
ードゲートをアクティブのままに確定するようにしたの
で、セクタマークが存在するシステムにおいてはセクタ
マークが使用不能となっていてもシンククロックを検出
してそのセクタを使用することができ、セクタの先頭を
直接シンクで開始することによりセクタマークを不要と
することでセクタマークが存在しないシステムであって
も良好にシンククロックの検出ができ、シンク波形にド
ロップアウトがあってもいわゆるリトライを行って検出
精度を高めることができる。

【００５４】尚、上述の実施例は本発明の一例であり、
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。

【００５５】

【発明の効果】上述せる本発明によれば、第１の連続性
検出手段が同期信号の連続性を検出したとき仮にリード
ゲートをアクティブにして位相比較を開始させ、その
後、設定した期間内に第２の連続性検出手段が同期信号
の連続性を検出しなかったときリードゲートをインアク
ティブにして位相比較を停止させるようにしたので、セ
クタマークが存在するシステムにおいてはセクタマーク
が使用不能となっていてもシンククロックを検出してそ
のセクタを使用することができ、セクタの先頭を直接シ
ンクで開始することによりセクタマークを不要とするこ
とでセクタマークが存在しないシステムであっても良好
にシンククロックの検出ができ、シンク波形にドロップ
アウトがあってもいわゆるリトライを行って検出精度を
高めることができる。

【００５６】

【図面の簡単な説明】

【図１】本発明同期信号検出回路の一実施例を示す構成
図である。

【図２】本発明同期信号検出回路が適用されるディスク
再生装置の例を示す構成図である。

【図３】本発明同期信号検出回路の一実施例の説明に供
する説明図である。

【図４】本発明同期信号検出回路の一実施例の説明に供
するタイミングチャートである。

【符号の説明】

８ 同期信号検出回路 ９ ＰＬＬ回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 G11B 20/14 G11B 20/16

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 同期信号の連続性を検出する第１の連続
   性検出手段と、 位相比較を開始させるためのリードゲートの状態を記憶
   するための記憶手段と、 上記記憶手段に上記リードゲートのアクティブの状態が
   記憶されたことに基いて上記同期信号の連続性を検出す
   る第２の連続性検出手段と、 上記第２の連続性検出手段の検出結果を確認する期間を
   設定する設定手段とを有し、 上記第１の連続性検出手段が連続性を検出したとき、上
   記記憶手段に上記リードゲートのアクティブの状態を記
   憶することによって位相比較を開始させ、 上記設定手段に設定された期間内に上記第２の連続性検
   出手段が連続性を検出しなかった場合、上記記憶手段に
   インアクティブの状態を記憶することによって位相比較
   を停止させる ようにしたことを特徴とする同期信号検出
   回路。
2. 【請求項２】 上記第１の連続性検出手段は、再トリガ
   単安定発振器を含んでおり、所定周波数以上の同期信号
   が供給されたことによる上記再トリガ単安定発振器の再
   トリガ動作に基いて同期信号の連続性を検出することを
   特徴とする請求項１記載の同期信号検出回路。
3. 【請求項３】 上記第１の連続性検出手段は、上記再ト
   リガ単安定発振器が所定時間以上再トリガの連続動作を
   行ったときに、同期信号が連続していることを検出する
   ことを特徴とする請求項２記載の同期信号検出回路。