JP3353764B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3353764B2
JP3353764B2 JP32193999A JP32193999A JP3353764B2 JP 3353764 B2 JP3353764 B2 JP 3353764B2 JP 32193999 A JP32193999 A JP 32193999A JP 32193999 A JP32193999 A JP 32193999A JP 3353764 B2 JP3353764 B2 JP 3353764B2
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor device
photoresist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32193999A
Other languages
Japanese (ja)
Other versions
JP2001144106A (en
Inventor
和則 麻埜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32193999A priority Critical patent/JP3353764B2/en
Publication of JP2001144106A publication Critical patent/JP2001144106A/en
Application granted granted Critical
Publication of JP3353764B2 publication Critical patent/JP3353764B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置に関
し、特に、無線通信用高出力GaAsMESFETにお
いて、高周波特性を向上させた半導体装置の製造方法
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device with improved high-frequency characteristics in a high-power GaAs MESFET for wireless communication.

【0002】[0002]

【従来の技術】無線通信用高出力GaAsMESFET
においては、リセスと呼ばれる溝をドレイン電極とソー
ス電極との間に設け、そのリセス内にゲート電極を設置
する構造を採用することが多い。そして、このGaAs
MESFETの高出力化を図る上で耐圧の向上が必要と
なるが、そのためにはゲート−ドレイン間にフィールド
プレートを設けることが有効である。
2. Description of the Related Art High-power GaAs MESFET for wireless communication
In many cases, a structure called a recess is provided between a drain electrode and a source electrode, and a gate electrode is provided in the recess. And this GaAs
In order to increase the output of the MESFET, it is necessary to improve the breakdown voltage. For that purpose, it is effective to provide a field plate between the gate and the drain.

【0003】以下、従来の半導体装置(GaAsMES
FET)及びその製造方法について、図を用いて説明す
る。図6は、従来の半導体装置の製造方法を示す工程順
の断面図(A)、(B)、(C)である。図7は、従来
の半導体装置の製造方法を示す工程順の断面図(D)、
(E)、(F)である。GaAs基板411の上に形成
されたGaAs動作層412の上に、フォトリソグラフ
ィーにより所望のレジストパターンを形成し、ウェット
エッチングを行うことにより、ソース領域SSとドレイ
ン領域DDとの間に、広いリセス412aを形成する
(図6(A))。
Hereinafter, a conventional semiconductor device (GaAs MES) will be described.
FET) and its manufacturing method will be described with reference to the drawings. 6A to 6C are cross-sectional views in the order of steps showing a conventional method for manufacturing a semiconductor device. FIG. 7 is a sectional view (D) showing a conventional method of manufacturing a semiconductor device in the order of steps,
(E) and (F). A desired resist pattern is formed on the GaAs operation layer 412 formed on the GaAs substrate 411 by photolithography, and wet etching is performed to form a wide recess 412a between the source region SS and the drain region DD. Is formed (FIG. 6A).

【0004】図6(A)のように形成された基板の上面
全体にプラズマCVD等によりSiN膜413を形成す
る(図6(B))。このように形成されたSiN膜41
3の上に所望のフォトレジスト415を施し、広いリセ
ス412aの領域においてゲートが形成されるべき部分
にゲート電極形成用の開口部を有するレジストパターン
を形成し、さらに、その開口部からSiN膜413に対
して、反応性ドライエッチングを施すことによりドライ
エッチング開口415aを形成する(図6(C))。
A SiN film 413 is formed on the entire upper surface of the substrate formed as shown in FIG. 6A by plasma CVD or the like (FIG. 6B). The thus formed SiN film 41
3, a resist pattern having an opening for forming a gate electrode in a portion where a gate is to be formed in a region of a wide recess 412a is formed, and a SiN film 413 is formed from the opening. Then, a reactive dry etching is performed to form a dry etching opening 415a (FIG. 6C).

【0005】図6(C)のように形成した後、フォトレ
ジスト415を除去し、上面全体にWSi膜417をス
パッタリングにより形成し、形成されたWSi膜417
の上にメッキまたはスパッタリングによりAu膜418
形成する(図7(D))。
After forming as shown in FIG. 6C, the photoresist 415 is removed, a WSi film 417 is formed on the entire upper surface by sputtering, and the formed WSi film 417 is formed.
Au film 418 by plating or sputtering
(FIG. 7D).

【0006】図7(D)のように形成された基板の上
に、ステッパ等の目合わせにより、ゲートが形成される
べき部分をフォトレジスト419で覆い、このフォトレ
ジスト419をマスクとして、イオンミリングあるいは
反応性ドライエッチングを用いてゲート電極形成部分以
外のWSi膜417およびAu膜418を除去する(図
7(E))。
A portion where a gate is to be formed is covered with a photoresist 419 on a substrate formed as shown in FIG. 7D by means of a stepper or the like, and ion milling is performed using the photoresist 419 as a mask. Alternatively, the WSi film 417 and the Au film 418 other than the portion where the gate electrode is formed are removed by reactive dry etching (FIG. 7E).

【0007】図7(E)のように形成後、ゲート電極形
成部分の上に残されたフォトレジスト419を除去し、
ソース領域SSおよびドレイン領域DDにそれぞれソー
ス電極Sおよびドレイン電極Dを形成する(図7
(F))。このような工程を経て、図8に示されるよう
な半導体装置40が完成される。
After the formation as shown in FIG. 7E, the photoresist 419 left on the gate electrode forming portion is removed.
A source electrode S and a drain electrode D are formed in the source region SS and the drain region DD, respectively (FIG. 7).
(F)). Through these steps, a semiconductor device 40 as shown in FIG. 8 is completed.

【0008】[0008]

【発明が解決しようとする課題】図8に示されるように
形成された半導体装置40において、GaAs基板41
1の上に形成されたGaAs動作層412の上のオーミ
ック接触を得るために適宜形成されたコンタクト層41
2s,412dの上にはそれぞれソース電極Sとドレイ
ン電極Dが形成され、広いリセス412aの中央部に
は、ゲート電極Gが形成されている。
In a semiconductor device 40 formed as shown in FIG. 8, a GaAs substrate 41 is formed.
1 and a contact layer 41 appropriately formed to obtain an ohmic contact on the GaAs operation layer 412 formed on the GaAs operation layer 412.
A source electrode S and a drain electrode D are formed on 2s and 412d, respectively, and a gate electrode G is formed in the center of the wide recess 412a.

【0009】ゲート電極Gが形成された領域において、
ドレイン電極側では、耐圧向上等のためのフィールドプ
レート417aとして作用する金属層(WSi膜417
およびAu膜418)が表面保護膜413の上をドレイ
ン電極に向けて張り出しているが、ステッパ等を使用し
た工程で目合わせマージンを必要とすることからソース
電極側にもある程度の張り出し部分417bが発生して
しまう。この張り出し部分417bは、ゲート−ソース
間の容量を増加させ、高周波特性を劣化させてしまうと
いう問題点がある。
In the region where the gate electrode G is formed,
On the drain electrode side, a metal layer (WSi film 417) acting as a field plate 417a for improving withstand voltage and the like.
And the Au film 418) overhangs the surface protective film 413 toward the drain electrode. However, since an alignment margin is required in a process using a stepper or the like, a certain amount of overhang portion 417b is also formed on the source electrode side. Will occur. The overhanging portion 417b has a problem that the capacitance between the gate and the source is increased and the high-frequency characteristics are deteriorated.

【0010】本発明は、上記従来の問題点に鑑みてなさ
れたものであって、ドレイン電極側では、耐圧向上等の
ための所望のフィールドプレートを形成するとともに、
ソース電極側では、ゲート−ソース間の容量を増加させ
る張り出し部分を無くし、高周波特性を向上させる半導
体装置およびその製造方法を提供することを目的とす
る。
The present invention has been made in view of the above-mentioned conventional problems, and a desired field plate for improving withstand voltage and the like is formed on the drain electrode side.
On the source electrode side, an object is to provide a semiconductor device and a method for manufacturing the same, in which a protruding portion that increases the capacitance between the gate and the source is eliminated and high-frequency characteristics are improved.

【0011】[0011]

【課題を解決するための手段】すなわち、本発明に係る
半導体装置は、以下の特徴を有することにより前記目的
を達成できる。 1:GaAs基板の上に形成されたGaAs動作層のソ
ース領域とドレイン領域との間に、リセス領域を形成す
る工程と、前記GaAs基板の上面全体に表面保護膜を
形成する工程と、該表面保護膜上に、絶縁膜を形成する
工程と、該絶縁膜上にフォトレジストを形成する工程
と、該フォトレジストに、ゲート電極形成用のパターン
を形成し、反応性ドライエッチングにより、第1の開口
を形成する工程と、ソース領域側については、上面およ
び前記第1の開口の側面をフォトレジストで覆う工程
と、ドレイン領域側については、所望のフィールドプレ
ートが形成されるように寸法を調整したフォトレジスト
で覆う工程と、ウェットエッチングを行うことにより、
第1の開口からドレイン領域側に続く部分の前記絶縁膜
の一部を除去して第2の開口を形成する工程と、フォト
レジストを取り除く工程と、金属層を形成する工程と、
該金属層に対し、ゲート電極が形成されるべき部分をフ
ォトレジストで覆う工程と、ゲート電極形成部分を除く
部分の前記金属層を除去し、ゲート電極を形成する工程
と、ゲート電極の上に残されたフォトレジストを除去す
る工程と、前記表面保護膜上の全ての絶縁膜をエッチン
グにより除去する工程と、ソース電極およびドレイン電
極が、オーミック接触を得るために適宜形成されたコン
タクト層を介して形成される工程とを有する(請求項
1)、ことにより前記目的を達成できる。
That is, a semiconductor device according to the present invention can achieve the above object by having the following features. 1: forming a recess region between a source region and a drain region of a GaAs operation layer formed on a GaAs substrate; forming a surface protection film on the entire upper surface of the GaAs substrate; A step of forming an insulating film on the protective film, a step of forming a photoresist on the insulating film, forming a pattern for forming a gate electrode on the photoresist, and forming a first pattern by reactive dry etching. The step of forming an opening, the step of covering the upper surface and the side surface of the first opening with a photoresist on the source region side, and adjusting the dimensions so as to form a desired field plate on the drain region side By performing a process of covering with photoresist and wet etching,
Forming a second opening by removing a part of the insulating film in a portion following the first opening to the drain region side, removing a photoresist, and forming a metal layer;
For the metal layer, a step of covering a portion where a gate electrode is to be formed with a photoresist, a step of removing the metal layer in a portion excluding a portion where the gate electrode is formed, and a step of forming a gate electrode; A step of removing the remaining photoresist, a step of removing all insulating films on the surface protective film by etching, and a step of forming a source electrode and a drain electrode through a contact layer appropriately formed to obtain ohmic contact. The above object can be attained by having a step of forming by (claim 1).

【0012】また、本発明に係る半導体装置の製造方法
は、以下の特徴を有することにより前記目的を達成でき
る。 2:前記ウェットエッチングは、バッファード弗酸によ
るウェットエッチングであること(請求項2)。 3:前記表面保護膜上の全ての絶縁膜をエッチングによ
り除去する工程において、バッファード弗酸によるウェ
ットエッチング、あるいは、弗酸蒸気による気相エッチ
ングを用いたこと(請求項3)。 4:前記表面保護膜がSiN膜であること(請求項
4)。 5:前記絶縁膜がSiO2膜であること(請求項5)。 6:前記絶縁膜が感光性有機膜であること(請求項
6)。 7:前記感光性有機膜がポリイミドであること(請求項
7)。 8:前記金属層がWSi膜とAu膜とからなる2層の膜
で形成されること(請求項8)。 9:前記WSi膜をスパッタリングした後、メッキある
いはスパッタリングにてAu膜を形成すること(請求項
9)。
The above object can be achieved by the method for manufacturing a semiconductor device according to the present invention having the following features. 2: The wet etching is wet etching using buffered hydrofluoric acid (claim 2). 3: In the step of removing all the insulating films on the surface protective film by etching, wet etching with buffered hydrofluoric acid or vapor phase etching with hydrofluoric acid vapor is used. 4: The surface protection film is a SiN film (Claim 4). 5: The insulating film is a SiO 2 film. 6: The insulating film is a photosensitive organic film (claim 6). 7: The photosensitive organic film is a polyimide (claim 7). 8: The metal layer is formed of a two-layer film composed of a WSi film and an Au film. 9: After the WSi film is sputtered, an Au film is formed by plating or sputtering (claim 9).

【0013】(作用)上記半導体装置の構成によれば、
ゲート部のドレイン側においては、表面保護膜上にフィ
ールドプレートとなる前記ゲート部の張り出し部があ
り、耐圧向上等のために有効に作用し、ソース側におい
ては、表面保護膜上に前記ゲート部の張り出し部を有し
ないので、不要なゲート−ソース間の容量を発生させず
高周波特性の劣化をもたらさい。また、上記製造方法に
より、ゲート電極となる金属層の形成時に、ゲート電極
形成用の開口部のソース電極側においては、絶縁膜が表
面保護膜の上に金属層が形成されるのを防止し、開口部
のドレイン電極側においては、開口部に続く絶縁膜の一
部が除去された上に金属層が形成されるために、フィー
ルドプレートが形成される。
(Operation) According to the configuration of the semiconductor device,
On the drain side of the gate portion, there is an overhanging portion of the gate portion serving as a field plate on the surface protection film, which effectively acts for improving withstand voltage and the like. Since there is no overhang, no unnecessary gate-source capacitance is generated and the high-frequency characteristics are not deteriorated. Further, according to the above manufacturing method, at the time of forming the metal layer serving as the gate electrode, the insulating film prevents the metal layer from being formed on the surface protection film on the source electrode side of the opening for forming the gate electrode. On the drain electrode side of the opening, a field plate is formed because a part of the insulating film following the opening is removed and a metal layer is formed.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図1は、本発明の一実施の形態
に係る半導体装置の構造を示す断面図である。図2は、
本発明の一実施の形態に係る半導体装置の製造方法を示
す工程順の断面図(A)、(B)、(C)である。図3
は、本発明の一実施の形態に係る半導体装置の製造方法
を示す工程順の断面図(D)、(E)、(F)である。
図4は、本発明の一実施の形態に係る半導体装置の製造
方法を示す工程順の断面図(G)、(H)である。図5
は、本発明と従来例の高周波特性を示すグラフである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a structure of a semiconductor device according to one embodiment of the present invention. FIG.
4A to 4C are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG.
4A to 4F are cross-sectional views (D), (E), and (F) in a process order showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
4A to 4H are sectional views (G) and (H) illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps. FIG.
7 is a graph showing high frequency characteristics of the present invention and a conventional example.

【0015】図1の半導体装置10において、GaAs
基板111の上には、GaAs動作層112が形成さ
れ、その中央には広いリセス112a(図2(a)参
照)が形成されている。この広いリセス112aの両側
のGaAs動作層112の上には、従来と同様にオーミ
ック接触を得るためのコンタクト層112s,112d
およびその上にそれぞれソース電極Sとドレイン電極D
とが形成されている。ソース電極Sとドレイン電極Dと
に覆われていないコンタクト層112s,112Dの
上、および、直接その上にゲート電極用のWSi膜が形
成されていないGaAs動作層112の上には、表面保
護膜113(例えば、SiN膜)が形成されている。
In the semiconductor device 10 shown in FIG.
A GaAs operation layer 112 is formed on the substrate 111, and a wide recess 112a (see FIG. 2A) is formed at the center thereof. On the GaAs operation layer 112 on both sides of the wide recess 112a, contact layers 112s and 112d for obtaining ohmic contact as in the related art are formed.
And a source electrode S and a drain electrode D thereon, respectively.
Are formed. On the contact layers 112s and 112D not covered with the source electrode S and the drain electrode D, and on the GaAs operation layer 112 on which the WSi film for the gate electrode is not directly formed, a surface protective film is formed. 113 (for example, a SiN film) is formed.

【0016】広いリセス112aの中央部分において
は、GaAs動作層112の上にWSi膜が形成され、
その上にAu膜が形成されることにより、WSi膜11
7とAu膜118とからなる2層の金属層のゲート電極
Gが形成されている。この場合、ソース電極側において
は、WSi膜117が表面保護膜113に垂直に、か
つ、ゲート電極側壁に沿って立ち上がっており、ドレイ
ン電極側においては、WSi膜117がAu膜118と
表面保護膜113とに挟まれ、表面保護膜113の上を
所定距離だけ水平に張り出し、その後、表面保護膜11
3に垂直に、かつ、ゲート電極側壁に沿って垂直に立ち
上がっている。
In the central portion of the wide recess 112a, a WSi film is formed on the GaAs operation layer 112,
By forming an Au film thereon, the WSi film 11 is formed.
The gate electrode G is formed of a two-layer metal layer including the gate electrode 7 and the Au film 118. In this case, on the source electrode side, the WSi film 117 rises perpendicular to the surface protection film 113 and along the side wall of the gate electrode, and on the drain electrode side, the WSi film 117 is formed of the Au film 118 and the surface protection film. 113, and extends horizontally over the surface protection film 113 by a predetermined distance.
3 and rises vertically along the side wall of the gate electrode.

【0017】このような構造から明らかなように、この
半導体装置10は、MES型電界効果トランジスタ(F
ET)であって、表面保護膜113の開口部上のゲート
電極Gが表面保護膜113の上にオーバラップして所定
距離だけ水平に張り出している部分は、フィールドプレ
ート117aを形成し、耐圧向上およびゲートラグ抑制
に有効となっている。他方、前述の開口部のソース電極
側においては、ゲート電極Gが表面保護膜113の上に
水平に張り出してはいないので、不要な容量の増加を発
生させず、良好な高周波特性および高出力特性を得るこ
とができる。
As is apparent from such a structure, the semiconductor device 10 is a MES type field effect transistor (F
ET), where the gate electrode G on the opening of the surface protection film 113 overlaps the surface protection film 113 and projects horizontally by a predetermined distance, forms a field plate 117a to improve the breakdown voltage. And it is effective for gate lag control. On the other hand, on the source electrode side of the opening, the gate electrode G does not protrude horizontally above the surface protective film 113, so that unnecessary increase in capacitance does not occur and good high-frequency characteristics and high output characteristics are obtained. Can be obtained.

【0018】次に、半導体装置10の製造工程について
図2〜4を参照して説明する。GaAs基板111の上
に形成されたGaAs動作層112の上に、フォトリソ
グラフィーにより所望のレジストパターンを形成し、ウ
ェットエッチングを行うことにより、ソース領域SSと
ドレイン領域DDとの間に、広いリセス112aを形成
する(図2(A))。
Next, a manufacturing process of the semiconductor device 10 will be described with reference to FIGS. A desired resist pattern is formed on the GaAs operation layer 112 formed on the GaAs substrate 111 by photolithography, and a wide recess 112a is formed between the source region SS and the drain region DD by performing wet etching. Is formed (FIG. 2A).

【0019】図2(A)のように形成された基板の上面
全体にプラズマCVD等によりSiN膜113を形成
し、その上に、熱CVDまたはプラズマCVDによりS
iO2膜114を形成する(図2(B))。
An SiN film 113 is formed on the entire upper surface of the substrate formed as shown in FIG. 2A by plasma CVD or the like, and an SN film 113 is formed thereon by thermal CVD or plasma CVD.
An iO 2 film 114 is formed (FIG. 2B).

【0020】このように形成されたSiO2膜114の
上にフォトレジスト115を形成することにより、広い
リセス112aの領域のゲートが形成されるべき部分に
ゲート形成用のパターンを形成し、反応性ドライエッチ
ング等を施すことによりドライエッチング開口115a
を形成する(図2(C))。
By forming a photoresist 115 on the SiO 2 film 114 thus formed, a pattern for forming a gate is formed in a portion where a gate is to be formed in a region of a wide recess 112a, and a reactive By performing dry etching or the like, the dry etching opening 115a is formed.
Is formed (FIG. 2C).

【0021】図2(C)のように形成された基板のソー
ス領域側については、上面およびドライエッチングによ
る開口(第1の開口)115aの側面をフォトレジスト
116で覆い、ドレイン領域側については、所望のフィ
ールドプレートが形成されるように寸法を調整したフォ
トレジスト116で覆う。
On the source region side of the substrate formed as shown in FIG. 2C, the top surface and the side surface of the opening (first opening) 115a formed by dry etching are covered with a photoresist 116, and on the drain region side, It is covered with a photoresist 116 whose dimensions are adjusted so that a desired field plate is formed.

【0022】さらに、バッファード弗酸によるウェット
エッチングあるいは弗酸蒸気による気相エッチングを行
うことにより、ドライエッチングによる開口(第1の開
口)115aからドレイン領域側に続く部分のSiO2
膜114の一部を除去してウェットエッチングによる開
口(第2の開口)116aとして形成する(図3
(D))。この場合、SiO2膜114の下にあるSi
N膜113は、例えばバッファード弗酸によるエッチレ
ートが低いので、SiO2膜114のようにエッチング
されず残ることとなる。
Further, by performing wet etching with buffered hydrofluoric acid or vapor phase etching with hydrofluoric acid vapor, a portion of SiO 2 from the opening (first opening) 115 a by dry etching to the drain region side is formed.
A part of the film 114 is removed to form an opening (second opening) 116a by wet etching (FIG. 3).
(D)). In this case, the Si under the SiO 2 film 114
Since the N film 113 has a low etch rate due to, for example, buffered hydrofluoric acid, it remains without being etched like the SiO 2 film 114.

【0023】図3(D)のように形成された後、フォト
レジスト116を取り除き、上面全体にWSi膜117
をスパッタリングにより形成し、メッキまたはスパッタ
リングにより、WSi膜117の上にAu膜118を形
成する(図3(E))。
After being formed as shown in FIG. 3D, the photoresist 116 is removed and the WSi film 117 is formed on the entire upper surface.
Is formed by sputtering, and an Au film 118 is formed on the WSi film 117 by plating or sputtering (FIG. 3E).

【0024】図3(E)のように形成した後、ゲートが
形成されるべき部分をフォトレジスト119で覆い、イ
オンミリングあるいは反応性ドライエッチングを用いて
ゲート形成部分を除く部分のWSi膜117およびAu
膜118を除去し、残ったWSi膜117とAu膜11
8の2層の金属層からなるゲート電極Gを形成する(図
3(F))。
After the formation as shown in FIG. 3E, the portion where the gate is to be formed is covered with a photoresist 119, and the WSi film 117 and the portion excluding the gate formation portion are removed by ion milling or reactive dry etching. Au
The film 118 is removed, and the remaining WSi film 117 and Au film 11 are removed.
A gate electrode G made of two metal layers 8 is formed (FIG. 3F).

【0025】図3(F)に示されるように、ゲート電極
Gの上に残されたフォトレジスト119を除去した後
に、SiN膜113の上のSiO2膜114の全部をエ
ッチングによって除去する(図4(G))。
As shown in FIG. 3F, after removing the photoresist 119 remaining on the gate electrode G, the entire SiO 2 film 114 on the SiN film 113 is removed by etching (FIG. 3F). 4 (G)).

【0026】上述の場合に用いられるエッチング方法
は、前述したバッファード弗酸によるウェットエッチン
グあるいは弗酸蒸気による気相エッチングを用いる。こ
のことにより、SiO2膜114のみを選択的に除去す
ることができる。ソース領域SSおよびドレイン領域D
Dには、それぞれソース電極Sおよびドレイン電極Dと
なるオーミック電極が、従来と同様にオーミック接触を
得るために適宜形成されたコンタクト層112s、11
2dを介して形成される(図4(H))。その後、半導
体装置として必要な上層の配線層等(図示せず)が形成
されて半導体装置が完成される。
As the etching method used in the above case, the above-described wet etching with buffered hydrofluoric acid or the vapor phase etching with hydrofluoric acid vapor is used. Thus, only the SiO 2 film 114 can be selectively removed. Source region SS and drain region D
In D, ohmic electrodes serving as a source electrode S and a drain electrode D are respectively formed with contact layers 112s and 11 appropriately formed in order to obtain ohmic contact as in the related art.
It is formed via 2d (FIG. 4H). Thereafter, an upper wiring layer and the like (not shown) necessary for the semiconductor device are formed, and the semiconductor device is completed.

【0027】なお、上述した製造工程において、リセス
形成後にSiN膜113およびSiO2膜114を形成
する工程(図2(B))でSiO2膜の代わりにポリイ
ミド等の感光性有機膜を用いてもよい。この場合には、
バッファード弗酸でのSiO2除去時(図4(G))に
生じるWSi膜117へのダメージを抑制することが可
能となる。
In the above-described manufacturing process, in the step of forming the SiN film 113 and the SiO 2 film 114 after the formation of the recess (FIG. 2B), a photosensitive organic film such as polyimide is used instead of the SiO 2 film. Is also good. In this case,
Damage to the WSi film 117 that occurs when removing SiO 2 with buffered hydrofluoric acid (FIG. 4G) can be suppressed.

【0028】図2〜図4に示されたような工程を含んで
形成された図1の半導体装置10は、既に説明したよう
に、ゲート電極Gの部分のドレイン電極側においては、
ゲート電極Gが表面保護膜113の上にオーバラップし
て水平に張り出し、フィールドプレート117aを形成
し、耐圧向上およびゲートラグ抑制に有効となり、他
方、ソース電極側においては、ゲート電極Gが表面保護
膜113の上に水平に張り出してはいないので、不要な
容量の増加を発生させず、良好な高周波特性および高出
力特性を得ることができる。
As described above, the semiconductor device 10 of FIG. 1 formed by including the steps shown in FIGS.
The gate electrode G overlaps the surface protection film 113 and extends horizontally to form a field plate 117a, which is effective for improving the breakdown voltage and suppressing the gate lag. On the other hand, on the source electrode side, the gate electrode G has the surface protection film. Since it does not protrude horizontally above 113, an unnecessary increase in capacitance does not occur, and good high-frequency characteristics and high output characteristics can be obtained.

【0029】図5は、このように形成された半導体装置
10の特性向上例を示したものであって、この発明によ
る図1の半導体装置10と、従来の半導体装置との高周
波特性を比較した結果を示すグラフである。図5におい
て、縦軸は電流利得を示し、横軸は周波数を示してお
り、グラフの横軸との交点は電流利得遮断周波数(f
T)を示している。このグラフから、本発明の半導体装
置10は、従来の半導体装置と比較して、電流利得遮断
周波数(fT)が約10%向上しており、良好な高周波
特性を有していることが確認できる。
FIG. 5 shows an example of improved characteristics of the semiconductor device 10 formed as described above. The high frequency characteristics of the semiconductor device 10 of FIG. 1 according to the present invention and a conventional semiconductor device are compared. It is a graph which shows a result. In FIG. 5, the vertical axis indicates the current gain, the horizontal axis indicates the frequency, and the intersection with the horizontal axis of the graph indicates the current gain cutoff frequency (f
T). From this graph, it can be confirmed that the semiconductor device 10 of the present invention has a current gain cutoff frequency (fT) improved by about 10% as compared with the conventional semiconductor device, and has a good high frequency characteristic. .

【0030】[0030]

【発明の効果】以上に詳述したように、本発明に係る半
導体装置の製造方法は、GaAs基板の上に形成された
GaAs動作層のソース領域とドレイン領域との間に、
リセス領域を形成する工程と、前記GaAs基板の上面
全体に表面保護膜を形成する工程と、該表面保護膜上
に、絶縁膜を形成する工程と、該絶縁膜上にフォトレジ
ストを形成する工程と、該フォトレジストに、ゲート電
極形成用のパターンを形成し、反応性ドライエッチング
により、第1の開口を形成する工程と、ソース領域側に
ついては、上面および前記第1の開口の側面をフォトレ
ジストで覆う工程と、ドレイン領域側については、所望
のフィールドプレートが形成されるように寸法を調整し
たフォトレジストで覆う工程と、ウェットエッチングを
行うことにより、第1の開口からドレイン領域側に続く
部分の前記絶縁膜の一部を除去して第2の開口を形成す
る工程と、フォトレジストを取り除く工程と、金属層を
形成する工程と、該金属層に対し、ゲート電極が形成さ
れるべき部分をフォトレジストで覆う工程と、ゲート電
極形成部分を除く部分の前記金属層を除去し、ゲート電
極を形成する工程と、ゲート電極の上に残されたフォト
レジストを除去する工程と、前記表面保護膜上の全ての
絶縁膜をエッチングにより除去する工程と、ソース電極
およびドレイン電極が、オーミック接触を得るために適
宜形成されたコンタクト層を介して形成される工程とを
有する半導体装置の製造方法であり、これにより、ゲー
ト電極の形成時に、ソース電極側においては、表面保護
膜の上にゲートの張り出し部を形成するのを防止するの
で、高周波特性の劣化を抑制し、ドレイン電極側におい
ては、ゲートの張り出し部が形成され、この部分がフィ
ールドプレートとして働くので、耐圧特性が向上し、高
出力特性と、良好な高周波特性が得られる半導体装置を
製造することができるものである。
As described above in detail, the method of manufacturing a semiconductor device according to the present invention comprises the steps of: providing a GaAs active layer formed on a GaAs substrate between a source region and a drain region;
Forming a recess region, forming a surface protection film on the entire top surface of the GaAs substrate, forming an insulating film on the surface protection film, and forming a photoresist on the insulating film Forming a pattern for forming a gate electrode on the photoresist and forming a first opening by reactive dry etching; and forming a first opening on the source region side by photolithography. A step of covering with a resist, a step of covering with a photoresist whose dimensions are adjusted so that a desired field plate is formed on the drain region side, and a step of wet etching to continue from the first opening to the drain region side Removing a part of the insulating film to form a second opening, removing a photoresist, and forming a metal layer; Covering the portion of the metal layer where the gate electrode is to be formed with photoresist, removing the metal layer in the portion except for the portion where the gate electrode is to be formed, and forming a gate electrode; Removing the exposed photoresist, removing all insulating films on the surface protective film by etching, and forming a source electrode and a drain electrode through a contact layer appropriately formed to obtain ohmic contact. Forming a gate electrode on the surface protective film at the source electrode side during the formation of the gate electrode. In order to suppress the deterioration of the characteristics, a protruding part of the gate is formed on the drain electrode side, and this part works as a field plate. Sex is improved, and a high output characteristic, in which it is possible to manufacture a semiconductor device excellent high-frequency characteristics can be obtained.

【0031】[0031]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係る半導体装置の構造
を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a structure of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施の形態に係る半導体装置の製造
方法を示す工程順の断面図(A)、(B)、(C)であ
る。
FIGS. 2A to 2C are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to an embodiment of the present invention; FIGS.

【図3】本発明の一実施の形態に係る半導体装置の製造
方法を示す工程順の断面図(D)、(E)、(F)であ
る。
3A to 3F are cross-sectional views (D), (E), and (F) in a process order illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】本発明の一実施の形態に係る半導体装置の製造
方法を示す工程順の断面図(G)、(H)である。
4A to 4H are sectional views (G) and (H) illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.

【図5】本発明と従来例の高周波特性を示すグラフであ
る。
FIG. 5 is a graph showing high frequency characteristics of the present invention and a conventional example.

【図6】従来の半導体装置の製造方法を示す工程順の断
面図(A)、(B)、(C)である。
FIGS. 6A to 6C are cross-sectional views in the order of steps showing a conventional method for manufacturing a semiconductor device.

【図7】従来の半導体装置の製造方法を示す工程順の断
面図(D)、(E)、(F)である。
FIGS. 7A to 7F are cross-sectional views (D), (E), and (F) in the order of steps showing a conventional method for manufacturing a semiconductor device.

【図8】従来の半導体装置の構造を示す断面図である。FIG. 8 is a cross-sectional view showing a structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体装置 111 GaAs基板 112 GaAs動作層 112a リセス 112s,112d コンタクト層 113 SiN膜(表面保護膜) 114 SiO2膜(絶縁膜) 115,116,119 フォトレジスト 115a ドライエッチングによる開口(第1の開口) 116a ウェットエッチングによる開口(第2の開
口) 117a フィールドプレート 117 WSi膜 118 Au膜 G ゲート電極 S ソース電極 D ドレイン電極
Reference Signs List 10 semiconductor device 111 GaAs substrate 112 GaAs operation layer 112a recess 112s, 112d contact layer 113 SiN film (surface protective film) 114 SiO 2 film (insulating film) 115, 116, 119 photoresist 115a opening by dry etching (first opening) 116a Opening by wet etching (second opening) 117a Field plate 117 WSi film 118 Au film G Gate electrode S Source electrode D Drain electrode

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 29/812 Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/338 H01L 29/812

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 GaAs基板の上に形成されたGaAs
動作層のソース領域とドレイン領域との間に、リセス領
域を形成する工程と、 前記GaAs基板の上面全体に表面保護膜を形成する工
程と、 該表面保護膜上に、絶縁膜を形成する工程と、 該絶縁膜上にフォトレジストを形成する工程と、 該フォトレジストに、ゲート電極形成用のパターンを形
成し、反応性ドライエッチングにより、第1の開口を形
成する工程と、 ソース領域側については、上面および前記第1の開口の
側面をフォトレジストで覆う工程と、 ドレイン領域側については、所望のフィールドプレート
が形成されるように寸法を調整したフォトレジストで覆
う工程と、 ウェットエッチングを行うことにより、第1の開口から
ドレイン領域側に続く部分の前記絶縁膜の一部を除去し
て第2の開口を形成する工程と、 フォトレジストを取り除く工程と、 金属層を形成する工程と、 該金属層に対し、ゲート電極が形成されるべき部分をフ
ォトレジストで覆う工程と、 ゲート電極形成部分を除く部分の前記金属層を除去し、
ゲート電極を形成する工程と、 ゲート電極の上に残されたフォトレジストを除去する工
程と、 前記表面保護膜上の全ての絶縁膜をエッチングにより除
去する工程と、 ソース電極およびドレイン電極が、オーミック接触を得
るために適宜形成されたコンタクト層を介して形成され
る工程とを有する半導体装置の製造方法。
1. GaAs formed on a GaAs substrate
Forming a recess region between the source region and the drain region of the operation layer; forming a surface protection film on the entire upper surface of the GaAs substrate; forming an insulating film on the surface protection film A step of forming a photoresist on the insulating film; a step of forming a pattern for forming a gate electrode in the photoresist, and forming a first opening by reactive dry etching; Performing a step of covering the upper surface and side surfaces of the first opening with a photoresist, a step of covering a drain region side with a photoresist whose dimensions are adjusted so as to form a desired field plate, and performing wet etching. Forming a second opening by removing a portion of the insulating film from the first opening to the drain region side; Removing a metal layer; forming a metal layer; covering a portion of the metal layer where a gate electrode is to be formed with a photoresist; removing the portion of the metal layer other than the gate electrode formation portion; ,
Forming a gate electrode; removing a photoresist remaining on the gate electrode; removing all insulating films on the surface protective film by etching; Forming via a contact layer appropriately formed to obtain contact.
【請求項2】 前記ウェットエッチングは、バッファー
ド弗酸によるウェットエッチングであることを特徴とす
請求項1に記載の半導体装置の製造方法。
Wherein said wet etch method of manufacturing a semiconductor device according to claim 1, characterized in that the wet etching using buffered hydrofluoric acid.
【請求項3】 前記表面保護膜上の全ての絶縁膜をエッ
チングにより除去する工程において、バッファード弗酸
によるウェットエッチング、あるいは、弗酸蒸気による
気相エッチングを用いたことを特徴とする請求項1また
は2に記載の半導体装置の製造方法。
3. A process of removing by etching all of the insulating film on the surface protective film, wet etching using buffered hydrofluoric acid or, claims, characterized in that using a vapor phase etching by hydrofluoric acid vapor One more
3. The method for manufacturing a semiconductor device according to item 2 .
【請求項4】 前記表面保護膜がSiN膜であることを
特徴とする請求項1〜3のいずれかに記載の半導体装置
の製造方法。
4. A method of manufacturing a semiconductor device according to claim 1, wherein the surface protective film is a SiN film.
【請求項5】 前記絶縁膜がSiO2膜であることを特
徴とする請求項1〜4のいずれかに記載の半導体装置の
製造方法。
5. A method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is a SiO 2 film.
【請求項6】 前記絶縁膜が感光性有機膜であることを
特徴とする請求項1〜5のいずれかに記載の半導体装置
の製造方法。
6. The method for manufacturing a semiconductor device according to claim 1 , wherein said insulating film is a photosensitive organic film.
【請求項7】 前記感光性有機膜がポリイミドであるこ
とを特徴とする請求項6に記載の半導体装置の製造方
法。
7. The method according to claim 6 , wherein the photosensitive organic film is polyimide.
【請求項8】 前記金属層がWSi膜とAu膜とからな
る2層の膜で形成されることを特徴とする請求項1〜7
のいずれかに記載の半導体装置の製造方法。
8. claims 1 to 7, characterized in that said metal layer is formed with a film of two layers of a WSi film and an Au film
The method for manufacturing a semiconductor device according to any one of the above.
【請求項9】 前記WSi膜をスパッタリングした後、
メッキあるいはスパッタリングにてAu膜を形成するこ
とを特徴とする請求項8に記載の半導体装置の製造方
法。
9. After sputtering the WSi film,
9. The method for manufacturing a semiconductor device according to claim 8 , wherein the Au film is formed by plating or sputtering.
JP32193999A 1999-11-12 1999-11-12 Method for manufacturing semiconductor device Expired - Fee Related JP3353764B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32193999A JP3353764B2 (en) 1999-11-12 1999-11-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32193999A JP3353764B2 (en) 1999-11-12 1999-11-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2001144106A JP2001144106A (en) 2001-05-25
JP3353764B2 true JP3353764B2 (en) 2002-12-03

Family

ID=18138117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32193999A Expired - Fee Related JP3353764B2 (en) 1999-11-12 1999-11-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3353764B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282625B2 (en) 2005-03-10 2009-06-24 株式会社東芝 Semiconductor device and manufacturing method thereof
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
US7863648B2 (en) 2005-06-10 2011-01-04 Nec Corporation Field effect transistor
JP4304198B2 (en) 2006-09-15 2009-07-29 株式会社東芝 Semiconductor device
CN101636843B (en) * 2006-10-04 2012-06-13 塞莱斯系统集成公司 Single voltage supply pseudqmorphic high electron mobility transistor (phemt) power device and process for manufacturing the same
JP2010278150A (en) * 2009-05-27 2010-12-09 Fujitsu Ltd Compound semiconductor device and method of manufacturing the same
JP5789959B2 (en) * 2010-11-12 2015-10-07 富士通株式会社 Compound semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2001144106A (en) 2001-05-25

Similar Documents

Publication Publication Date Title
KR100359795B1 (en) Liquid crystal display and method for fabricating the same
JPH0354464B2 (en)
US6275275B1 (en) Thin film transistor and fabricating method thereof an insulating layer having a pattern not being in contact with source or drain electrode
JPS6229175A (en) Manufacture of field effect type transistor
JP3169124B2 (en) Field effect transistor and method of manufacturing the same
JP3353764B2 (en) Method for manufacturing semiconductor device
KR0140950B1 (en) Fabrication process of compound semiconductor device comprising l-shaped gate electrode
JPS6271256A (en) Compound semiconductor integrated circuit
JPH065852A (en) Mosfet and manufacture thereof
JPH09115919A (en) Semiconductor device and its manufacture
JP2605647B2 (en) Method for manufacturing semiconductor device
US6100555A (en) Semiconductor device having a photosensitive organic film, and process for producing the same
JP2798041B2 (en) Method for manufacturing semiconductor device
JP3019446B2 (en) High frequency semiconductor device
JP2900729B2 (en) Method for manufacturing semiconductor device
JP2591480B2 (en) Semiconductor device and manufacturing method thereof
US6300190B1 (en) Method for fabricating semiconductor integrated circuit device
KR19990050384A (en) Method for manufacturing self-aligned tee gate transistor
JP3352792B2 (en) Manufacturing method of electrostatic induction transistor
JP2719751B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2002043317A (en) Method for manufacturing semiconductor device
JP3280416B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100191770B1 (en) Semiconductor device and manufacturing method thereof
JPS63204742A (en) Manufacture of semiconductor device
JPH06260508A (en) Field effect transistor and its manufacturing method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees