JP3352778B2 - アクティブマトリクス液晶表示素子 - Google Patents
アクティブマトリクス液晶表示素子Info
- Publication number
- JP3352778B2 JP3352778B2 JP20758193A JP20758193A JP3352778B2 JP 3352778 B2 JP3352778 B2 JP 3352778B2 JP 20758193 A JP20758193 A JP 20758193A JP 20758193 A JP20758193 A JP 20758193A JP 3352778 B2 JP3352778 B2 JP 3352778B2
- Authority
- JP
- Japan
- Prior art keywords
- black matrix
- liquid crystal
- tft
- substrate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】この発明はアクティブマトリクス
液晶表示素子に関し、特にブラックマトリクスをコモン
電極基板側でなくＴＦＴ（薄膜トランジスタ）アレイ基
板側に形成し、これによりトータルのプロセス数を減ら
したものである。
液晶表示素子に関し、特にブラックマトリクスをコモン
電極基板側でなくＴＦＴ（薄膜トランジスタ）アレイ基
板側に形成し、これによりトータルのプロセス数を減ら
したものである。
【０００２】
【従来の技術】アクティブマトリクス液晶表示素子（以
下単にＬＣＤと言う）は、透明基板３の内面に対向電極
（透明電極）２の形成されたコモン電極基板３Ａ（図
５）と、透明基板の内面に複数のＴＦＴ部をそれぞれ光
学的に遮蔽するライトシールド（Ｃｒ等より成る）を形
成し、その上にＴＦＴアレイ及び画素電極の形成された
ＴＦＴアレイ基板（図示せず）とを貼り合せて、その貼
り合せた両基板間に液晶を封入して構成される。
下単にＬＣＤと言う）は、透明基板３の内面に対向電極
（透明電極）２の形成されたコモン電極基板３Ａ（図
５）と、透明基板の内面に複数のＴＦＴ部をそれぞれ光
学的に遮蔽するライトシールド（Ｃｒ等より成る）を形
成し、その上にＴＦＴアレイ及び画素電極の形成された
ＴＦＴアレイ基板（図示せず）とを貼り合せて、その貼
り合せた両基板間に液晶を封入して構成される。
【０００３】図５に示したのはカラーＬＣＤのコモン電
極基板３Ａで、そのコモン基板３の内面に金属製のブラ
ックマトリクス４が縦横の格子状に形成され、そのブラ
ックマトリクス４の作る各網目で囲まれたコモン基板３
の内面にカラーフィルタ層５が、ブラックマトリクス４
の周辺と重なるように形成される。それら全てのカラー
フィルタ層５の上に共通に絶縁膜６が一様に形成され、
その絶縁膜６上にセグメント化された透明な対向電極２
（図５で斜線を付して示した部分）が形成される。
極基板３Ａで、そのコモン基板３の内面に金属製のブラ
ックマトリクス４が縦横の格子状に形成され、そのブラ
ックマトリクス４の作る各網目で囲まれたコモン基板３
の内面にカラーフィルタ層５が、ブラックマトリクス４
の周辺と重なるように形成される。それら全てのカラー
フィルタ層５の上に共通に絶縁膜６が一様に形成され、
その絶縁膜６上にセグメント化された透明な対向電極２
（図５で斜線を付して示した部分）が形成される。
【０００４】なお、対向電極２はセグメント化しない、
つまりパターニングしない場合もある。また、従来の白
黒表示のＬＣＤでは、コモン電極基板は特に図示しない
が、図５のカラーフィルタ５を除いたものと同じであ
る。
つまりパターニングしない場合もある。また、従来の白
黒表示のＬＣＤでは、コモン電極基板は特に図示しない
が、図５のカラーフィルタ５を除いたものと同じであ
る。
【０００５】
【発明が解決しようとする課題】従来のＬＣＤでは、製
造プロセス数が多いため、生産性がよくない問題があっ
た。また、コモン電極基板３ＡとＴＦＴアレイ基板とを
貼り合せる際に特にコモン電極基板３Ａのブラックマト
リクス４とＴＦＴアレイ基板の表示電極（画素電極）と
の相互位置のズレが所定範囲内になるように、かなりの
時間をかけて両基板の位置合せを行っていたが、両基板
は別々に製造され、それぞれかなりのばらつきをもつも
のであるので、ブラックマトリクスと表示電極との間に
ギャップが生じないようにするためには、設計上両者が
５〜１０μｍ重なり合うように寸法を設定する必要があ
り、その結果、画素の開口率が低下する問題があった。
造プロセス数が多いため、生産性がよくない問題があっ
た。また、コモン電極基板３ＡとＴＦＴアレイ基板とを
貼り合せる際に特にコモン電極基板３Ａのブラックマト
リクス４とＴＦＴアレイ基板の表示電極（画素電極）と
の相互位置のズレが所定範囲内になるように、かなりの
時間をかけて両基板の位置合せを行っていたが、両基板
は別々に製造され、それぞれかなりのばらつきをもつも
のであるので、ブラックマトリクスと表示電極との間に
ギャップが生じないようにするためには、設計上両者が
５〜１０μｍ重なり合うように寸法を設定する必要があ
り、その結果、画素の開口率が低下する問題があった。
【０００６】この発明の目的は、これら従来の問題を解
決して、ＬＣＤの製造プロセスを削減すると共に、画素
の開口率を向上させようとするものである。
決して、ＬＣＤの製造プロセスを削減すると共に、画素
の開口率を向上させようとするものである。
【０００７】
【課題を解決するための手段】（１）この発明は第１の
透明基板の内面に、対向電極の形成されたコモン電極基
板と、第２の透明基板の内面に、複数のＴＦＴ（薄膜ト
ランジスタ）部をそれぞれ光学的に遮蔽するライトシー
ルドが形成され、その上にＴＦＴアレイ及び画素電極の
形成されたＴＦＴアレイ基板とを貼り合せて、その貼り
合された両基板間に液晶を封入して成るアクティブマト
リクス液晶表示素子に関する。請求項１の発明では、前
記各ライトシールドより一体に延長されてそのライトシ
ールドにより遮蔽される前記ＴＦＴ部に対応する前記画
素電極の周縁を囲むように、かつソースバスと重ならな
いようにブラックマトリクスが前記ライトシールドと同
一材料により前記ＴＦＴアレイ基板に形成されている。
透明基板の内面に、対向電極の形成されたコモン電極基
板と、第２の透明基板の内面に、複数のＴＦＴ（薄膜ト
ランジスタ）部をそれぞれ光学的に遮蔽するライトシー
ルドが形成され、その上にＴＦＴアレイ及び画素電極の
形成されたＴＦＴアレイ基板とを貼り合せて、その貼り
合された両基板間に液晶を封入して成るアクティブマト
リクス液晶表示素子に関する。請求項１の発明では、前
記各ライトシールドより一体に延長されてそのライトシ
ールドにより遮蔽される前記ＴＦＴ部に対応する前記画
素電極の周縁を囲むように、かつソースバスと重ならな
いようにブラックマトリクスが前記ライトシールドと同
一材料により前記ＴＦＴアレイ基板に形成されている。
【０００８】（２）請求項２の発明は、前記（１）項に
記載のアクティブマトリクス液晶表示素子において、前
記ＴＦＴアレイ基板に形成された全ての前記ライトシー
ルド及びブラックマトリクスが、互いに延長されて１個
又は複数個につながれてライトシールド・ブラックマト
リクス共用パターンが形成されると共に、その共用パタ
ーンが金属で形成され、その金属表面に陽極酸化膜が形
成されているものである。
記載のアクティブマトリクス液晶表示素子において、前
記ＴＦＴアレイ基板に形成された全ての前記ライトシー
ルド及びブラックマトリクスが、互いに延長されて１個
又は複数個につながれてライトシールド・ブラックマト
リクス共用パターンが形成されると共に、その共用パタ
ーンが金属で形成され、その金属表面に陽極酸化膜が形
成されているものである。
【０００９】（３）請求項３の発明は、前記（１）又は
（２）項に記載のアクティブマトリクス液晶表示素子に
おいて、前記ライトシールド及びブラックマトリクス
は、金属製で、前記画素電極の周辺と僅かに重なるよう
に配されると共に、前記ＴＦＴアレイのソースバスと前
記ブラックマトリクスとの間のギャップ及びソースバス
に重なるように、遮光層が、前記ＴＦＴ部のゲート電極
と同一材料で前記ＴＦＴアレイのゲート絶縁膜上に形成
されているものである。
（２）項に記載のアクティブマトリクス液晶表示素子に
おいて、前記ライトシールド及びブラックマトリクス
は、金属製で、前記画素電極の周辺と僅かに重なるよう
に配されると共に、前記ＴＦＴアレイのソースバスと前
記ブラックマトリクスとの間のギャップ及びソースバス
に重なるように、遮光層が、前記ＴＦＴ部のゲート電極
と同一材料で前記ＴＦＴアレイのゲート絶縁膜上に形成
されているものである。
【００１０】
【実施例】この発明の実施例を図１〜図４を参照して説
明する。これらの図には図５と対応する部分に同じ符号
を付してある。この発明では、従来、コモン電極基板３
Ａに形成していたブラックマトリクス４はＴＦＴアレイ
基板８Ａに形成される。即ち、透明基板８上に形成され
たライトシールド９より一様に延長されて、そのライト
シールド９により遮蔽されるＴＦＴ部２０に対応する画
素電極１２の周縁を囲むように、かつソースバスと重な
らないようにブラックマトリクス４が、ライトシールド
９を形成する工程で、同一材料（例えばＣｒ）で同時に
形成される（請求項１）。
明する。これらの図には図５と対応する部分に同じ符号
を付してある。この発明では、従来、コモン電極基板３
Ａに形成していたブラックマトリクス４はＴＦＴアレイ
基板８Ａに形成される。即ち、透明基板８上に形成され
たライトシールド９より一様に延長されて、そのライト
シールド９により遮蔽されるＴＦＴ部２０に対応する画
素電極１２の周縁を囲むように、かつソースバスと重な
らないようにブラックマトリクス４が、ライトシールド
９を形成する工程で、同一材料（例えばＣｒ）で同時に
形成される（請求項１）。
【００１１】次に、内面にＴＦＴアレイ及び表示電極の
形成されたＴＦＴアレイ基板の構成につき説明する。Ｔ
ａなどでライトシールド９及びブラックマトリクス４の
形成された透明基板８の内面にＳｉＯ2 などの絶縁膜１
０が一面に形成され、その上にソースバス１１及び画素
電極１２がＩＴＯなどにより形成され、ソースバス１１
及び画素電極１２より突出延長されて、それぞれソース
電極１１ａ及びドレイン電極１２ａが近接対向して形成
される。ソース電極１１ａ上及びドレイン電極１２ａ上
にまたがって半導体層１３が形成される。半導体層１３
の形成された基板８上にゲート絶縁膜１５が一面に形成
され、その上にアルミなどより成るゲート電極１６及び
ゲートバス１７が同時に形成され、それらの上に配向膜
１９が一面に形成される。
形成されたＴＦＴアレイ基板の構成につき説明する。Ｔ
ａなどでライトシールド９及びブラックマトリクス４の
形成された透明基板８の内面にＳｉＯ2 などの絶縁膜１
０が一面に形成され、その上にソースバス１１及び画素
電極１２がＩＴＯなどにより形成され、ソースバス１１
及び画素電極１２より突出延長されて、それぞれソース
電極１１ａ及びドレイン電極１２ａが近接対向して形成
される。ソース電極１１ａ上及びドレイン電極１２ａ上
にまたがって半導体層１３が形成される。半導体層１３
の形成された基板８上にゲート絶縁膜１５が一面に形成
され、その上にアルミなどより成るゲート電極１６及び
ゲートバス１７が同時に形成され、それらの上に配向膜
１９が一面に形成される。
【００１２】ＴＦＴ側基板８に形成された全てのライト
シールド９及びブラックマトリクス４を互いに延長して
１個又は複数個につなげてライトシールド・ブラックマ
トリクス共用パターン（ＬＳＢＭパターンと言う）２１
を形成し、そのＬＳＢＭパターンを金属で形成し、その
表面にＴａ2 Ｏ5 などの陽極酸化膜２３を形成するのが
望ましい（請求項２）。何んとなれば、陽極酸化膜２３
で絶縁層を形成でき、ＳｉＯ2 などの絶縁膜１０にピン
ホールなどの膜欠陥があっても、補うことができるから
である。
シールド９及びブラックマトリクス４を互いに延長して
１個又は複数個につなげてライトシールド・ブラックマ
トリクス共用パターン（ＬＳＢＭパターンと言う）２１
を形成し、そのＬＳＢＭパターンを金属で形成し、その
表面にＴａ2 Ｏ5 などの陽極酸化膜２３を形成するのが
望ましい（請求項２）。何んとなれば、陽極酸化膜２３
で絶縁層を形成でき、ＳｉＯ2 などの絶縁膜１０にピン
ホールなどの膜欠陥があっても、補うことができるから
である。
【００１３】この発明ではブラックマトリクス４が画素
電極１２が形成されるのと同じＴＦＴアレイ基板８Ａに
形成するようにしたので、従来のように基板間の寸法の
ばらつきの問題はなくなり、ブラックマトリクス４をＴ
ＦＴアレイを形成するのと同じ精度で作ることができ
る。製造誤差によってブラックマトリクス４と画素電極
１２との間にギャップが生じないようにするため、設計
上両者を図のΔ1 だけ僅かに重なるように配置する必要
があるが、Δ1 の大きさはもともと精度のよいＴＦＴ部
２０の重なり精度と同じレベルに設定するだけでよく、
例えば３μｍとされ、従来の５〜１０μｍに比べてかな
り小さくされている。
電極１２が形成されるのと同じＴＦＴアレイ基板８Ａに
形成するようにしたので、従来のように基板間の寸法の
ばらつきの問題はなくなり、ブラックマトリクス４をＴ
ＦＴアレイを形成するのと同じ精度で作ることができ
る。製造誤差によってブラックマトリクス４と画素電極
１２との間にギャップが生じないようにするため、設計
上両者を図のΔ1 だけ僅かに重なるように配置する必要
があるが、Δ1 の大きさはもともと精度のよいＴＦＴ部
２０の重なり精度と同じレベルに設定するだけでよく、
例えば３μｍとされ、従来の５〜１０μｍに比べてかな
り小さくされている。
【００１４】ＬＳＢＭパターン２１をＴａなどの金属膜
とした場合、画素電極１２と重なった部分には容量が発
生する。このとき、ＬＳＢＭパターン２１とソースバス
１１とが重なっていると、その部分にも容量が発生し
て、ソースバス１１と画素電極１２との間の容量が従来
のものより大きくなってしまい、クロストークなどが増
え、表示品位を劣化させる。
とした場合、画素電極１２と重なった部分には容量が発
生する。このとき、ＬＳＢＭパターン２１とソースバス
１１とが重なっていると、その部分にも容量が発生し
て、ソースバス１１と画素電極１２との間の容量が従来
のものより大きくなってしまい、クロストークなどが増
え、表示品位を劣化させる。
【００１５】この問題を解決するために、この発明で
は、ＬＳＢＭパターン２１とソースバス１１との間に設
計上ギャップΔ2 を設けておき、製造誤差により、両者
が重ならないようにしている。しかし、そのためギャッ
プΔ2 から光漏れが発生し、このためコントラスが低下
し、表示品位が劣化するので、遮光層１８をゲート電極
１６を形成する工程で同時に同一材料（例えばアルミ）
でゲート絶縁膜１５上に形成して、ギャップΔ2 上を覆
うようにしている。なお、遮光層１８はソースバス１１
で多少発生する光漏れを同時に阻止するため図３に示す
ようにソースバス１１より幅が広くされている。つまり
遮光層１８はギャップΔ2 及びソースバス１１と重なる
ように配される。（請求項３）。
は、ＬＳＢＭパターン２１とソースバス１１との間に設
計上ギャップΔ2 を設けておき、製造誤差により、両者
が重ならないようにしている。しかし、そのためギャッ
プΔ2 から光漏れが発生し、このためコントラスが低下
し、表示品位が劣化するので、遮光層１８をゲート電極
１６を形成する工程で同時に同一材料（例えばアルミ）
でゲート絶縁膜１５上に形成して、ギャップΔ2 上を覆
うようにしている。なお、遮光層１８はソースバス１１
で多少発生する光漏れを同時に阻止するため図３に示す
ようにソースバス１１より幅が広くされている。つまり
遮光層１８はギャップΔ2 及びソースバス１１と重なる
ように配される。（請求項３）。
【００１６】ＬＳＢＭパターン２１とソースバス１１と
は遮光層１８を介して容量結合するが、直接重なるよう
にした場合と比べて実用上問題ないレベルまで下げられ
る。ＬＳＢＭパターン２１を顔料などの絶縁材料で形成
することもできるが、その場合には、ソースバス１１と
重なるようにすればよく、遮光層１８を設ける必要はな
い。
は遮光層１８を介して容量結合するが、直接重なるよう
にした場合と比べて実用上問題ないレベルまで下げられ
る。ＬＳＢＭパターン２１を顔料などの絶縁材料で形成
することもできるが、その場合には、ソースバス１１と
重なるようにすればよく、遮光層１８を設ける必要はな
い。
【００１７】図３に示すように、図１、図２のＬＳＢＭ
パターン２１は、場合によっては各画素電極１２毎に島
状（アイランド状）に分離して形成することもできる。
ＬＳＢＭパターン２１を金属材料で形成し、陽極酸化膜
を施した後島状に分離することもできる。ＬＳＢＭパタ
ーン２１を絶縁材料で形成する場合には、はじめから島
状にすればよい。
パターン２１は、場合によっては各画素電極１２毎に島
状（アイランド状）に分離して形成することもできる。
ＬＳＢＭパターン２１を金属材料で形成し、陽極酸化膜
を施した後島状に分離することもできる。ＬＳＢＭパタ
ーン２１を絶縁材料で形成する場合には、はじめから島
状にすればよい。
【００１８】図４は、この発明のコモン電極基板の他の
例を示す図で、透明電極２がセグメント化されている場
合であり、図５の従来例に対応する。この発明では、コ
モン電極基板３Ａに金属製のブラックマトリクス４が形
成されないので、ブラックマトリクス４と透明電極２と
の間を絶縁する絶縁膜６を形成する必要がないので、コ
モン電極基板３Ａはブラックマトリクス４と絶縁膜６と
を形成する２つの工程を削減できる。
例を示す図で、透明電極２がセグメント化されている場
合であり、図５の従来例に対応する。この発明では、コ
モン電極基板３Ａに金属製のブラックマトリクス４が形
成されないので、ブラックマトリクス４と透明電極２と
の間を絶縁する絶縁膜６を形成する必要がないので、コ
モン電極基板３Ａはブラックマトリクス４と絶縁膜６と
を形成する２つの工程を削減できる。
【００１９】一方、この発明ではＴＦＴ側基板８にブラ
ックマトリクス４及び場合によっては遮光層１８が形成
されるが、前者はライトシールド９と同時に、また後者
はゲート電極１６と同時にそれぞれ同じ工程で製造され
るものであるので、工程数の増加はない。この発明のＬ
ＳＢＭパターン２１の材料は、バックライト光或いは外
部照射光を数％〜数１０％遮光できれば、充分効果があ
り、金属などの無機膜や、顔料などの有機膜を使用でき
る。
ックマトリクス４及び場合によっては遮光層１８が形成
されるが、前者はライトシールド９と同時に、また後者
はゲート電極１６と同時にそれぞれ同じ工程で製造され
るものであるので、工程数の増加はない。この発明のＬ
ＳＢＭパターン２１の材料は、バックライト光或いは外
部照射光を数％〜数１０％遮光できれば、充分効果があ
り、金属などの無機膜や、顔料などの有機膜を使用でき
る。
【００２０】
（１）この発明では、従来コモン電極基板３Ａ側にあっ
たブラックマトリクス４をＴＦＴアレイ基板８Ａに、ラ
イトシールド９と同時に形成するようにしたので、コモ
ン電極基板３Ａでは従来のブラックマトリクス４と絶縁
膜６とを製造する２工程を削減でき、低コスト化が図ら
れる。これは白黒表示、カラー表示いずれにも適用でき
る。
たブラックマトリクス４をＴＦＴアレイ基板８Ａに、ラ
イトシールド９と同時に形成するようにしたので、コモ
ン電極基板３Ａでは従来のブラックマトリクス４と絶縁
膜６とを製造する２工程を削減でき、低コスト化が図ら
れる。これは白黒表示、カラー表示いずれにも適用でき
る。
【００２１】コモン電極基板３Ａの透明電極２をパター
ニングしない（セグメント化しない）場合には、コモン
電極基板３ＡとＴＦＴアレイ基板８Ａとを貼り合せる際
のアライメントが不要となり、従来の貼り合せずれによ
り、ブラックマトリクス４と表示電極１２とがずれて、
光漏れとなる不良がなくなり、製造歩留りを向上でき
る。
ニングしない（セグメント化しない）場合には、コモン
電極基板３ＡとＴＦＴアレイ基板８Ａとを貼り合せる際
のアライメントが不要となり、従来の貼り合せずれによ
り、ブラックマトリクス４と表示電極１２とがずれて、
光漏れとなる不良がなくなり、製造歩留りを向上でき
る。
【００２２】（２）この発明では、ブラックマトリクス
４をＴＦＴアレイ基板８Ａに、ライトシールド９と同時
に形成するようにしたので、ブラックマトリクス４と画
素電極１２との重ね合せ精度はＴＦＴ製造のアライメン
ト精度と同じになる。そのため、重ね合せ寸法Δ1 を、
従来の５〜１０μｍより例えば３μｍ程度に小さくする
ことができ、それだけ画素の開口率が大きくなり、従来
より明るい表示とすることができ、表示品位を向上でき
る。
４をＴＦＴアレイ基板８Ａに、ライトシールド９と同時
に形成するようにしたので、ブラックマトリクス４と画
素電極１２との重ね合せ精度はＴＦＴ製造のアライメン
ト精度と同じになる。そのため、重ね合せ寸法Δ1 を、
従来の５〜１０μｍより例えば３μｍ程度に小さくする
ことができ、それだけ画素の開口率が大きくなり、従来
より明るい表示とすることができ、表示品位を向上でき
る。
【００２３】（３）従来、ＴＦＴアレイ基板８Ａのライ
トシールド９は、各ＴＦＴ部２０と対向して１個ずつ島
状に形成されていたので、ライトシールド９の表面に陽
極酸化膜を形成して絶縁膜とするのは困難であった。こ
の発明において、ライトシールド及びブラックマトリク
スを一つ又は複数個につなげてライトシールド・ブラッ
クマトリクス共用パターン２１とし、その共用パターン
を金属で構成し、そのパターンの表面に陽極酸化膜を形
成した場合には、従来の絶縁膜１０のピンホールなどの
膜欠陥を補うことができるので、製造歩留りを向上でき
る。
トシールド９は、各ＴＦＴ部２０と対向して１個ずつ島
状に形成されていたので、ライトシールド９の表面に陽
極酸化膜を形成して絶縁膜とするのは困難であった。こ
の発明において、ライトシールド及びブラックマトリク
スを一つ又は複数個につなげてライトシールド・ブラッ
クマトリクス共用パターン２１とし、その共用パターン
を金属で構成し、そのパターンの表面に陽極酸化膜を形
成した場合には、従来の絶縁膜１０のピンホールなどの
膜欠陥を補うことができるので、製造歩留りを向上でき
る。
【図面の簡単な説明】
【図１】この発明の実施例を示す図で、Ａは平面図、Ｂ
はＡのａ−ａ′断面図。
はＡのａ−ａ′断面図。
【図２】Ａは図１Ａのｂ−ｂ′断面図、Ｂは図１Ａのラ
イトシールド・ブラックマトリクス共用パターン２１の
平面図。
イトシールド・ブラックマトリクス共用パターン２１の
平面図。
【図３】この発明の他の実施例を示す図で、Ａは平面
図、ＢはＡのａ−ａ′断面図（しかしＴＦＴアレイ基板
のみを示す）。
図、ＢはＡのａ−ａ′断面図（しかしＴＦＴアレイ基板
のみを示す）。
【図４】この発明の液晶表示素子に用いるコモン電極基
板の更に他の実施例を示す図で、Ａは平面図、ＢはＡの
ａ−ａ′断面図、ＣはＡのｂ−ｂ′断面図。
板の更に他の実施例を示す図で、Ａは平面図、ＢはＡの
ａ−ａ′断面図、ＣはＡのｂ−ｂ′断面図。
【図５】従来の液晶表示素子に用いるコモン電極基板を
示す図で、Ａは平面図、ＢはＡのａ−ａ′断面図、Ｃは
Ａのｂ−ｂ′断面図。
示す図で、Ａは平面図、ＢはＡのａ−ａ′断面図、Ｃは
Ａのｂ−ｂ′断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鵜飼 育弘 兵庫県神戸市西区高塚台４−３−１ ホ シデン株式会社 開発技術研究所内 (72)発明者 砂田 富久 兵庫県神戸市西区高塚台４−３−１ ホ シデン株式会社 開発技術研究所内 (72)発明者 中川 卓宣 兵庫県神戸市西区高塚台４−３−１ ホ シデン株式会社 開発技術研究所内 (56)参考文献 特開 平５−134271（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1335 500 G02F 1/1368
Claims (3)
- 【請求項１】 第１の透明基板の内面に、対向電極の形
成されたコモン電極基板と、第２の透明基板の内面に、
複数のＴＦＴ（薄膜トランジスタ）部をそれぞれ光学的
に遮蔽するライトシールドが形成され、その上にＴＦＴ
アレイ及び画素電極の形成されたＴＦＴアレイ基板とを
貼り合せて、その貼り合された両基板間に液晶を封入し
て成るアクティブマトリクス液晶表示素子において、 前記各ライトシールドより一体に延長され、そのライト
シールドにより遮蔽される前記ＴＦＴ部に対応する前記
画素電極の周縁を囲むように、ブラックマトリクスが前
記ライトシールドと同一材料により前記ＴＦＴアレイ基
板に形成され、そのブラックマトリクスとソースバスと
が重ならないようにそれらの間にギャップが設けられて
いることを特徴とするアクティブマトリクス液晶表示素
子。 - 【請求項２】 請求項１記載のアクティブマトリクス液
晶表示素子において、前記ＴＦＴアレイ基板に形成され
た全ての前記ライトシールド及びブラックマトリクス
が、互いに延長されて１個又は複数個につながれてライ
トシールド・ブラックマトリクス共用パターンが形成さ
れると共に、その共用パターンが金属で形成され、その
金属表面に陽極酸化膜が形成されていることを特徴とす
る。 - 【請求項３】 請求項１又は２に記載のアクティブマト
リクス液晶表示素子において、 前記ライトシールド及びブラックマトリクスは、金属製
で、前記画素電極の周辺と僅かに重なるように配され、 前記 ギャップ及び前記ソースバスに重なるように遮光層
が、前記ＴＦＴ部のゲート電極と同一材料で前記ＴＦＴ
アレイのゲート絶縁膜上に形成されていることを特徴と
する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20758193A JP3352778B2 (ja) | 1993-08-23 | 1993-08-23 | アクティブマトリクス液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20758193A JP3352778B2 (ja) | 1993-08-23 | 1993-08-23 | アクティブマトリクス液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756160A JPH0756160A (ja) | 1995-03-03 |
| JP3352778B2 true JP3352778B2 (ja) | 2002-12-03 |
Family
ID=16542130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20758193A Expired - Lifetime JP3352778B2 (ja) | 1993-08-23 | 1993-08-23 | アクティブマトリクス液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3352778B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3163576B2 (ja) * | 1995-06-01 | 2001-05-08 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| JP3289099B2 (ja) * | 1995-07-17 | 2002-06-04 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| KR100500739B1 (ko) * | 1996-07-15 | 2005-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정디스플레이장치 |
| KR100634157B1 (ko) * | 1999-08-31 | 2006-10-16 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP3669351B2 (ja) * | 2001-10-04 | 2005-07-06 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101106557B1 (ko) * | 2004-12-28 | 2012-01-19 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치 |
-
1993
- 1993-08-23 JP JP20758193A patent/JP3352778B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756160A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10126620B2 (en) | Array substrate comprising multi-primary color resist sections disposed in light-shielding regions, manufacturing method thereof and display device | |
| JP4762297B2 (ja) | 液晶表示装置 | |
| US8059233B2 (en) | Liquid crystal display device | |
| KR102122402B1 (ko) | 씨오티 구조 액정표시장치 및 이의 제조방법 | |
| KR101335276B1 (ko) | 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법 | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| US8169569B2 (en) | Method of making liquid crystal display and liquid crystal display thereof | |
| KR100262227B1 (ko) | 액정표시장치 | |
| KR20040053677A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20080025544A (ko) | 액정표시패널 및 이의 제조 방법 | |
| JP2000029014A (ja) | 液晶表示素子用カラーフィルタ基板及び液晶表示素子 | |
| US7532299B2 (en) | Method of fabricating a liquid crystal display device having column spacers and overcoat layer formed by double exposure | |
| JP3741372B2 (ja) | 液晶表示器の自己位置合わせ画素電極の製造方法 | |
| JP2002350860A (ja) | 液晶表示装置の製造方法 | |
| JP3352778B2 (ja) | アクティブマトリクス液晶表示素子 | |
| KR20070094450A (ko) | 픽셀 구조체 및 액정 표시 패널 | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| KR100626347B1 (ko) | 티에프티 엘시디 판넬의 제작방법 | |
| JPH09160015A (ja) | 液晶表示素子 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH11212074A (ja) | マルチギャップカラー液晶表示装置 | |
| KR20070005218A (ko) | 박막트랜지스터 기판과 그 제조방법 및 박막트랜지스터기판을 포함하는 액정표시패널 | |
| JP3367346B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20040051073A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2000227609A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020820 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130920 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |