JP3352457B2 - 半導体加速度センサーおよびその製造方法 - Google Patents

半導体加速度センサーおよびその製造方法

Info

Publication number
JP3352457B2
JP3352457B2 JP50109393A JP50109393A JP3352457B2 JP 3352457 B2 JP3352457 B2 JP 3352457B2 JP 50109393 A JP50109393 A JP 50109393A JP 50109393 A JP50109393 A JP 50109393A JP 3352457 B2 JP3352457 B2 JP 3352457B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
insulator
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50109393A
Other languages
English (en)
Other versions
JPH07501421A (ja
Inventor
エイ ベイトマン,ブルース
Original Assignee
ハリス コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハリス コーポレーシヨン filed Critical ハリス コーポレーシヨン
Publication of JPH07501421A publication Critical patent/JPH07501421A/ja
Application granted granted Critical
Publication of JP3352457B2 publication Critical patent/JP3352457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0235Accelerometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0104Chemical-mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0136Controlling etch progression by doping limited material regions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019Bonding or gluing multiple substrate layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191Transfer of a layer from a carrier wafer to a device wafer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 発明の利用分野 本発明は広くは半導体装置の製造方法に関し、特にカ
ンチレバーで支持された半導体加速度センサー構造を製
造するためのプロセスに関する。
発明の背景 加速度センサー装置の基本的な構成要素は典型的には
可動の質量体、1あるいはそれ以上の質量を支持する可
撓性の要素(可撓性のアーム領域)および(入力の力に
応じた)その質量の動きを表わす(電気的な)出力を与
える検出機構を含んでいる。半導体型の加速度センサー
においてはその検出機構は通常1ないしそれ以上の比較
的薄い可撓性要素のピエゾ抵抗特性を利用しており、そ
の可撓性要素を通して大きな容積の“浮いた状態にあ
る”質量領域がそれを取り囲む基板に接続されている。
もっと具体的に云うと、図1に示すように、典型的な
半導体加速度センサーの構造は複数の厚さの減らされた
アーム領域11を画成するために半導体基板10を選択的に
エツチングすることによって形成され、このアーム領域
11は比較的厚みの厚い質量領域13および基板10の周囲材
料に隣接しかつこの間に延びている。実効的には、この
質量領域13はカンチレバー方式でこのアーム領域によっ
てその包囲している基板に支持されている。このアーム
領域にドーピング不純物を選択的に導入しかつこのドー
プされた領域に電気的な接点を形成することによってピ
エゾ抵抗構造が形成される。この支持アーム領域11の厚
さが質量領域13のそれに比べて実質的に低減されている
ので、このアームは基板表面に直角な線14に沿った加速
度センサー構造体に伝えられる力の成分に応じて直ぐに
撓むことになる。アーム領域のそのような撓みの結果と
して、それらのピエゾ抵抗の大きさに変化が生じ、その
結果その加速度の値をそこでアーム領域11をまたぐ電圧
の変化をモニターしている出力回路によって取り出すこ
とが出来る。
さて第1図に示した構造は半導体加速度センサーの基
本的な構造を示しているが、これはしかし実際的なもの
と云うよりむしろ単に理想的なウエーフアー処理シーケ
ンスの結果の概略的な図にすぎない。即ち実際の製造プ
ロセスにおいてはピエゾ抵抗領域の寸法は予測可能でか
つ再現性がなくてはならない。厳密な寸法のアーム領域
を得るために選択的なエツチングプロセスを使うことは
そのエツチングプロセスに極度に厳密な許容誤差を強い
ることになり商業的な生産ラインにとっては採算性がな
い。
この精密なエツチング要求を解決する一つのアプロー
チは加速度センサー構造用の別個の“薄い層を使いかつ
その加速度センサー層をそこにその加速度センサーアー
ムの撓みおよび質量領域の動きを受け入れるように凹部
あるいは空胴が設けられている支持基板に取り付けるこ
とである。このようなやり方の一例が図2に概略的に示
されている、この図2は第1の表面24から所定の深さ基
板中に延びている選択的にエツチングされた空胴22を有
する下地の支持基板(換言すればハンドルウエーフア
ー)20を示している。頂上の半導体層26は(例えば酸化
物層28によって)支持基板20に接着されるので質量領域
34および隣接するピエゾ抵抗アーム領域32を含む加速度
センサー構造はハンドルウエーフアー20中の撓み受け入
れ用空胴22とその位置が合わされている(直接真上に横
たわっている)。次に頂上の層26の厚みが(化学的にあ
るいは機械的に)低減されかつ頂上の層26中にピエゾ抵
抗半導体加速度センサーの構造を形成するために導電性
を変更する不純物がアーム領域32のパターン中に導入さ
れる。最後にこの頂上の半導体層26は意図した質量/ア
ームパターンに従って図3に示した加速度センサーの形
状を生じるように選択的にエツチングされる、ここでは
複数の(図4の平面図に示すように4個)のアーム領域
32が中央に位置している領域34を頂上の半導体層26の周
囲材料と相互接続している。中央領域34の横方向の寸法
はアーム領域32のそれらよりも大きいので、領域34はよ
り大きな質量を有しかつアーム領域32と同じ程度には撓
むことはない、従って領域34は実効的に“質量”領域と
考えることができる。
アーム領域32に隣接する頂上の半導体層26の広がり35
は選択的なエツチングの結果として材料が取り除かれ穴
になっている部分であり、層26は完全にエツチングされ
酸化物層28に達している、この後頂上の層26中の穴35に
よって露出された酸化物層28の部分は例えば緩衝材で処
理されたHFのような湿式の化学的エツチング材によって
エツチングされる。このエツチング材は等方性なので比
較的狭いアーム領域32の下側の絶縁(半導体酸化物)材
料を取り除き、かつ図4に示すように基板20中の撓み用
の空胴22上に横たわるパターン付けされた頂上の半導体
層26を含む加速度センサーをウエーフアーに接着してい
る部分を残している。
さて図2から4を参照して説明した製造技術は加速度
センサーの構造の寸法を精密に画成することが可能であ
るがそれは接着層28上に横たわる加速度センサーを画成
するマスクが下方に横たわる空胴22に関して正確に位置
決めされる必要が有り、その結果そのプロセスを複雑化
しかつそのコストを増大している。
上に述べたような従来の半導体加速度センサーの構造
を図示している文献の例として、以下のような文献が注
目される;“Tiny Accelerometer IC Reaches High Sen
sitivity(高感度加速度センサーIC)"by Richard Nas
s,Electronic Design,Sept.22,1988,pp170.171;“Acous
tic Accelerometers(音響学的加速度センサー)"by M.
E.Motamedi,IEEE Transactions on Ultrasonics,Ferroe
lectrics,and Frequency Control.Vol.UFFC−34,No.2,M
arch 1987,pp237−242;および“A New Uniaxial Accele
rometer in Silicon Based on the Piezojunction Effe
ct(ピエゾ効果に基づくシリコン中の新単軸型加速度セ
ンサー)"by B.Puers et al,IEEE Transactions on Ele
ctron Devices,Vol.35,No.6,June 1988,pp764−770 発明の要約 本発明の第1の実施例によれば上で説明した位置合せ
の問題は基板中の“撓み空胴”の必要を除去するような
プロセスによって成功裡に解決されたすなわち適切な加
速度センサーの動作に必要な質量領域の移動およびその
支持アーム領域の撓みを受け止められるような半導体加
速度センサー構造の下側に横たわる空胴は与えながら、
先行する基板の空胴との位置合せは不要としたものであ
る。この目的のために、比較的薄い酸化物層によってハ
ンドルウエーフアー中の空胴の真上に正確に位置合せさ
れなくてはならない最上層の加速度センサーを含んでい
る層のウエーフアーへの接着の代りに、本発明の第1の
実施例によるプロセスでは頂上の半導体層は比較的厚い
絶縁物の(酸化物)層によってハンドルウエーフアーに
取り付けられる。ここで比較的厚いと云う表現は、加速
度センサー質量領域の動作時の垂直方向への最大変位よ
り大きい頂上の半導体層とハンドルウエーフアー間の分
離を与えるに十分な厚さのことを意味している。本発明
の第1の実施例で採用されているプロセスは平坦なハン
ドルウエーフアーの真上に横たわっている厚い酸化物中
にエツチングで空胴を作り出すために頂上層中にパター
ン付けされた加速度センサーの構造をマスクとして使用
することである。ハンドルウエーフアーの空胴との位置
合せは全く不要になる。
より具体的に云うと、そこに加速度センサー構造が形
成される単結晶半導体(例えばシリコン)の層は全体と
して平坦なハンドルウエーフアーの真上に非選択的に形
成された厚い絶縁物の(酸化物)層に接着されている。
上に述べた従来のアプローチとは違って、しかしながら
頂上層中の加速度センサー構造が位置合せされねばなら
なかったハンドルウエーフアー中の先行する空胴は無く
なっている。その代りに、その絶縁物の取り付け層の厚
みは比較的厚くなっている。次にその頂上の半導体層は
希望する厚さになるまで機械的な研磨あるいは化学的な
エツチング工程によって薄くされる。ピエゾ抵抗領域が
形成されるべきその薄くされた頂上の層の該当の部分に
従来のプロセスと全く同じやり方で不純物が導入され
る。次にエツチングマスクがその薄くされた頂上の半導
体層上に選択的に形成される。このエツチングマスクの
形状はそれが中央に質量領域をそしてその質量領域を頂
上の半導体層の周囲の半導体材料につなぐ複数のピエゾ
抵抗アーム領域を有する加速度センサーの幾何学的配列
を画成するように決められている。その質量領域の横方
向の寸法あるいは広がりに応じて、そのマスク層はその
質量領域上に延びる1ないしそれ以上の穴を含んでいて
も良い、その結果その質量領域はその下方に横たわる酸
化物層に達する対応する貫通口を有することになる。こ
の点については以下で説明するが、この質量領域を貫通
するこれらの付加的な穴はこの質量領域の実効的な容積
を実質的に低減することなくその下側に横たわる絶縁物
の層をエツチングで取り除くのを容易にする。
次にそのエツチングマスクによって露出されている頂
上の半導体層の材料がその下側に横たわる厚い絶縁物
(酸化物)の層までエツチングされる。その頂上の半導
体層に形成されたパターンをマスクとして使いながら、
その湿式の絶縁物層エツチング液(例えば二酸化シリコ
ンの場合には塩酸)がその積層構造に適用され、エツチ
ングパターンによって露出された厚い酸化物のその部分
および同様に加速度センサーの幾何学的模様を形作って
いる質量およびアーム領域の下側に横たわる酸化物をエ
ツチングで取り除く。即ち、この酸化物エツチングは等
方性なので、その質量およびアーム領域の真下にある酸
化物はこのステップ中に取り除かれる。このアーム領域
は比較的狭い寸法なので、このアーム領域の下側のサイ
ドエツチングはこれれらの領域の下側に横たわる酸化物
を即座にかつ完全に取り除く。
質量領域の横方向の広がりおよび酸化物層の厚みに依
存して、その質量領域の下側の酸化物が取り除かれる程
度は変化する。下側に横たわる酸化物を完全に取り除く
ために、先の頂上の半導体エツチングの際に質量領域に
形成された1ないしそれ以上の穴が酸化物層のこの部分
に酸化物エツチングが付加的にアクセスするのに役立っ
ている。この酸化物エツチングステップから結果的に生
じた構造はカンチレバー方式で複数のピエゾ抵抗アーム
領域によって半導体の頂上層の周囲の支持部分に支持さ
れた大きな容量の質量領域から成る意図した加速度セン
サーの幾何学的配列を有することになる。この加速度セ
ンサー幾何学的配列の真下はその下側に横たわる酸化物
層の除去によって実現された撓み受け入れ用の空胴であ
る。その頂上の半導体層は加速度センサー幾何学的配列
を取り囲んでいる厚い酸化物層によってこのハンドルウ
エーフアーに取り付けられた状態を保持しており、これ
は酸化物エツチングステップ中に頂上の半導体層の周囲
部分によって適切にマスクされていたためである。
第1の実施例の変形例として、頂上の半導体層および
ハンドルウエーフアーが厚い酸化物層によって接着され
る前に第1の導電層を頂上の半導体層に第2の導電層を
ハンドルウエーフアー上に形成しても良い、そうするこ
とによって第1および第2の導電層および大容量の質量
領域を持ったカンチレバー型加速度センサーの幾何学的
配置によって画成された圧電構造体が形成される。
上で述べたようにこの加速度センサーの寸法の正確な
制御はその厚みが設計許容値内に比較的簡単にかつ正確
に調整出来る頂上の半導体層を比較的厚い酸化物層によ
って支持ハンドルウエーフアーに取り付け、かつその次
に頂上の半導体層のパターン付けされた半導体加速度セ
ンサー領域の下側に横たわる酸化物材料をエツチングに
より取り除き、ハンドルウエーフアー中ではなくその酸
化物層中に撓み受け入れ用の空胴を形成することによっ
て達成される。即ち加速度センサーの幾何学的配列の精
密な制御は、原理的には加速度センサー領域を内蔵して
いる頂上の半導体層の厚みを正確に決める能力によって
実行される。加速度センサーの性能は質量の重み(寸法
および厚み)およびピエゾ抵抗体の可動アームの長さお
よび剛性を含む種々のフアクターに依存するので、質量
領域および支持アーム領域の寸法パラメーターを独立に
設定出来ると云う可能性は加速度センサーの設計者に加
速度センサーのレイアウトに際するより大きな自由度を
与える。
本発明の第2の実施例によれば、このような融通性は
支持アーム領域の寸法が質量領域のそれとは独立にしか
し予測可能なやり方で決めることが出来る製造手法によ
って達成される。その結果そのプロセスは下側に横たわ
るハンドルウエーフアーに酸化物を通して接着される頂
上の半導体層に於いて再現可能に実施出来る。この目的
のために複数の埋め込み酸化物領域が加速度センサーの
支持アームおよび質量領域のための基板層として働く半
導体基板の第1の表面の下側に選択的に形成される。こ
のそれぞれの埋め込み酸化物領域の長さは実効的に加速
度センサーの支持アーム領域の長さに対応している。埋
め込み酸化物領域の深さはカンチレバー型支持アーム構
造の“薄さ”を定めている。これらの埋め込み酸化物領
域の注入深さに依存して、必要な機械的な強度を確保す
るために付加的な半導体層が形成されても良い。
この目的のために、埋め込み酸化物領域の形成の際に
使用されたマスク材料がこの半導体層の表面から取り除
かれ、そしてその位置に付加的なエピタキシヤル層が成
長される。従って加速度センサーのそれぞれの支持アー
ム領域の意図した厚みはエピタキシヤル層の厚みおよび
埋め込み酸化物領域までの半導体層の厚みの合計によっ
て支配される。
その結果生じた構造は(付加的なエピタキシヤル層の
ある無しに係らず)次にひっくり返されて厚い絶縁物
(例えば酸化物)層によってハンドルウエーフアーに取
り付けられ、そしてこの厚い酸化物層が埋め込み酸化物
を含む層(これはエピタキシヤル層を含んでいても良
い)とハンドルウエーフアー間に横たわることになる。
この(ひっくり返された)基板の厚さは質量領域の目標
の最終厚さにまで低減されかつ(エピタキシヤル層およ
び)頂上の半導体層の導電型にマツチするように不純物
がドープされる。またこの時、加速度センサーの増巾器
出力回路の部分を形成する全ての回路要素領域がこのひ
っくり返された基板上に形成される。
次に埋め込み酸化物領域の上に横たわる半導体基板の
第1の部分およびその第1部分から離間したその基板の
第2の部分を露出する形状を有するパターン付けされた
エツチングマスクを画成するようにエツチングマスク層
が“薄くされた”半導体基板上に選択的に形成される。
基板の第1の部分を露出するマスク中の穴はアーム領域
を形成するためにその厚みが低減される基板の部分を決
める。基板の第2の部分を露出するマスクの中の穴は上
で説明した本発明の第1の実施例におけると同様に下側
に横たわる酸化物の除去を容易にするために少なくとも
1個の貫通口を質量領域に形成する位置を決めている。
その結果生じた構造体は次に第1のエツチング液に晒
される、そしてそのエツチング液は半導体基板の露出さ
れた第1の部分を埋め込み酸化物アーム領域までおよび
その基板の露出された第2の部分およびその下の半導体
層を厚い酸化物層までエツチングする。次にこの第1の
エツチングから生じた構造体は例えばHFのような第2の
(酸化物)のエツチング液に晒され、このエツチング液
は埋め込み酸化物領域および厚い酸化物層の両方をエツ
チングで取り除く。この結果残ったものは半導体層の低
減された厚み部分およびエピタキシヤル層によって支持
されている比較的大きな質量領域の半導体体材料であ
り、これはこの酸化物エツチングによって取り除かれた
厚い酸化物層の該当部分に形成された撓み受け入れ用の
空胴の真上に横たわっている。
第1の実施例におけると同様に第2の実施例のプロセ
スはエピタキシヤル層とハンドルウエーフアーが厚い酸
化物層によって接着される前に第1の導電層がエピタキ
シヤル層に第2の導電層がハンドルウエーフアー上に形
成されるように変更されても良い、そうすることによっ
て第1および第2の導電層およびカンチレバー型の比較
的大きな質量領域によって画成される圧電構造体が形成
される。
図面の簡単な説明 図1は比較的厚い質量領域と基盤の周囲材料に隣接
し、その間に伸びている複数の低減された厚みを持つア
ーム領域を画成するために半導体基盤を選択的エツチン
グすることによって形成された典型的な半導体加速度セ
ンサーの構造を示している; 図2は第1の表面から所定の深さだけウエーフアー中
に伸びている選択的にエツチングされた撓み受け入れ用
空胴を有するハンドルウエーフアーを示している; 図3は半導体加速度センサーの形態を示しており、こ
こでは複数のアーム領域が中央に位置している質量領域
を半導体層の周囲材料とつないでいる; 図4は比較的狭いアーム領域の下に横たわる半導体材
料を取り除き下側の基盤中の撓みに受けいれ用空胴の真
上にウエーフアーに接着されるパターン付けされた頂上
の半導体層を含む加速度センサーを残すように等方性エ
ツチングを実行した結果を示している; 図5から10は本発明の第1の実施例に従った半導体加
速度センサーのプロセスシーケンスを概略的に示してい
る; 図11から19は本発明の第2の実施例に従った半導体加
速度センサーのプロセスシーケンスを概略的に示してい
る;および 図20は第1および第2の導電層および複数のアーム領
域によってカンチレバー方式で周囲の支持材料に支持さ
れている比較的大きな質量領域によって覚醒される圧電
構造体を実現するための本発明の第2の実施例の変形例
を示している。
発明の詳細な説明 上で簡単に指摘したように、本発明の第1の実施例は
マスクを先ず、最初に形成し次に撓み受け入れ用空胴を
形成するためにその下に横たわる酸化物材料をエツチン
グで取り除くことによって、エツチングマスクを画成し
ている加速度センサーとハンドルウエーフアー中の撓み
受け入れ用空胴の位置合せの必要を無くしたものであ
る。本発明のこの第1の実施例による半導体プロセスシ
ーケンスの該略図が図5から10に示されている。
もっと具体的に云うと図5に示すようにそこに加速度
センサー構造が形成されるべき単結晶の半導体(例えば
シリコン)層31が全体的に平坦なハンドルウエーフアー
35の前上に非選択的に形成された厚い絶縁物の(酸化
物)層33に接着されている。上で説明した従来のアプロ
ーチとは違って、しかしながらそれと頂上の層31中の加
速度センサー構造が位置合せされねばならなかったハン
ドルウエーフアー35中の先行する空胴は無くなってい
る。その代りに、絶縁物の取り付け層33の厚みは比較的
厚くなっている。前でも説明したように、この比較的厚
いと云う表現は加速度センサーの質量領域の動作時の最
大垂直変位よりも大きい頂上の半導体層31とハンドルウ
エーフアー35間の分離36を与えるに十分な厚さのことを
意味している。
次に図6に示すように頂上の半導体層31は望ましい厚
さ38になるまで機械的な研磨あるいは化学的なエツチン
グステップによって薄くされる。頂上の半導体層31は次
に図7の41で示すようにマスクされピエゾ抵抗領域が形
成されるべき薄くされた頂上の層31のそれらの部分45の
ところに不純物43が導入される。
次にマスク41が頂上の層31から剥ぎ取られそして図8
に示すようなパターンを有するエツチングマスク51が薄
くされた頂上の半導体層31上に選択的に形成される。エ
ツチングマスク51の形態はそれが中央の質量領域55およ
びその質量領域55を頂上の半導体層31の周囲の半導体材
料に接続する穴56によって覚醒された複数のドープされ
たピエゾ抵抗アーム領域を有する加速度センサーの幾何
学的配列を覚醒するように決められている。中央の質量
領域55の横方向の寸法あるいは広がりに応じて、マスク
51は質量領域55に伸びる1あるいはそれ以上の穴57を含
んでいても良い、その結果質量領域55はその下に横たわ
る酸化物層33に達する対応する穴を有することになる。
これらの付加的な穴57は質量領域55の実効的な容積を実
質的に低減すること無しにその下に横たわる絶縁物層を
エツチングで取り除くことを容易にする。
次に図9に示すようにエツチングマスク51によって露
出された頂上の半導体層31の材料はその下に横たわる厚
い絶縁(酸化物)層33のところまでエツチングされる。
次にシリコンエツチマスク51が取り除かれそして、頂上
の半導体層31上に形成された結果として生じた穴を持つ
パターンをマスクキングパターンとして使用しながら、
この積層構造体に湿式の絶縁物層エツチング液(例えば
二酸化シリコンの場合には塩酸)が適用され、図10に示
すようにエツチングパターンによって露出された厚い酸
化物の該当部分およびまた加速度センサーの幾何学的配
置を形成する質量およびアーム領域の下に横たわる酸化
物をエツチングで取り除く。即ちこの酸化物エツチング
は等方性なので、質量領域55およびアーム領域53の真下
の厚い酸化物層33の部分が取り除かれる。このアーム領
域は比較的狭い寸法なので、このアーム領域の下方での
サイドエツチはこれらの領域に下側に横たわる酸化物を
即座にかつ完全に取り除く、その結果質量領域55および
アーム領域53の下に横たわる厚い酸化物層33中に撓みを
受け入れる空胴63が形成される。
質量領域55の横方向の広がりおよび酸化物層33の厚み
に依存して、質量領域55の下の酸化物層33が取り除かれ
る程度が変化する。この酸化物のエツチングステップ中
にこの下側に横たわる酸化物を完全に取り除くことを確
実にするために頂上の層31中の穴57の数およびサイズが
適切に選ばれる。この酸化物エツチングステップから得
られた図10の構造体は複数のピエゾ抵抗アーム領域53に
よってカンチ調整レバー(15)で頂上の半導体層の周囲
の支持部分65に支持されている大きな容量の質量領域55
を有する目的の加速度センサー幾何学配置を有してお
り、この加速度センサー幾何学的配置の垂下には下側に
横たわる酸化物層の除去によって実現された撓みを受け
入れる空胴63が形成されている。酸化物エツチングの等
方性の結果頂上の半導体層31についてはほんの少しのア
ンダーカツトを生じるが、層31は加速度センサーの幾何
学的配置を取り囲みかつこの酸化物エツチングステップ
の間頂上の半導体層の周囲部分によってマスクされてい
た厚い酸化物層33に該当する部分65によってハンドルウ
エーフアー35に取り付けられた状態が維持されている。
図10は点線を使って上で説明した本発明の第1の実施
例の変形例を示している、そこでは頂上の半導体層31上
に第1の導電層38がおよびハンドルウエーフアー35上に
は第2の導電層39がそれぞれ形成されており、これらの
形成はこれら2つが厚い酸化物層33によって共に結合さ
れる前に行われている、その結果第1および第2の導電
層38および39およびアーム領域53によってカンチレバー
方式で支持されている比較的大きな質量領域55によって
覚醒される圧電構造体を形成している。このエツチング
プロセス中に於ては、第1の導電層38は十分に薄いので
それはエツチングによって空胴63を作り出すことが出来
るようにエツチング孔の所で簡単に穴が開けられる。
上で述べたように、この加速度センサーの寸法の正確
な制御は頂上の半導体層31をパターン付けすることによ
って達成出来る、即ちその厚みは設計寸法内に比較的容
易にかつ正確に調整することが出来、頂上の層31は比較
的厚い酸化物層33によって支持ハンドルウエーフアー35
に接着され、次に頂上の半導体層のパターン付けされた
加速度センサー領域の下側に横たわる酸化物材料をエツ
チングにより取り除きハンドルウエーフアーではなく酸
化物中に撓み受け入れ用の空胴を形成することによって
達成される。斯して加速度センサーの幾何学的配置の精
密制御は原理的には加速度センサー領域を内蔵している
頂上の半導体層31の厚みを正確に決める能力によって実
行される。
以前にも説明したように、加速度センサーの性能は質
量は重さ(寸法および厚み)およびピエゾ抵抗の可動ア
ームの長さおよび剛性を含む多数のフアクターに依存し
ている。従って質量領域および支持アーム領域の寸法的
なパラメーターを独立に決めることが出来ると云う可能
性は加速度センサーの設計者に加速センサー構造をレイ
アウトする際により多くの自由度を与えることになる。
そのプロセスシーケンスが概略的に図11から19に示され
ている本発明の第2の実施例によれば、このような自由
度は支持アーム領域の寸法が質量領域のそれとは独立に
しかし予見可能な形で決めることが出来る製造手法によ
って達成出来る。その結果このプロセスは下側に横たわ
るハンドルウエーフアーに酸化物を介して接着される頂
上の半導体層に於て再現可能である。
より具体的に説明すると、図11に示すように、加速度
センサーの支持アームおよび質量領域のための基板層と
して働く半導体(例えばシリコン)基板73の第1の表面
72の真上にマスキング層71(例えば酸化物)を設けた最
初の構造からスタートする。マスキング層71は加速度セ
ンサー構造の複数のアーム領域に幾何学的配置を画成す
るためにパターン付けされている(例えば75の所で)。
次に図12に示すように酸化物81が注入されこの構造体は
基板の表面72の下に複数の埋め込み酸化物領域83を形成
するように焼鈍される。それぞれの埋め込み酸化物領域
83の長さは実効歴に加速度センサーの支持アーム領域の
長さに対応しており、かつこの埋め込み酸化物領域83の
基板への深さはカンチレバー型の支持アーム構造の“薄
さ”を決めている。これら埋め込み酸化物領域の注入深
さに依存して、必要な機械的強度を確保するために付加
的な半導体層が形成されても良い、本実施例に於ては機
械的な剛性を増すためのそのような付加的な半導体層が
使用される。
この目的のために、図13に図示したように、半導体層
73の表面から先ず、マスキング層71が取り除かれそうし
て図14に示すようにその位置にエピタキシヤル層半導体
層85が成長される。加速度センサーのそれぞれの支持ア
ーム領域の目標とする厚さはその結果エピタキシヤル層
85の厚みおよび埋め込み酸化物領域までの半導体基板73
の厚みの合計によって支配される。ホトレジスト91の層
が加速度センサー領域が形成されるべきエピタキシヤル
層85の該当する部分をマスクするためにエピタキシヤル
層85の頂上に選択的に形成される、そしてエピタキシヤ
ル層85は基板73のそれとは反対の導電型の不純物でドー
プされる。
次に図15に示すように、ホトレジスト層91が取り除か
れ結果として生じた構造体がひっくり返されそして厚い
絶縁物(例えば酸化物)層95によって半導体(シリコ
ン)ハンドルウエーフアー93に取り付けられる、その結
果厚い酸化物層95がエピタキシヤル層85をハンドルウエ
ーフアー93に接続することになる。図16に於て(ひっく
り返された)基板73の厚みが質量領域の目標の最終厚さ
にまで低減されそしてエピタキシヤル層および頂上の半
導体層の導電型がマツチするように不純物でドープされ
る。このドーピングステップ中に加速度センサーの増巾
器出力回路の部分を形成する回路要素領域がこのひっく
り返された基板中に形成される。
図17に示すように、埋め込み酸化物領域83の上に横た
わる基板73の第1の部分およびこの第1の部分から離間
した基板73の第2の部分を露出する形態を有するパター
ン付けされたエツチングマスクを画成するように、シリ
コンエツチングマスク層101がひっくり返され薄くされ
かつドープされた半導体基板73の第2の表面74上に選択
的に形成される。半導体基板73の第1の部分103を露出
するマスク層101中の孔102は加速度センサーのアーム領
域を形成するため基板の厚みが低減される個所を決めて
いる。基板の第2の領域103を露出するマスク層101の穴
104は本発明の第1の実施例におけると同様に下側に横
たわる酸化物の除去を容易にするために加速度センサー
の質量領域中に1ないしそれ以上の貫通口が形成される
場所を決めている。エピタキシヤル領域85の中央に位置
しているマスク層101の下側の基板の対応する部分106は
質量領域に対応している。
このマスクされた図17の構造体は次に第1のシリコン
エツチング液に晒される、そしてこの第1のシリコンエ
ツチング液は基板73の露出した第1の部分103を埋め込
み酸化物アーム領域83のところまでおよび基板の露出さ
れた第2の部分105およびその下のエピタキシヤル層85
を図18に示すように厚い酸化物95のところまでエツチン
グする。
次に図19に示すように、シリコンエツチングの結果生
じた図18の構造体は例えばHFのような第2の(酸化物)
エツチング液に晒される、そしてこのエツチング液は埋
め込み酸化物領域83および厚い酸化物層95の両方をエツ
チングで取り除く。その後に残ったものは半導体基板73
から形成された厚さの低減されたアーム領域およびエピ
タキシヤル層85によって支持されている比較的大きな質
量領域を形成する半導体材料106であり、この部分は酸
化物エツチングによって取り除かれた厚い酸化物層95の
対応する部分に形成された撓みを受け入れる空胴111の
真上に横たわっている。第1の実施例と同様に、質量領
域106の寸法および酸化物層95の厚みに依存して、この
酸化物エツチングステップ中で質量領域106の下の酸化
物層95が取り除かれる程度は変化する。従って酸化物エ
ツチングステップ中に下側に横たわる酸化物の完全な除
去を確保するためにマスク層101中の穴104の数および寸
法が適切に選択される。図19の構造体は複数のピエゾ抵
抗アーム領域113および隣接するエピタキシヤル層85に
よって半導体基板73の周囲の支持部分115にカンチレバ
ー方式で支持された比較的大きな容量の質量領域106を
有する目的とした加速度センサーの幾何学的配列を有し
ている。この加速度センサー幾何学的配列の真下には下
側の酸化物層の除去によって実現された撓みを受け入れ
る空胴111が形成されている。再び第1の実施例に於け
ると同様に酸化物エツチングの等方性のためにエピタキ
シヤル層85には少しばかりのアンダーカツト116が生じ
るが半導体支持積層構造体はこの加速度センサーの幾何
学的配置を取り囲みかつ酸化物エツチングステップ中に
頂上の半導体層の周囲部分によってマスクされていた厚
い酸化物層95の対応する部分121によってハンドルウエ
ーフアー93に取りつけられた状態が維持されている。
図20は本発明の第2の実施例の変形例を示しており、
ここではエピタキシヤル層85およびハンドルウエーフア
ー93が厚い酸化物層95によって一緒に接合される前に第
1の導電層131がエピタキシヤル層86上にまた第2の導
電層133がハンドルウエーフアー93上にそれぞれ形成さ
れており、その結果第1および第2の導電層131、133お
よびアーム領域113によってカンチレバー方式で支持さ
れた比較的大きな質量領域106によって画成された圧電
構造体が形成されている。このエツチングプロセス中に
於ては第1の導電層131は十分に薄いので空胴111をエツ
チングによって作り出すことを可能とするためにそれは
エツチング穴の所で簡単に穴開けがされる。
以上の説明から容易に理解出来るように、本発明によ
る半導体加速度センサー製造プロセスは加速度センサー
ハンドルウエーフアー中の先行する“撓み用空胴”を形
成する必要を効果的に取り除いており、一方それでも適
切な加速度センサー動作に必要な質量領域の変位および
その支持アーム領域の撓みを可能とするように半導体加
速度センサー構造の下側に空胴を設けている。比較的薄
い酸化物層によってハンドルウエーフアー中の空胴の真
上に正確に位置合せされねばならなかったウエーフアー
に接着される頂上の加速度センサーを含んでいる層の代
わりに本発明によるプロセスは頂上の半導体層を比較的
厚い絶縁(酸化物)層によってハンドルウエーフアーに
取り付けている。頂上層中のパターン化された加速度セ
ンサー構造が次に平坦なハンドルウエーフアーの真上に
横たわっている厚い酸化物中に空胴をエツチングで作り
出すためにマスクとして使用される。ハンドルウエーフ
アー中にはもう空胴は無いのでハンドルウエーフアーの
空胴との位置合せは必要なくなる。
さてこれまで本発明に関する種々の実施例について説
明してきたが、本発明はこれらに限定されるものではな
く当業者が容易に推考出来る種々の変形変更を含むもの
と理解されるべきである。従って本発明はここで説明し
た詳細な内容に限定されるものでななく当業者とって容
易に推考出来るそのようなすべての変更変形をもカバー
するものであると理解されるべきである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01P 15/12 H01L 21/306

Claims (24)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体装置の製造方法であって: (a)支持基板の第1の表面上に絶縁物層を形成するこ
    と; (b)上記絶縁物層上に半導体層を形成すること; (c)上記半導体層の第1の部分、上記半導体層の第1
    の部分から離間した上記半導体層の第2の包囲部分およ
    び上記半導体層の上記第1の部分と上記半導体層の上記
    第2の包囲部分を継ぐ上記半導体層の複数の第3部分、
    そして上記半導体層の上記第1の部分は上記半導体層の
    第3の部分のそれに比べて大きな横方向寸法を持つよう
    に構成されており、これらの部分をマスクする広がりの
    ある形態を有するパターン付けされたエツチングマスク
    を画成するために上記半導体層上にエツチングマスク層
    に選択的に形成すること; (d)上記半導体層のマスクされなかった部分をその下
    の上記絶縁物層までエツチングする第1のエツチング液
    にステップ(c)の結果生じた構造体を晒すこと;およ
    び (e)ステップ(d)中で上記半導体層のエツチングに
    よって晒されたおよび同様に上記半導体層の上記第1お
    よび第3の部分の下側の上記絶縁物層をエツチングする
    第2のエツチング液にステップ(d)の結果生じた構造
    体を晒すことを含み、上記半導体層の上記複数の第3の
    部分によって上記半導体層の上記第2の包囲部分にカン
    チレバー式に支持された上記半導体層の上記第1の部分
    から成る比較的大きな質量を残す半導体装置の製造プロ
    セス。
  2. 【請求項2】請求項1に記載の方法であってステップ
    (b)は上記第3の領域に不純物を導入し半導体層を形
    成し、その部分にそれぞれピエゾ抵抗領域を形成するこ
    とを含むことを特徴とする半導体装置の製造方法。
  3. 【請求項3】請求項1に記載の方法であって、ステップ
    (c)は上記半導体層の上記第1の部分の上に横たわる
    少なくとも1つの穴を上記エツチングマスク層に選択的
    に形成することを含みその結果、ステップ(d)に於い
    て上記第1のエツチング溶液が上記穴によって露出され
    た上記半導体層の上記第1の部分の対応個所をエツチン
    グし、またステップ(e)に於いて上記半導体層の第1
    の部分の先のエツチングによって形成された貫通口によ
    って上記絶縁層は上記第2のエツチング液に晒されかつ
    エツチングされることを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】請求項3に記載の方法であって、上記少な
    くとも1つの穴は複数の穴であることを特徴とする半導
    体装置の製造方法。
  5. 【請求項5】請求項1に記載の方法であって、上記半導
    体層の上記複数個の第3部分は上記半導体層の少なくと
    も3つの指状部分を含んでいることを特徴とする半導体
    装置の製造方法。
  6. 【請求項6】請求項1に記載の方法であって、ステップ
    (a)は上記支持基板上に第1の導電層を形成すること
    を含み、かつステップ(b)は上記半導体層上に第2の
    導電層を形成することを含み、かつ上記第1および第2
    の導電層を上記絶縁物層の対向する側に取り付けられる
    ことを含みさらにステップ(d)は上記エツチングマス
    ク層によって露出された上記第1の絶縁層および上記第
    2の導電層を通してエツチングすることを含むことを特
    徴とする半導体装置の製造方法。
  7. 【請求項7】半導体装置の製造プロセスであって: (a)半導体基板の第1の表面の第1の部分の下側に埋
    め込み絶縁物領域を形成すること; (b)その下にある上記埋め込み絶縁物領域の真上に横
    たわるように上記半導体基板の上記第1表面に半導体層
    を形成すること; (c)ステップ(b)で形成された構造体を絶縁物層に
    よって支持基板に取り付けること、その結果上記絶縁層
    は上記半導体層と上記基板支持間に横たわることにな
    る; (d)その下の上記埋め込み絶縁領域の真上に横たわる
    上記半導体基板の第1の部分をおよびその第1の部分か
    ら離間しかつその中の上記埋め込み絶縁領域から離間し
    た上記基板の部分の上に横たわる上記半導体基板の第2
    の部分を露出する形態を有するパターン付けされたエツ
    チングマスクを画成するように上記半導体基板上にエツ
    チングマスク層を選択的に形成すること; (e)上記半導体基板の露出された第1の部分を上記埋
    め込み絶縁領域の所まで、および上記半導体基板の露出
    された第2の部分およびその下の上記半導体層を上記絶
    縁物層の所までエツチングする第1のエツチング液にス
    テップ(d)の結果生じた構造体を晒すこと;および (f)上記埋め込み絶縁領域および上記絶縁物層をエツ
    チングする第2のエツチング液にステップ(e)の結果
    生じた構造体を晒すことを含み、そしてその結果上記半
    導体基板の厚みが低減された部分およびそこから上記埋
    め込み絶縁領域がエツチングされた上記半導体基板の領
    域の下側の上記半導体層の隣接する材料によって支持さ
    れた上記半導体基板の上記第1および第2部分間の半導
    体材料の比較的大きな質量領域を残す半導体装置の製造
    プロセス。
  8. 【請求項8】請求項7に記載のプロセスに於いて、ステ
    ップ(a)は: (a1)上記半導体基板の上記第1の表面の第1の部分を
    露出するように上記半導体基板の第1の表面上に注入マ
    スク層を選択的に形成すること; (a2)その上記第1の表面の上記露出された第1の部分
    の下方に上記半導体基板の第1の埋め込み領域中に材料
    を注入すること;および (a3)上記埋め込み絶縁領域を形成するためにステップ
    (a2)の構造体を焼鈍することを含むことを特徴とする
    半導体装置の製造プロセス。
  9. 【請求項9】請求項7に記載のプロセスであって、 ステップ(b)は上記半導体基板の上記第1の表面上に
    半導体層を非選択的に形成することおよび上記埋め込み
    絶縁物領域の上に横たわる上記半導体層のおよび上記埋
    め込み絶縁領域の上に横たわる上記半導体基板の半導体
    材料中の対応する部分に穴を有するホトレジスト層を導
    入することを含みそのホトレジスト層を介して上記半導
    体基板のそれとは反対の不純物をドープすることにより
    その部分にピエゾ抵抗領域が形成されることを特徴とす
    る半導体装置の製造プロセス。
  10. 【請求項10】請求項7に記載のプロセスに於いて、ス
    テップ(c)は上記半導体層上に第1の導電層を形成す
    ること、上記支持基板上に第2の導電層を形成すること
    および上記第1および第2の導電層を絶縁物の反対側に
    それぞれ取り付けることを含み、かつステップ(e)は
    上記エツチングマスク層によって露出された第1の絶縁
    物層を通してエツチングされることを含み、その結果上
    記第1及び第2の導電層およびカンチレバー式の比較的
    大きな質量の半導体から成る領域によって画成される圧
    電構造体が形成されることを特徴とする半導体装置の製
    造プロセス。
  11. 【請求項11】半導体装置の製造プロセスであって; (a)半導体基板の第1の表面の複数の第1の狭い部分
    のそれぞれの下に埋められた複数の互いに離間した絶縁
    物の指状の領域を形成しかつ、上記各第1の部分から離
    間しかつその埋め込み絶縁物領域から離間した上記基板
    の部分の上に横たわる上記半導体基板の第2の部分と画
    成すること、上記基板の上記第1の表面の上記複数の第
    1の部分は半導体基板の上記第1の表面の第2の部分か
    ら半導体基板の上記第1の表面の周囲を取りまく離間し
    た第3の部分に伸びており、半導体基板の上記第1の表
    面の上記第2の部分は上記半導体基板の上記第1の表面
    の上記第1の狭い部分のそれらに比べて大きな横方向の
    寸法を持っており; (b)その下の上記絶縁物の指状領域の真上に横たわる
    ように上記半導体基板の上記第1の表面上に半導体層を
    形成すること; (c)ステップ(b)で形成された構造体を絶縁物層に
    よって支持基板に取り付けることその結果上記絶縁物層
    は上記半導体と上記支持基板間に横たわることになる; (d)その下の上記複数個の互いに離間した絶縁物指状
    領域のそれぞれの上に横たわる上記半導体基板の第2の
    表面の上記複数の第1の狭い部分および上記半導体基板
    の上記第1の表面の上記第2の部分の上に横たわる上記
    半導体基板の上記第2の表面の第2の部分を露出する形
    態を有するパターン付けされたエツチングマスクを画成
    するように上記半導体基板上にエツチングマスク層を選
    択的に形成すること; (e)上記半導体基板の上記第2の表面の露出された複
    数の第1の狭い部分を上記複数個の互いに離間した絶縁
    物の指状領域の所までおよび上記半導体基盤の上記第2
    の表面の露出された第2の部分およびその下の上記半導
    体層を上記絶縁物層の所までエツチングする第1のエツ
    チング液にステップ(d)の結果生じた構造体を晒すこ
    と;および (f)上記複数個の互いに離間した絶縁物の指状領域お
    よび上記絶縁物層をエツチングする第2のエツチング液
    にステップ(e)の結果生じた構造体を晒すことを含
    み、その結果上記半導体基板の複数個の厚みを低減され
    た部分およびそこから上記埋め込み絶縁物指状領域がエ
    ツチングによって取り除かれた上記半導体基板の上記複
    数個の狭い領域のそれぞれの下側の上記半導体層の隣接
    する材料によって支持された上記第1の半導体基板の上
    記第2および第3の部分間の半導体材料から成る比較的
    大きな質量領域を残す半導体装置の製造プロセス。
  12. 【請求項12】請求項11に記載のプロセスに於いて、ス
    テップ(b)は上記半導体基板の上記第1の表面上に半
    導体層を非選択的に形成すること、および上記絶縁物の
    指状領域の上に横たわる上記半導体層および上記絶縁物
    の指状領域の上に横たわる上記半導体基板の半導体材料
    の部分中に穴を導入することを含みその結果そこにピエ
    ゾ抵抗領域が形成されることを特徴とする半導体装置の
    製造プロセス。
  13. 【請求項13】請求項11に記載のプロセスに於いて、ス
    テップ(c)は上記半導体層上に第1の導電層を形成す
    ること、上記支持基板上に第2の導電層を形成すること
    および上記第1および第2の導電層を絶縁物層の対向す
    る側に取り付けることを含みかつステップ(e)は上記
    エツチングマスク層によって露出された上記第1の絶縁
    層を通してエツチングすることを含み、その結果上記第
    1および第2の導電層および半導体材料から成るカンチ
    レバー式の比較的大きな質量領域によって画成される圧
    電構造体が形成されることを特徴とする半導体装置の製
    造プロセス。
  14. 【請求項14】半導体装置の製造プロセスに於いて; (a)半導体基板の第1の表面の第1の部分の下側に埋
    め込み絶縁領域を形成すること; (b)上記半導体基板を絶縁層によって支持基板に取り
    付けること、その結果上記絶縁層は上記半導体基板と上
    記支持基板間に横たわることになる; (c)その下の上記埋め込み絶縁物領域の上に横たわる
    上記半導体基板の第1の部分およびその上記第1の部分
    から離間しかつその上記埋め込み絶縁物領域から離間し
    た上記基板の部分の上に横たわる上記半導体基板の第2
    の部分を露出する形態を有するパターン付けされたエツ
    チングマスクを画成するように上記半導体基板上にエツ
    チングマスク層を選択的に形成すること; (d)上記半導体基板の露出された第1の部分を上記埋
    め込み絶縁物領域の所までおよび上記半導体基板の露出
    された第2の部分を上記絶縁物層の所までエツチングす
    る第1のエツチング液にステップ(c)の結果を生じた
    構造体を晒すこと;および (e)上記埋め込み絶縁物領域および上記絶縁層をエツ
    チングする第2のエツチング液にステップ(d)の結果
    生じた構造体を晒すこと、を含み、その結果上記半導体
    基板のその下の領域からは上記埋め込み絶縁物領域がエ
    ツチングで取り除かれている上記半導体基板の厚みが低
    減された部分によって支持される上記半導体基板の上記
    第1および第2の部分間に半導体材料の比較的大きな質
    量領域を残している半導体装置の製造プロセス。
  15. 【請求項15】請求項14に記載のプロセスであって、ス
    テップ(b)は上記半導体基板上に第1の導電層を形成
    すること、上記支持基板上に第2の導電層を形成するこ
    とおよび上記第1および第2の導電層を絶縁層の対向す
    る側に取り付けることを含み、またステップ(d)は上
    記エツチングマスク層によって露出された上記第1の絶
    縁物層を通してエツチングをすることを含み、その結
    果、上記第1および第2の導電層および半導体材料のカ
    ンチレバー式の比較的大きな質量領域によって画成され
    る圧電構造体が形成されることを特徴とする半導体装置
    の製造プロセス。
  16. 【請求項16】半導体装置の製造プロセスであって; (a)半導体基板の第1の表面の複数の第1の狭い部分
    のそれぞれの下に埋め込まれる複数の互いに離間した絶
    縁物の指状領域を形成しかつ、上記各第1の部分から離
    間しかつその埋め込み絶縁物領域から離間した上記基板
    の部分の上に横たわる上記半導体基板の第2の部分と画
    成すること、上記基板の上記第1の表面の上記複数の第
    1の部分は半導体基板の上記第1の表面の第2の部分か
    ら半導体基板の上記第1の表面の包囲する離間した第3
    の部分に伸びており、半導体基板の上記第1の表面の上
    記第2の部分は上記半導体基板の上記第1の表面の上記
    第1の狭い部分のそれに比べて大きな横方向寸法を持つ
    ように構成されている; (b)ステップ(a)で形成された構造体を絶縁物層に
    よって支持基板に取り付けること、その結果上記絶縁物
    層は上記半導体基板および上記支持基板間に横たわるこ
    とになる; (c)その下の上記複数個の離間した絶縁物の指状領域
    のそれぞれの上に横たわる上記半導体基板の第2の表面
    の上記複数個の第1の狭い部分および上記半導体基板の
    上記第1の表面の上記第2の部分の上に横たわる上記半
    導体基板の上記第2の表面の第2の部分を露出する形態
    を有するパターン付けされたエツチングマスクを画成す
    るように上記半導体基板上にエツチングマスク層を選択
    的に形成すること; (d)上記半導体基板の第2の表面の露出された複数の
    第1の狭い部分を上記複数の離間した絶縁物の指状領域
    の所まで、かつ上記半導体基板の上記第2の表面の露出
    した第2の部分を上記絶縁物層の所までエツチングする
    第1のエツチング液にステップ(c)の結果生じた構造
    体を晒すこと;および (e)上記複数の離間した絶縁物指状領域および上記絶
    縁物層をエツチングする第2のエツチング液にステップ
    (d)の結果生じた構造体を晒すことを含み、その結果
    そこから上記埋め込み絶縁物指状領域がエツチングされ
    た上記半導体基板の上記複数の狭い領域のそれぞれの下
    側の上記半導体基板の複数の厚みが低減された部分によ
    って支持される、上記半導体基板の上記第2および第3
    部分間の半導体材料から成る比較的大きな質量領域を残
    している半導体装置の製造プロセス。
  17. 【請求項17】請求項16に記載のプロセスに於いて、ス
    テップ(a)は上記半導体基板上に第1の導線層を形成
    することを含み、ステップ(b)は上記支持基板上に第
    2の導電層を形成することおよび上記第1および第2の
    導電層を絶縁層の対向する側に取り付けることを含みか
    つステップ(d)は上記エツチングマスク層によって露
    出された上記第1の絶縁物層および上記第1の導電層の
    下地材料を通してエツチングすることを含むことを特徴
    とする半導体装置の製造プロセス。
  18. 【請求項18】半導体加速度センサー装置であって: 第1の表面部分を有しかつ上方に伸びかつ上記第1の表
    面部分を包囲しているメサ部分を含んでいる支持基板; および上記メサ部分の離間した部分から半導体質量部分
    にカンチレバー式に伸びている複数個のピエゾ応答型半
    導体アーム部分を含み、上記半導体質量部分の厚みは上
    記半導体アーム部分の厚みより大きく選ばれている半導
    体加速度センサー装置において、上記支持基板は第1の
    表面を有する半導体支持部材、上記支持基板の第1の表
    面部分に対応するその第1の表面部分を包囲しかつ露出
    するように上記支持部材の第1の表面上に選択的に横た
    わる絶縁物層および上記絶縁物層上に横たわる半導体層
    を有し、上記半導体層は上記絶縁物層の上に横たわる第
    1の部分および複数の厚みの低減されたアーム部分を有
    し、その結果カンチレバー式にその第1の部分から上記
    半導体質量部分に伸びる上記複数のピエゾ抵抗アーム部
    分を形成しかつ上記半導体質量部分は上記厚みの低減さ
    れたアーム部分の厚みに比べて大きな厚みに形成されて
    いることを特徴とする半導体加速度センサー装置。
  19. 【請求項19】請求項18に記載の半導体加速度センサー
    装置であって、上記半導体層は上記絶縁物層に接触して
    いる第1の表面を有しかつ上記厚みの低減されたアーム
    部分のそれぞれは全体的に互いに同一平面上にある表面
    を有しており、上記半導体層の第1の表面の一部を形成
    しかつ上記支持基板の第1の表面部分上を伸びかつそれ
    に対向していることを特徴とする半導体加速度センサー
    装置。
  20. 【請求項20】請求項18に記載の半導体加速度センサー
    装置はさらに上記支持部材の上記第1の表面上に形成さ
    れかつ上記半導体質量部分の下側を延びている第1の導
    電層および上記支持部材の上記第1の表面に対向してい
    る上記半導体質量部分の一表面を含んでいる上記半導体
    層の第1の表面上に形成された第2の導電層を含んでい
    ることを特徴とする半導体加速度センサー装置。
  21. 【請求項21】半導体装置であって: 第1の全体として平坦な表面領域を有する支持基板; 上記支持基板の上記第1の全体として平坦な表面領域上
    に形成された絶縁物層;および 上記絶縁物層上に設けられた半導体層を有し; ここで上記絶縁物層は上記支持基板の上記第1の全体と
    して平坦な表面領域の上に横たわるその絶縁物層を貫通
    する空胴を有しておりかつ上記半導体層は上記空胴の上
    に横たわりかつ第1の半導体層部分、上記第1の半導体
    層部分から離間した上記半導体層の第2の包囲部分およ
    び上記第1の半導体層部分を上記半導体層の上記第2の
    包囲部分に継ぐ上記半導体層の複数の第3の部分を有す
    る広がりのある形態を有しており、上記第1の半導体層
    部分は上記半導体層部分の上記第3の部分のそれより大
    きな横方向寸法を有しており、その結果上記第1の半導
    体層部分の比較的大きな質量がカンチレバー式で上記半
    導体層の上記複数個の第3の部分によって上記半導体層
    の上記第2の包囲する部分に支持されるように構成され
    ることを特徴とする半導体装置。
  22. 【請求項22】請求項21に記載の半導体装置であって、
    上記半導体層はその上記第3の部分にそこにそれぞれピ
    エゾ抵抗領域を形成する不純物を含んでいることを特徴
    とする半導体装置。
  23. 【請求項23】請求項21に記載の半導体装置に於て、上
    記半導体層の複数個の第3部分は上記半導体層の少なく
    とも3つの指状部分を含んでいることを特徴とする半導
    体装置。
  24. 【請求項24】請求項21に記載の半導体装置はさらに上
    記支持基板の上記第1の表面上に形成され、かつ比較的
    大きな質量の下側を伸びている第1の導電層および上記
    絶縁物層に隣接する上記半導体層の一表面上に形成され
    た第2の導電層を含んでいることを特徴とする半導体装
    置。
JP50109393A 1991-06-12 1992-06-12 半導体加速度センサーおよびその製造方法 Expired - Fee Related JP3352457B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US71381591A 1991-06-12 1991-06-12
US713,815 1991-06-12
PCT/US1992/005109 WO1992022820A2 (en) 1991-06-12 1992-06-12 Semiconductor accelerometer and method of its manufacture

Publications (2)

Publication Number Publication Date
JPH07501421A JPH07501421A (ja) 1995-02-09
JP3352457B2 true JP3352457B2 (ja) 2002-12-03

Family

ID=24867655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50109393A Expired - Fee Related JP3352457B2 (ja) 1991-06-12 1992-06-12 半導体加速度センサーおよびその製造方法

Country Status (5)

Country Link
US (2) US5429993A (ja)
EP (1) EP0606220B1 (ja)
JP (1) JP3352457B2 (ja)
DE (1) DE69218611T2 (ja)
WO (1) WO1992022820A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2700065B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'accéléromètres utilisant la technologie silicium sur isolant.
DE4315012B4 (de) * 1993-05-06 2007-01-11 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren und Sensor
US5616514A (en) * 1993-06-03 1997-04-01 Robert Bosch Gmbh Method of fabricating a micromechanical sensor
DE19509868A1 (de) * 1995-03-17 1996-09-19 Siemens Ag Mikromechanisches Halbleiterbauelement
US5736430A (en) * 1995-06-07 1998-04-07 Ssi Technologies, Inc. Transducer having a silicon diaphragm and method for forming same
DE19536250A1 (de) 1995-09-28 1997-04-03 Siemens Ag Mikroelektronischer, integrierter Sensor und Verfahren zur Herstellung des Sensors
US5721162A (en) * 1995-11-03 1998-02-24 Delco Electronics Corporation All-silicon monolithic motion sensor with integrated conditioning circuit
DE69632950T2 (de) * 1996-07-31 2005-08-25 Stmicroelectronics S.R.L., Agrate Brianza Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung
US6472244B1 (en) 1996-07-31 2002-10-29 Sgs-Thomson Microelectronics S.R.L. Manufacturing method and integrated microstructures of semiconductor material and integrated piezoresistive pressure sensor having a diaphragm of polycrystalline semiconductor material
US5923952A (en) * 1997-07-18 1999-07-13 Kavlico Corporation Fusion-bond electrical feed-through
EP0915513A1 (en) * 1997-10-23 1999-05-12 STMicroelectronics S.r.l. High quality factor, integrated inductor and production method thereof
US5982608A (en) * 1998-01-13 1999-11-09 Stmicroelectronics, Inc. Semiconductor variable capacitor
US6129282A (en) * 1998-07-20 2000-10-10 Psc Scanning, Inc. Rugged scanning subsystem for data reading
GB9819821D0 (en) * 1998-09-12 1998-11-04 Secr Defence Improvements relating to micro-machining
DE19847455A1 (de) * 1998-10-15 2000-04-27 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
WO2000032094A1 (en) 1998-11-25 2000-06-08 Ball Semiconductor, Inc. Miniature spherical semiconductor transducer
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
KR100316774B1 (ko) * 1999-01-15 2001-12-12 이형도 마이크로 관성 센서의 제작 방법
US6324904B1 (en) 1999-08-19 2001-12-04 Ball Semiconductor, Inc. Miniature pump-through sensor modules
DE10063991B4 (de) * 2000-12-21 2005-06-02 Infineon Technologies Ag Verfahren zur Herstellung von mikromechanischen Bauelementen
US6448103B1 (en) * 2001-05-30 2002-09-10 Stmicroelectronics, Inc. Method for making an accurate miniature semiconductor resonator
SG99386A1 (en) * 2002-01-29 2003-10-27 Sensfab Pte Ltd Method of manufacturing an accelerometer
US7127949B2 (en) * 2003-07-08 2006-10-31 National University Of Singapore Contact pressure sensor and method for manufacturing the same
SG114631A1 (en) * 2003-10-10 2005-09-28 Sony Corp A mems accelerometer
US20090306924A1 (en) * 2008-06-10 2009-12-10 Datalogic Scanning, Inc. Automatic calibration system for scanner-scale or other scale system
DE102008044371B4 (de) * 2008-12-05 2016-10-27 Robert Bosch Gmbh Verfahren zur Herstellung einer Sensoranordnung
CN107892268B (zh) * 2017-11-13 2023-07-14 苏州敏芯微电子技术股份有限公司 压力传感器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699006A (en) * 1984-03-19 1987-10-13 The Charles Stark Draper Laboratory, Inc. Vibratory digital integrating accelerometer
US4922756A (en) * 1988-06-20 1990-05-08 Triton Technologies, Inc. Micro-machined accelerometer
GB2198611B (en) * 1986-12-13 1990-04-04 Spectrol Reliance Ltd Method of forming a sealed diaphragm on a substrate
JP2701845B2 (ja) * 1987-08-21 1998-01-21 株式会社東海理化電機製作所 シリコン薄膜の製造方法
JPH02251142A (ja) * 1989-03-24 1990-10-08 Fujikura Ltd 半導体装置の製造方法
JPH0669519A (ja) * 1992-08-18 1994-03-11 Mitsubishi Electric Corp 半導体圧力センサ

Also Published As

Publication number Publication date
US5656512A (en) 1997-08-12
EP0606220B1 (en) 1997-03-26
DE69218611T2 (de) 1997-07-03
EP0606220A1 (en) 1994-07-20
US5429993A (en) 1995-07-04
DE69218611D1 (de) 1997-04-30
JPH07501421A (ja) 1995-02-09
WO1992022820A2 (en) 1992-12-23
WO1992022820A3 (en) 1994-08-18

Similar Documents

Publication Publication Date Title
JP3352457B2 (ja) 半導体加速度センサーおよびその製造方法
US5195371A (en) Semiconductor chip transducer
JP3305516B2 (ja) 静電容量式加速度センサ及びその製造方法
US6232140B1 (en) Semiconductor integrated capacitive acceleration sensor and relative fabrication method
US7563692B2 (en) Microelectromechanical system pressure sensor and method for making and using
US7134179B2 (en) Process of forming a capacitative audio transducer
US4651120A (en) Piezoresistive pressure sensor
KR20010082299A (ko) 반도체 장치용 집적 응력차단 장치 및 기술
JPH0798327A (ja) 絶縁体上シリコン技術を用いた加速度計の製造方法およびそれにより得られる加速度計
JP3506932B2 (ja) 半導体圧力センサ及びその製造方法
JPH09501231A (ja) 静電力平衡型シリコン加速度計
KR101388141B1 (ko) Cmos 회로가 집적된 마이크로폰 및 그 제조방법
US4812199A (en) Rectilinearly deflectable element fabricated from a single wafer
JP2001203371A (ja) マイクロメカニカル装置
CN109246565A (zh) 硅麦克风及其制造方法
KR20080098990A (ko) 압력센서 제조방법 및 그 구조
JPH01222489A (ja) 半導体装置の製造方法
JPWO2003015183A1 (ja) 薄膜構造体の製造方法
JP3392069B2 (ja) 半導体加速度センサおよびその製造方法
JP3435647B2 (ja) 振動型半導体センサの製造方法
JP2851049B2 (ja) 半導体センサ
JP3478895B2 (ja) 加速度センサ及びその製造方法
JPS62121367A (ja) 半導体加速度センサ
JP2002286567A (ja) ダイアフラムセンサ
JP2001304995A (ja) 半導体圧力センサおよびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees