JP3346817B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3346817B2 JP3346817B2 JP03799493A JP3799493A JP3346817B2 JP 3346817 B2 JP3346817 B2 JP 3346817B2 JP 03799493 A JP03799493 A JP 03799493A JP 3799493 A JP3799493 A JP 3799493A JP 3346817 B2 JP3346817 B2 JP 3346817B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- gate
- oxide film
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多結晶シリコン膜を例
えばゲート電極として有する絶縁ゲート型半導体装置の
製造方法に関する。
えばゲート電極として有する絶縁ゲート型半導体装置の
製造方法に関する。
【０００２】
【従来の技術】絶縁ゲート型の半導体装置においては、
そのゲート部の界面状態によって特性が大きく左右され
易いために、いかにゲート耐圧・ゲートリークレベルを
向上させるかが重要なポイントになっている。特に、最
近の絶縁ゲート型半導体装置では、ゲート電極に多結晶
シリコンを用いる場合がほとんどで、この多結晶シリコ
ンを用いたゲート形成プロセスの制御が各種試みられて
いる。
そのゲート部の界面状態によって特性が大きく左右され
易いために、いかにゲート耐圧・ゲートリークレベルを
向上させるかが重要なポイントになっている。特に、最
近の絶縁ゲート型半導体装置では、ゲート電極に多結晶
シリコンを用いる場合がほとんどで、この多結晶シリコ
ンを用いたゲート形成プロセスの制御が各種試みられて
いる。
【０００３】一般的に言って、ゲート酸化膜の破壊は、
主にゲート酸化膜の欠陥に基く、絶縁耐圧の分布状態お
よび潜在的欠陥密度に大きく左右され、可動イオン、固
定電荷、界面準位等の酸化膜質、基板の欠陥および工程
汚染等の影響を強く受けることが知られている。特に、
従来の多結晶シリコン電極プロセスでは、多結晶シリコ
ンパターンのペリフェリ長依存性が強く、図８に示すよ
うに、電極のエッジ長が長くなる程、ゲート耐圧が大き
く低下することが問題となっている。この主原因は、リ
ン拡散、パターニング、酸化後の多結晶シリコン端の形
状等であるが、このとき、多結晶シリコン膜の表面層近
傍に含まれた金属不純物が多結晶シリコンの酸化後に、
多結晶シリコンとゲート酸化膜との界面にトラップされ
ることが、さらにゲート耐圧の劣化を加速していると推
定される。
主にゲート酸化膜の欠陥に基く、絶縁耐圧の分布状態お
よび潜在的欠陥密度に大きく左右され、可動イオン、固
定電荷、界面準位等の酸化膜質、基板の欠陥および工程
汚染等の影響を強く受けることが知られている。特に、
従来の多結晶シリコン電極プロセスでは、多結晶シリコ
ンパターンのペリフェリ長依存性が強く、図８に示すよ
うに、電極のエッジ長が長くなる程、ゲート耐圧が大き
く低下することが問題となっている。この主原因は、リ
ン拡散、パターニング、酸化後の多結晶シリコン端の形
状等であるが、このとき、多結晶シリコン膜の表面層近
傍に含まれた金属不純物が多結晶シリコンの酸化後に、
多結晶シリコンとゲート酸化膜との界面にトラップされ
ることが、さらにゲート耐圧の劣化を加速していると推
定される。
【０００４】図９は、このことを実証するための実験結
果を示すもので、多結晶シリコン膜を形成し、リン拡散
および多結晶シリコンの表面酸化を行った後の深さ方向
の不純物プロファイルの一例を示すものである。図９か
ら分かるように、多結晶シリコンとゲート酸化膜との界
面には、リンのトラップだけでなく、NaやAl等の金属不
純物のトラップも生じていることが確かめられた。リン
拡散は、多結晶シリコンの抵抗を下げるために通常行わ
れている方法で、多結晶シリコンの酸化時にある程度の
リンがトラップされることはやむを得ない現象である
が、他の金属不純物の界面トラップ濃度が高くなること
は、当然好ましくない現象である。
果を示すもので、多結晶シリコン膜を形成し、リン拡散
および多結晶シリコンの表面酸化を行った後の深さ方向
の不純物プロファイルの一例を示すものである。図９か
ら分かるように、多結晶シリコンとゲート酸化膜との界
面には、リンのトラップだけでなく、NaやAl等の金属不
純物のトラップも生じていることが確かめられた。リン
拡散は、多結晶シリコンの抵抗を下げるために通常行わ
れている方法で、多結晶シリコンの酸化時にある程度の
リンがトラップされることはやむを得ない現象である
が、他の金属不純物の界面トラップ濃度が高くなること
は、当然好ましくない現象である。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の多結晶シリコンをゲート電極として用いるプロセスで
は、多結晶シリコンのエッジ長が長くなる程、ゲート耐
圧の低下を招き、素子の集積度が高まる程、ゲート耐圧
分布が悪くなるという問題が発生している。
の多結晶シリコンをゲート電極として用いるプロセスで
は、多結晶シリコンのエッジ長が長くなる程、ゲート耐
圧の低下を招き、素子の集積度が高まる程、ゲート耐圧
分布が悪くなるという問題が発生している。
【０００６】このような問題に対する対策として、ＯＮ
Ｏ（酸化膜−窒化膜−酸化膜）ゲート構造が効果的であ
ることが確かめられているが、積極的に界面にトラップ
される金属不純物を除去、低減しようとする方法にはな
っていない。多結晶シリコンとゲート酸化膜との界面に
トラップした金属不純物が、図８に示したようなゲート
耐圧劣化の一因であれば、この界面にトラップする金属
不純物を極力最小限に抑制することを可能とすることに
よって、ＯＮＯゲート構造にしなくとも同様のゲート耐
圧の向上が期待できる。またさらに、ＯＮＯゲート構造
に対しても、上述した界面トラップ金属不純物の抑制が
実現可能となれば、より以上の効果がさらに期待でき
る。
Ｏ（酸化膜−窒化膜−酸化膜）ゲート構造が効果的であ
ることが確かめられているが、積極的に界面にトラップ
される金属不純物を除去、低減しようとする方法にはな
っていない。多結晶シリコンとゲート酸化膜との界面に
トラップした金属不純物が、図８に示したようなゲート
耐圧劣化の一因であれば、この界面にトラップする金属
不純物を極力最小限に抑制することを可能とすることに
よって、ＯＮＯゲート構造にしなくとも同様のゲート耐
圧の向上が期待できる。またさらに、ＯＮＯゲート構造
に対しても、上述した界面トラップ金属不純物の抑制が
実現可能となれば、より以上の効果がさらに期待でき
る。
【０００７】本発明は、このような課題に対処するため
になされたもので、多結晶シリコン電極を用いた絶縁ゲ
ート型半導体装置において、多結晶シリコンとゲート酸
化膜との界面での金属不純物のトラップを確実に抑制す
ることを実現することによって、ゲート耐圧におけるペ
リフェリ長依存性を少なくし、ゲート耐圧の向上とその
信頼性を高めることを可能にした半導体装置の製造方法
を提供することを目的としている。
になされたもので、多結晶シリコン電極を用いた絶縁ゲ
ート型半導体装置において、多結晶シリコンとゲート酸
化膜との界面での金属不純物のトラップを確実に抑制す
ることを実現することによって、ゲート耐圧におけるペ
リフェリ長依存性を少なくし、ゲート耐圧の向上とその
信頼性を高めることを可能にした半導体装置の製造方法
を提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基体上に露出した多結晶シリコン膜を
ゲート電極として有する絶縁ゲート型の半導体装置を製
造するにあたり、前記多結晶シリコン膜の表面酸化工程
の前工程として、前記多結晶シリコン膜の表面から深さ
方向に5nm以上かつ50nmまでの範囲の表面近傍層を、処
理液として第４アンモニウム塩基水溶液またはアミノア
ルコール系有機強アルカリ液を用いてエッチング除去す
る工程を有することを特徴としている。
造方法は、半導体基体上に露出した多結晶シリコン膜を
ゲート電極として有する絶縁ゲート型の半導体装置を製
造するにあたり、前記多結晶シリコン膜の表面酸化工程
の前工程として、前記多結晶シリコン膜の表面から深さ
方向に5nm以上かつ50nmまでの範囲の表面近傍層を、処
理液として第４アンモニウム塩基水溶液またはアミノア
ルコール系有機強アルカリ液を用いてエッチング除去す
る工程を有することを特徴としている。
【０００９】本発明の半導体装置の製造方法において
は、ゲート電極となる多結晶シリコン膜の表面を酸化す
る前に、その表面近傍層をエッチング除去している。す
なわち、多結晶シリコン膜中の金属不純物は、その表面
近傍に集中して存在しているため、酸化工程前に多結晶
シリコン膜の表面近傍層をある程度の深さまで除去する
ことにより、金属不純物による汚染層を確実に取り除く
ことができる。ここで、エッチング除去する範囲が深さ
方向に1nm未満であると、十分に金属不純物汚染層を取
り除くことができない。効果的には5nm以上である。た
だし、あまり深く除去してもそれ以上の効果は得られな
いため、表面から50nmまでの範囲とする。
は、ゲート電極となる多結晶シリコン膜の表面を酸化す
る前に、その表面近傍層をエッチング除去している。す
なわち、多結晶シリコン膜中の金属不純物は、その表面
近傍に集中して存在しているため、酸化工程前に多結晶
シリコン膜の表面近傍層をある程度の深さまで除去する
ことにより、金属不純物による汚染層を確実に取り除く
ことができる。ここで、エッチング除去する範囲が深さ
方向に1nm未満であると、十分に金属不純物汚染層を取
り除くことができない。効果的には5nm以上である。た
だし、あまり深く除去してもそれ以上の効果は得られな
いため、表面から50nmまでの範囲とする。
【００１０】このようにして、多結晶シリコン膜の表面
近傍の金属不純物汚染層を取り除くことにより、後工程
の多結晶シリコン膜の酸化等の際に生じる多結晶シリコ
ンとゲート酸化膜との界面への金属不純物のトラップ量
を最小限に制御することが可能となる。また、上記表面
近傍層のエッチング除去工程は、多結晶シリコン膜にリ
ン拡散を行うのであれば、このリン拡散後に行うことが
好ましい。
近傍の金属不純物汚染層を取り除くことにより、後工程
の多結晶シリコン膜の酸化等の際に生じる多結晶シリコ
ンとゲート酸化膜との界面への金属不純物のトラップ量
を最小限に制御することが可能となる。また、上記表面
近傍層のエッチング除去工程は、多結晶シリコン膜にリ
ン拡散を行うのであれば、このリン拡散後に行うことが
好ましい。
【００１１】上記多結晶シリコン膜の表面近傍層のエッ
チング除去工程は、処理液として、メタルフリーの特徴
を持つ第４アンモニウム塩基やアミノアルコール系の有
機強アルカリを用いて行うことが好ましい。その中で
も、テトラメチルアンモニウムヒドロキシド［[(CH3 ）
4 N]+ OH- ］、テトラエチルアンモニウムヒドロキシド
［ [(C2 H 4 ）4 N]+ OH- ］、トリメチルヒドロキシエ
チルアンモニウムヒドロキシド［[(CH3 ）3 N (C2 H 4
OH)]+ OH- ］、トリエチルヒドロキシエチルアンモニウ
ムヒドロキシド［ [(C2 H 4 ）3 N (C2 H 4 OH)]+ O
H- ］、トリプロピルヒドロキシエチルアンモニウムヒ
ドロキシド［ [(C3 H 6 ）3 N (C2 H 4 OH)]+OH- ］等
の第４アンモニウム塩基の水溶液は、窒素に結合するア
ルキル基の炭素数が多い程、シリコンや多結晶シリコン
をエッチングする能力は低下するが、当然強アルカリで
あるために半導体基体の表面を洗浄しながら、シリコン
および多結晶シリコン等をエッチングするのに有効であ
り、濃度を適当に調整することによって、どれでも同等
の効果は十分に達成することができる。
チング除去工程は、処理液として、メタルフリーの特徴
を持つ第４アンモニウム塩基やアミノアルコール系の有
機強アルカリを用いて行うことが好ましい。その中で
も、テトラメチルアンモニウムヒドロキシド［[(CH3 ）
4 N]+ OH- ］、テトラエチルアンモニウムヒドロキシド
［ [(C2 H 4 ）4 N]+ OH- ］、トリメチルヒドロキシエ
チルアンモニウムヒドロキシド［[(CH3 ）3 N (C2 H 4
OH)]+ OH- ］、トリエチルヒドロキシエチルアンモニウ
ムヒドロキシド［ [(C2 H 4 ）3 N (C2 H 4 OH)]+ O
H- ］、トリプロピルヒドロキシエチルアンモニウムヒ
ドロキシド［ [(C3 H 6 ）3 N (C2 H 4 OH)]+OH- ］等
の第４アンモニウム塩基の水溶液は、窒素に結合するア
ルキル基の炭素数が多い程、シリコンや多結晶シリコン
をエッチングする能力は低下するが、当然強アルカリで
あるために半導体基体の表面を洗浄しながら、シリコン
および多結晶シリコン等をエッチングするのに有効であ
り、濃度を適当に調整することによって、どれでも同等
の効果は十分に達成することができる。
【００１２】ここで、従来、多結晶シリコンの被着後、
または多結晶シリコンの表面酸化前の表面処理として
は、過酸化水素を含む酸化剤系溶液（例えば SC2等の R
CA処理； H2 O 2 :HCl:H2 O =1:1:6、SH処理；硫酸・過
酸化水素混液等）が一般的に用いられてきた。これら従
来の表面処理やフッ素処理は、露出表面の洗浄効果はあ
るものの、当然処理中に多結晶シリコン表面に自然酸化
膜が生成し、多結晶シリコンの内部表面にある汚染層を
十分に除去することはできない。さらに、ここで生成し
た自然酸化膜は多孔質のため、一度表面から取り除いた
汚染物質を自然酸化膜中に取り込んでしまう可能性も強
く、多結晶シリコン表面の金属汚染レベルは期待するほ
ど低下させることはできない。また、上記酸化剤系の溶
液で多結晶シリコン表面を処理した後、希HFで表面処理
すれば自然酸化膜の生成は抑制できるが、特に多結晶シ
リコン表面では、次の水洗工程で表面に水ガラスらしき
物質が発生し易い傾向があるため、従来、このような処
理の手順は避ける傾向にあった。この水ガラスらしき物
質の生成が、何故多結晶シリコン表面が露出した半導体
基体上で顕著なのかは明らかではないが、モデル的には
HF処理後、表面に吸着している SiF4 がうまく洗い流さ
れず、水洗工程でモノケイ酸からポリケイ酸に変化した
ものと推定される。この現象が発生すると半導体基体上
でのダストは当然多くなり、汚染レベル的に見ても好ま
しいものではない。
または多結晶シリコンの表面酸化前の表面処理として
は、過酸化水素を含む酸化剤系溶液（例えば SC2等の R
CA処理； H2 O 2 :HCl:H2 O =1:1:6、SH処理；硫酸・過
酸化水素混液等）が一般的に用いられてきた。これら従
来の表面処理やフッ素処理は、露出表面の洗浄効果はあ
るものの、当然処理中に多結晶シリコン表面に自然酸化
膜が生成し、多結晶シリコンの内部表面にある汚染層を
十分に除去することはできない。さらに、ここで生成し
た自然酸化膜は多孔質のため、一度表面から取り除いた
汚染物質を自然酸化膜中に取り込んでしまう可能性も強
く、多結晶シリコン表面の金属汚染レベルは期待するほ
ど低下させることはできない。また、上記酸化剤系の溶
液で多結晶シリコン表面を処理した後、希HFで表面処理
すれば自然酸化膜の生成は抑制できるが、特に多結晶シ
リコン表面では、次の水洗工程で表面に水ガラスらしき
物質が発生し易い傾向があるため、従来、このような処
理の手順は避ける傾向にあった。この水ガラスらしき物
質の生成が、何故多結晶シリコン表面が露出した半導体
基体上で顕著なのかは明らかではないが、モデル的には
HF処理後、表面に吸着している SiF4 がうまく洗い流さ
れず、水洗工程でモノケイ酸からポリケイ酸に変化した
ものと推定される。この現象が発生すると半導体基体上
でのダストは当然多くなり、汚染レベル的に見ても好ま
しいものではない。
【００１３】このような従来の表面処理に対して、上述
した第４アンモニウム塩基水溶液は、図５に示すよう
に、シリコン自然酸化膜を除去する能力をも有している
ため、上述した従来の酸化剤系の処理液の欠点を補い、
かつ水ガラスの発生を抑制しながら多結晶シリコンをエ
ッチングすることができる。また、上記第４アンモニウ
ム塩基中、その側鎖基にβ- ハイドロキシエチル基をも
つものは、より表面の濡れ性がよく、多結晶シリコン表
面の洗浄効果は高い。
した第４アンモニウム塩基水溶液は、図５に示すよう
に、シリコン自然酸化膜を除去する能力をも有している
ため、上述した従来の酸化剤系の処理液の欠点を補い、
かつ水ガラスの発生を抑制しながら多結晶シリコンをエ
ッチングすることができる。また、上記第４アンモニウ
ム塩基中、その側鎖基にβ- ハイドロキシエチル基をも
つものは、より表面の濡れ性がよく、多結晶シリコン表
面の洗浄効果は高い。
【００１４】ただし、第４アンモニウム塩基の処理液温
によるシリコン表面の改質特性（図６参照）から、親水
性のシリコン表面は、処理液温がある温度（おおよそ60
〜80℃）を境にして、急に疎水性の表面に変化し、洗浄
効果的に見て好ましくない現象が生じる。この疎水性表
面に急に変化する温度で、シリコンのエッチング反応よ
り、第４アンモニウム塩基の熱分解によって生成するト
リアルキルアミン等のシリコン表面への吸着反応が支配
的になると推定される現象が起きる。実験的には、この
疎水性表面に急に変化する処理液温度から、処理温度上
昇と共にシリコンのエッチングレートが急に低下しはじ
める結果になっており、この現象は第４アンモニウム塩
基の濃度が高いほど低温側で発生する傾向を示す。具体
例を示すと、第４アンモニウム塩基として濃度 1重量%
のテトラアンモニウムヒドロキシドを用いた場合は、処
理液温60℃以下の条件であれば多結晶シリコン表面を疎
水性にせずに、親水性の状態でエッチングすることが可
能であるが、それ以上の処理温度ではシリコン表面は疎
水性になり、本発明の効果は多少低下すると推察され
る。このようなことから、第４アンモニウム塩基水溶液
は、多結晶シリコンの表面が疎水性にならないように、
水溶液濃度、処理温度、処理時間等の条件を選択して用
いることが好ましい。
によるシリコン表面の改質特性（図６参照）から、親水
性のシリコン表面は、処理液温がある温度（おおよそ60
〜80℃）を境にして、急に疎水性の表面に変化し、洗浄
効果的に見て好ましくない現象が生じる。この疎水性表
面に急に変化する温度で、シリコンのエッチング反応よ
り、第４アンモニウム塩基の熱分解によって生成するト
リアルキルアミン等のシリコン表面への吸着反応が支配
的になると推定される現象が起きる。実験的には、この
疎水性表面に急に変化する処理液温度から、処理温度上
昇と共にシリコンのエッチングレートが急に低下しはじ
める結果になっており、この現象は第４アンモニウム塩
基の濃度が高いほど低温側で発生する傾向を示す。具体
例を示すと、第４アンモニウム塩基として濃度 1重量%
のテトラアンモニウムヒドロキシドを用いた場合は、処
理液温60℃以下の条件であれば多結晶シリコン表面を疎
水性にせずに、親水性の状態でエッチングすることが可
能であるが、それ以上の処理温度ではシリコン表面は疎
水性になり、本発明の効果は多少低下すると推察され
る。このようなことから、第４アンモニウム塩基水溶液
は、多結晶シリコンの表面が疎水性にならないように、
水溶液濃度、処理温度、処理時間等の条件を選択して用
いることが好ましい。
【００１５】また、上記第４アンモニウム塩基の水溶液
に、非イオン界面活性剤を微量添加して使用しても特性
的には同等である。この非イオン界面活性剤としては、
ポリオキシエチレンアルキルエーテル、ポリオキシエチ
レンアルキルフェニルエーテル、ポリオキシエチレン脂
肪酸エステル、ポリオキシエチレンソルダン脂肪酸エス
テル、ポリオキシエチレン・ポリオキシプロピレンポリ
マー、その他エチレンオキシドを付加したクレゾール・
スチレン系コポリマー等が好ましい。
に、非イオン界面活性剤を微量添加して使用しても特性
的には同等である。この非イオン界面活性剤としては、
ポリオキシエチレンアルキルエーテル、ポリオキシエチ
レンアルキルフェニルエーテル、ポリオキシエチレン脂
肪酸エステル、ポリオキシエチレンソルダン脂肪酸エス
テル、ポリオキシエチレン・ポリオキシプロピレンポリ
マー、その他エチレンオキシドを付加したクレゾール・
スチレン系コポリマー等が好ましい。
【００１６】本発明の製造方法において、上述したよう
な多結晶シリコン膜の表面エッチング処理を施した後の
水洗工程は、溶存酸素濃度が150ppb以下、より好ましく
は50ppb 以下の超純水を用いて行うことが好ましい。こ
のような超純水処理を適用することによって、水洗中に
おける自然酸化膜の成長を抑制することができるため、
多結晶シリコン表面の汚染をより一層防ぐことが可能と
なる。
な多結晶シリコン膜の表面エッチング処理を施した後の
水洗工程は、溶存酸素濃度が150ppb以下、より好ましく
は50ppb 以下の超純水を用いて行うことが好ましい。こ
のような超純水処理を適用することによって、水洗中に
おける自然酸化膜の成長を抑制することができるため、
多結晶シリコン表面の汚染をより一層防ぐことが可能と
なる。
【００１７】
【作用】本発明の半導体装置の製造方法においては、半
導体基体上の多結晶シリコンの表面近傍に存在する金属
不純物汚染層を確実にエッチング除去して取り除いてい
るため、後工程の多結晶シリコンの酸化等の際に、多結
晶シリコンとゲート酸化膜との界面にトラップされる金
属不純物を最小限に抑制することができる。これによっ
て、素子のゲート耐圧向上だけでなく、ゲートペリフェ
リ長の増大によるゲート耐圧の劣化も防止できる。例え
ば図７は、多結晶シリコン表面の金属汚染レベルを、従
来プロセスと本発明のプロセスとで比較したものであ
る。従来プロセスとは、多結晶シリコンの表面層をエッ
チング除去していない処理で、本発明のプロセスとは多
結晶シリコンの表面近傍層を所定の深さまでエッチング
除去する処理である。図７は、明らかに本発明のプロセ
スが、表面の金属汚染レベル低減に対して効果的である
ことを示している。
導体基体上の多結晶シリコンの表面近傍に存在する金属
不純物汚染層を確実にエッチング除去して取り除いてい
るため、後工程の多結晶シリコンの酸化等の際に、多結
晶シリコンとゲート酸化膜との界面にトラップされる金
属不純物を最小限に抑制することができる。これによっ
て、素子のゲート耐圧向上だけでなく、ゲートペリフェ
リ長の増大によるゲート耐圧の劣化も防止できる。例え
ば図７は、多結晶シリコン表面の金属汚染レベルを、従
来プロセスと本発明のプロセスとで比較したものであ
る。従来プロセスとは、多結晶シリコンの表面層をエッ
チング除去していない処理で、本発明のプロセスとは多
結晶シリコンの表面近傍層を所定の深さまでエッチング
除去する処理である。図７は、明らかに本発明のプロセ
スが、表面の金属汚染レベル低減に対して効果的である
ことを示している。
【００１８】また、本発明の製造方法において、特にテ
トラアンモニウムヒドロキシド等の第４アンモニウム塩
基水溶液を、多結晶シリコンまたはシリコンの表面が疎
水性にならない、水溶液濃度、処理温度、処理時間の範
囲で用いれば、多結晶シリコン表面を親水性としたまま
で、その表面近傍層をエッチング除去することが可能に
なり、かつ表面にあるシリコン自然酸化膜を除去しなが
らエッチングすることができるために、前述した従来の
処理による問題点、すなわち汚染物質を含有した自然酸
化膜の生成やHF最終処理による水ガラスの発生等を解消
しながら、本発明をより効果的に達成でき、ゲート耐圧
向上とその信頼性を高めるための新しい絶縁ゲート型半
導体装置の製造方法を提供することができる。
トラアンモニウムヒドロキシド等の第４アンモニウム塩
基水溶液を、多結晶シリコンまたはシリコンの表面が疎
水性にならない、水溶液濃度、処理温度、処理時間の範
囲で用いれば、多結晶シリコン表面を親水性としたまま
で、その表面近傍層をエッチング除去することが可能に
なり、かつ表面にあるシリコン自然酸化膜を除去しなが
らエッチングすることができるために、前述した従来の
処理による問題点、すなわち汚染物質を含有した自然酸
化膜の生成やHF最終処理による水ガラスの発生等を解消
しながら、本発明をより効果的に達成でき、ゲート耐圧
向上とその信頼性を高めるための新しい絶縁ゲート型半
導体装置の製造方法を提供することができる。
【００１９】
【実施例】以下、本発明の実指例について説明する。
【００２０】実施例１ 図１は、この実施例で作製した縦型絶縁ゲートＭＯＳＦ
ＥＴの構成を模式的に示す図である。同図を参照して、
この実施例の縦型絶縁ゲートＭＯＳＦＥＴの製造工程に
ついて述べる。
ＥＴの構成を模式的に示す図である。同図を参照して、
この実施例の縦型絶縁ゲートＭＯＳＦＥＴの製造工程に
ついて述べる。
【００２１】まず、図１に示したように、 n- 型シリコ
ン基板１の一方の面に、選択的に p型ベース層２を形成
し、他方の面に n+ 型ドレイン層３を形成した。 p型ベ
ース層２が形成された面の酸化膜を除去して、この面に
表面処理を施した後、ゲート酸化膜４を形成した。次
に、そのゲート酸化膜４上にＣＶＤ（Chemical Vaper D
eposision)法で、ゲート電極となる多結晶シリコン層５
を被着形成した後、シリコン基体１の裏面にある酸化膜
や回り込んだ多結晶シリコン層を取り除くための裏面Ｐ
ＥＰ（photo engraving process)や、ゲート電極配線の
抵抗を下げるためのリン拡散工程を施し、前述した従来
の表面処理である SC2のリン拡散の後処理を実施した。
ン基板１の一方の面に、選択的に p型ベース層２を形成
し、他方の面に n+ 型ドレイン層３を形成した。 p型ベ
ース層２が形成された面の酸化膜を除去して、この面に
表面処理を施した後、ゲート酸化膜４を形成した。次
に、そのゲート酸化膜４上にＣＶＤ（Chemical Vaper D
eposision)法で、ゲート電極となる多結晶シリコン層５
を被着形成した後、シリコン基体１の裏面にある酸化膜
や回り込んだ多結晶シリコン層を取り除くための裏面Ｐ
ＥＰ（photo engraving process)や、ゲート電極配線の
抵抗を下げるためのリン拡散工程を施し、前述した従来
の表面処理である SC2のリン拡散の後処理を実施した。
【００２２】上記リン拡散の後処理に続いて、最終表面
処理として、 1重量% 濃度のテトラメチルアンモニウム
ヒドロキシド水溶液を用いて、ゲート電極である多結晶
シリコン層５の表面をおおよそ20nmの深さまでエッチン
グ除去した。
処理として、 1重量% 濃度のテトラメチルアンモニウム
ヒドロキシド水溶液を用いて、ゲート電極である多結晶
シリコン層５の表面をおおよそ20nmの深さまでエッチン
グ除去した。
【００２３】この後、ゲート電極形成のためのＰＥＰを
行った後、多結晶シリコンの表面を約 200nm酸化し、そ
の多結晶シリコン酸化膜のエッジをマスクとして、 n+
型のソース層６を拡散形成した。その後、ソース電極
７、ドレイン電極８を形成して素子を完成した。
行った後、多結晶シリコンの表面を約 200nm酸化し、そ
の多結晶シリコン酸化膜のエッジをマスクとして、 n+
型のソース層６を拡散形成した。その後、ソース電極
７、ドレイン電極８を形成して素子を完成した。
【００２４】以上の工程において、上記実施例１に示し
た製造工程を経て作製した素子と、リン拡散後の多結晶
シリコンの表面処理を従来の処理（テトラメチルアンモ
ニウムヒドロキシド水溶液によるエッチング処理なし）
だけとした素子のゲート耐圧を、図２および図３に比較
して示す。これらの図から、本発明の方法は大きな効果
を示すことが確認された。
た製造工程を経て作製した素子と、リン拡散後の多結晶
シリコンの表面処理を従来の処理（テトラメチルアンモ
ニウムヒドロキシド水溶液によるエッチング処理なし）
だけとした素子のゲート耐圧を、図２および図３に比較
して示す。これらの図から、本発明の方法は大きな効果
を示すことが確認された。
【００２５】実施例２ (100)p型シリコン基板上にゲート酸化膜を 100nmの厚さ
で形成し、その基板上に多結晶シリコン層を被着し、リ
ン拡散を施した後、実施例１と同様の手順で多結晶シリ
コンの表面近傍層のエッチング除去処理を実施した。そ
の後、ゲート電極のエッジ長を可変した多結晶シリコン
パターンを形成するために、数種のマスクを用いてＰＥ
Ｐを行った。このようにして得た種々のエッジ長の素子
の、エッジ長とゲート耐圧との関係を図４に示す。な
お、図４は従来例と比較して示す。図４は、ゲートリー
ク電流が 1μA での平均累積不良率 20%の耐圧レベルを
示している。このように、本発明の製造方法を用いる
と、多結晶シリコンパターンのペリフェリ長依存性が少
なくなり、ゲート電極のエッジ長が 10m近くの長さにな
ってもゲート耐圧はあまり低下しないことが確認でき
た。よって、良好で信頼性の高い絶縁ゲート型半導体装
置を製造することが可能となる。
で形成し、その基板上に多結晶シリコン層を被着し、リ
ン拡散を施した後、実施例１と同様の手順で多結晶シリ
コンの表面近傍層のエッチング除去処理を実施した。そ
の後、ゲート電極のエッジ長を可変した多結晶シリコン
パターンを形成するために、数種のマスクを用いてＰＥ
Ｐを行った。このようにして得た種々のエッジ長の素子
の、エッジ長とゲート耐圧との関係を図４に示す。な
お、図４は従来例と比較して示す。図４は、ゲートリー
ク電流が 1μA での平均累積不良率 20%の耐圧レベルを
示している。このように、本発明の製造方法を用いる
と、多結晶シリコンパターンのペリフェリ長依存性が少
なくなり、ゲート電極のエッジ長が 10m近くの長さにな
ってもゲート耐圧はあまり低下しないことが確認でき
た。よって、良好で信頼性の高い絶縁ゲート型半導体装
置を製造することが可能となる。
【００２６】実施例３ 実施例１に示した縦型絶縁ゲートＭＯＳＦＥＴの製造に
際し、リン拡散後の後処理と、多結晶シリコン膜をＰＥ
Ｐした後の酸化前処理に、 1重量% 濃度のテトラメチル
アンモニウムヒドロキシド水溶液を用いて、ゲート電極
である多結晶シリコンの表面近傍層をおおよそ20nm程度
エッチング除去した直後、この半導体基体の最終処理を
溶存酸素濃度が150ppb以下の超純水を用いて、 5分〜10
分程度実施した。その後、酸化工程を行うまでの間、自
然酸化膜の成長を極力抑制するために、導体基体の高純
度窒素雰囲気中での一時保存を行いながら、水洗後なる
べく短時間のうちに、多結晶シリコン膜を実施例１と同
様に酸化した。以下、実施例１と同様の手順で素子を完
成した。
際し、リン拡散後の後処理と、多結晶シリコン膜をＰＥ
Ｐした後の酸化前処理に、 1重量% 濃度のテトラメチル
アンモニウムヒドロキシド水溶液を用いて、ゲート電極
である多結晶シリコンの表面近傍層をおおよそ20nm程度
エッチング除去した直後、この半導体基体の最終処理を
溶存酸素濃度が150ppb以下の超純水を用いて、 5分〜10
分程度実施した。その後、酸化工程を行うまでの間、自
然酸化膜の成長を極力抑制するために、導体基体の高純
度窒素雰囲気中での一時保存を行いながら、水洗後なる
べく短時間のうちに、多結晶シリコン膜を実施例１と同
様に酸化した。以下、実施例１と同様の手順で素子を完
成した。
【００２７】この実施例のように、超純水処理を用いる
ことによって、水洗中の自然酸化膜の成長が抑制できる
ため、水洗中に起きる多結晶シリコン表面の汚染を極力
防止することが可能になり、本発明の意図する効果がよ
り顕在化する。
ことによって、水洗中の自然酸化膜の成長が抑制できる
ため、水洗中に起きる多結晶シリコン表面の汚染を極力
防止することが可能になり、本発明の意図する効果がよ
り顕在化する。
【００２８】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体基体上に被着形成した多
結晶シリコン膜の表面近傍層を効果的に除去することに
よって、多結晶シリコンの酸化後のゲート酸化膜と多結
晶シリコンとの界面への金属不純物のトラップ量を減少
させることができ、その結果として多結晶シリコン電極
を用いた絶縁ゲート型半導体のゲート耐圧におけるペリ
フェリ長依存性を少なくし、ゲート耐圧の向上とその信
頼性を高めることが可能となる。
置の製造方法によれば、半導体基体上に被着形成した多
結晶シリコン膜の表面近傍層を効果的に除去することに
よって、多結晶シリコンの酸化後のゲート酸化膜と多結
晶シリコンとの界面への金属不純物のトラップ量を減少
させることができ、その結果として多結晶シリコン電極
を用いた絶縁ゲート型半導体のゲート耐圧におけるペリ
フェリ長依存性を少なくし、ゲート耐圧の向上とその信
頼性を高めることが可能となる。
【図１】本発明の一実施例で作製した縦型絶縁ゲートＭ
ＯＳＦＥＴの構成を模式的に示す図である。
ＯＳＦＥＴの構成を模式的に示す図である。
【図２】本発明の一実施例で作製した絶縁ゲート型半導
体装置のゲート耐圧分布を示す図である。
体装置のゲート耐圧分布を示す図である。
【図３】従来法による絶縁ゲート型半導体装置のゲート
耐圧分布を示す図である。
耐圧分布を示す図である。
【図４】 本発明の他の実施例におけるゲート電極のエ
ッジ長との関係を従来例と比較して示す図である。
ッジ長との関係を従来例と比較して示す図である。
【図５】第４アンモニウム塩基のシリコン自然酸化膜を
除去する能力を示す図である。
除去する能力を示す図である。
【図６】第４アンモニウム塩基によるシリコン表面改質
の処理温度依存性を示す図である。
の処理温度依存性を示す図である。
【図７】本発明の製造方法による多結晶シリコン表面の
金属汚染レベルを従来例と比較して示す図である。
金属汚染レベルを従来例と比較して示す図である。
【図８】従来のゲート耐圧のペリフェリ長依存性を示す
図である。
図である。
【図９】従来の絶縁ゲート型半導体装置における多結晶
シリコン膜、ゲート酸化膜およびその界面の不純物分布
を示す図である。
シリコン膜、ゲート酸化膜およびその界面の不純物分布
を示す図である。
１…… n- 型シリコン・ウェハ ２…… p型ベース層 ３…… n+ 型ドレイン層 ４……ゲート酸化膜 ５……多結晶シリコン層（ゲート電極） ６…… n+ 型ソース層 ７……ソース電極 ８……ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 附田 正則 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 浦野 聡 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (56)参考文献 特開 平３−16266（ＪＰ，Ａ) 特開 平４−233270（ＪＰ，Ａ) 特開 平５−36672（ＪＰ，Ａ) 特開 昭64−14924（ＪＰ，Ａ) 特開 昭60−21526（ＪＰ，Ａ) 特公 昭55−2474（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/308 H01L 29/43 H01L 21/336
Claims (1)
- 【請求項１】 半導体基体上に露出した多結晶シリコン
膜をゲート電極として有する絶縁ゲート型の半導体装置
を製造するにあたり、 前記多結晶シリコン膜の表面酸化工程の前工程として、
前記多結晶シリコン膜の表面から深さ方向に5nm以上か
つ50nmまでの範囲の表面近傍層を、処理液として第４ア
ンモニウム塩基水溶液またはアミノアルコール系有機強
アルカリ液を用いてエッチング除去する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03799493A JP3346817B2 (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03799493A JP3346817B2 (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252388A JPH06252388A (ja) | 1994-09-09 |
| JP3346817B2 true JP3346817B2 (ja) | 2002-11-18 |
Family
ID=12513133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03799493A Expired - Fee Related JP3346817B2 (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346817B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011010739A1 (ja) * | 2009-07-23 | 2013-01-07 | 佐藤 一雄 | 微細構造体の製造方法 |
-
1993
- 1993-02-26 JP JP03799493A patent/JP3346817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252388A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1051744B1 (en) | Method of forming a semiconductor device | |
| US5454901A (en) | Process for treating semiconductor substrates | |
| KR100202003B1 (ko) | 반도체 및 반도체기판표면의 산화막의 형성방법 | |
| US7629266B2 (en) | Etch compositions and methods of processing a substrate | |
| US8058180B2 (en) | Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture | |
| US5176756A (en) | Method for fabricating a semiconductor device including a step for cleaning a semiconductor substrate | |
| US20070037400A1 (en) | Composition and methods removing polysilicon | |
| CN1206932A (zh) | 制造半导体器件的清洗组合物和用其制备该器件的方法 | |
| JP3398903B2 (ja) | 半導体装置の製造方法 | |
| TW201029050A (en) | Method of forming a semiconductor layer | |
| KR100455594B1 (ko) | 반도체 장치 제조 방법 | |
| JPH09246221A (ja) | 半導体基板の洗浄液及びこれを使用する洗浄方法 | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| JP3346817B2 (ja) | 半導体装置の製造方法 | |
| US6218085B1 (en) | Process for photoresist rework to avoid sodium incorporation | |
| JP2004527115A (ja) | ルテニウムシリサイド処理方法 | |
| JP2002057154A (ja) | 半導体装置の製造方法 | |
| US7465627B2 (en) | Methods of forming capacitors | |
| KR100390825B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JP3272823B2 (ja) | 半導体装置の乾式清浄化方法 | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JPH1050647A (ja) | 洗浄溶液およびそれを用いた洗浄方法 | |
| KR100314808B1 (ko) | 반도체 소자의 이온주입 장벽 산화막 형성 방법 | |
| JP3075778B2 (ja) | 半導体基体の表面処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |