JP3344020B2

JP3344020B2 - プログラマブルコントローラ

Info

Publication number: JP3344020B2
Application number: JP21453793A
Authority: JP
Inventors: 豊八ツ田; 孝幸下川
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1993-08-30
Filing date: 1993-08-30
Publication date: 2002-11-11
Anticipated expiration: 2017-11-11
Also published as: JPH0764470A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＦＣ記述に基づく分
岐命令や合流命令のより広範且つ迅速な処理を実現する
プログラマブルコントローラに関する。

【０００２】

【従来の技術】従来より、現場においては、制御すべき
様々な情報例えばベルトコンベアの出口を通過した製品
が所定数量に達した等の物量的情報、或いは裁断機が稼
動中であるときに危険域に移動物体を検出した等の論理
的情報等がある。それら様々な情報に応じて所定の出力
制御（シーケンス制御）を行うものとしてプログラマブ
ルコントローラ（以下、ＰＣと称する）が広く用いられ
ている。

【０００３】このＰＣのプログラミング方法は、通常の
コンピュータプログラミングとは全く異なり、一般に、
ＰＣ化以前から現場で用いられていた接点（リミットス
イッチ）やコイル（リレー）等のシンボルマークによる
リレー回路の展開接続図（ラダー図）が用いられる。こ
のラダー図で記述されたプログラムは、中間言語に変換
され、さらに機械語に翻訳され、ワード単位のビット情
報としてＲＡＭ等のメモリにアドレス順に格納される。

【０００４】このＰＣのプログラム記述方法として、近
年、ＰＣの制御動作を分かり易く図形表示できるＳＦＣ
（Sequencial Function Chart ）という国際規格（ＩＥ
Ｃ SC 65A/WG6 ）の記述形式が用いられるようになって
いる。

【０００５】このＳＦＣの記述形式は、図１４(a) に示
すように、ステップ（ＳＴＥＰ）と呼ばれる記述部（Ｓ
０、Ｓ１、Ｓ２、・・・）と、トランジション（ＴＲＡ
ＮＳＩＴＩＯＮ）と呼ばれる記述部（ＴＮ０、ＴＮ１、
・・・）とが、リンク（ＬＩＮＫ）によって接続され
て、Ｓ０，ＴＮ０，Ｓ１，ＴＮ１，Ｓ２，・・・と交互
に配列されて構成される。これらの図形プログラムはそ
のままグラフィックで記憶される。

【０００６】上記のリンクはＳＦＣのグラフィック表現
においてステップ間を接続してステップ間の移行の道程
を示し、道程の方向は常に上から下である。また、ステ
ップ（Ｓ０、Ｓ１、Ｓ２、・・・）は、一連のシーケン
ス（制御プログラム）の中の一つの工程を意味し、活性
と非活性と２つの状態を持つ。活性時においては、その
ステップに所属するアクションにより入出力が演算され
る。そして、トランジション（ＴＮ０、ＴＮ１、・・
・）は、ステップとステップの間に必ず存在し、あるス
テップから後続ステップへの移行条件を表し、移行条件
のオン／オフにより後続ステップの選択／非選択が示さ
れる。

【０００７】ＳＦＣの規約において、既に選択されてい
るステップからその後続ステップへの移行は、移行先ス
テップが非活性であること、及び移行元ステップと移行
先ステップ間にあるトランジションの移行条件が成立し
ていることの２つの条件が満たされているときのみ行な
われる。また、移行が行われると、移行先ステップが活
性化され移行元ステップが非活性化される。

【０００８】このようなプログラムの構成と上述した規
約に従って、ステップの流れをニーモニック（mnemoni
c：計算機の命令を表現するコード又は略号）で記述
し、さらに、ステップ及びトランジションの内容をラダ
ー図で記述する。

【０００９】図図(b) は、上記ステップ（Ｓ０，Ｓ１，
Ｓ２）及びトランジション（ＴＮ０，ＴＮ１）のラダー
図による記述の一例である。同図(a) に示すトランジシ
ョンＴＮ０のオン／オフ（真／偽）は、図図(b) に示す
トランジションＴＮ０のプログラムａの２個の接点のオ
ン／オフの論理積が演算され、この演算結果のオン／オ
フがコイルＴＮ０に出力されることにより決定される。
また、同図(a) に示すトランジションＴＮ１のオン／オ
フ（真／偽）の場合は、図図(b) に示すトランジション
ＴＮ１のプログラムｂの２個の接点のオン／オフの論理
和が演算されてその演算結果のオン／オフがコイルＴＮ
１に出力される。コイルＴＮ０、ＴＮ１・・・には、こ
れらに対応するビットメモリが用意されており、上記演
算結果のオン／オフのコイルＴＮ１、ＴＮ１・・・に対
する出力は、対応するビットメモリのオン／オフ
（“１”／“０”）として記録される。

【００１０】また、ステップには、実際の処理内容プロ
グラムである複数（０個以上１６個以下）のアクション
（ＡＣＴＩＯＮ）が記述される。１つのアクションは、
当該ステップで制御対象となる機器類に対する実際の動
作内容を表し、一連の論理演算を行う多数の命令（例え
ば複数のスイッチの直列又は並列の組み合わせ）からな
り、結果として１つの出力又は命令を生成する。ステッ
プ内の全てのアクションは、当該ステップが活性である
ときのみ実行される。上記各ステップにも対応するビッ
トメモリが用意されており、各ステップの活性／非活性
は、それぞれのステップに対応するビットメモリ（通
常、ステップリレーと称される）のオン／オフとして記
録される。

【００１１】このように記述されるステップの流れにお
いて、図１５(a) 〜(d) に示すように、選択分岐、選択
合流、並列分岐、及び並列合流の４つのステップ移行方
法がＳＦＣの規約により示されている。これについて説
明すると、先ず、同図(a) に示す選択分岐では、複数ス
テップ間の選択は、水平リンクの下に、展開し得る数の
ステップＳ４、Ｓ５、・・・に対応するトランジション
記号が記述される。同図では、ステップＳ３が活性で且
つトランジション条件「ａ」が真であるときにのみステ
ップＳ３からステップＳ４へ移行する。また、ステップ
Ｓ３が活性で、トランジション条件「ｂ」が真、且つト
ランジション条件「ａ」が偽のときにのみステップＳ３
からステップＳ５へ移行する。

【００１２】次に、同図(b) に示す選択合流では、ステ
ップ選択の終りは、水平リンクの上に、選択し得る数の
終了ステップに対応するトランジション記号が記述され
る。同図では、ステップＳ６が活性で且つトランジショ
ン条件「ｃ」が真のときにのみステップ６からステップ
８へ移行する。また、ステップ７が活性で且つトランジ
ション条件「ｄ」が真であるときにのみステップ７から
ステップ８へ移行する。

【００１３】また、同図(c) に示す並列分岐では、分岐
を示す水平二重リンクの直ぐ上に唯一つの共通トランジ
ション記号が記述される。同図では、ステップ９が活性
で、且つ共通トランジションの移行条件「ｅ」が真であ
るときにのみステップＳ９からステップＳ１０、Ｓ１
１、・・・へ移行する。ステップＳ１０、Ｓ１１、・・
・は同時に活性化され、その後それぞれ独立してステッ
プ実行が進行する。

【００１４】そして、同図(d) に示す並列合流では、合
流を示す水平二重リンクの直ぐ下に唯一つの共通トラン
ジション記号が記述される。同図では、水平二重リンク
に接続された全てのステップＳ１２、Ｓ１３、・・・が
活性で且つ共通トランジションの移行条件「ｆ」が真で
あるときにのみステップＳ１２、Ｓ１３、・・・からス
テップＳ１４への移行が行われる。

【００１５】

【発明が解決しようとする課題】ところで、現在、ＳＦ
Ｃ記述の分岐や合流に適切に対応できるニーモニックは
確立されていない。

【００１６】上記の分岐又は合流をニーモニックで記述
する場合、分岐ラインの先頭ステップ毎又は分岐ライン
の末尾ステップ毎に対応して複数命令に展開する方法
と、１つのオペランド内に上記複数命令を含む構成の１
つの命令の形に展開する方法とが考えられる。いずれの
場合も、分岐又は合流のステップ移行に際しては、全て
の移行元、全ての移行先、及びこれらの移行に係わる全
てのトランジションのオン／オフ（真／偽）状態を収集
し、前述したＳＦＣ規約に基づく移行実行の可否を決定
しなければならない。

【００１７】複数命令に展開した場合、通常、収集され
たオン／オフ状態データに基づく移行実行可否の決定
は、展開された複数命令の最終段階で行う。そして、移
行を実行するに際しては、移行に関係する各ステップの
活性化（移行先ステップの場合）及び非活性化（移行元
ステップの場合）を行う。そして、このためには、これ
ら活性化又は非活性化する各ステップのアドレスを記録
しておかねばならない。このため、最終段階の命令の動
作が極めて複雑になり、したがって、分岐や合流に対し
て、ＰＣの動作が遅くなるという問題があった。

【００１８】またこの場合、ステップの最大分岐数は予
め用意されたメモリ容量に対応する。このため、最大分
岐数に制約を受け、したがって、複雑な又は大規模ある
いは広範なシーケンス制御に対応できないという問題が
あった。

【００１９】また、上記のように複数命令に展開しない
場合、すなわち、１つのオペランド内に更に複数の命令
を記述することを繰り返して１命令の形で展開しても、
命令の動作が複雑になることにおいては何ら変りはな
く、やはり問題は残る。

【００２０】本発明の課題は、分岐／合流に対してより
高速に動作し、且つメモリ容量に制約を受けることなく
広範な処理ができるプログラマブルコントローラを提供
することである。

【００２１】

【課題を解決するための手段及び作用】本発明は、ＳＦ
Ｃ記述に基づく分岐又は合流プログラムを実行して動作
するプログラマブルコントローラに適用される。

【００２２】請求項１記載の発明のプログラマブルコン
トローラ（図１のブロック図参照）では、記憶手段１
は、分岐又は合流の命令を記憶する。同手段は、例え
ば、ＲＡＭ(Random-Access-Memory)等からなる。

【００２３】解析手段２は、記憶手段１から読み出した
分岐又は合流の命令を解析する。同手段は、例えば、マ
イクロプロセッサ、プログラムＲＯＭ(Read-Only-Memor
y)等からなる。

【００２４】第１レジスタ３は、解析手段２が読み出し
た分岐又は合流の命令に係わるトランジションのオン又
はオフの状態データを格納する。第２レジスタ４は、第
１レジスタ３のオフ状態をインターロックする。

【００２５】第３レジスタ５は、解析手段２が読み出し
た分岐又は合流の命令に係わる移行元ステップのアドレ
スを格納する。第５レジスタ７は、解析手段２が読み出
した分岐又は合流の命令の処理手順を二者択一するため
のデータを格納する。

【００２６】そして、上記解析手段２は、選択分岐の開
始を宣言する命令を読み出したとき、第２レジスタ４を
初期設定することにより第１レジスタ３をセット可能状
態にすると共に第５レジスタ７に命令の処理手順の第１
の選択を指示するデータを設定する。また、分岐におけ
る移行元ステップの活性・非活性の状態を検出する命令
を読み出したときは、検出した該移行元ステップの状態
が非活性であるとき第２レジスタ４を介して第１レジス
タ３をオフ状態にインターロックし、一方、検出した該
移行元ステップの状態が活性であるときは該移行元ステ
ップのアドレスを第３レジスタ５に格納する。また、ト
ランジションのオン・オフの状態を検出する命令を読み
出したときは、検出した該トランジションの状態がオン
であるとき第１レジスタ３にオン状態を設定するデータ
を出力し、一方、検出した該トランジションの状態がオ
フであるときは第１レジスタ３にオフ状態を設定するデ
ータを出力する。また、選択分岐を指示する命令を読み
出したときは、第１レジスタ３がオン状態であり且つ移
行先ステップの状態が非活性であるとき該移行先ステッ
プを活性化すると共に第３レジスタ５に格納されたアド
レスの移行元ステップを非活性化し且つ第２レジスタ４
を介して第１レジスタをオフ状態にインターロックし、
一方、第１レジスタ３がオフ状態であるとき又は上記移
行先ステップの状態が活性であるときは処理を終了す
る。そして、分岐の終了を宣言する命令を読み出したと
きは、第２レジスタ４を初期設定することにより第１レ
ジスタ３をセット可能状態にした後、第５レジスタ７に
設定されたデータが命令の処理手順の第１の選択を指示
していることを確認して直ちに処理を終了する。

【００２７】また、上記解析手段２は、例えば請求項２
記載のように、選択合流の開始を宣言する命令を読み出
したとき、第２レジスタ４を初期設定することにより第
１レジスタ３をセット可能状態にすると共に第５レジス
タ７に命令の処理手順の第１の選択を指示するデータを
設定する。また、選択合流における移行元ステップの活
性・非活性の状態を検出する命令を読み出したときは、
検出した該移行元ステップの状態が非活性であるとき第
２レジスタ４を介して第１レジスタ３をオフ状態にイン
ターロックし、一方、検出した該移行元ステップの状態
が活性であるときは該移行元ステップのアドレスを第３
レジスタ５に格納する。また、トランジションのオン・
オフの状態を検出する命令を読み出したときは、検出し
た該トランジションの状態がオンであるとき第１レジス
タ３にオン状態を設定するデータを出力し、一方、検出
した該トランジションの状態がオフであるときは第１レ
ジスタ３にオフ状態を設定するデータを出力する。ま
た、選択合流を指示する命令を読み出したときは、第１
レジスタ３がオン状態であり且つ移行先ステップの状態
が非活性であるとき該移行先ステップを活性化すると共
に第３レジスタ５に格納されたアドレスの移行元ステッ
プを非活性化し且つ第２レジスタ４を介して第１レジス
タ３をオフ状態にインターロックし、一方、第１レジス
タ３がオフ状態であるとき又は上記移行先ステップの状
態が活性であるときは処理を終了する。そして、合流の
終了を宣言する命令を読み出したときは、第２レジスタ
４を初期設定することにより第１レジスタ３をセット可
能状態にした後、第５レジスタ７に設定されたデータが
命令の処理手順の第１の選択を指示していることを確認
して直ちに処理を終了する。

【００２８】請求項３記載の発明のプログラマブルコン
トローラは、上記記憶手段１、解析手段２、第１レジス
タ３、第２レジスタ４、第３レジスタ５、及び第５レジ
スタ７の各構成に加えて、上記解析手段２が読み出した
分岐又は合流の命令のプログラムアドレスを格納する第
４レジスタ６を有し、上記解析手段は、並列分岐の開始
を宣言する命令を読み出したとき、第２レジスタ４を初
期設定することにより第１レジスタ３をセット可能状態
にすると共に第５レジスタ７に命令の処理手順の第２の
選択を指示するデータを設定し且つ第４レジスタ６に次
の命令の先頭プログラムアドレスを設定する。また、並
列分岐における移行元ステップの活性・非活性の状態を
検出する命令を読み出したときは、検出した該移行元ス
テップの状態が非活性であるとき第２レジスタ４を介し
て第１レジスタ３をオフ状態にインターロックし、一
方、検出した該移行元ステップの状態が活性であるとき
は該移行元ステップのアドレスを第３レジスタ５に格納
する。また、トランジションのオン・オフの状態を検出
する命令を読み出したときは、検出した該トランジショ
ンの状態がオンであるとき第１レジスタ３にオン状態を
設定するデータを出力し、一方、検出した該トランジシ
ョンの状態がオフであるときは第１レジスタ３にオフ状
態を設定するデータを出力する。また、並列分岐を指示
する命令を読み出したときは、第５レジスタ７に設定さ
れたデータが命令の処理手順の第２の選択を指示してい
るときにおいて、第１レジスタ３がオフ状態である場合
は処理を終了し、また、第１レジスタ３がオン状態であ
り且つ移行先ステップの状態が非活性である場合も処理
を終了し、第１レジスタ３がオン状態であり且つ移行先
ステップの状態が活性である場合は第１レジスタ３にオ
フ状態を設定するデータを出力し、一方、第５レジスタ
７に設定されたデータが命令の処理手順の第１の選択を
指示しているときにおいては、移行先ステップを活性化
すると共に第３レジスタ５に格納されたアドレスの移行
元ステップを非活性化する。そして、分岐の終了を宣言
する命令を読み出したときは、第２レジスタ４を初期設
定することにより第１レジスタ３をセット可能状態にし
た後、第５レジスタ７に設定されたデータが命令の処理
手順の第２の選択を示している場合は第１レジスタ３が
オフ状態であるとき処理を終了し、第１レジスタ３がオ
ン状態であるとき第５レジスタ７に命令の処理手順の第
１の選択を指示するデータを設定した後第４レジスタ６
に設定されているプログラムアドレスにジャンプし、一
方第５レジスタ７に設定されたデータが命令の処理手順
の第１の選択を指示している場合は直ちに処理を終了す
る。

【００２９】また、上記解析手段２は、例えば請求項４
記載のように、並列合流の開始を宣言する命令を読み出
したとき、第２レジスタ４を初期設定することにより第
１レジスタ３をセット可能状態にすると共に第５レジス
タ７に命令の処理手順の第２の選択を指示するデータを
設定し且つ第４のレジスタ６に次の命令の先頭プログラ
ムアドレスを設定する。また、並列合流における移行元
ステップの活性・非活性の状態を検出する命令を読み出
したときは、第５レジスタ７に設定されたデータが命令
の処理手順の第２の選択を指示しているときにおいて、
移行元ステップの状態が活性である場合は処理を終了
し、移行元ステップの状態が非活性である場合は第２レ
ジスタ４を介して第１レジスタ３をオフ状態にインター
ロックし、一方、第５レジスタ７に設定されたデータが
命令の処理手順の第１の選択を指示しているときにおい
ては、移行元ステップを非活性化する。また、並列合流
を指示する命令を読み出したときは、第５レジスタ７に
設定されたデータが命令の処理手順の第２の選択を指示
しているときにおいて、第１レジスタ３がオフ状態であ
る場合は処理を終了し、第１レジスタ３がオン状態であ
り且つ移行先ステップの状態が活性である場合も処理を
終了し、第１レジスタ３がオン状態であり且つ移行先ス
テップの状態が非活性である場合は該移行先ステップを
活性化し、一方、第５レジスタ７に設定されたデータが
命令の処理手順の第１の選択を指示しているときは処理
を終了する。そして、合流の終了を宣言する命令を読み
出したときは、第２レジスタ４を初期設定することによ
り第１レジスタ３をセット可能状態にした後、第５レジ
スタ７に設定されたデータが命令の処理手順の第２の選
択を示している場合は第１レジスタ３がオフ状態である
とき処理を終了し、第１レジスタ３がオン状態であると
き第５レジスタ７に命令の処理手順の第１の選択を指示
するデータを設定した後第４レジスタ６に設定されてい
るプログラムアドレスにジャンプし、一方第５レジスタ
７に設定されたデータが命令の処理手順の第１の選択を
指示している場合は直ちに処理を終了する。

【００３０】これにより、分岐／合流に対してより高速
に処理でき、且つメモリ容量に制約を受けることなく任
意の分岐ステップ数を設定してより広範なシーケンス制
御が可能になる。

【００３１】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて詳細に述べる。図２は、一実施例に係わるＰＣの
構成を示すブロック図である。同図に示すように、ＰＣ
１０は、ＣＰＵ(Central-Processing-Unit) １１と、こ
のＣＰＵ１１に、バスライン１２を介して、ＲＯＭ(Rea
d-Only-Memory)１３、ＲＡＭ(Random-Access-Memory)１
４、及びＩ／Ｆ（入出力インタフェース）１５が接続さ
れている。さらにバスライン１２には、レジスタＡＲＧ
１６、レジスタＮＲＧ１７、レジスタＳＡＤＤ１８、レ
ジスタＰＣＭＥＭ１９、及びレジスタＲＰＴ２０が接続
されている。

【００３２】上記ＲＯＭ１３には、システム全体を制御
するプログラムが格納されている。ＲＡＭ１４には、後
述するプログラムローダから転送されるシーケンス制御
のニーモニックが格納される。Ｉ／Ｆ１５には、被制御
システムを構成する各種の入出力機器が不図示のシステ
ムラインを介して接続される。

【００３３】ＣＰＵ１１は、ＲＡＭ１４に格納されたニ
ーモニックの命令を順次読み出し、読み出した命令をＲ
ＯＭ１３に格納されているプログラムに基づいて解析
し、この解析結果に基づいて演算を行い、その演算結果
をＩ／Ｆ１５に出力する。

【００３４】上記ＣＰＵ１１による解析・演算の処理に
おいて、レジスタＡＲＧ１６はＣＰＵ１１が処理する分
岐又は合流の命令に係わるトランジションのオン／オフ
の状態データを格納する。レジスタＮＲＧ１７はレジス
タＡＲＧ１６のオフ状態をインタ−ロックする。レジス
タＳＡＤＤ１８は上記の分岐又は合流の命令に係わる移
行元ステップのアドレスを格納する。レジスタＰＣＭＥ
Ｍ１９は上記分岐又は合流の命令プログラムのアドレス
を格納する。レジスタＲＰＴ２０は上記分岐又は合流の
命令の処理手順を二者択一するためのデータを格納す
る。

【００３５】図３に、上記レジスタＡＲＧ１６とレジス
タＮＲＧ１７の関係を示す。同図に示すように、レジス
タＡＲＧ１６及びＮＲＧ１７は、共に同一構成のフリッ
プフロップからなり、いずれもデータ入力端子Ｄ、クロ
ック入力端子、反転リセット端子Ｒ、及び出力端子Ｑを
備えている。レジスタＮＲＧ１７の出力ＮＲＧは、レジ
スタＡＲＧ１６の反転リセット端子Ｒに入力する。レジ
スタＮＲＧ１７は、ＣＰＵ１１から出力される反転リセ
ット端子Ｒへの“Ｌ”レベル（“０”）の入力によりリ
セットされ、“Ｈ”レベル（“１”）の入力によりリセ
ットが解除される。そして、レジスタＡＲＧ１６は、そ
の反転リセット端子Ｒに、上記レジスタＮＲＧからの出
力ＮＲＧが“Ｌ”レベル（“０”）で入力することによ
りリセットされる。すなわち、出力ＡＧＲが“０”に固
定される。そして、レジスタＮＲＧ１７の出力ＮＲＧが
“Ｈ”レベル（“１”）で入力することによってリセッ
トが解除され、データ入力端子Ｄに入力されるＡＲＧ入
力データ（トランジションのオン／オフ情報）をラッチ
して、このラッチしたデータを出力ＡＲＧとしてＣＰＵ
１１に出力する。

【００３６】図４は、ＳＦＣ記述からニーモニックに変
換されて、上記ＲＡＭ１４に格納されるプログラムの配
置を模式的に示したものである。同図に示すように、Ｒ
ＡＭ１４には、先頭にトランジション群プログラム、次
にライン群プログラム、そして最後にアクション部のプ
ログラムが格納されている。

【００３７】同図にように格納されているプログラムに
対して、図２に示すＰＣ１０のＣＰＵ１１は、先ずトラ
ンジション群のプログラムを実行し、入力されているデ
ータ（情報）に基づいて各トランジションＴＮ０、ＴＮ
１、・・・のオン（真）／オフ（偽）情報を出力する。
次にライン群のプログラムを実行し、上記トランジショ
ンのオン／オフと移行元ステップおよび移行先ステップ
の活性／非活性の情報に基づいてステップ移行指示を出
力する（ステップリレーを更新する）。続いて、アクシ
ョン部のプログラムを順次読み出し、上記ステップ移行
指示に基づいてアクションの実行又は非実行を判断して
処理する。すなわち、移行先ステップ（活性になってい
るステップ）に所属するアクションを処理し、所属しな
いアクションは非処理として、アクション部の終点に到
る。そして、再びトランジション群のプログラムに戻っ
て、トランジション群の先頭からアクション部の終点ま
での処理を行うということを繰り返す。

【００３８】一般に、上述の１巡の処理を１スキャンと
いい、この１スキャンが１個のプロセスを形成する。１
プロセスは、１個の機械や１ラインといった制御処理の
単位であり、通常は、複数のプロセスによるＳＦＣプロ
グラム群により全体のシーケンス制御が構成される。全
体のシーケンス制御のどこからどこまでを１プロセスと
して区切るかは、ユーザが決定する。

【００３９】１プロセスは、このように一連のシーケン
ス制御の区切りを形成し、また、以下に述べる分岐や合
流の分岐ラインを形成する。図５(a) は、ＳＦＣ記述の
選択分岐の例である。この記述は、ステップＳ０００か
ら、３つのステップＳ００１、Ｓ００２及びＳ００３の
内、それぞれトランジションＴＮ０００、ＴＮ００１又
はＴＮ００１０を介して、いずれかのステップへ選択的
に分岐する場合を示している。

【００４０】ＳＦＣ規約に基づく上記分岐の条件は図１
５で説明した通りであり、以下の選択合流、並列分岐、
及び並列合流の場合も同様である。同図(b) は選択合流
の例であり、３つのステップＳ０１０、Ｓ０１１及びＳ
０１２から選択的に、それぞれトランジションＴＮ００
０、ＴＮ００１又はＴＮ００１０を介して、ステップＳ
０１３に合流する場合を示している。

【００４１】また、図６(a) は並列分岐の例である。こ
の記述は、ステップＳ０００から、共通のトランジショ
ンＴＮ０００を介して、３つのステップＳ００１、Ｓ０
０２及びＳ００３へ同時に分岐する場合を示している。

【００４２】そして、同図(b) は並列合流の例であり、
３つのステップＳ０２０、Ｓ０２１及びＳ０２２から同
時に共通のトランジションＴＮ０００を介して、ステッ
プＳ０２３に合流する場合を示している。

【００４３】本実施例では、上記のような分岐や合流の
プログラムを、より高速に処理するために、また、分岐
数に制限なく如何に大規模なシーケンス制御をも処理で
きるようにするために、上記のようなＳＦＣ記述の分岐
や合流に対応して、図５(a),(b) 及び図６(a),(b) の右
にそれぞれ示すニーモニックを展開する。このニーモニ
ックは、図５(a),(b) 及び図６(a),(b) の左に示すグラ
フィックス（ＳＦＣ記述）から後述するプログラムロー
ダにより自動変換することができ、また手作業で転記
（変換）しながらプログラムローダに入力することもで
きる。

【００４４】図５(a) に示すニーモニックは、先ず、命
令Ｄ−ＳＬＣで、選択分岐の開始を宣言し、次に、命令
ＳＴＬで、分岐元ステップＳ０００の活性状態を読み出
し、続いて、命令ＬＤで、トランジションＴＮ０００の
オン／オフ状態を読み出し、そして、命令ＳＬＣＴで、
上記分岐元ステップＳ０００の活性状態とトランジショ
ンＴＮ０００のオン／オフ状態、及び分岐先ステップＳ
００１の状態とに基づき分岐可能であるときはステップ
Ｓ００１に分岐するよう指示している。引き続き、同様
に命令ＬＤ及び命令ＳＬＣＴを、トランジションＴＮ０
０１及びステップＳ００２を対象に繰り返し、さらに命
令ＬＤ及び命令ＳＬＣＴを、トランジションＴＮ００２
及びステップＳ００３を対象に繰り返した後、命令Ｅ−
ＴＲＡで、上記選択分岐の終了を宣言している。

【００４５】また、同図(b) に示すニーモニックでは、
先ず、命令Ｃ−ＳＬＣで、選択合流の開始を宣言し、次
に、命令ＪＵＮＣで、合流元ステップＳ０１０の活性状
態を読み出し、続いて、命令ＬＤで、トランジションＴ
Ｎ０００のオン／オフ状態を読み出した後、命令ＳＥＴ
で、上記合流元ステップＳ０１０の活性状態とトランジ
ションＴＮ０００のオン／オフ状態、及び合流先ステッ
プＳ０１３の状態とに基づき合流可能であるときはステ
ップＳ０１０に合流するよう指示している。そして、さ
らに命令ＪＵＮＣ、ＬＤ及びＳＥＴを、ステップＳ０１
１、トランジションＴＮ００１及びステップＳ０１３を
対象に上記同様に繰り返し、さらに続けて命令ＪＵＮ
Ｃ、ＬＤ及びＳＥＴを、ステップＳ０１２、トランジシ
ョンＴＮ００２及びステップＳ０１３を対象に上記同様
に繰り返した後、命令Ｅ−ＴＲＡで上記選択合流の終了
を宣言している。

【００４６】さらに、図６(a) に示すニーモニックは、
先ず、命令Ｄ−ＳＩＭで、並列合流の開始を宣言し、次
に、命令ＳＴＬで、分岐元ステップＳ０００の活性状態
を読み出し、続いて、命令ＬＤで、トランジションＴＮ
０００のオン／オフ状態を読み出し、そして、命令ＳＩ
ＭＵＬで、上記分岐元ステップＳ０００の活性状態とト
ランジションＴＮ０００のオン／オフ状態、及び分岐先
ステップＳ００１の状態とに基づき分岐可能であるとき
はステップＳ００１に分岐するよう指示している。引き
続き、上記同様に命令ＳＩＭＵＬをステップＳ００２を
対象に繰り返し、さらに同じく命令ＳＩＭＵＬをステッ
プＳ００３を対象に繰り返した後、命令Ｅ−ＴＲＡで、
上記並列分岐の終了を宣言している。

【００４７】そして、同図(b) に示すニーモニックは、
先ず、命令Ｃ−ＳＩＭで、並列合流の開始を宣言し、次
に、命令ＳＹＮＬを３回繰り返して、それぞれ合流元ス
テップＳ０２０、Ｓ０２１、及びＳ０２２の活性状態を
読み出し、続いて、命令ＬＤで、トランジションＴＮ０
００のオン／オフ状態を読み出した後、命令ＳＹＮＣ
で、上記各合流元ステップ活性状態とトランジションＴ
Ｎ０００のオン／オフ状態、及び合流先ステップＳ０２
３の状態とに基づき合流可能であるときはステップＳ０
２３に同時に合流するよう指示して、最後に命令Ｅ−Ｔ
ＲＡで上記並列合流の終了を宣言している。

【００４８】図７に、上記の分岐や合流に用いられるニ
ーモニックの１３個の命令を、一覧図表にして示す。以
下、同図に示す命令を説明する。命令Ｄ−ＳＬＣは選択
分岐の開始を宣言する。命令ＳＴＬは選択分岐又は並列
分岐におけるステップ活性状態の読み出しを指示する。
命令ＬＤはトランジションのオン／オフ状態の読み出し
を指示する。命令ＳＬＣＴは選択分岐を指示する。命令
Ｃ−ＳＬＣは選択合流の開始を宣言する。命令ＪＵＮＣ
は選択合流におけるステップ活性状態の読み出しを指示
する。命令ＳＥＴは選択合流を指示する。命令Ｄ−ＳＩ
Ｍは並列分岐の開始を宣言する。命令ＳＩＭＵＬは並列
分岐を指示する。命令Ｃ−ＳＩＭは並列合流の開始を宣
言する。命令ＳＹＮＬは並列合流におけるステップ活性
状態の読み出しを指示する。命令ＳＹＮＣは並列合流を
指示する。そして、命令Ｅ−ＴＲＡは分岐又は合流の終
了を宣言する。

【００４９】前述のＳＦＣ記述の図形から上記のような
ニーモニックに変換するＳＦＣプログラミング装置（プ
ログラムコーダ）を、図８に示す。同図に示すように、
プログラムコーダ３０は、入力部３１、命令記憶部３
２、図形変換部３３、図形記憶部３４、表示変換部３
５、及び表示部３５からなっている。

【００５０】このプログラムコーダ３０でプログラムを
作成する場合、まず、オペレータが入力部３１を介して
ＳＦＣ図形やラダー図の記号（シンボル）を表す図形情
報を指定する。図形記憶部３４はこの図形情報を記憶
し、表示変換部３５は図形記憶部３４から上記指定され
た図形情報を読み出して表示形式すなわちＳＦＣ図形や
ラダー図に変換し、この表示形式に変換した図形を表示
部３５のディスプレイ装置等に表示させる。これによ
り、オペレータはディスプレイ上に表示された図形を確
認しながら逐次プログラムを作成していく。

【００５１】次に、図形変換部３３が上記図形情報とし
て作成されたプログラムを図形記憶部３４から読み出し
てニーモニックに変換し、そのニーモニックを命令記憶
部３２に格納する。この命令記憶部３２から、図２に示
すＰＣ１０のＲＡＭ１４に不図示のデータ転送用インタ
フェースを介して転送され、例えば図４に示したような
プログラムが格納される。

【００５２】上記ＰＣ１０に格納されるプログラムコー
ド（ニーモニック）は、一般にプログラム言語といわれ
ているような、ＰＣ１０内部においてそのまま実行でき
る言語（マシンコード）ではなく、ユーザが理解しやす
い中間コードの形式をとっている。勿論、ニーモニック
を解析して実行形式のプログラムコードに変換してから
格納するようにしてもよく、その場合は、ＣＰＵ１１は
上記実行形式のプログラムコードに対応した処理を行
う。

【００５３】尚、以下の説明では、ニーモニック（中間
コード）で格納されているものとする。そして、上記格
納されたニーモニックが更に機械語（マシンコード）に
順次変換されてＰＣ１０によるシーケンス制御が実行さ
れる。

【００５４】上記構成の本実施例において、上記ニーモ
ニックの図７に示した１３個の命令を、図２に示した５
個のレジスタを用い、以下に説明するアルゴリズムに基
づいて解析することによって、ＳＦＣ記述による分岐又
は合流のプログラムを高速に、且つ大規模なシステムに
対応できるように処理していく。この本実施例における
命令の処理動作を、図９乃至図１３に示すフローチャー
トを用いて説明する。尚、具体例として、前述の図５及
び図６の右にそれぞれ示すニーモニックを参照する。

【００５５】先ず、選択分岐の場合を例にとって説明す
る。選択分岐では、図５(a) のニーモニックに示したよ
うに、選択分岐の開始宣言命令Ｄ−ＳＬＣ、分岐元ステ
ップ活性状態読出し命令ＳＴＬ、トランジション・オン
／オフ状態読出し命令ＬＤ、選択分岐の指示命令ＳＬＣ
Ｔ、及び分岐の終了宣言命令Ｅ−ＴＲＡによって処理が
なされる。

【００５６】命令Ｄ−ＳＬＣでは、図９(a) のフローチ
ャートに示すように、２つのレジスタＮＲＧ及びＲＰＴ
の初期化を行って処理を終了する。この初期化では、ま
ず、レジスタＮＲＧに“１”を設定する（手順Ｓ１）。
この処理は、レジスタＮＲＧのクロック入力端子にラッ
チ信号を入力すると共に入力端子ＤにＮＲＧ入力データ
“１”を入力してラッチさせ、これにより、レジスタＡ
ＲＧのリセットを解除する処理である。さらに、この初
期化ではレジスタＲＰＴに“０”を設定する（同じく手
順Ｓ１）。これにより、レジスタＲＰＴの内容が初期状
態である“０”に設定される。

【００５７】次に、命令ＳＴＬでは、図９(b) のフロー
チャートに示すように、移行元（分岐元）ステップ（図
５(a) のステップＳ０００参照）の活性状態を読み出
し、活性か否か判別する（手順Ｓ１１）。この判別で、
移行元ステップが活性であれば、移行元ステップの移行
条件が成立している場合であり、このときは、次に、レ
ジスタＮＲＧに“１”をセットする（手順Ｓ１２）。こ
の処理は、レジスタＡＲＧがリセットされていた
（“０”にインターロックされている）場合に備えてレ
ジスタＡＲＧをセット状態にし、次に続く命令でトラン
ジションが活性である場合に、移行条件が成立している
ことをレジスタＡＲＧに設定できるようにする処理であ
る。

【００５８】そして、上記に続いて、移行元ステップの
アドレスをレジスタＳＡＤＤに記憶して（手順Ｓ１
４）、処理を終了する。上記手順Ｓ１１の判別で、移行
元ステップが非活性であれば、移行元ステップの移行条
件が成立していない場合である。この場合はレジスタＮ
ＲＧに“０”をセットして（手順Ｓ１３）、処理を終了
する。この手順１３の処理は、レジスタＮＲＧのクロッ
ク入力端子にラッチ信号を入力すると共に入力端子Ｄに
ＮＲＧ入力データ“０”を入力してラッチさせる処理で
ある。これにより、レジスタＮＲＧの出力ＮＲＧが
“０”となり、レジスタＡＲＧがリセットされ、レジス
タＡＲＧの出力ＡＲＧが“０”に固定（インターロッ
ク）される。これによって、後述するトランジションの
移行条件の可否が「可」（オン、すなわち活性）であっ
ても、その「可」が無視される。

【００５９】続いて、命令ＬＤでは、図１０(a) のフロ
ーチャートに示すように、移行先（分岐先）ステップへ
のリンク上にあるトランジション（図５(a) のトランジ
ションＴＮ０００，ＴＮ００１又はＴＮ００２参照）の
活性状態を読み出し、活性か否か判別する（手順Ｓ２
１）。そして、活性であれば、レジスタＡＲＧに“１”
をセットして（手順Ｓ２２）、処理を終了する。この手
順Ｓ２２の処理は、レジスタＡＲＧのクロック入力端子
にラッチ信号を入力すると共に入力端子ＤにＡＲＧ入力
データ“１”を入力する処理である。これにより、レジ
スタＡＲＧがセット状態であるとき（移行元ステップが
活性のとき）は、ＡＲＧ入力データ“１”がラッチさ
れ、出力ＡＲＧは“１”になる。一方、レジスタＡＲＧ
がインターロックされた状態であるとき（移行元ステッ
プが非活性のとき）は、ＡＲＧ入力データ“１”は無視
されて出力ＡＲＧは“０”に固定されたままである。

【００６０】上記手順Ｓ２１の判別で、トランジション
が非活性であるときは、レジスタＡＲＧに“０”をセッ
トして（手順Ｓ２３）、処理を終了する。この手順Ｓ２
３の処理は、上述と同様にして、レジスタＡＲＧの入力
端子Ｄに“０”を入力する処理である。この場合、レジ
スタＡＲＧがセット状態であっても、インターロックさ
れた状態であっても、結果は同一であり、出力ＡＲＧは
“０”である。

【００６１】次に、命令ＳＬＣＴでは、図１０(b) のフ
ローチャートに示すように、先ずレジスタＡＲＧの内容
を調べる（手順Ｓ３１）。この処理は、レジスタＡＲＧ
の出力ＡＲＧが“１”になっているか否かを判別する処
理である。そして、出力ＡＲＧが“１”であれば、移行
元ステップが活性で且つトランジションも活性であると
判別し、この場合は続いて、移行先ステップ（図５(a)
のステップＳ００１、Ｓ００２又はＳ００３参照）の活
性状態を判別する（手順Ｓ３２）。この判別で、移行先
ステップが非活性であれば、移行条件が成立したと判別
して、この移行先ステップを活性化し（手順Ｓ３３）、
続いて移行元ステップを非活性化する（手順Ｓ３４）。
この処理では、上述の命令ＳＴＬの処理によりレジスタ
ＳＡＤＤに格納されているアドレスのステップを非活性
化する。この後レジスタＮＲＧに“０”をセットする
（手順Ｓ３５）。これにより、レジスタＡＲＧがリセッ
トされ、その出力ＡＲＧが“０”に固定される。このた
め、この後、残る選択肢の移行先ステップ毎に実行され
る命令ＬＤ及び命令ＳＬＣＴによる処理結果は全て無効
になり、したがって、上記最初に移行条件が成立した移
行先ステップが分岐先ステップとして固定・選択される
ことになる。

【００６２】上記手順Ｓ３１の判別で、レジスタＡＲＧ
の出力ＡＲＧが“０”であれば、移行元ステップとトラ
ンジションのいずれか又は両方が非活性であり、移行条
件が成立していないと判別して、ただちに処理を終了す
る。また、上記手順Ｓ３２の判別で、移行先ステップが
活性であった場合も移行条件が成立していないと判別し
て、ただちに処理を終了する。

【００６３】続いて、命令Ｅ−ＴＲＮでは、図１１のフ
ローチャートに示すように、レジスタＮＲＧに“１”を
セットする（手順Ｓ４１）。これにより、レジスタＡＲ
Ｇがリセット状態であればリセットが解除され、セット
状態であればセット状態が継続する。次に、レジスタＲ
ＰＴの内容を調べる（手順Ｓ４２）。選択分岐の場合は
開始宣言命令Ｄ−ＳＬＣの処理でレジスタＲＰＴは
“０”設定されている。この“０”を確認してただちに
処理を終了する。

【００６４】上記の処理により、選択分岐における移行
条件を満たす移行先ステップの検出と、移行決定後の移
行元ステップ及び移行先ステップの活性／非活性の状態
データの更新処理が分岐数に制限なく且つ高速に行われ
る。

【００６５】次に、選択合流の場合を例にとって説明す
る。選択合流では、図５(b) のニーモニックに示したよ
うに、選択合流開始宣言命令Ｃ−ＳＬＣ、選択合流元ス
テップの活性状態読出し命令ＪＵＮＣ、トランジション
・オン／オフ状態読出し命令ＬＤ、選択合流指示命令Ｓ
ＥＴ、及び合流の終了宣言命令Ｅ−ＴＲＡによって処理
がなされる。

【００６６】命令Ｃ−ＳＬＣは、図９(a) のフローチャ
ートに示すように、選択分岐の命令Ｄ−ＳＬＣと共通の
手順で処理を行う。命令ＪＵＮＣも、同図(b) のフロー
チャートに示すように、選択分岐の命令ＳＴＬと共通の
手順で処理を行う。

【００６７】命令ＬＤは選択分岐の場合と同様に処理を
行う。命令ＳＥＴは、同図(b) のフローチャートに示す
ように、選択分岐の命令ＳＬＣＴと共通の手順で処理を
行う。このとき、手順Ｓ３１でレジスタＡＲＧが
“１”、且つ手順Ｓ３２で移行先ステップが活性、すな
わち移行条件が成立しているときは、選択分岐の場合と
同様に手順Ｓ３５でレジスタＮＲＧに“０”がセットさ
れ、これにより、レジスタＡＲＧがリセットされて、そ
の出力ＡＲＧが“０”に固定される。このため、この
後、残る選択肢の移行元ステップ毎に実行される命令Ｌ
Ｄ及びＳＥＴによる処理結果は全て無効となり、したが
って、上記最初に移行条件が成立した移行元ステップが
合流元ステップとして固定・選択されることになる。

【００６８】そして、命令Ｅ−ＴＲＮは、図１１のフロ
ーチャートに示すように共通手順であり、選択分岐の場
合と同様に、手順Ｓ４２でレジスタＲＰＴに設定されて
いる“０”を確認して、ただちに処理を終了する。

【００６９】上記の処理により、選択合流における移行
条件を満たす移行元ステップの検出と、移行決定後の移
行元ステップ及び移行先ステップの活性／非活性の状態
データの更新処理が分岐数に制限なく且つ高速に行われ
る。

【００７０】続いて、並列分岐の場合を例にとって説明
する。並列分岐では、図６(a) のニーモニックに示した
ように、並列分岐開始宣言命令Ｄ−ＳＩＭ、分岐元ステ
ップ活性状態読出し命令ＳＴＬ、トランジション・オン
／オフ状態読出し命令ＬＤ、並列分岐指示命令ＳＩＭＵ
Ｌ、及び分岐の終了宣言命令Ｅ−ＴＲＡによって処理が
なされる。

【００７１】命令Ｄ−ＳＩＭでは、図１２(a) のフロー
チャートに示すように、２つのレジスタＮＲＧ及びＲＰ
Ｔの初期化を行って処理を終了する。この処理では、レ
ジスタＮＲＧに“１”を設定し、レジスタＲＰＴにも
“１”を設定する（手順Ｓ５１）。これにより、前述し
たようにレジスタＡＲＧのリセットが解除されると共
に、レジスタＲＰＴにフラグが設定される。

【００７２】続いて、次命令の先頭プログラムアドレス
をレジスタＰＣＭＥＭに格納して（手順Ｓ５２）、処理
を終了する。この手順Ｓ５２の処理は、この命令の次の
命令ＳＴＬの先頭プログラムアドレスを記憶する処理で
ある。これにより、後述の処理でレジスタＲＰＴのフラ
グが判別され、命令ＳＩＭＵＬの処理機能が二重に活用
される。

【００７３】次に、命令ＳＴＬは、選択分岐の場合と同
様である。すなわち、移行元（分岐元）ステップ（図６
(a) のステップＳ０００参照）の活性状態を判別し（手
順Ｓ１１）、活性なら（移行条件が成立）、レジスタＮ
ＲＧに“１”をセットしてレジスタＡＲＧをセット状態
にし（手順１２）、次に移行元ステップのアドレスをレ
ジスタＳＡＤＤに記憶して（手順Ｓ１４）、処理を終了
する。一方、非活性（移行条件が不成立）であれば、レ
ジスタＮＲＧに“０”をセットしてレジスタＡＲＧの出
力ＡＲＧを“０”にインターロックしてから（手順Ｓ１
３）、処理を終了する。

【００７４】また、命令ＬＤも、選択分岐の場合と同様
である。すなわち、トランジション（図６(a) の共通ト
ランジションＴＮ０００参照）の活性状態を判別し（手
順Ｓ２１）、活性であればレジスタＡＲＧに“１”をセ
ットする（手順Ｓ２２）。この場合も、レジスタＡＲＧ
がセット状態であるときは（移行元ステップが活性）
“１”がラッチされ、インターロック状態では（移行元
ステップが非活性）“１”はラッチされず出力ＡＲＧは
“０”のままである。

【００７５】続いて、命令ＳＩＭＵＬでは、図１２(b)
のフローチャートに示すように、先ずレジスタＲＰＴの
フラグを判別する（手順Ｓ６１）。ここでは、上記手順
Ｓ５１で設定されているフラグ“１”を確認した後、続
いてレジスタＡＲＧの内容（出力）を調べる（手順Ｓ６
２）。そして、レジスタＡＲＧの出力ＡＲＧが“１”で
あれば、移行元ステップ（ステップＳ０００）が活性で
且つトランジション（共通トランジションＴＮ０００）
も活性であると判別し、続いて、移行先ステップ（図６
(a) のステップＳ００１、Ｓ００２又はＳ００３参照）
の活性状態を判別する（手順Ｓ６３）。この判別で、移
行先ステップが非活性であれば、このステップについて
は移行条件が成立していると判別してただちに処理を終
了する。一方、移行先ステップが活性であれば、レジス
タＡＲＧに“０”をセットする（手順Ｓ６４）。これに
より、移行先ステップＳ００１、Ｓ００２又はＳ００３
のいずれか１つでも活性であれば、レジスタＡＲＧの出
力ＡＲＧが“０”になる。

【００７６】上記手順Ｓ６２で、レジスタＡＲＧの出力
ＡＲＧが“０”であれば、ただちに処理を終了する。こ
れにより、先行する分岐先ステップ（図６(a) のステッ
プＳ００１、Ｓ００２参照）のいずれか１つが活性であ
れば、後続の分岐先ステップ（ステップＳ００２、Ｓ０
０３参照）の活性状態の判別は行われずただちに処理が
終了する。

【００７７】上記手順Ｓ６１で、レジスタＲＰＴのフラ
グが“０”の場合については後述する。そして、命令Ｅ
−ＴＲＮでは、図１１のフローチャートに示すように、
選択分岐／合流の場合と同様に手順Ｓ４１の処理を行っ
て、手順Ｓ４２ではレジスタＲＰＴに設定されている
“１”を判別し、この場合は手順Ｓ４３に進んでレジス
タＡＲＧの出力ＡＲＧが“１”であるか否か判別する。
この判別で出力ＡＲＧが“０”であれば、移行条件が成
立していないと判別してただちに処理を終了する。

【００７８】一方、出力ＡＲＧが“１”であれば、全て
の分岐先ステップについて移行条件が成立していると判
別し、この場合はレジスタＲＰＴに、これから同一命令
を繰り返して別処理を行うことを示すフラグ“０”を設
定した後（手順Ｓ４４）、レジスタＰＣＭＥＭの示すア
ドレスへジャンプする（手順Ｓ４５）。これにより、命
令ＳＴＬから処理が再開される（図６(a) 参照）。

【００７９】この再開される処理において、命令ＳＴＬ
及びＬＤでは、前回同様の処理を行う。そして、命令Ｓ
ＩＭＵＬでは、レジスタＡＲＧのフラグ“０”を判別し
て、この場合は手順Ｓ６５に進み、移行先ステップを活
性化する。これにより、分岐先の全てのステップが活性
化される（図６(a) の右に示すニーモニック参照）。続
いて、手順Ｓ６６に進んで、移行元ステップ、すなわち
レジスタＳＡＤＤが示すアドレスのステップを非活性化
する。最後に命令Ｅ−ＴＲＮでは、手順Ｓ４１の処理を
行い、手順Ｓ４２でレジスタＲＰＴの“０”を判別して
ただちに処理を終了する。

【００８０】上記の処理により、並列分岐において移行
条件が満たされたとき、移行決定後の移行元ステップ及
び移行先ステップの活性／非活性の状態データの更新処
理が分岐数に制限なく且つ高速に行われる。

【００８１】続いて、並列合流の場合を例にとって説明
する。並列合流では、図３(b) のニーモニックに示した
ように、並列合流開始宣言命令Ｃ−ＳＩＭ、並列合流元
ステップの活性状態読出し命令ＳＹＮＬ、トランジショ
ン・オン／オフ状態読出し命令ＬＤ、並列合流指示命令
ＳＹＮＣ、及び合流の終了宣言命令Ｅ−ＴＲＡによって
処理がなされる。

【００８２】命令Ｃ−ＳＩＭは、図１２(a) のフローチ
ャートに示すように、合流分岐の命令Ｄ−ＳＩＭと共通
の手順で処理を行う。そして、命令ＳＹＮＬでは、図１
３(a) のフローチャートに示すように、先ずレジスタＲ
ＰＴのフラグを判別する（手順Ｓ７１）。ここでは、命
令Ｃ−ＳＩＭによる処理の手順５１で設定されているフ
ラグ“１”を確認した後、移行元ステップ（図６(b) の
ステップＳ０２０、Ｓ０２１又はＳ０２２参照）の活性
状態を判別する（手順Ｓ７２）。この判別で、当該ステ
ップが非活性であれば、レジスタＮＲＧに“０”をセッ
トして、前述したように、レジスタＡＲＧの出力ＡＲＧ
を“０”に固定する（手順Ｓ７３）。これにより、移行
元ステップのいずれか１つでも非活性であれば、レジス
タＡＲＧの出力ＡＲＧが“０”に固定される。上記手順
Ｓ７２で、当該ステップが活性であれば、何も行わず、
ただちに処理を終了する。また、上記手順Ｓ７１で、レ
ジスタＲＰＴのフラグが“０”の場合については後述す
る。

【００８３】そして、命令ＬＤでは、並列分岐の場合と
同様に、手順Ｓ２１でトランジション（図６(b) の共通
トランジションＴＮ０００参照）の活性状態を判別し、
活性であれば手順Ｓ２２でレジスタＡＲＧに“１”をセ
ットする。この場合、上記の命令ＳＹＮＬによる全ての
移行元ステップに対する処理で（図６(b) のニーモニッ
ク参照）、全ての移行元ステップが活性であればレジス
タＡＲＧはセット状態であり、したがって上記の“１”
がラッチされる。一方、移行元ステップのいずれか１つ
でも非活性であればレジスタＡＲＧは“０”にインター
ロックされており、上記“１”はラッチされない。

【００８４】続く命令ＳＹＮＣでは、先ず、レジスタＲ
ＰＴのフラグが“０”であることを確認して（手順Ｓ８
１）、レジスタＡＲＧの出力ＡＲＧを判別する（手順Ｓ
８２）。そして、出力ＡＲＧが“１”であれば、全ての
移行元ステップ及び共通トランジションが合流可能状態
を示していると判別し、この場合は続いて移行先ステッ
プの活性状態を判別する（手順Ｓ８３）。そして、非活
性となっていれば、並列合流の移行条件が成立したと判
別して、この移行先ステップを活性化する（手順Ｓ８
４）。

【００８５】上記手順Ｓ８３で、移行先ステップが活性
であれば、並列合流の移行条件が成立しないと判別し
て、ただちに処理を終了する。また上記手順Ｓ８２で、
出力ＡＲＧが“０”である場合は、全ての移行元ステッ
プ又は共通トランジションが合流可能状態を示していな
いと判別し、この場合も、ただちに処理を終了する。ま
た、上記手順Ｓ８１で、レジスタＲＰＴのフラグが
“０”のときは、後述する再開処理において非処理を指
示されていると判別して、この場合も、ただちに処理を
終了する。

【００８６】そして、命令Ｅ−ＴＲＮでは、並列分岐の
場合と同様に処理を行って、移行条件が成立していない
ときは、ただちに処理を終了する。一方、移行条件が成
立しているときは、これの前述したように、レジスタＲ
ＰＴにフラグ“０”を設定した後、レジスタＰＣＭＥＭ
の示すアドレスへジャンプする。これにより、命令Ｃ−
ＳＩＭの次の命令ＳＹＮＬから処理が再開される（図６
(b) 参照）。

【００８７】この再開される処理において、命令ＳＹＮ
Ｌでは、手順Ｓ７１でレジスタＲＰＴのフラグ“０”を
判別して、この場合は手順Ｓ７４に進み、移行元ステッ
プを非活性化する。これにより、合流元の全てのステッ
プが非活性化される（図６(b) の右に示すニーモニック
参照）。

【００８８】続いて、命令ＬＤを前回同様に実行し、命
令ＳＹＮＣでは、上述したようにレジスタＲＰＴの
“０”により非処理を判別して、ただちに処理を終了
し、最後の命令Ｅ−ＴＲＮにおいても、手順Ｓ４１の処
理を行った後、手順Ｓ４２でレジスタＲＰＴの“０”を
判別してただちに処理を終了する。

【００８９】上記の処理により、並列合流において移行
条件が満たされたとき、移行決定後の移行元ステップ及
び移行先ステップの活性／非活性の状態データの更新処
理が分岐数に制限なく且つ高速に行われる。

【００９０】尚、本実施例においては、ニーモニックの
命令、例えば選択分岐の開始を宣言する命令を「Ｄ−Ｓ
ＬＣ」で表しているが、選択分岐の開始を宣言すると規
定するものであればどのような形式のコードであっても
よい。これは、他の命令についても同様である。

【００９１】

【発明の効果】本発明によれば、合流／分岐において、
移行元ステップの非活性化及び移行先ステップの活性化
の処理が最終段階の命令に集約するこなく分散でき、こ
のため、処理を高速に行えるようになる。また、１個の
レジスタの内容から複数の移行元ステップ及び複数のト
ランジションの移行条件成立の有無を認識することがで
きるので、移行元ステップ毎及び移行先ステップ毎のア
ドレスをメモリに記録しておく必要がなく、このためメ
モリ・コストが低減する。また同様に、分岐ステップ数
の設定に対しメモリ容量による制約を受けることがない
ので、多分岐を必要とする大規模なあるいは複雑なシー
ケンス制御が可能となる。

【図面の簡単な説明】

【図１】本発明のブロック図である。

【図２】一実施例のプログラマブルコントローラの構成
ブロック図である。

【図３】レジスタＮＲＧとレジスタＡＲＧの関係を説明
する図である。

【図４】ＲＡＭに格納されるＳＦＣプログラムの配置を
示す模式図である。

【図５】(a) は選択分岐のニーモニックの記述例を示す
図、(b) は選択合流のニーモニックの記述例を示す図で
ある。

【図６】(a) は並列分岐のニーモニックの記述例を示す
図、(b) は並列合流のニーモニックの記述例を示す図で
ある。

【図７】本実施例に用いられるニーモニックの命令を説
明する図表である。

【図８】プログラミング装置（プログラムローダ）の構
成ブロック図である。

【図９】(a) は命令Ｄ−ＳＬＣ又は命令Ｃ−ＳＬＣの動
作を示すフローチャート、(b)は命令ＳＴＬ又は命令Ｊ
ＵＮＣの動作を示すフローチャートである。

【図１０】(a) は命令ＬＤの動作を示すフローチャー
ト、(b) は命令ＳＬＣＴ又は命令ＳＥＴの動作を示すフ
ローチャートである。

【図１１】命令Ｅ−ＴＲＮの動作を示すフローチャート
である。

【図１２】(a) は命令Ｄ−ＣＩＭ又は命令Ｃ−ＣＩＭの
動作を示すフローチャート、(b)は命令ＳＩＭＵＬの動
作を示すフローチャートである。

【図１３】(a) は命令ＳＹＮＬの動作を示すフローチャ
ート、(b) は命令ＳＹＮＣの動作を示すフローチャート
である。

【図１４】(a),(b) はＳＦＣのプログラム構造を説明す
る模式図である。

【図１５】(a),(b),(c),(d) はＳＦＣの分岐及び合流を
説明する図でる。

【符号の説明】

１記憶手段２解析手段３第１レジスタ４第２レジスタ５第３レジスタ６第４レジスタ７第５レジスタ

Claims

(57)【特許請求の範囲】

【請求項１】ＳＦＣ記述に基づくプログラムにより動作
するプログラマブルコントローラにおいて、分岐又は合流の命令を記憶する記憶手段(1) と、該記憶手段(1) から読み出した分岐又は合流の命令を解
析する解析手段(2) と、該解析手段(2) が読み出した分岐又は合流の命令に係わ
るトランジションのオン又はオフの状態データを格納す
る第１レジスタ(3) と、該第１レジスタ(3) のオフ状態をインターロックする第
２レジスタ(4) と、前記解析手段(2) が読み出した分岐又は合流の命令に係
わる移行元ステップのアドレスを格納する第３レジスタ
(5) と、前記解析手段(2) が読み出した分岐又は合流の命令の処
理手順を二者択一するためのデータを格納する第５レジ
スタ(7) と、を有し、前記解析手段(2) は、選択分岐の開始を宣言する命令を読み出したとき、前記
第２レジスタ(4) を初期設定することにより前記第１レ
ジスタ(3) をセット可能状態にすると共に前記第５レジ
スタ(7) に命令の処理手順の第１の選択を指示するデー
タを設定し、分岐における移行元ステップの活性・非活性の状態を検
出する命令を読み出したときは、検出した該移行元ステ
ップの状態が非活性であるとき前記第２レジスタ(4) を
介して前記第１レジスタ(3) をオフ状態にインターロッ
クし、一方、検出した該移行元ステップの状態が活性で
あるときは該移行元ステップのアドレスを前記第３レジ
スタ(5) に格納し、トランジションのオン・オフの状態を検出する命令を読
み出したときは、検出した該トランジションの状態がオ
ンであるとき前記第１レジスタ(3) にオン状態を設定す
るデータを出力し、一方、検出した該トランジションの
状態がオフであるときは前記第１レジスタ(3) にオフ状
態を設定するデータを出力し、選択分岐を指示する命令を読み出したときは、前記第１
レジスタ(3) がオン状態であり且つ移行先ステップの状
態が非活性であるとき該移行先ステップを活性化すると
共に前記第３レジスタ(5) に格納されたアドレスの移行
元ステップを非活性化し且つ前記第２レジスタ(4) を介
して前記第１レジスタをオフ状態にインターロックし、
一方、前記第１レジスタ(3) がオフ状態であるとき又は
前記移行先ステップの状態が活性であるときは処理を終
了し、分岐の終了を宣言する命令を読み出したときは、前記第
２レジスタ(4) を初期設定することにより前記第１レジ
スタ(3) をセット可能状態にした後、前記第５レジスタ
(7) に設定されたデータが命令の処理手順の第１の選択
を指示していることを確認して直ちに処理を終了する、ことを特徴とするプログラマブルコントローラ。
【請求項２】前記解析手段(2) は、選択合流の開始を宣言する命令を読み出したとき、前記
第２レジスタ(4) を初期設定することにより前記第１レ
ジスタ(3) をセット可能状態にすると共に前記第５レジ
スタ(7) に命令の処理手順の第１の選択を指示するデー
タを設定し、選択合流における移行元ステップの活性・非活性の状態
を検出する命令を読み出したときは、検出した該移行元
ステップの状態が非活性であるとき前記第２レジスタ
(4) を介して前記第１レジスタ(3) をオフ状態にインタ
ーロックし、一方、検出した該移行元ステップの状態が
活性であるときは該移行元ステップのアドレスを前記第
３レジスタ(5) に格納し、トランジションのオン・オフの状態を検出する命令を読
み出したときは、検出した該トランジションの状態がオ
ンであるとき前記第１レジスタ(3) にオン状態を設定す
るデータを出力し、一方、検出した該トランジションの
状態がオフであるときは前記第１レジスタ(3) にオフ状
態を設定するデータを出力し、選択合流を指示する命令を読み出したときは、前記第１
レジスタ(3) がオン状態であり且つ移行先ステップの状
態が非活性であるとき該移行先ステップを活性化すると
共に前記第３レジスタ(5) に格納されたアドレスの移行
元ステップを非活性化し且つ前記第２レジスタ(4) を介
して前記第１レジスタ(3) をオフ状態にインターロック
し、一方、前記第１レジスタ(3) がオフ状態であるとき
又は前記移行先ステップの状態が活性であるときは処理
を終了し、合流の終了を宣言する命令を読み出したときは、前記第
２レジスタ(4) を初期設定することにより前記第１レジ
スタ(3) をセット可能状態にした後、前記第５レジスタ
(7) に設定されたデータが命令の処理手順の第１の選択
を指示していることを確認して直ちに処理を終了する、ことを特徴とする請求項１記載のプログラマブルコント
ローラ。
【請求項３】前記解析手段(2) が読み出した分岐又は
合流の命令のプログラムアドレスを格納する第４レジス
タ(6) をさらに有して、前記解析手段(2) は、並列分岐の開始を宣言する命令を読み出したとき、前記
第２レジスタ(4) を初期設定することにより前記第１レ
ジスタ(3) をセット可能状態にすると共に前記第５レジ
スタ(7) に命令の処理手順の第２の選択を指示するデー
タを設定し且つ前記第４レジスタ(6) に次の命令の先頭
プログラムアドレスを設定し、並列分岐における移行元ステップの活性・非活性の状態
を検出する命令を読み出したときは、検出した該移行元
ステップの状態が非活性であるとき前記第２レジスタ
(4) を介して前記第１レジスタ(3) をオフ状態にインタ
ーロックし、一方、検出した該移行元ステップの状態が
活性であるときは該移行元ステップのアドレスを前記第
３レジスタ(5) に格納し、トランジションのオン・オフの状態を検出する命令を読
み出したときは、検出した該トランジションの状態がオ
ンであるとき前記第１レジスタ(3) にオン状態を設定す
るデータを出力し、一方、検出した該トランジションの
状態がオフであるときは前記第１レジスタ(3) にオフ状
態を設定するデータを出力し、並列分岐を指示する命令を読み出したときは、前記第５
レジスタ(7) に設定されたデータが命令の処理手順の第
２の選択を指示しているときにおいて、前記第１レジス
タ(3) がオフ状態である場合は処理を終了し、また、前
記第１レジスタ(3) がオン状態であり且つ移行先ステッ
プの状態が非活性である場合も処理を終了し、前記第１
レジスタ(3) がオン状態であり且つ移行先ステップの状
態が活性である場合は前記第１レジスタ(3) にオフ状態
を設定するデータを出力し、一方、前記第５レジスタ
(7) に設定されたデータが命令の処理手順の第１の選択
を指示しているときにおいては、移行先ステップを活性
化すると共に前記第３レジスタ(5) に格納されたアドレ
スの移行元ステップを非活性化し、分岐の終了を宣言する命令を読み出したときは、前記第
２レジスタ(4) を初期設定することにより前記第１レジ
スタ(3) をセット可能状態にした後、前記第５レジスタ
(7) に設定されたデータが命令の処理手順の第２の選択
を示している場合は前記第１レジスタ(3) がオフ状態で
あるとき処理を終了し、前記第１レジスタ(3) がオン状
態であるとき前記第５レジスタ(7) に命令の処理手順の
第１の選択を指示するデータを設定した後前記第４レジ
スタ(6) に設定されているプログラムアドレスにジャン
プし、一方前記第５レジスタ(7) に設定されたデータが
命令の処理手順の第１の選択を指示している場合は直ち
に処理を終了する、ことを特徴とする請求項１記載のプログラマブルコント
ローラ。
【請求項４】前記解析手段(2) は、並列合流の開始を宣言する命令を読み出したとき、前記
第２レジスタ(4) を初期設定することにより前記第１レ
ジスタ(3) をセット可能状態にすると共に前記第５レジ
スタ(7) に命令の処理手順の第２の選択を指示するデー
タを設定し且つ前記第４のレジスタ(6) に次の命令の先
頭プログラムアドレスを設定し、並列合流における移行元ステップの活性・非活性の状態
を検出する命令を読み出したときは、前記第５レジスタ
(7) に設定されたデータが命令の処理手順の第２の選択
を指示しているときにおいて、移行元ステップの状態が
活性である場合は処理を終了し、移行元ステップの状態
が非活性である場合は前記第２レジスタ(4) を介して前
記第１レジスタ(3) をオフ状態にインターロックし、一
方、前記第５レジスタ(7) に設定されたデータが命令の
処理手順の第１の選択を指示しているときにおいては、
移行元ステップを非活性化し、並列合流を指示する命令を読み出したときは、前記第５
レジスタ(7) に設定されたデータが命令の処理手順の第
２の選択を指示しているときにおいて、前記第１レジス
タ(3) がオフ状態である場合は処理を終了し、前記第１
レジスタ(3) がオン状態であり且つ移行先ステップの状
態が活性である場合も処理を終了し、前記第１レジスタ
(3) がオン状態であり且つ移行先ステップの状態が非活
性である場合は該移行先ステップを活性化し、一方、前
記第５レジスタ(7) に設定されたデータが命令の処理手
順の第１の選択を指示しているときは処理を終了し、合流の終了を宣言する命令を読み出したときは、前記第
２レジスタ(4) を初期設定することにより前記第１レジ
スタ(3) をセット可能状態にした後、前記第５レジスタ
(7) に設定されたデータが命令の処理手順の第２の選択
を示している場合は前記第１レジスタ(3) がオフ状態で
あるとき処理を終了し、前記第１レジスタ(3) がオン状
態であるとき前記第５レジスタ(7) に命令の処理手順の
第１の選択を指示するデータを設定した後前記第４レジ
スタ(6) に設定されているプログラムアドレスにジャン
プし、一方前記第５レジスタ(7) に設定されたデータが
命令の処理手順の第１の選択を指示している場合は直ち
に処理を終了する、ことを特徴とする請求項３記載のプログラマブルコント
ローラ。