JP3343488B2 - Ｒｆ信号伝送装置およびこのｒｆ信号伝送装置を有するｃａｔｖチューナ - Google Patents
Ｒｆ信号伝送装置およびこのｒｆ信号伝送装置を有するｃａｔｖチューナInfo
- Publication number
- JP3343488B2 JP3343488B2 JP4536997A JP4536997A JP3343488B2 JP 3343488 B2 JP3343488 B2 JP 3343488B2 JP 4536997 A JP4536997 A JP 4536997A JP 4536997 A JP4536997 A JP 4536997A JP 3343488 B2 JP3343488 B2 JP 3343488B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission device
- signal transmission
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、入力されたＲＦ
信号を利得制御あるいは増幅等の処理を行った後に、次
段に出力するＲＦ信号伝送装置に関し、特に、電源オフ
時においても優れた入力リターンロス特性を呈するＲＦ
信号伝送装置に関する。
信号を利得制御あるいは増幅等の処理を行った後に、次
段に出力するＲＦ信号伝送装置に関し、特に、電源オフ
時においても優れた入力リターンロス特性を呈するＲＦ
信号伝送装置に関する。
【０００２】
【従来の技術】上述のようなＲＦ信号伝送装置を有する
ものとしてＣＡＴＶチューナがある。図１３は一般的な
ＣＡＴＶチューナのブロック図である。このＣＡＴＶチ
ューナにおいては、チューナ入力端子１から入力された
ケーブル入力信号は、バンドパスフィルタ２，ＲＦＡＧ
Ｃ(radio frequency 自動利得制御)回路３,ＲＦ増幅回
路４を経て第１ミキサー５に入力される。そして、別途
局部発振回路６から与えられる局部発振信号と混合さ
れ、第１ミキサー５からはＲＦ信号と局部発振信号との
２つの信号の差の周波数を有する第１中間周波数信号が
出力される。すなわち、上記チューナ入力端子１からＲ
Ｆ増幅回路４までで、上記ＲＦ信号伝送装置を構成して
いる。
ものとしてＣＡＴＶチューナがある。図１３は一般的な
ＣＡＴＶチューナのブロック図である。このＣＡＴＶチ
ューナにおいては、チューナ入力端子１から入力された
ケーブル入力信号は、バンドパスフィルタ２，ＲＦＡＧ
Ｃ(radio frequency 自動利得制御)回路３,ＲＦ増幅回
路４を経て第１ミキサー５に入力される。そして、別途
局部発振回路６から与えられる局部発振信号と混合さ
れ、第１ミキサー５からはＲＦ信号と局部発振信号との
２つの信号の差の周波数を有する第１中間周波数信号が
出力される。すなわち、上記チューナ入力端子１からＲ
Ｆ増幅回路４までで、上記ＲＦ信号伝送装置を構成して
いる。
【０００３】上記第１ミキサー５から出力された第１中
間周波数信号は、バンドパスフィルタ７を経て第１ＩＦ
(Intermediate frequency)増幅回路８で増幅され、バン
ドパスフィルタ９を経て第２ミキサー１０に入力され
る。そして、第２ミキサー１０によって第２局部発振回
路１１から与えられる局部発振信号と混合されて、第２
中間周波数信号が得られる。この第２中間周波数信号は
バンドパスフィルタ１２を経て第２ＩＦ増幅回路１３に
よって増幅され、ＣＡＴＶチューナ出力端子１４から出
力される。
間周波数信号は、バンドパスフィルタ７を経て第１ＩＦ
(Intermediate frequency)増幅回路８で増幅され、バン
ドパスフィルタ９を経て第２ミキサー１０に入力され
る。そして、第２ミキサー１０によって第２局部発振回
路１１から与えられる局部発振信号と混合されて、第２
中間周波数信号が得られる。この第２中間周波数信号は
バンドパスフィルタ１２を経て第２ＩＦ増幅回路１３に
よって増幅され、ＣＡＴＶチューナ出力端子１４から出
力される。
【０００４】ここで、上記ＲＦＡＧＣ回路３やＲＦ増幅
回路４は、ダイオードやトランジスタによって構成され
るために、チューナ電源がオフ時においては、ＲＦＡＧ
Ｃ回路３やＲＦ増幅回路４の入力インピーダンスは数Ｋ
Ω以上のハイインピーダンスになる。そこで、チューナ
の入力リターンロス特性は１ｄＢ程度と非常に劣化して
しまう。
回路４は、ダイオードやトランジスタによって構成され
るために、チューナ電源がオフ時においては、ＲＦＡＧ
Ｃ回路３やＲＦ増幅回路４の入力インピーダンスは数Ｋ
Ω以上のハイインピーダンスになる。そこで、チューナ
の入力リターンロス特性は１ｄＢ程度と非常に劣化して
しまう。
【０００５】尚、上記入力リターンロス特性は、インピ
ーダンス整合度を表す特性であり、信号源インピーダン
スと負荷インピーダンスとによって決定される。入力リ
ターンロス特性が悪い場合には、受信機のＳ/Ｎ比を低
下させると共に位相変化を発生させ、復調した際の画質
を劣化させることになる。また、ＣＡＴＶチューナの場
合には、個々のチューナはケーブルによって夫々つなが
れており、あるチューナの入力リターンロス特性が悪け
れば、そこで信号の反射が発生し、他のチューナや伝送
系と信号レベルが不揃いになったり、信号に時間差が発
生したりして、他のチューナの画質劣化をもたらすこと
になる。したがって、ＣＡＴＶシステムにおいては、電
源オン時や電源オフ時に拘わらず、十分な入力リターン
ロス特性が要求されるのである。
ーダンス整合度を表す特性であり、信号源インピーダン
スと負荷インピーダンスとによって決定される。入力リ
ターンロス特性が悪い場合には、受信機のＳ/Ｎ比を低
下させると共に位相変化を発生させ、復調した際の画質
を劣化させることになる。また、ＣＡＴＶチューナの場
合には、個々のチューナはケーブルによって夫々つなが
れており、あるチューナの入力リターンロス特性が悪け
れば、そこで信号の反射が発生し、他のチューナや伝送
系と信号レベルが不揃いになったり、信号に時間差が発
生したりして、他のチューナの画質劣化をもたらすこと
になる。したがって、ＣＡＴＶシステムにおいては、電
源オン時や電源オフ時に拘わらず、十分な入力リターン
ロス特性が要求されるのである。
【０００６】そこで、従来のＣＡＴＶチューナにおいて
は、図１４に示すように、チューナ入力端子１の後段
に、電源オフ時の入力インピーダンスが電源オン時に比
較して大きく変換するチューナ入力端子１に最も近い回
路の前段に、高周波メカニカルリレー１５を挿入して、
電源オフ時におけるチューナ入力端子１から見た負荷経
路をＤＣカット用コンデンサＣ1とインピーダンス整合
用抵抗Ｒ1とを介して接地された経路に切り換えるよう
にしている。尚、図１４においては、上記電源オフ時の
入力インピーダンスが電源オン時に比較して大きく変換
するチューナ入力端子１に最も近い回路として、ＲＦ増
幅回路４を例示している(つまり、図１３におけるＲＦ
ＡＧＣ回路３が無い場合を想定)。
は、図１４に示すように、チューナ入力端子１の後段
に、電源オフ時の入力インピーダンスが電源オン時に比
較して大きく変換するチューナ入力端子１に最も近い回
路の前段に、高周波メカニカルリレー１５を挿入して、
電源オフ時におけるチューナ入力端子１から見た負荷経
路をＤＣカット用コンデンサＣ1とインピーダンス整合
用抵抗Ｒ1とを介して接地された経路に切り換えるよう
にしている。尚、図１４においては、上記電源オフ時の
入力インピーダンスが電源オン時に比較して大きく変換
するチューナ入力端子１に最も近い回路として、ＲＦ増
幅回路４を例示している(つまり、図１３におけるＲＦ
ＡＧＣ回路３が無い場合を想定)。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のＣＡＴＶチューナにおいては、電源オフ時の負荷経
路を切り換える切り換え回路として高周波メカニカルリ
レー１５を設けているので、以下のような問題がある。
すなわち、上記高周波メカニカルリレー１５の物理的形
状や寸法の関係上、チューナユニットを小型化できない
という問題がある。また、高周波メカニカルリレー１５
は非常に高価であるという問題や、リレーのドライブ電
流を流す必要があるために受信機の消費電力が大きくな
ってランニングコストが大きくなるという問題もある。
来のＣＡＴＶチューナにおいては、電源オフ時の負荷経
路を切り換える切り換え回路として高周波メカニカルリ
レー１５を設けているので、以下のような問題がある。
すなわち、上記高周波メカニカルリレー１５の物理的形
状や寸法の関係上、チューナユニットを小型化できない
という問題がある。また、高周波メカニカルリレー１５
は非常に高価であるという問題や、リレーのドライブ電
流を流す必要があるために受信機の消費電力が大きくな
ってランニングコストが大きくなるという問題もある。
【０００８】そこで、この発明の目的は、電源オフ時に
優れた入力リターンロス特性を呈する小型で小消費電力
で安価なＲＦ信号伝送装置を提供することにある。
優れた入力リターンロス特性を呈する小型で小消費電力
で安価なＲＦ信号伝送装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、ＲＦ信号入力端子とＲＦ信
号出力端子との間に半導体デバイス回路を有するＲＦ信
号伝送装置において、上記半導体デバイス回路にスイッ
チを介して接続された電源と、上記ＲＦ信号入力端子と
半導体デバイス回路との間の信号ラインにドレインが接
続される一方,ソースが接地されると共に,ゲートが上記
スイッチを介して上記電源に接続されたデプレッション
タイプ電界効果トランジスタ(ＦＥＴ)を有する切り換え
回路を備えて、上記スイッチによって上記電源がオフさ
れた際に、ＲＦ信号伝送装置の負荷経路を、上記半導体
デバイス回路への経路から上記デプレッションタイプＦ
ＥＴを介して接地された経路に切り換えることを特徴と
している。
め、請求項１に係る発明は、ＲＦ信号入力端子とＲＦ信
号出力端子との間に半導体デバイス回路を有するＲＦ信
号伝送装置において、上記半導体デバイス回路にスイッ
チを介して接続された電源と、上記ＲＦ信号入力端子と
半導体デバイス回路との間の信号ラインにドレインが接
続される一方,ソースが接地されると共に,ゲートが上記
スイッチを介して上記電源に接続されたデプレッション
タイプ電界効果トランジスタ(ＦＥＴ)を有する切り換え
回路を備えて、上記スイッチによって上記電源がオフさ
れた際に、ＲＦ信号伝送装置の負荷経路を、上記半導体
デバイス回路への経路から上記デプレッションタイプＦ
ＥＴを介して接地された経路に切り換えることを特徴と
している。
【００１０】上記構成によれば、電源オフ時には、電源
電圧がゲートに印加されているデプレッションタイプＦ
ＥＴがオンして、負荷経路が、上記デプレッションタイ
プＦＥＴを介して接地された経路に切り換えられる。し
たがって、上記経路の負荷インピーダンスが信号源イン
ピーダンスに整合するように上記切り換え回路の抵抗値
を設定しておくことによって、電源オフ時に良好な入力
リターンロス特性が得られる。さらに、上述のように、
電源オフ時に負荷経路を切り換える切り換え回路を、電
圧制御半導体素子であるデプレッションタイプＦＥＴで
構成することにより、ＲＦ信号伝送装置の大型化や消費
電力の増大やコストアップが防止される。
電圧がゲートに印加されているデプレッションタイプＦ
ＥＴがオンして、負荷経路が、上記デプレッションタイ
プＦＥＴを介して接地された経路に切り換えられる。し
たがって、上記経路の負荷インピーダンスが信号源イン
ピーダンスに整合するように上記切り換え回路の抵抗値
を設定しておくことによって、電源オフ時に良好な入力
リターンロス特性が得られる。さらに、上述のように、
電源オフ時に負荷経路を切り換える切り換え回路を、電
圧制御半導体素子であるデプレッションタイプＦＥＴで
構成することにより、ＲＦ信号伝送装置の大型化や消費
電力の増大やコストアップが防止される。
【００１１】また、請求項２に係る発明は、請求項１に
係る発明のＲＦ信号伝送装置において、上記デプレッシ
ョンタイプＦＥＴはｐチャネルシングルゲートＦＥＴで
あることを特徴としている。
係る発明のＲＦ信号伝送装置において、上記デプレッシ
ョンタイプＦＥＴはｐチャネルシングルゲートＦＥＴで
あることを特徴としている。
【００１２】上記構成によれば、上記切り換え回路を構
成するデプレッションタイプＦＥＴとして低周波用のｐ
チャネルシングルゲートＦＥＴを使用しているので、上
記切り換え回路の構成が簡単になる。したがって、電源
オフ時に優れた入力リターンロス特性を呈する小型で小
消費電力でより安価な低周波用のＲＦ信号伝送装置が得
られる。
成するデプレッションタイプＦＥＴとして低周波用のｐ
チャネルシングルゲートＦＥＴを使用しているので、上
記切り換え回路の構成が簡単になる。したがって、電源
オフ時に優れた入力リターンロス特性を呈する小型で小
消費電力でより安価な低周波用のＲＦ信号伝送装置が得
られる。
【００１３】また、請求項３に係る発明は、請求項１に
係る発明のＲＦ信号伝送装置において、上記デプレッシ
ョンタイプＦＥＴはｎチャネルシングルゲートＦＥＴで
あることを特徴としている。
係る発明のＲＦ信号伝送装置において、上記デプレッシ
ョンタイプＦＥＴはｎチャネルシングルゲートＦＥＴで
あることを特徴としている。
【００１４】上記構成によれば、上記切り換え回路を構
成するデプレッションタイプＦＥＴとして高周波用のｎ
チャネルシングルゲートＦＥＴを使用しているので、電
源オフ時に優れた入力リターンロス特性を呈する小型で
小消費電力で安価な高周波用のＲＦ信号伝送装置が得ら
れる。
成するデプレッションタイプＦＥＴとして高周波用のｎ
チャネルシングルゲートＦＥＴを使用しているので、電
源オフ時に優れた入力リターンロス特性を呈する小型で
小消費電力で安価な高周波用のＲＦ信号伝送装置が得ら
れる。
【００１５】また、請求項４に係る発明は、請求項１に
係る発明のＲＦ信号伝送装置において、上記デプレッシ
ョンタイプＦＥＴはｎチャネルデュアルゲートＦＥＴで
あることを特徴としている。
係る発明のＲＦ信号伝送装置において、上記デプレッシ
ョンタイプＦＥＴはｎチャネルデュアルゲートＦＥＴで
あることを特徴としている。
【００１６】上記構成によれば、上記切り換え回路を構
成するデプレッションタイプＦＥＴとして高周波用のｎ
チャネルデュアルゲートＦＥＴを使用しているので、電
源オフ時に優れた入力リターンロス特性を呈する小型で
小消費電力で安価なＶＨＦ帯域およびＵＨＦ帯域用のＲ
Ｆ信号伝送装置が得られる。
成するデプレッションタイプＦＥＴとして高周波用のｎ
チャネルデュアルゲートＦＥＴを使用しているので、電
源オフ時に優れた入力リターンロス特性を呈する小型で
小消費電力で安価なＶＨＦ帯域およびＵＨＦ帯域用のＲ
Ｆ信号伝送装置が得られる。
【００１７】また、請求項５に係る発明は、請求項１に
係る発明のＲＦ信号伝送装置において、上記切り換え回
路と半導体デバイス回路をワンチップ半導体基板上に形
成したことを特徴としている。
係る発明のＲＦ信号伝送装置において、上記切り換え回
路と半導体デバイス回路をワンチップ半導体基板上に形
成したことを特徴としている。
【００１８】上記構成によれば、上記切り換え回路が半
導体デバイス回路と共にワンチップに形成されて、電源
オフ時に優れた入力リターンロス特性を呈するＲＦ信号
伝送装置の更なる小型軽量化が図られる。
導体デバイス回路と共にワンチップに形成されて、電源
オフ時に優れた入力リターンロス特性を呈するＲＦ信号
伝送装置の更なる小型軽量化が図られる。
【００１９】また、請求項６に係る発明は、請求項１乃
至請求項５の何れか一つに係る発明のＲＦ信号伝送装置
において、上記ＲＦ信号入力端子からの信号ラインにお
ける上記ＲＦ信号入力端子と上記切り換え回路への分岐
点との間には、ＣＡＴＶアップストリーム用入力端子が
接続されていることを特徴としている。
至請求項５の何れか一つに係る発明のＲＦ信号伝送装置
において、上記ＲＦ信号入力端子からの信号ラインにお
ける上記ＲＦ信号入力端子と上記切り換え回路への分岐
点との間には、ＣＡＴＶアップストリーム用入力端子が
接続されていることを特徴としている。
【００２０】上記構成によれば、電源オフ時に優れた入
力リターンロス特性を呈するＣＡＴＶアップストリーム
用入力端子を備えたＲＦ信号伝送装置の小型化および小
消費電力化が図られ、上記ＲＦ信号伝送装置が安価に形
成される。
力リターンロス特性を呈するＣＡＴＶアップストリーム
用入力端子を備えたＲＦ信号伝送装置の小型化および小
消費電力化が図られ、上記ＲＦ信号伝送装置が安価に形
成される。
【００２１】また、請求項７に係る発明は、請求項１乃
至請求項５の何れか一つに係る発明のＲＦ信号伝送装置
において、上記半導体デバイス回路には、入力ＲＦ信号
の周波数帯域を２以上に分配する分配回路が含まれてい
ることを特徴としている。
至請求項５の何れか一つに係る発明のＲＦ信号伝送装置
において、上記半導体デバイス回路には、入力ＲＦ信号
の周波数帯域を２以上に分配する分配回路が含まれてい
ることを特徴としている。
【００２２】上記構成によれば、電源オフ時に優れた入
力リターンロス特性を呈する分配回路を備えたＲＦ信号
伝送装置の小型化および小消費電力化が図られ、上記Ｒ
Ｆ信号伝送装置が安価に形成される。
力リターンロス特性を呈する分配回路を備えたＲＦ信号
伝送装置の小型化および小消費電力化が図られ、上記Ｒ
Ｆ信号伝送装置が安価に形成される。
【００２３】また、請求項８に係る発明は、請求項７に
係る発明のＲＦ信号伝送装置において、上記ＲＦ信号入
力端子からの信号ラインにおける上記ＲＦ信号入力端子
と上記切り換え回路への分岐点との間には、ＣＡＴＶア
ップストリーム用入力端子が接続されていることを特徴
としている。
係る発明のＲＦ信号伝送装置において、上記ＲＦ信号入
力端子からの信号ラインにおける上記ＲＦ信号入力端子
と上記切り換え回路への分岐点との間には、ＣＡＴＶア
ップストリーム用入力端子が接続されていることを特徴
としている。
【００２４】上記構成によれば、電源オフ時に優れた入
力リターンロス特性を呈するＣＡＴＶアップストリーム
用入力端子と分配回路を備えたＲＦ信号伝送装置の小型
化および小消費電力化が図られ、上記ＲＦ信号伝送装置
が安価に形成される。
力リターンロス特性を呈するＣＡＴＶアップストリーム
用入力端子と分配回路を備えたＲＦ信号伝送装置の小型
化および小消費電力化が図られ、上記ＲＦ信号伝送装置
が安価に形成される。
【００２５】また、請求項９に係る発明のＣＡＴＶチュ
ーナは、請求項１乃至請求項５の何れか一つに係る発明
のＲＦ信号伝送装置と、局部発信回路と、上記ＲＦ信号
伝送装置によって伝送されたＲＦ信号と上記局部発信回
路からの局部発信信号とを混合して上記ＲＦ信号をＩＦ
信号に変換するミキサー回路を備えたことを特徴として
いる。
ーナは、請求項１乃至請求項５の何れか一つに係る発明
のＲＦ信号伝送装置と、局部発信回路と、上記ＲＦ信号
伝送装置によって伝送されたＲＦ信号と上記局部発信回
路からの局部発信信号とを混合して上記ＲＦ信号をＩＦ
信号に変換するミキサー回路を備えたことを特徴として
いる。
【００２６】上記構成によれば、電源オフ時に優れた入
力リターンロス特性を呈する小型で小消費電力で安価な
ＣＡＴＶチューナが得られる。
力リターンロス特性を呈する小型で小消費電力で安価な
ＣＡＴＶチューナが得られる。
【００２７】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
態により詳細に説明する。
【００２８】＜第１実施の形態＞図１は、本実施の形態
のＲＦ信号伝送装置が適用されたＣＡＴＶチューナにお
ける部分ブロック図である。図１に示すＣＡＴＶチュー
ナでは、ケーブル入力信号はチューナ入力端子２１から
入力され、バンドパスフィルタ２２を経てＲＦ増幅回路
２３に伝達される。２４はミキサーであり、２５は局部
発振回路であり、２６はバンドパスフィルタであり、２
７はＩＦ増幅器である。すなわち、上記チューナ入力端
子２１からＲＦ増幅回路２３までで上記ＲＦ信号伝送装
置を構成している。このような構成においては、電源オ
ン時の入力リターンロス特性は、バンドパスフィルタ２
２,ＲＦ増幅回路２３及び以降の回路のインピーダンス
特性によって決定される。特に、バンドパスフィルタ２
２の整合を十分に取った場合には、ＲＦ増幅回路２３の
インピーダンス特性が入力リターンロス特性に大きく影
響する。
のＲＦ信号伝送装置が適用されたＣＡＴＶチューナにお
ける部分ブロック図である。図１に示すＣＡＴＶチュー
ナでは、ケーブル入力信号はチューナ入力端子２１から
入力され、バンドパスフィルタ２２を経てＲＦ増幅回路
２３に伝達される。２４はミキサーであり、２５は局部
発振回路であり、２６はバンドパスフィルタであり、２
７はＩＦ増幅器である。すなわち、上記チューナ入力端
子２１からＲＦ増幅回路２３までで上記ＲＦ信号伝送装
置を構成している。このような構成においては、電源オ
ン時の入力リターンロス特性は、バンドパスフィルタ２
２,ＲＦ増幅回路２３及び以降の回路のインピーダンス
特性によって決定される。特に、バンドパスフィルタ２
２の整合を十分に取った場合には、ＲＦ増幅回路２３の
インピーダンス特性が入力リターンロス特性に大きく影
響する。
【００２９】本実施の形態においては、上記バンドパス
フィルタ２２とＲＦ増幅回路２３との間に、ＤＣカット
用コンデンサＣ1とインピーダンス整合用抵抗Ｒ1とを介
してアースに至る負荷経路が設けられている。そして、
この負荷経路に、電源オフ時におけるチューナ入力端子
２１から見た負荷経路を当該経路に切り換える切り換え
回路２８を設けている。この切り換え回路２８は、デプ
レッションタイプのｐチャネルシングルゲートＦＥＴ２
９を有しており、そのドレインＤはインピーダンス整合
用抵抗Ｒ1に接続されると共に、抵抗Ｒ4を介して電源供
給ライン３０に接続されている。一方、ソースＳは接地
されている。また、ゲートＧは抵抗Ｒ2を介して電源供
給ライン３０に接続されると共に、抵抗Ｒ3を介して接
地されている。ここで、上記ｐチャネルシングルゲート
ＦＥＴは、図２に示すように、ゲート−ソース間電圧が
０Ｖの場合にドレイン電流が流れ、ソース電位に対する
ゲート電位がピンチオフ電位以上であればドレイン電流
は流れない特性を有している。
フィルタ２２とＲＦ増幅回路２３との間に、ＤＣカット
用コンデンサＣ1とインピーダンス整合用抵抗Ｒ1とを介
してアースに至る負荷経路が設けられている。そして、
この負荷経路に、電源オフ時におけるチューナ入力端子
２１から見た負荷経路を当該経路に切り換える切り換え
回路２８を設けている。この切り換え回路２８は、デプ
レッションタイプのｐチャネルシングルゲートＦＥＴ２
９を有しており、そのドレインＤはインピーダンス整合
用抵抗Ｒ1に接続されると共に、抵抗Ｒ4を介して電源供
給ライン３０に接続されている。一方、ソースＳは接地
されている。また、ゲートＧは抵抗Ｒ2を介して電源供
給ライン３０に接続されると共に、抵抗Ｒ3を介して接
地されている。ここで、上記ｐチャネルシングルゲート
ＦＥＴは、図２に示すように、ゲート−ソース間電圧が
０Ｖの場合にドレイン電流が流れ、ソース電位に対する
ゲート電位がピンチオフ電位以上であればドレイン電流
は流れない特性を有している。
【００３０】上記構成において、上記ｐチャネルシング
ルゲートＦＥＴ(以下、単にＦＥＴと言う)２９のソース
電位に対するゲート電位は、電源３２からの電源電圧を
抵抗Ｒ2と抵抗Ｒ3とで分圧した電圧であり、ＦＥＴ２９
のピンチオフ電圧よりも高くなるように抵抗Ｒ2と抵抗
Ｒ3との抵抗値を設定しておく。そうすると、電源スイ
ッチ３１がオンされた場合には、ＦＥＴ２９はオフする
ので、チューナ入力端子２１から入力されたケーブル入
力信号は、ＤＣカット用コンデンサＣ1とインピーダン
ス整合用抵抗Ｒ1とＦＥＴ２９を介してアースに至る経
路側には伝達されない。したがって、電源オン時におけ
る本ＣＡＴＶチューナの入力リターンロス特性は、バン
ドパスフィルタ２２,ＲＦ増幅回路２３および以降の回
路の負荷インピーダンスと信号源インピーダンスとの整
合をとることによって十分良好な特性を得ることができ
るのである。尚、上記抵抗Ｒ4は、バイアス電圧供給用
の抵抗であって高抵抗値を有しているので、信号系に影
響を及ぼすことはない。
ルゲートＦＥＴ(以下、単にＦＥＴと言う)２９のソース
電位に対するゲート電位は、電源３２からの電源電圧を
抵抗Ｒ2と抵抗Ｒ3とで分圧した電圧であり、ＦＥＴ２９
のピンチオフ電圧よりも高くなるように抵抗Ｒ2と抵抗
Ｒ3との抵抗値を設定しておく。そうすると、電源スイ
ッチ３１がオンされた場合には、ＦＥＴ２９はオフする
ので、チューナ入力端子２１から入力されたケーブル入
力信号は、ＤＣカット用コンデンサＣ1とインピーダン
ス整合用抵抗Ｒ1とＦＥＴ２９を介してアースに至る経
路側には伝達されない。したがって、電源オン時におけ
る本ＣＡＴＶチューナの入力リターンロス特性は、バン
ドパスフィルタ２２,ＲＦ増幅回路２３および以降の回
路の負荷インピーダンスと信号源インピーダンスとの整
合をとることによって十分良好な特性を得ることができ
るのである。尚、上記抵抗Ｒ4は、バイアス電圧供給用
の抵抗であって高抵抗値を有しているので、信号系に影
響を及ぼすことはない。
【００３１】次に、上記電源スイッチ３１がオフされた
場合には、上記ＲＦ増幅回路２３の入力側から見たイン
ピーダンスは数ｋΩ以上のハイインピーダンスとなる。
この場合、ＦＥＴ２９のゲート電圧は０Ｖとなり、ゲー
ト−ソース間電圧は０Ｖとなる。したがって、ドレイン
−ソース間のインピーダンスが低くなる。その結果、チ
ューナ入力端子２１から入力されたケーブル入力信号
は、バンドパスフィルタ２２を経た後、ＤＣカット用コ
ンデンサＣ1,インピーダンス整合用抵抗Ｒ1,ＦＥＴ２９
のドレインＤ及びソースＳを経てアースに至る経路を流
れることになる。
場合には、上記ＲＦ増幅回路２３の入力側から見たイン
ピーダンスは数ｋΩ以上のハイインピーダンスとなる。
この場合、ＦＥＴ２９のゲート電圧は０Ｖとなり、ゲー
ト−ソース間電圧は０Ｖとなる。したがって、ドレイン
−ソース間のインピーダンスが低くなる。その結果、チ
ューナ入力端子２１から入力されたケーブル入力信号
は、バンドパスフィルタ２２を経た後、ＤＣカット用コ
ンデンサＣ1,インピーダンス整合用抵抗Ｒ1,ＦＥＴ２９
のドレインＤ及びソースＳを経てアースに至る経路を流
れることになる。
【００３２】したがって、電源オフ時における本ＣＡＴ
Ｖチューナの入力リターンロスは、インピーダンス整合
用抵抗Ｒ1及びＦＥＴ２９のオン抵抗の和からなる負荷
インピーダンスによって決定される。そして、この負荷
インピーダンスが信号源インピーダンスに整合するよう
にインピーダンス整合用抵抗Ｒ1の抵抗値を設定してお
けば、電源オフ時にも良好な入力リターンロス特性を得
ることができるのである。また、切り換え回路２８は、
デプレッションタイプのＦＥＴ２９と抵抗Ｒ2〜Ｒ4だけ
で構成されるので、小型に低価格で形成できる。また、
ＦＥＴ２９は電圧制御素子であるためにドライブ電流が
不必要であり、消費電力を小さくできる。すなわち、本
実施の形態によれば、ＣＡＴＶチューナの大型化や消費
電力の増大や価格の向上を防止できるのである。
Ｖチューナの入力リターンロスは、インピーダンス整合
用抵抗Ｒ1及びＦＥＴ２９のオン抵抗の和からなる負荷
インピーダンスによって決定される。そして、この負荷
インピーダンスが信号源インピーダンスに整合するよう
にインピーダンス整合用抵抗Ｒ1の抵抗値を設定してお
けば、電源オフ時にも良好な入力リターンロス特性を得
ることができるのである。また、切り換え回路２８は、
デプレッションタイプのＦＥＴ２９と抵抗Ｒ2〜Ｒ4だけ
で構成されるので、小型に低価格で形成できる。また、
ＦＥＴ２９は電圧制御素子であるためにドライブ電流が
不必要であり、消費電力を小さくできる。すなわち、本
実施の形態によれば、ＣＡＴＶチューナの大型化や消費
電力の増大や価格の向上を防止できるのである。
【００３３】尚、本実施例においては、電源オフ時にリ
ターンロス特性を劣化させる要因となる回路として、バ
イポーラトランジスタを用いたＲＦ増幅回路２３を例に
上げて説明している。しかしながら、この発明はこれに
限定されるものではなく、例えば、ＰＩＮアッテネータ
を用いたＡＧＣ回路やＦＥＴを用いたＡＧＣ回路等の電
源オフ時にインピーダンスがハイインピーダンスになる
ような回路であれば適用できる。
ターンロス特性を劣化させる要因となる回路として、バ
イポーラトランジスタを用いたＲＦ増幅回路２３を例に
上げて説明している。しかしながら、この発明はこれに
限定されるものではなく、例えば、ＰＩＮアッテネータ
を用いたＡＧＣ回路やＦＥＴを用いたＡＧＣ回路等の電
源オフ時にインピーダンスがハイインピーダンスになる
ような回路であれば適用できる。
【００３４】＜第２実施の形態＞図３は、本実施の形態
のＣＡＴＶチューナにおける部分ブロック図である。チ
ューナ入力端子４１,バンドパスフィルタ４２,ＲＦ増幅
回路４３,ミキサー４４,局部発振回路４５,バンドパス
フィルタ４６,ＩＦ増幅器４７,電源供給ライン５０,電
源スイッチ５１および電源５２は、第１実施の形態にお
けるチューナ入力端子２１,バンドパスフィルタ２２,Ｒ
Ｆ増幅回路２３,ミキサー２４,局部発振回路２５,バン
ドパスフィルタ２６,ＩＦ増幅器２７,電源供給ライン３
０,電源スイッチ３１および電源３２と同じ構成を有
し、同様に動作する。
のＣＡＴＶチューナにおける部分ブロック図である。チ
ューナ入力端子４１,バンドパスフィルタ４２,ＲＦ増幅
回路４３,ミキサー４４,局部発振回路４５,バンドパス
フィルタ４６,ＩＦ増幅器４７,電源供給ライン５０,電
源スイッチ５１および電源５２は、第１実施の形態にお
けるチューナ入力端子２１,バンドパスフィルタ２２,Ｒ
Ｆ増幅回路２３,ミキサー２４,局部発振回路２５,バン
ドパスフィルタ２６,ＩＦ増幅器２７,電源供給ライン３
０,電源スイッチ３１および電源３２と同じ構成を有
し、同様に動作する。
【００３５】第１実施の形態における切り換え回路２８
においては、ｐチャネルシングルゲートＦＥＴを用いて
いる。このように、ｐチャネルシングルゲートＦＥＴを
用いれば、切り換え回路２８の回路構成は簡単になって
低価格で実現できる。ところが、一般に、上記ｐチャネ
ルシングルゲートＦＥＴは低周波用として用いられてお
り、使用できる周波数範囲が大きく制限されてしまう。
そこで、本実施例においては、切り換え回路４８にデプ
レッションタイプの高周波用ＦＥＴとしてｎチャネルシ
ングルゲートＦＥＴ４９を用いるのである。
においては、ｐチャネルシングルゲートＦＥＴを用いて
いる。このように、ｐチャネルシングルゲートＦＥＴを
用いれば、切り換え回路２８の回路構成は簡単になって
低価格で実現できる。ところが、一般に、上記ｐチャネ
ルシングルゲートＦＥＴは低周波用として用いられてお
り、使用できる周波数範囲が大きく制限されてしまう。
そこで、本実施例においては、切り換え回路４８にデプ
レッションタイプの高周波用ＦＥＴとしてｎチャネルシ
ングルゲートＦＥＴ４９を用いるのである。
【００３６】上記ｎチャネルシングルゲートＦＥＴは、
図４に示すように、ゲート−ソース間電圧が０Ｖの場合
にはオンし、ソース電圧に対するゲート電圧がピンチオ
フ電圧以下であればオフする。すなわち、ゲート制御電
圧として負電圧が必要となるために、一般に用いられる
チューナの電源電圧(正電圧)ではそのまま制御すること
ができないのである。
図４に示すように、ゲート−ソース間電圧が０Ｖの場合
にはオンし、ソース電圧に対するゲート電圧がピンチオ
フ電圧以下であればオフする。すなわち、ゲート制御電
圧として負電圧が必要となるために、一般に用いられる
チューナの電源電圧(正電圧)ではそのまま制御すること
ができないのである。
【００３７】そこで、本実施の形態の切り換え回路４８
では、ｎチャネルシングルゲートＦＥＴ(以下、単にＦ
ＥＴと言う)４９のソースＳには、電源電圧を抵抗Ｒ5と
抵抗Ｒ6とで分圧した電圧ＶSを印加する。また、ゲート
Ｇには、電源電圧を抵抗Ｒ2と抵抗Ｒ3とで分圧した電圧
ＶGを印加する。この場合 ＶG−ＶS＜ＶP（ＶP：ピンチオフ電圧） になるように、抵抗Ｒ2,Ｒ3,Ｒ5,Ｒ6の抵抗値を設定し
ておく。そうすると、電源オン時にはＦＥＴ４９はオフ
する。一方、電源オフ時には、 ＶG−ＶS＝０ となるためにＦＥＴ４９はオンする。そして、チューナ
入力端子４１から入力されたケーブル入力信号は、ＤＣ
カット用コンデンサＣ1とインピーダンス整合用抵抗Ｒ1
とを有する経路側に伝達されるのである。
では、ｎチャネルシングルゲートＦＥＴ(以下、単にＦ
ＥＴと言う)４９のソースＳには、電源電圧を抵抗Ｒ5と
抵抗Ｒ6とで分圧した電圧ＶSを印加する。また、ゲート
Ｇには、電源電圧を抵抗Ｒ2と抵抗Ｒ3とで分圧した電圧
ＶGを印加する。この場合 ＶG−ＶS＜ＶP（ＶP：ピンチオフ電圧） になるように、抵抗Ｒ2,Ｒ3,Ｒ5,Ｒ6の抵抗値を設定し
ておく。そうすると、電源オン時にはＦＥＴ４９はオフ
する。一方、電源オフ時には、 ＶG−ＶS＝０ となるためにＦＥＴ４９はオンする。そして、チューナ
入力端子４１から入力されたケーブル入力信号は、ＤＣ
カット用コンデンサＣ1とインピーダンス整合用抵抗Ｒ1
とを有する経路側に伝達されるのである。
【００３８】その場合、上記ソースＳはバイパスコンデ
ンサＣ2を介して接地されている。したがって、ソース
Ｓは高周波的に接地状態にある。したがって、第１実施
の形態と同様に、電源オフ時の負荷インピーダンスが信
号源インピーダンスに整合するようにインピーダンス整
合用抵抗Ｒ1の抵抗値を設定しておけば、電源オフ時に
良好な入力リターンロス特性が得られる。また、上記デ
プレッションタイプのｎチャネルシングルゲートＦＥＴ
は、低周波数用から数十ＧＨzの超高周波数用まで作成
されており、必要とする周波数帯において幅広く選択で
きるのである。
ンサＣ2を介して接地されている。したがって、ソース
Ｓは高周波的に接地状態にある。したがって、第１実施
の形態と同様に、電源オフ時の負荷インピーダンスが信
号源インピーダンスに整合するようにインピーダンス整
合用抵抗Ｒ1の抵抗値を設定しておけば、電源オフ時に
良好な入力リターンロス特性が得られる。また、上記デ
プレッションタイプのｎチャネルシングルゲートＦＥＴ
は、低周波数用から数十ＧＨzの超高周波数用まで作成
されており、必要とする周波数帯において幅広く選択で
きるのである。
【００３９】＜第３実施の形態＞本実施の形態は、第２
実施の形態と同様に、切り換え回路に、デプレッション
タイプの高周波用ＦＥＴであるｎチャネルＦＥＴを用い
た例である。図５は、本実施の形態のＣＡＴＶチューナ
における部分ブロック図である。チューナ入力端子６
１,バンドパスフィルタ６２,ＲＦ増幅回路６３,ミキサ
ー６４,局部発振回路６５,バンドパスフィルタ６６,Ｉ
Ｆ増幅器６７,電源供給ライン７０,電源スイッチ７１お
よび電源７２は、第１実施の形態におけるチューナ入力
端子２１,バンドパスフィルタ２２,ＲＦ増幅回路２３,
ミキサー２４,局部発振回路２５,バンドパスフィルタ２
６,ＩＦ増幅器２７,電源供給ライン３０,電源スイッチ
３１および電源３２と同じ構成を有し、同様に動作す
る。
実施の形態と同様に、切り換え回路に、デプレッション
タイプの高周波用ＦＥＴであるｎチャネルＦＥＴを用い
た例である。図５は、本実施の形態のＣＡＴＶチューナ
における部分ブロック図である。チューナ入力端子６
１,バンドパスフィルタ６２,ＲＦ増幅回路６３,ミキサ
ー６４,局部発振回路６５,バンドパスフィルタ６６,Ｉ
Ｆ増幅器６７,電源供給ライン７０,電源スイッチ７１お
よび電源７２は、第１実施の形態におけるチューナ入力
端子２１,バンドパスフィルタ２２,ＲＦ増幅回路２３,
ミキサー２４,局部発振回路２５,バンドパスフィルタ２
６,ＩＦ増幅器２７,電源供給ライン３０,電源スイッチ
３１および電源３２と同じ構成を有し、同様に動作す
る。
【００４０】本実施の形態における切り換え回路６８に
おいては、デプレッションタイプの高周波用ＦＥＴとし
て、ｎチャネルデュアルゲートＦＥＴ６９を用いてい
る。このｎチャネルデュアルゲートＦＥＴ(以下、単に
ＦＥＴと言う)６９は、図６に示すように、第１ゲート
Ｇ1−ソースＳ間電圧が０Ｖの場合にはオンし、ソース
電圧に対する第１ゲート電圧がピンチオフ電圧以下であ
ればＦＥＴ６９はオフする。すなわち、ｎチャネルデュ
アルゲートＦＥＴであるＦＥＴ６９の特性は、第２実施
の形態における切り換え回路４８で用いたｎチャネルシ
ングルゲートＦＥＴと同じ特性を有しているから、本実
施の形態における切り換え回路の構成は第２実施の形態
における切り換え回路６８と同じ構成でよい。
おいては、デプレッションタイプの高周波用ＦＥＴとし
て、ｎチャネルデュアルゲートＦＥＴ６９を用いてい
る。このｎチャネルデュアルゲートＦＥＴ(以下、単に
ＦＥＴと言う)６９は、図６に示すように、第１ゲート
Ｇ1−ソースＳ間電圧が０Ｖの場合にはオンし、ソース
電圧に対する第１ゲート電圧がピンチオフ電圧以下であ
ればＦＥＴ６９はオフする。すなわち、ｎチャネルデュ
アルゲートＦＥＴであるＦＥＴ６９の特性は、第２実施
の形態における切り換え回路４８で用いたｎチャネルシ
ングルゲートＦＥＴと同じ特性を有しているから、本実
施の形態における切り換え回路の構成は第２実施の形態
における切り換え回路６８と同じ構成でよい。
【００４１】但し、上記ＦＥＴ６９の第２ゲートＧ2に
は所定のバイアスをかけておく必要があり、高周波的に
接地しておかなければならない。そこで、本実施の形態
においては、ＦＥＴ６９の第２ゲートＧ2はソースＳと
共通に、バイパスコンデンサＣ2を介して接地してお
く。尚、上記ＦＥＴ６９の第１ゲートＧ1と第２ゲート
Ｇ2とを入れ換えて、第２ゲートＧ2に電源電圧を抵抗Ｒ
2と抵抗Ｒ3とで分圧した電圧を印加し、第１ゲートＧ1
を高周波的に接地しても同様の機能を呈する。
は所定のバイアスをかけておく必要があり、高周波的に
接地しておかなければならない。そこで、本実施の形態
においては、ＦＥＴ６９の第２ゲートＧ2はソースＳと
共通に、バイパスコンデンサＣ2を介して接地してお
く。尚、上記ＦＥＴ６９の第１ゲートＧ1と第２ゲート
Ｇ2とを入れ換えて、第２ゲートＧ2に電源電圧を抵抗Ｒ
2と抵抗Ｒ3とで分圧した電圧を印加し、第１ゲートＧ1
を高周波的に接地しても同様の機能を呈する。
【００４２】図７は、本実施の形態におけるＣＡＴＶチ
ューナの入力リターンロス特性を示す。受信帯域は５４
ＭＨz〜７５０ＭＨzであり、この帯域内における入力リ
ターンロスは電源オン時および電源オフ時に、共に１０
dＢ以上となっている。これは、図８に示す、本実施の
形態を適用しない場合の入力リターンロス特性と比較す
れば分かるように、電源オフ時の入力リターンロス特性
が大幅に改善されていることを示している。
ューナの入力リターンロス特性を示す。受信帯域は５４
ＭＨz〜７５０ＭＨzであり、この帯域内における入力リ
ターンロスは電源オン時および電源オフ時に、共に１０
dＢ以上となっている。これは、図８に示す、本実施の
形態を適用しない場合の入力リターンロス特性と比較す
れば分かるように、電源オフ時の入力リターンロス特性
が大幅に改善されていることを示している。
【００４３】尚、第２実施の形態における切り換え回路
４８で用いたデプレッションタイプの高周波用ｎチャネ
ルシングルゲートＦＥＴは、一般に、ＳＨＦ帯域におい
て多く用いられ、ＣＡＴＶチューナの様にＶＨＦ帯域や
ＵＨＦ帯域用としての品種は少なく高価である。これに
対して、ｎチャネルデュアルゲートＦＥＴは、ＶＨＦ帯
域やＵＨＦ帯域で用いられることが一般的であり、価格
も高周波用ｎチャネルシングルゲートＦＥＴに比べて安
価である。すなわち、使用される周波数帯域に応じて、
上記第１,第２あるいは第３実施の形態を使い分けるこ
とによって、夫々の利点を引き出すことができる。その
場合、何れの実施の形態においても、切り換え回路２
８,４８,６８をデプレッションタイプのＦＥＴと抵抗と
コンデンサだけで構成しているので、小型で小消費電力
で安価に形成できるのである。
４８で用いたデプレッションタイプの高周波用ｎチャネ
ルシングルゲートＦＥＴは、一般に、ＳＨＦ帯域におい
て多く用いられ、ＣＡＴＶチューナの様にＶＨＦ帯域や
ＵＨＦ帯域用としての品種は少なく高価である。これに
対して、ｎチャネルデュアルゲートＦＥＴは、ＶＨＦ帯
域やＵＨＦ帯域で用いられることが一般的であり、価格
も高周波用ｎチャネルシングルゲートＦＥＴに比べて安
価である。すなわち、使用される周波数帯域に応じて、
上記第１,第２あるいは第３実施の形態を使い分けるこ
とによって、夫々の利点を引き出すことができる。その
場合、何れの実施の形態においても、切り換え回路２
８,４８,６８をデプレッションタイプのＦＥＴと抵抗と
コンデンサだけで構成しているので、小型で小消費電力
で安価に形成できるのである。
【００４４】上記各実施の形態においては、電源オフ時
における入力端子から見た負荷経路をＤＣカット用コン
デンサＣ1とインピーダンス整合用抵抗Ｒ1とを介してア
ースに至る経路に切り換える切り換え回路を、ＣＡＴＶ
チューナにおける前段に設けた場合を例に説明してい
る。しかしながら、上記切り換え回路は、ＣＡＴＶチュ
ーナに限らず、ＲＦ入力端子とＲＦ出力端子との間にＡ
ＧＣ回路や増幅回路等の半導体ディバイスを有するＲＦ
信号伝送装置であれば適用可能である。以下、上記第２
実施の形態における切り換え回路を、ＲＦ入力端子とＲ
Ｆ出力端子との間に増幅回路を有するＲＦ伝送装置に適
用した実施の形態を示す。
における入力端子から見た負荷経路をＤＣカット用コン
デンサＣ1とインピーダンス整合用抵抗Ｒ1とを介してア
ースに至る経路に切り換える切り換え回路を、ＣＡＴＶ
チューナにおける前段に設けた場合を例に説明してい
る。しかしながら、上記切り換え回路は、ＣＡＴＶチュ
ーナに限らず、ＲＦ入力端子とＲＦ出力端子との間にＡ
ＧＣ回路や増幅回路等の半導体ディバイスを有するＲＦ
信号伝送装置であれば適用可能である。以下、上記第２
実施の形態における切り換え回路を、ＲＦ入力端子とＲ
Ｆ出力端子との間に増幅回路を有するＲＦ伝送装置に適
用した実施の形態を示す。
【００４５】＜第４実施の形態＞図９は、上記第２実施
の形態における切り換え回路が適用された増幅回路を備
えたＲＦ伝送装置のブロック図である。図９において、
ＲＦ入力端子８１とＲＦ出力端子８２との間に増幅回路
８３を有している。そして、ＲＦ入力端子８１と増幅回
路８３との間に、電源オフ時におけるＲＦ入力端子８１
から見た負荷経路をＤＣカット用コンデンサＣ1とイン
ピーダンス整合用抵抗Ｒ1とを介してアースに至る経路
に切り換える切り換え回路８４を設けている。この切り
換え回路８４は、第２実施の形態における切り換え回路
４８と同様にデプレッションタイプのｎチャネルシング
ルゲートＦＥＴ８５を用いて、上記切り換え回路４８と
全く同様に構成されている。尚、８６は電源供給ライン
であり、８７は電源スイッチであり、８８は電源であ
る。
の形態における切り換え回路が適用された増幅回路を備
えたＲＦ伝送装置のブロック図である。図９において、
ＲＦ入力端子８１とＲＦ出力端子８２との間に増幅回路
８３を有している。そして、ＲＦ入力端子８１と増幅回
路８３との間に、電源オフ時におけるＲＦ入力端子８１
から見た負荷経路をＤＣカット用コンデンサＣ1とイン
ピーダンス整合用抵抗Ｒ1とを介してアースに至る経路
に切り換える切り換え回路８４を設けている。この切り
換え回路８４は、第２実施の形態における切り換え回路
４８と同様にデプレッションタイプのｎチャネルシング
ルゲートＦＥＴ８５を用いて、上記切り換え回路４８と
全く同様に構成されている。尚、８６は電源供給ライン
であり、８７は電源スイッチであり、８８は電源であ
る。
【００４６】上記構成において、電源オン時には、上記
ＦＥＴ８５はオフする。一方、電源オフ時には、ＦＥＴ
８５はオンして、ＲＦ入力端子８１から入力されたＲＦ
信号は、ＤＣカット用コンデンサＣ1とインピーダンス
整合用抵抗Ｒ1とｎチャネルシングルゲートＦＥＴ８５
を介してアースに至る経路側に流れることになる。した
がって、上記インピーダンス整合用抵抗Ｒ1の抵抗値を
負荷インピーダンスが信号源インピーダンスに整合する
ように設定しておけば、電源オフ時に良好な入力リター
ンロス特性が得られる。
ＦＥＴ８５はオフする。一方、電源オフ時には、ＦＥＴ
８５はオンして、ＲＦ入力端子８１から入力されたＲＦ
信号は、ＤＣカット用コンデンサＣ1とインピーダンス
整合用抵抗Ｒ1とｎチャネルシングルゲートＦＥＴ８５
を介してアースに至る経路側に流れることになる。した
がって、上記インピーダンス整合用抵抗Ｒ1の抵抗値を
負荷インピーダンスが信号源インピーダンスに整合する
ように設定しておけば、電源オフ時に良好な入力リター
ンロス特性が得られる。
【００４７】＜第５実施の形態＞本実施の形態は、第４
実施の形態におけるＲＦ信号伝送装置にＣＡＴＶアップ
ストリーム用データ入力端子を加えた例である。図１０
において、ＲＦ入力端子９１とＲＦ出力端子９２との間
に増幅回路９３を有し、ＲＦ入力端子９１と増幅回路９
３との間に、フィルタ９５を介してＣＡＴＶアップスト
リーム用データ入力端子９４が接続されている。そし
て、ＲＦ入力端子９１からの信号ラインにおけるフィル
タ９５への分岐点と増幅回路９３との間に、電源オフ時
におけるＲＦ入力端子９１から見た負荷経路をＤＣカッ
ト用コンデンサＣ1とインピーダンス整合用抵抗Ｒ1とを
介してアースに至る経路に切り換える切り換え回路９６
を設けている。この切り換え回路９６は、第２実施の形
態における切り換え回路４８と同様にデプレッションタ
イプのｎチャネルシングルゲートＦＥＴ９７を用いて、
上記切り換え回路４８と全く同様に構成されている。
尚、９８は電源スイッチであり、９９は電源である。し
たがって、電源オフ時に良好な入力リターンロス特性が
得られる。
実施の形態におけるＲＦ信号伝送装置にＣＡＴＶアップ
ストリーム用データ入力端子を加えた例である。図１０
において、ＲＦ入力端子９１とＲＦ出力端子９２との間
に増幅回路９３を有し、ＲＦ入力端子９１と増幅回路９
３との間に、フィルタ９５を介してＣＡＴＶアップスト
リーム用データ入力端子９４が接続されている。そし
て、ＲＦ入力端子９１からの信号ラインにおけるフィル
タ９５への分岐点と増幅回路９３との間に、電源オフ時
におけるＲＦ入力端子９１から見た負荷経路をＤＣカッ
ト用コンデンサＣ1とインピーダンス整合用抵抗Ｒ1とを
介してアースに至る経路に切り換える切り換え回路９６
を設けている。この切り換え回路９６は、第２実施の形
態における切り換え回路４８と同様にデプレッションタ
イプのｎチャネルシングルゲートＦＥＴ９７を用いて、
上記切り換え回路４８と全く同様に構成されている。
尚、９８は電源スイッチであり、９９は電源である。し
たがって、電源オフ時に良好な入力リターンロス特性が
得られる。
【００４８】＜第６実施の形態＞本実施の形態は、上記
第２実施の形態における切り換え回路を、増幅回路と分
配回路を備えたＲＦ信号伝送装置に適用した例である。
図１１において、ＲＦ入力端子１０１から入力されたＲ
Ｆ信号は増幅回路１０４によって増幅された後、分配回
路１０５によって全帯域が２つのＲＦ出力端子１０２,
１０３に分配される。上記構成において、ＲＦ入力端子
１０１と増幅回路１０４との間に、電源オフ時における
ＲＦ入力端子１０１から見た負荷経路をＤＣカット用コ
ンデンサＣ1とインピーダンス整合用抵抗Ｒ1とを介して
アースに至る経路に切り換える切り換え回路１０６を設
けている。この切り換え回路１０６は、第２実施の形態
における切り換え回路４８と同様にデプレッションタイ
プのｎチャネルシングルゲートＦＥＴ１０７を用いて、
上記切り換え回路４８と全く同様に構成されている。
尚、１０８は電源スイッチであり、１０９は電源であ
る。したがって、電源オフ時に良好な入力リターンロス
特性が得られる。
第２実施の形態における切り換え回路を、増幅回路と分
配回路を備えたＲＦ信号伝送装置に適用した例である。
図１１において、ＲＦ入力端子１０１から入力されたＲ
Ｆ信号は増幅回路１０４によって増幅された後、分配回
路１０５によって全帯域が２つのＲＦ出力端子１０２,
１０３に分配される。上記構成において、ＲＦ入力端子
１０１と増幅回路１０４との間に、電源オフ時における
ＲＦ入力端子１０１から見た負荷経路をＤＣカット用コ
ンデンサＣ1とインピーダンス整合用抵抗Ｒ1とを介して
アースに至る経路に切り換える切り換え回路１０６を設
けている。この切り換え回路１０６は、第２実施の形態
における切り換え回路４８と同様にデプレッションタイ
プのｎチャネルシングルゲートＦＥＴ１０７を用いて、
上記切り換え回路４８と全く同様に構成されている。
尚、１０８は電源スイッチであり、１０９は電源であ
る。したがって、電源オフ時に良好な入力リターンロス
特性が得られる。
【００４９】＜第７実施の形態＞本実施の形態は、第６
実施の形態におけるＲＦ信号伝送装置にＣＡＴＶアップ
ストリーム用データ入力端子を加えた例である。図１２
において、ＲＦ入力端子１１１と増幅回路１１４との間
に、フィルタ１１７を介してＣＡＴＶアップストリーム
用データ入力端子１１６が接続されている。そして、上
記ＲＦ入力端子１１１からの信号ラインにおけるフィル
タ１１７への分岐点と増幅回路１１４との間に、電源オ
フ時におけるＲＦ入力端子１１１から見た負荷経路をＤ
Ｃカット用コンデンサＣ1とインピーダンス整合用抵抗
Ｒ1とを介してアースに至る経路に切り換える切り換え
回路１１８を設けている。この切り換え回路１１８は、
第２実施の形態における切り換え回路４８と同様にｎチ
ャネルシングルゲートＦＥＴ１１９を用いて、上記切り
換え回路４８と全く同様に構成されている。尚、１１５
は分配回路であり、１１２,１１３はＲＦ出力端子であ
り、１２０は電源スイッチであり、１２１は電源であ
る。したがって、電源オフ時に良好な入力リターンロス
特性が得られる。
実施の形態におけるＲＦ信号伝送装置にＣＡＴＶアップ
ストリーム用データ入力端子を加えた例である。図１２
において、ＲＦ入力端子１１１と増幅回路１１４との間
に、フィルタ１１７を介してＣＡＴＶアップストリーム
用データ入力端子１１６が接続されている。そして、上
記ＲＦ入力端子１１１からの信号ラインにおけるフィル
タ１１７への分岐点と増幅回路１１４との間に、電源オ
フ時におけるＲＦ入力端子１１１から見た負荷経路をＤ
Ｃカット用コンデンサＣ1とインピーダンス整合用抵抗
Ｒ1とを介してアースに至る経路に切り換える切り換え
回路１１８を設けている。この切り換え回路１１８は、
第２実施の形態における切り換え回路４８と同様にｎチ
ャネルシングルゲートＦＥＴ１１９を用いて、上記切り
換え回路４８と全く同様に構成されている。尚、１１５
は分配回路であり、１１２,１１３はＲＦ出力端子であ
り、１２０は電源スイッチであり、１２１は電源であ
る。したがって、電源オフ時に良好な入力リターンロス
特性が得られる。
【００５０】尚、上記各実施の形態における切り換え回
路２８,４８,６８,８４,９６,１０６,１１８は、後段の
ＲＦ増幅回路やＲＦＡＧＣ回路等の半導体デバイスとワ
ンチップ半導体基板上に形成することによって、装置全
体の構成を非常に小型にできる。
路２８,４８,６８,８４,９６,１０６,１１８は、後段の
ＲＦ増幅回路やＲＦＡＧＣ回路等の半導体デバイスとワ
ンチップ半導体基板上に形成することによって、装置全
体の構成を非常に小型にできる。
【００５１】
【発明の効果】以上より明らかなように、請求項１に係
る発明のＲＦ信号伝送装置は、スイッチをオフした電源
オフ時に、負荷経路を、ゲートに上記スイッチを介して
電源電圧が印加されるデプレッションタイプＦＥＴを有
する切り換え回路によって、この切り換え回路を介して
接地された経路に切り換えるので、上記経路の負荷イン
ピーダンスが信号源インピーダンスに整合するように上
記切り換え回路の抵抗値を設定しておくことによって、
電源オフ時に良好な入力リターンロス特性を得ることが
できる。さらに、上記切り換え回路を電圧制御半導体素
子で形成しているので、上記切り換え回路を小型で小消
費電力で安価に形成できる。したがって、この発明によ
れば、優れた入力リターンロス特性を有する小型で小消
費電力で安価なＲＦ信号伝送装置を提供できる。
る発明のＲＦ信号伝送装置は、スイッチをオフした電源
オフ時に、負荷経路を、ゲートに上記スイッチを介して
電源電圧が印加されるデプレッションタイプＦＥＴを有
する切り換え回路によって、この切り換え回路を介して
接地された経路に切り換えるので、上記経路の負荷イン
ピーダンスが信号源インピーダンスに整合するように上
記切り換え回路の抵抗値を設定しておくことによって、
電源オフ時に良好な入力リターンロス特性を得ることが
できる。さらに、上記切り換え回路を電圧制御半導体素
子で形成しているので、上記切り換え回路を小型で小消
費電力で安価に形成できる。したがって、この発明によ
れば、優れた入力リターンロス特性を有する小型で小消
費電力で安価なＲＦ信号伝送装置を提供できる。
【００５２】また、請求項２に係る発明のＲＦ信号伝送
装置は、上記デプレッションタイプＦＥＴとして低周波
用のｐチャネルシングルゲートＦＥＴを用いているの
で、上記切り換え回路の構成が簡単になる。したがっ
て、この発明によれば、電源オフ時に優れた入力リター
ンロス特性を呈する小型で小消費電力でより安価な低周
波用のＲＦ信号伝送装置を得ることができる。
装置は、上記デプレッションタイプＦＥＴとして低周波
用のｐチャネルシングルゲートＦＥＴを用いているの
で、上記切り換え回路の構成が簡単になる。したがっ
て、この発明によれば、電源オフ時に優れた入力リター
ンロス特性を呈する小型で小消費電力でより安価な低周
波用のＲＦ信号伝送装置を得ることができる。
【００５３】また、請求項３に係る発明のＲＦ信号伝送
装置は、上記デプレッションタイプＦＥＴとして高周波
用のｎチャネルシングルゲートＦＥＴを用いているの
で、電源オフ時に優れた入力リターンロス特性を有する
小型で小消費電力で安価な高周波用のＲＦ信号伝送装置
を得ることができる。
装置は、上記デプレッションタイプＦＥＴとして高周波
用のｎチャネルシングルゲートＦＥＴを用いているの
で、電源オフ時に優れた入力リターンロス特性を有する
小型で小消費電力で安価な高周波用のＲＦ信号伝送装置
を得ることができる。
【００５４】また、請求項４に係る発明のＲＦ信号伝送
装置は、上記デプレッションタイプＦＥＴとして高周波
用のｎチャネルデュアルゲートＦＥＴを用いているの
で、電源オフ時に優れた入力リターンロス特性を呈する
小型で小消費電力で安価なＶＨＦ帯域およびＵＨＦ帯域
用のＲＦ信号伝送装置を得ることができる。
装置は、上記デプレッションタイプＦＥＴとして高周波
用のｎチャネルデュアルゲートＦＥＴを用いているの
で、電源オフ時に優れた入力リターンロス特性を呈する
小型で小消費電力で安価なＶＨＦ帯域およびＵＨＦ帯域
用のＲＦ信号伝送装置を得ることができる。
【００５５】また、請求項５に係る発明のＲＦ信号伝送
装置は、上記切り換え回路と半導体デバイス回路をワン
チップ半導体基板上に形成しているので、優れた入力リ
ターンロス特性を有する更に小型で軽量なＲＦ信号伝送
装置を得ることができる。
装置は、上記切り換え回路と半導体デバイス回路をワン
チップ半導体基板上に形成しているので、優れた入力リ
ターンロス特性を有する更に小型で軽量なＲＦ信号伝送
装置を得ることができる。
【００５６】また、請求項６に係る発明のＲＦ信号伝送
装置は、上記ＲＦ信号入力端子からの信号ラインにおけ
る上記ＲＦ信号入力端子と上記切り換え回路への分岐点
との間に、ＣＡＴＶアップストリーム用入力端子が接続
されているので、電源オフ時に優れた入力リターンロス
特性を呈するＣＡＴＶアップストリーム用入力端子を備
えたＲＦ信号伝送装置の小型化および小消費電力化を図
り、上記ＲＦ信号伝送装置を安価に提供できる。
装置は、上記ＲＦ信号入力端子からの信号ラインにおけ
る上記ＲＦ信号入力端子と上記切り換え回路への分岐点
との間に、ＣＡＴＶアップストリーム用入力端子が接続
されているので、電源オフ時に優れた入力リターンロス
特性を呈するＣＡＴＶアップストリーム用入力端子を備
えたＲＦ信号伝送装置の小型化および小消費電力化を図
り、上記ＲＦ信号伝送装置を安価に提供できる。
【００５７】また、請求項７に係る発明のＲＦ信号伝送
装置は、上記半導体デバイス回路には入力ＲＦ信号の周
波数帯域を２以上に分配する分配回路が含まれているの
で、電源オフ時に優れた入力リターンロス特性を呈する
分配回路を備えたＲＦ信号伝送装置の小型化および小消
費電力化を図り、上記ＲＦ信号伝送装置を安価に提供で
きる。
装置は、上記半導体デバイス回路には入力ＲＦ信号の周
波数帯域を２以上に分配する分配回路が含まれているの
で、電源オフ時に優れた入力リターンロス特性を呈する
分配回路を備えたＲＦ信号伝送装置の小型化および小消
費電力化を図り、上記ＲＦ信号伝送装置を安価に提供で
きる。
【００５８】また、請求項８に係る発明のＲＦ信号伝送
装置は、上記分配回路を有するＲＦ信号伝送装置のＲＦ
信号入力端子からの信号ラインにおける上記ＲＦ信号入
力端子と上記切り換え回路への分岐点との間には、ＣＡ
ＴＶアップストリーム用入力端子が接続されているの
で、電源オフ時に優れた入力リターンロス特性を呈する
ＣＡＴＶアップストリーム用入力端子と分配回路を備え
たＲＦ信号伝送装置の小型化および小消費電力化を図
り、上記ＲＦ信号伝送装置を安価に提供できる。
装置は、上記分配回路を有するＲＦ信号伝送装置のＲＦ
信号入力端子からの信号ラインにおける上記ＲＦ信号入
力端子と上記切り換え回路への分岐点との間には、ＣＡ
ＴＶアップストリーム用入力端子が接続されているの
で、電源オフ時に優れた入力リターンロス特性を呈する
ＣＡＴＶアップストリーム用入力端子と分配回路を備え
たＲＦ信号伝送装置の小型化および小消費電力化を図
り、上記ＲＦ信号伝送装置を安価に提供できる。
【００５９】また、請求項９に係る発明のＣＡＴＶチュ
ーナは、請求項１乃至請求項５の何れか一つに係る発明
のＲＦ信号伝送装置を、ＲＦ信号をＩＦ信号に変換する
ミキサー回路の前段に備えているので、電源オフ時に優
れた入力リターンロス特性を有する小型で小消費電力で
安価なＣＡＴＶチューナを得ることができる。
ーナは、請求項１乃至請求項５の何れか一つに係る発明
のＲＦ信号伝送装置を、ＲＦ信号をＩＦ信号に変換する
ミキサー回路の前段に備えているので、電源オフ時に優
れた入力リターンロス特性を有する小型で小消費電力で
安価なＣＡＴＶチューナを得ることができる。
【図１】この発明のＲＦ信号伝送装置が適用されたＣＡ
ＴＶチューナにおける部分ブロック図である。
ＴＶチューナにおける部分ブロック図である。
【図２】図１におけるＦＥＴのゲート−ソース間電圧と
ドレイン電流との関係を示す図である。
ドレイン電流との関係を示す図である。
【図３】図１とは異なるＣＡＴＶチューナにおける部分
ブロック図である。
ブロック図である。
【図４】図２におけるＦＥＴのゲート−ソース間電圧と
ドレイン電流との関係を示す図である。
ドレイン電流との関係を示す図である。
【図５】図１および図３とは異なるＣＡＴＶチューナに
おける部分ブロック図である。
おける部分ブロック図である。
【図６】図５におけるＦＥＴの第１ゲート−ソース間電
圧とドレイン電流との関係を示す図である。
圧とドレイン電流との関係を示す図である。
【図７】図５に示すＣＡＴＶチューナの入力リターンロ
ス特性図である。
ス特性図である。
【図８】この発明を適用しないＣＡＴＶチューナの入力
リターンロス特性図である。
リターンロス特性図である。
【図９】図３における切り換え回路が適用された増幅回
路を備えたＲＦ信号伝送装置のブロック図である。
路を備えたＲＦ信号伝送装置のブロック図である。
【図１０】図３における切り換え回路が適用された増幅
回路とＣＡＴＶアップストリーム用データ入力端子を備
えたＲＦ信号伝送装置のブロック図である。
回路とＣＡＴＶアップストリーム用データ入力端子を備
えたＲＦ信号伝送装置のブロック図である。
【図１１】図３における切り換え回路が適用された増幅
回路と分配回路を備えたＲＦ信号伝送装置のブロック図
である。
回路と分配回路を備えたＲＦ信号伝送装置のブロック図
である。
【図１２】図３における切り換え回路が適用された増幅
回路と分配回路とＣＡＴＶアップストリーム用データ入
力端子を備えたＲＦ信号伝送装置のブロック図である。
回路と分配回路とＣＡＴＶアップストリーム用データ入
力端子を備えたＲＦ信号伝送装置のブロック図である。
【図１３】一般的なＣＡＴＶチューナのブロック図であ
る。
る。
【図１４】従来のＣＡＴＶチューナにおける電源オフ時
の負荷経路切換用の高周波メカニカルリレーの説明図で
ある。
の負荷経路切換用の高周波メカニカルリレーの説明図で
ある。
２１,４１,６１…チューナ入力端子、２２,４２,６２…
バンドパスフィルタ、２３,４３,６３…ＲＦ増幅回路、
２８,４８,６８,８４,９６,１０６,１１８…切り換え回
路、２９…ｐチャネルシングルゲートＦＥＴ、３１,５
１,７１,８７,９８,１０８,１２０…電源スイッチ、３
２,５２,７２,８８,９９,１０９,１２１…電源、４９,
８５,９７,１０７,１１９…ｎチャネルシングルゲート
ＦＥＴ、６９…ｎチャネルデュアルゲートＦＥＴ、８
１,９１,１０１,１１１…ＲＦ入力端子、８２,９２,１
０２,１０３,１１２,１１３…ＲＦ出力端子、８３,９
３,１０４,１１４…増幅回路、９４,１１６…ＣＡＴＶ
アップストリーム用データ入力端子、９５,１１７…フ
ィルタ、 １０５,１１５…分配回路、Ｃ1…
ＤＣカット用コンデンサ、 Ｒ1…インピーダンス整
合用抵抗。
バンドパスフィルタ、２３,４３,６３…ＲＦ増幅回路、
２８,４８,６８,８４,９６,１０６,１１８…切り換え回
路、２９…ｐチャネルシングルゲートＦＥＴ、３１,５
１,７１,８７,９８,１０８,１２０…電源スイッチ、３
２,５２,７２,８８,９９,１０９,１２１…電源、４９,
８５,９７,１０７,１１９…ｎチャネルシングルゲート
ＦＥＴ、６９…ｎチャネルデュアルゲートＦＥＴ、８
１,９１,１０１,１１１…ＲＦ入力端子、８２,９２,１
０２,１０３,１１２,１１３…ＲＦ出力端子、８３,９
３,１０４,１１４…増幅回路、９４,１１６…ＣＡＴＶ
アップストリーム用データ入力端子、９５,１１７…フ
ィルタ、 １０５,１１５…分配回路、Ｃ1…
ＤＣカット用コンデンサ、 Ｒ1…インピーダンス整
合用抵抗。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/44 H04N 7/16 H03J 5/00 H03H 7/38 H03K 17/00 - 17/98 H04B 1/16
Claims (9)
- 【請求項１】 ＲＦ信号入力端子とＲＦ信号出力端子と
の間に半導体デバイス回路を有するＲＦ信号伝送装置に
おいて、上記半導体デバイス回路にスイッチを介して接続された
電源と、 上記ＲＦ信号入力端子と半導体デバイス回路との間の信
号ラインにドレインが接続される一方、ソースが接地さ
れると共に、ゲートが上記スイッチを介して上記電源に
接続されたデプレッションタイプ電界効果トランジスタ
を有する切り換え回路を備えて、 上記スイッチによって上記電源がオフされた際に、ＲＦ
信号伝送装置の 負荷経路を、上記半導体デバイス回路へ
の経路から上記デプレッションタイプ電界効果トランジ
スタを介して接地された経路に切り換えることを特徴と
するＲＦ信号伝送装置。 - 【請求項２】 請求項１に記載のＲＦ信号伝送装置にお
いて、 上記デプレッションタイプ電界効果トランジスタはｐチ
ャネルシングルゲート電界効果トランジスタであること
を特徴とするＲＦ信号伝送装置。 - 【請求項３】 請求項１に記載のＲＦ信号伝送装置にお
いて、 上記デプレッションタイプ電界効果トランジスタはｎチ
ャネルシングルゲート電界効果トランジスタであること
を特徴とするＲＦ信号伝送装置。 - 【請求項４】 請求項１に記載のＲＦ信号伝送装置にお
いて、 上記デプレッションタイプ電界効果トランジスタはｎチ
ャネルデュアルゲート電界効果トランジスタであること
を特徴とするＲＦ信号伝送装置。 - 【請求項５】 請求項１に記載のＲＦ信号伝送装置にお
いて、 上記切り換え回路と半導体デバイス回路をワンチップ半
導体基板上に形成したことを特徴とするＲＦ信号伝送装
置。 - 【請求項６】 請求項１乃至請求項５の何れか一つに記
載のＲＦ信号伝送装置において、 上記ＲＦ信号入力端子からの信号ラインにおける上記Ｒ
Ｆ信号入力端子と上記切り換え回路への分岐点との間に
はＣＡＴＶアップストリーム用入力端子が接続されてい
ることを特徴とするＲＦ信号伝送装置。 - 【請求項７】 請求項１乃至請求項５の何れか一つに記
載のＲＦ信号伝送装置において、 上記半導体デバイス回路には、入力ＲＦ信号の周波数帯
域を２以上に分配する分配回路を含んでいることを特徴
とするＲＦ信号伝送装置。 - 【請求項８】 請求項７に記載のＲＦ信号伝送装置にお
いて、 上記ＲＦ信号入力端子からの信号ラインにおける上記Ｒ
Ｆ信号入力端子と上記切り換え回路への分岐点との間に
はＣＡＴＶアップストリーム用入力端子が接続されてい
ることを特徴とするＲＦ信号伝送装置。 - 【請求項９】 請求項１乃至請求項５の何れか一つに記
載のＲＦ信号伝送装置と、 局部発信回路と、 上記ＲＦ信号伝送装置によって伝送されたＲＦ信号と上
記局部発信回路からの局部発信信号とを混合して上記Ｒ
Ｆ信号をＩＦ信号に変換するミキサー回路を備えたこと
を特徴とするＣＡＴＶチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4536997A JP3343488B2 (ja) | 1997-02-28 | 1997-02-28 | Ｒｆ信号伝送装置およびこのｒｆ信号伝送装置を有するｃａｔｖチューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4536997A JP3343488B2 (ja) | 1997-02-28 | 1997-02-28 | Ｒｆ信号伝送装置およびこのｒｆ信号伝送装置を有するｃａｔｖチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10243308A JPH10243308A (ja) | 1998-09-11 |
| JP3343488B2 true JP3343488B2 (ja) | 2002-11-11 |
Family
ID=12717367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4536997A Expired - Fee Related JP3343488B2 (ja) | 1997-02-28 | 1997-02-28 | Ｒｆ信号伝送装置およびこのｒｆ信号伝送装置を有するｃａｔｖチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343488B2 (ja) |
-
1997
- 1997-02-28 JP JP4536997A patent/JP3343488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10243308A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883541A (en) | High frequency switching circuit | |
| US4959873A (en) | Transmission line switch | |
| US7103331B2 (en) | Low noise block down converter with reduced power consumption | |
| US7190219B2 (en) | Extended range variable-gain amplifier | |
| US20040183623A1 (en) | Method and system for impedance matched switching | |
| US3872325A (en) | R-F switching circuit | |
| US4464636A (en) | Wideband IF amplifier with complementary GaAs FET-bipolar transistor combination | |
| JPS6094514A (ja) | 利得制御高周波信号増幅回路 | |
| US4486723A (en) | Diode switching system for a selectable impedance matching network | |
| US4727597A (en) | Mixer arrangement | |
| US7299028B2 (en) | Low power, low noise figure, latch driver circuit | |
| US4461038A (en) | Television tuner circuit | |
| JP3343488B2 (ja) | Ｒｆ信号伝送装置およびこのｒｆ信号伝送装置を有するｃａｔｖチューナ | |
| EP0940014A4 (ja) | ||
| US7184742B2 (en) | High frequency device | |
| JPH11298352A (ja) | 受信回路 | |
| JP2578854B2 (ja) | 受信回路 | |
| JP3163964B2 (ja) | 高周波信号受信装置 | |
| JPH0510843B2 (ja) | ||
| JP3189983B2 (ja) | チューナ装置 | |
| US7366487B2 (en) | Receiving band switching circuit with reduced signal loss upon switching receiving band | |
| JP2679999B2 (ja) | Ａｇｃ回路 | |
| JP2682865B2 (ja) | スイッチ回路 | |
| JPS63185212A (ja) | 自動利得制御回路 | |
| JP2579651Y2 (ja) | 信号切り換え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120823 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |