JP3333527B2 - コンピュータ装置 - Google Patents

コンピュータ装置

Info

Publication number
JP3333527B2
JP3333527B2 JP04377791A JP4377791A JP3333527B2 JP 3333527 B2 JP3333527 B2 JP 3333527B2 JP 04377791 A JP04377791 A JP 04377791A JP 4377791 A JP4377791 A JP 4377791A JP 3333527 B2 JP3333527 B2 JP 3333527B2
Authority
JP
Japan
Prior art keywords
memory
bank
page
program
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04377791A
Other languages
English (en)
Other versions
JPH04280335A (ja
Inventor
明 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amada Co Ltd
Original Assignee
Amada Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amada Co Ltd filed Critical Amada Co Ltd
Priority to JP04377791A priority Critical patent/JP3333527B2/ja
Publication of JPH04280335A publication Critical patent/JPH04280335A/ja
Application granted granted Critical
Publication of JP3333527B2 publication Critical patent/JP3333527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バンク切替え方式のコ
ンピュータ装置に関する。
【0002】
【従来の技術】従来より、8ビットCPUなどのメモリ
アクセス範囲の狭いもので大きなプログラムを作動させ
るためには、バンク切替え方式が利用されている。
【0003】このバンク切替え方式の一例を示すと、図
6に示すようなものの例がある。図6に示すコンピュー
タ装置は、スイッチSW1を介してCPU1のアドレス
バスに4個の基本バンクメモリ(インタフェイス)M
1,M2,M3,M4を接続し、スイッチSW2を介し
て各基本バンクメモリ(インタフェイス)に4個の拡張
バンクメモリM5,M6,M7,M8を接続し、スイッ
チSW1,SW2の切替え操作によりCPU1で最大1
6個の拡張バンクメモリをアクセス可能としたものであ
る。各バンクメモリM5〜M8はCPU1のアドレス空
間に対応してそれぞれ4個のブロック(ページ)0〜3
に区分されている。
【0004】この例では、CPU1の通常のアクセス範
囲を64Kバイトであるとするとき、メモリ選択スイッ
チSW1,SW2の組み合わせにより、実質的に1Mバ
イトのメモリアクセスが可能となる。
【0005】CPU1は、ページ毎に任意のバンクメモ
リを選択してアクセスでき、各拡張バンクメモリM5〜
M7に示すように、いくつかのバンクメモリから必要な
部分A,F,K,Dだけを選んで、組み合わせることも
可能である。ただし、各バンクメモリのページnはCP
U1から見てもページnであるので、ある番号のページ
(例えばページ0)を異なる番号のページ(例えばペー
ジ1)に割り当てることはできず、また同一ページに関
しては同時に複数のバンクメモリを選択することもでき
ない。いわば、CPU1は、各バンクメモリの各ページ
を択一的にアクセス出来る。また、バンクメモリは、R
OM,RAMを問わないので、図7(a),(b)に示
すように、CPU1は、ROMで構成されるバンクメモ
リMaとRAMで構成されるMbに対しては、斜線で示
す領域のように、ROM,RAMを交互にアク
セスできる。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
如き従来例のバンク切替え方式のコンピュータ装置にあ
っては、上記の如く各バンクメモリの各ページを択一的
にアクセスできる構成であったため、同一ページに対応
する複数メモリはアクセスできず、メモリに死角が生ず
るという問題点があった。例えば、図8においてメモリ
Maのページ3に割り込み処理用のプログラムが存在
し、またメモリMbのページ0がスタック領域とされる
場合、これらページに相当する他のバンクメモリの相当
ページは全て死角となり、使用できない。
【0007】このように、メモリに死角が生ずると、メ
モリの使用に制約が生じ、思い通りのモジュール分割が
できず、モジュール独立性の悪いソフトウェアとなって
しまう。因みに、各種加工機を数値制御するCNC装置
では、運転,記憶,手動,原点,HELP,計算,保
守,通信等の多数のモードを規定して、各モードを実行
するのに必要なプログラムをモジュール構成しなければ
ならず、スタック領域や、割り込み処理用のプログラム
との関係で各モジュールプログラムを位置づけしなけれ
ばならないとすると、その配分が厄介で、モジュール改
変が困難となる等の問題点が生ずる。
【0008】そこで、本発明は、死角発生による記憶場
所の制約を解消し、モード管理が容易で、モジュール独
立性の高いソフトウェアを作ることができるバンク切替
え方式のコンピュータ装置を提供することを目的とす
る。
【0009】
【課題を解決するための手段】上記課題を解決するため
の本発明は、複数の基本バンクメモリと前記複数の基本
バンクメモリ各々に接続された複数の拡張バンクメモリ
とをCPUがアクセス可能なアドレス空間に設定し、前
記各拡張バンクメモリを複数のブロックに分割し、前記
各拡張バンクメモリの同一番目のブロックを各々ページ
として区分し、前記各ページにデータを選択的に割り付
けることにより、前記アドレス空間で多数のモジュール
を格納可能としたバンク切替え方式のコンピュータ装置
において、モード切替え等によるメモリ使用状況の変化
を判別し、この判別に基づいて分割された前記アドレス
空間の一つの前記ページに、格納すべきデータが互いに
重なりあうことがないよう、前記ページの未使用の領域
である死角の領域に転送するよう指令するメモリ管理部
と、前記メモリ管理部の転送指令に従って、前記ページ
の死角の領域へデータを転送する転送部とを備えたこと
を特徴とするコンピュータ装置である。
【0010】
【実施例】以下、添付図面を参照にして本発明の実施例
を説明する。
【0011】図1は、本発明の一実施例に係るコンピュ
ータ装置を示すブロック図である。図において、メモリ
は図6に示したものと同一構成であるとする。本例で
は、拡張バンクメモリM5〜M8は全てROMであると
する。
【0012】本例のコンピュータ装置では、CPU1に
関連して、モード切替え等によるメモリ使用状況の変化
を判別し、前記アドレス空間の一つの分割領域に使用す
べきメモリが重なりあうことがないよう、重なり部分の
記憶内容を前記CPU1でアクセス可能の領域に転送す
るよう指令するメモリ管理部2と、該メモリ管理部2の
転送指令に従って、前記バンクメモリの重なり部分の記
憶内容、例えばモジュールプログラムを前記CPUでア
クセス可能のRAMに転送するプログラム転送部3とが
設けられている。
【0013】図2は、上記プログラム転送部3のプログ
ラム転送方式を示すフローチャートである。ステップ2
01でメモリ管理部2により読み込みプログラムの格納
先のRAMが指定されると、ステップ202でプログラ
ム転送先のアドレスが指定される。すると、ステップ2
03でスイッチSW1,SW2が読み込みバンクに切り
替えられ、ステップ204で1バイトデータが読み込ま
れ、ステップ205でスイッチSW1,SW2が作動さ
れ、転送先にバンク切り替えされる。次いで、ステップ
206で1バイトデータが書き込まれると、ステップ2
07でプログラム転送終了が判別され、当該ページに記
憶されているプログラムの全ての転送が終了するまでス
テップ203〜206の処理が繰り返される。ステップ
208では、プログラム転送終了につき、スタックポイ
ンタが初期化される。
【0014】図3及び図4は、プログラム転送方式の具
体例を示す説明図である。バンクメモリMaはROM、
バンクメモリMaはRAMであるとする。4分割された
一つのメモリMaには、運転,記憶,手動,原点プログ
ラムが記憶され、他のメモリMaには、HELP,計
算,保守,通信用のプログラムが格納されているこれら
記憶場所は、図示の通りでなくとも良い。
【0015】図3は手動モードのときの記憶状態を、図
4は記憶モードのときの記憶状態を示している。即ち、
手動モードでは、RAMで構成されるメモリMbのペー
ジ2にメモリMaのページ2より「手動」プログラムが
転送され、記憶モードの切替え操作に伴って、メモリM
bの同一ページ2に「記憶」プログラムが転送されてい
る。図中、○印はプログラム常駐部を示す。
【0016】このように、本例では、メモリMbの非常
駐部に所要のプログラムを転送するのでメモリMa,M
bに死角を生ずることがない。また、各モジュールプロ
グラムをメモリMaの任意のページに記憶させることが
でき、モジュールの独立性を高めることができるため、
保守性が良くなり、バグの少ないソフトウェアを作るこ
とができ、新しいモードや画面に対し容易に対応でき、
プログラム開発時間も短縮できる。
【0017】しかも、本例のコンピュータ装置はバンク
切替え方式とされているので、常にメモリMa上に転送
する必要はなく、死角状態を生ずることとなる場合にの
みプログラム転送すれば良いので、プログラム転送によ
って作動時間が大きく遅らせられる心配もない。
【0018】図5は、図1の実施例に対し、拡張バンク
メモリM5〜M8のうち一つのメモリM8をRAMで構
成した例である。
【0019】本例では、RAMで構成される拡張バンク
メモリM8に、予め任意のプログラムを転送させておく
ことにより、プログラム転送時間を節約することができ
る。また、メモリM8を用いてプログラムの組合わせを
自由に作ることができるので、モジュール独立性を一層
高くすることができる。
【0020】本発明は上記実施例に限定されるものでは
なく、適宜設計的変更を行うことにより、適宜態様で実
施し得るものである。
【0021】
【発明の効果】以上の通り、本発明は特許請求の範囲に
記載の通りのバンク切替え方式のコンピュータ装置であ
るので、各バンクメモリの各ページに任意のモジュール
プログラムを格納し、前記メモリ管理部及び前記転送部
によってRAMの任意のページにコピーすることができ
る。
【0022】従って、本発明のバンク切替え方式のコン
ピュータ装置では、メモリ死角の問題が解消され、各モ
ジュールプログラムを任意のバンクメモリの任意のペー
ジに記憶させることが可能となり、モード管理が容易と
なり、ソフトウェアの作成も容易となる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るコンピュータ装置のブ
ロック図。
【図2】上記実施例におけるプログラム転送方式のフロ
ーチャート。
【図3】上記実施例における手動モード時のプログラム
転送例を示す説明図。
【図4】上記実施例における記憶モードへの切替え時の
プログラム転送例を示す説明図。
【図5】本発明の他の実施例を示すコンピュータ装置の
ブロック図。
【図6】従来のコンピュータ装置の一例を示すブロック
図。
【図7】バンク切替え方式によるメモリアクセス例を示
す説明図。
【図8】メモリ死角発生状況を示す説明図。
【符号の説明】
1 CPU 2 メモリ管理部 3 プログラム転送部 M1〜M8 バンクメモリ Ma ROMによるバンクメモリ Mb RAMによるバンクメモリ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の基本バンクメモリと前記複数の基
    本バンクメモリ各々に接続された複数の拡張バンクメモ
    リとをCPUがアクセス可能なアドレス空間に設定し、
    前記各拡張バンクメモリを複数のブロックに分割し、前
    記各拡張バンクメモリの同一番目のブロックを各々ペー
    ジとして区分し、前記各ページにデータを選択的に割り
    付けることにより、前記アドレス空間で多数のモジュー
    ルを格納可能としたバンク切替え方式のコンピュータ装
    置において、 モード切替え等によるメモリ使用状況の変化を判別し、
    この判別に基づいて分割された前記アドレス空間の一つ
    の前記ページに、格納すべきデータが互いに重なりあう
    ことがないよう、前記ページの未使用の領域である死角
    の領域に転送するよう指令するメモリ管理部と、 前記メモリ管理部の転送指令に従って、前記ページの死
    角の領域へデータを転送する転送部とを備えたことを特
    徴とするコンピュータ装置。
JP04377791A 1991-03-08 1991-03-08 コンピュータ装置 Expired - Fee Related JP3333527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04377791A JP3333527B2 (ja) 1991-03-08 1991-03-08 コンピュータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04377791A JP3333527B2 (ja) 1991-03-08 1991-03-08 コンピュータ装置

Publications (2)

Publication Number Publication Date
JPH04280335A JPH04280335A (ja) 1992-10-06
JP3333527B2 true JP3333527B2 (ja) 2002-10-15

Family

ID=12673189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04377791A Expired - Fee Related JP3333527B2 (ja) 1991-03-08 1991-03-08 コンピュータ装置

Country Status (1)

Country Link
JP (1) JP3333527B2 (ja)

Also Published As

Publication number Publication date
JPH04280335A (ja) 1992-10-06

Similar Documents

Publication Publication Date Title
US4163280A (en) Address management system
US5724540A (en) Memory system having a column address counter and a page address counter
EP0374074A2 (en) Computer system having efficient data transfer operations
JPS6027964A (ja) メモリアクセス制御回路
JPH0341859B2 (ja)
JPH0719426B2 (ja) デイスク制御装置
JPS6376034A (ja) 多重アドレス空間制御方式
US6092170A (en) Data transfer apparatus between devices
US4318175A (en) Addressing means for random access memory system
JP3333527B2 (ja) コンピュータ装置
JPS5844263B2 (ja) 記憶制御回路
JPH05197619A (ja) マルチcpu用メモリ制御回路
GB2221066A (en) Address translation for I/O controller
JP3318499B2 (ja) プログラマブルコントローラ
EP0787326B1 (en) System and method for processing of memory data and communication system comprising such system
JPH0554009A (ja) プログラムロード方式
JPS6149249A (ja) 記憶装置のインタリ−ブ制御方式
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JP2687679B2 (ja) プログラム開発装置
JPH11161304A (ja) プログラマブルコントローラ
JPH0261749A (ja) データ転送装置
JPS60169945A (ja) スタツク制御方式
JPH0329021A (ja) プリンタサーバ
JPH0266651A (ja) メモリアドレス変換方式
JPS6174040A (ja) アドレス拡張方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees