JP3333412B2 - 1ビット信号制御装置および信号伝送システムの信号検査方法 - Google Patents

1ビット信号制御装置および信号伝送システムの信号検査方法

Info

Publication number
JP3333412B2
JP3333412B2 JP33964896A JP33964896A JP3333412B2 JP 3333412 B2 JP3333412 B2 JP 3333412B2 JP 33964896 A JP33964896 A JP 33964896A JP 33964896 A JP33964896 A JP 33964896A JP 3333412 B2 JP3333412 B2 JP 3333412B2
Authority
JP
Japan
Prior art keywords
signal
bit
input
analog
bit digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33964896A
Other languages
English (en)
Other versions
JPH10178346A (ja
Inventor
昭治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33964896A priority Critical patent/JP3333412B2/ja
Publication of JPH10178346A publication Critical patent/JPH10178346A/ja
Application granted granted Critical
Publication of JP3333412B2 publication Critical patent/JP3333412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力信号をデルタ
シグマ(ΔΣ)変調1ビット方式で符号化し、構内や家
庭内の屋内別室等へ遠距離伝送し、最終的にアナログ信
号に変換して再生する音声機器を主体とした装置等にお
いて、伝送路上での信号異常を検査することによって、
上記入力信号を制御する1ビット信号制御装置に関する
ものである。
【0002】
【従来の技術】従来からオーディオ等の信号を伝送する
場合、伝送路上で影響を受けないように、入力アナログ
信号を一旦デジタル信号に変換してから伝送することが
実施されている。この伝送されたデジタル信号は、再度
アナログ信号に変換されて再生される。現在、特に音声
機器においては、このようなデジタル符号化方式はマル
チビット方式が大半を占めている。
【0003】
【発明が解決しようとする課題】しかしながら、符号化
方式がマルチビット方式の場合には、語同期が必要とな
り、アナログ信号化を行うには装置が複雑になるので、
伝送路の任意の位置で最終的に所望の状態であるアナロ
グ信号を用いて信号異常の有無を確認するという技術は
なかった。即ち、従来では、再生装置側でアナログ化し
た信号を見て異常の確認を行うしかなく、従って、再生
装置に悪影響を及ぼす恐れがあった。
【0004】本発明は、上記従来の問題点を解決するた
めになされたもので、その目的は、デジタル符号化方式
に1ビット方式を採用し、1ビット方式の特長であるデ
ジタル信号とアナログ信号の情報を合わせ持つ特性を利
用することによって、伝送路での信号をアナログ信号に
変換して確認した後、入力にフィードバックすることが
できる1ビット信号制御装置、および信号伝送システム
の信号の異常状態の有 無を検査する信号伝送システムの
信号検査方法を提供することにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項1に記載の1ビット信号制御装置
は、デルタシグマ変調1ビット符号化方式によって入力
信号を1ビットデジタル信号に変換する信号源部と、上
記1ビットデジタル信号をアナログ信号に復調して再生
する再生部との間の伝送路の任意の位置に設けられ、該
伝送路の任意の位置で1ビットデジタル信号を抽出し、
信号状態を検査すると共に、検査結果を信号源部へフィ
ードバックする検査部を有し、上記検査部は、1ビット
デジタル信号を抽出する抽出手段と、抽出された信号を
判定用のアナログ信号に変換するローパスフィルタとを
備え、上記ローパスフィルタで変換された判定用のアナ
ログ信号に基づいて信号の異常状態の有無を検査し、異
常があった場合に制御指示信号を生成し出力することを
特徴としている。
【0006】上記の構成によれば、入力信号は、ΔΣ変
調1ビット符号化方式によって1ビットデジタル信号に
変換された後、伝送路を介して再生部に伝送される。こ
の1ビットデジタル信号は、再生部でアナログ信号に復
調されて再生される。
【0007】このとき、伝送路の任意の位置に検査部が
設けられているので、1ビットデジタル信号の異常状態
を調べることができ、その検査結果を信号源部へフィー
ドバックさせるので、入力信号を正常な状態に戻るよう
に制御したり、入力信号を遮断したりして、異常状態か
ら解放することが可能となる。
【0008】そして、1ビットデジタル信号は語同期が
不要で任意の点から抽出が可能であるので、抽出手段と
して例えばバッファアンプを用いて1ビットデジタル信
号を抽出し、低次のローパスフィルタなどのローパスフ
ィルタを用いてアナログ信号に変換する構成とする
【0009】そして、上記検査部がローパスフィルタで
変換された判定用のアナログ信号に基づいて信号の異常
状態の有無を検査し、異常があった場合に制御指示信号
を生成し出力する
【0010】請求項2に記載の1ビット信号制御装置に
よれば、請求項1に記載の構成に加えて、上記伝送路を
用いて遠隔操作を行う入力操作手段を有する構成として
もよい。
【0011】また、上記の目的を達成するために、本発
明の請求項3に記載の信号伝送システムの信号検査方法
は、信号源から出力された信号をデジタル符号化して変
調し伝送路上を伝送させてからアナログ信号に復調して
再生する信号伝送システムの信号の異常状態の有無を検
査する信号伝送システムの信号検査方法であって、上記
信号源から出力された信号を1ビット符号化方式でデジ
タル符号化して変調することにより1ビットデジタル信
号に変換し、上記伝送路上の上記1ビットデジタル信号
を抽出し、抽出した上記1ビットデジタル信号をアナロ
グ信号に変換し、変換された上記アナログ信号に基づい
て上記異常状態の有無を検査することを特徴としてい
る。
【0012】請求項4に記載の信号伝送システムの信号
検査方法によれば、請求項3に記載の信号伝送システム
の信号検査方法において、上記異常状態の有無を検査し
た結果、上記異常状態が有る場合に、上記信号源から出
力された信号を所定の状態に制御することを特徴として
いる。
【0013】
【発明の実施の形態】本発明の一実施形態について図1
ないし図6に基づいて説明すれば、以下の通りである。
本実施形態では、1ビット信号制御装置を音声伝送シス
テムに適用した場合について説明する。
【0014】図1に示すように、上記音声伝送システム
は、信号源1、ΔΣ変調1ビット変換回路2、及びD/
A(デジタル/アナログ)変換再生回路3を有する。
【0015】上記信号源1は、ΔΣ変調1ビット変換回
路2に入力される入力信号aを出力する。この入力信号
aは、アナログ信号でも、マルチビット方式デジタル信
号でもよい。
【0016】ΔΣ変調1ビット変換回路2は、上記入力
信号aを1ビット信号bに符号化する。1ビット符号化
方式としては様々な方式が発表されているが、本実施形
態では特に方式にはかかわらない。しかしながら、オー
ディオ信号伝送を考えた場合、高次のノイズシェーピン
グがなされ利用帯域において低い量子化ノイズ領域が実
現されているものとする。
【0017】D/A変換再生回路3は、1ビット信号b
をD/A変換し、アナログ信号として再生する。
【0018】ΔΣ変調1ビット変換回路2とD/A変換
再生回路3との間は、伝送路Aとして簡略化している
が、上記伝送路Aの形態は、大別すると「有線方式」と
「無線方式」に分類される。
【0019】有線方式は、機器の配線に通常使用されて
いるリードワイヤー、外部ノイズの影響を少なくしたシ
ールド線、あるいは高周波特性の優れた同軸ケーブル等
がある。1ビット方式は、外部ノイズの影響に有利であ
り、経済的な線種で配線処理が可能である。しかしなが
ら、一般に、高速で大容量の信号を伝送する場合は、周
波数が高くなるので、特に遠距離伝送の場合には同軸ケ
ーブルを使用する等の対応を取らなければエラーが多く
なる。
【0020】無線方式は、1ビット信号を送信機でワイ
ヤレス信号に変換して空中伝送し、受信機で再度1ビッ
ト信号に復調し伝送する方式である。無線方式は、さら
に電波方式と光方式とに分けられ、一般に前者は比較的
遠距離伝送の場合に、後者は近距離で経済性を優先した
伝送の場合に使用される。いずれの場合も外的要因で通
信が妨害されるケースを避け難く、エラーが発生する頻
度が多くなる。
【0021】本願発明の1ビット信号制御装置は、この
ようなエラーを検出して制御するために伝送路A上の任
意の位置に設けられる。
【0022】1ビット信号制御装置は、バッファアンプ
4、低次LPF(ローパスフィルタ)5、及びアナログ
波形判定/処理回路6からなる検査部と、前記ΔΣ変調
1ビット変換回路2の入力部に設けられる入力信号制御
回路7とで構成される。
【0023】バッファアンプ(抽出手段)4は、伝送路
Aから1ビット信号bを抽出する。
【0024】低次LPF5は、バッファアンプ4から抽
出された1ビット信号bをアナログ信号に変換し、抽出
アナログ化信号cとして出力する。ここで再生されるア
ナログ信号は、信号の状態を判定するためのものなの
で、この場合のLPFの次数は低くても問題なく、最も
簡単なものとして、図6に示すように、1つの抵抗及び
1つのコンデンサからなる1次LPFとすることも可能
である。
【0025】尚、図1中には、バッファアンプ4及び低
次LPF5は各々2個ずつ配置されているが、これに限
られることはなく、必要に応じた数を配置すればよい。
【0026】アナログ波形判定/処理回路6は、低次L
PF5でアナログ再生された抽出アナログ化信号cに基
づいて、1ビット信号bの異常の有無を検出する。1ビ
ット信号bに異常がある場合は、アナログ波形判定/処
理回路6は異常に応じた制御指示信号dを生成し、入力
信号制御回路7に出力する。
【0027】入力信号制御回路7は、ΔΣ変調1ビット
変換回路2の入力部で異常状態を修正する方向に制御し
たり、異常によるダメージを後段のD/A変換再生回路
3等の装置に伝送しないように入力を制限する等の制御
を行う。
【0028】尚、請求項1に記載の信号源部は、信号源
1、ΔΣ変調1ビット変換回路2、及び入力信号制御回
路7に対応し、再生部はD/A変換再生回路3に対応し
ている。
【0029】上記の構成によれば、信号源1からの入力
信号aは、ΔΣ変調1ビット変換回路2にて1ビット信
号bに変換された後、伝送路Aを介してD/A変換再生
回路3に伝送される。1ビット信号bは、D/A変換再
生回路3でアナログ信号に復元されて再生される。
【0030】このとき、伝送路Aを流れる信号は、有線
方式でも無線方式でも1ビット信号bであり、この1ビ
ット信号bは原理的に語同期が不要で構成ビットが同等
の重荷を持つビットの連続信号であるので、伝送路Aの
任意の位置に簡単な構成のバッファアンプ4を介するだ
けで、信号伝送に影響を与えることなく、1ビット信号
bを取り出すことができる。
【0031】1ビット信号bはデジタル信号であるので
この状態では信号の判定/処理が困難であるが、アナロ
グ波形判定/処理回路6に入力される抽出アナログ化信
号cは、低次LPF5でアナログ再生されたアナログ信
号であるので、正確に判定/処理を行うことが可能とな
る。つまり、アナログ波形判定/処理回路6では、最終
的なアナログ信号再生に要求される信号判定をアナログ
信号を用いて行っているので、正確に1ビット信号bの
状態を判定することができる。
【0032】また、アナログ波形判定/処理回路6にて
異常があると判断された場合にのみ制御指示信号dを生
成して出力するので、消費電力を最低限に抑えることが
可能になる。さらに、制御指示信号dは簡単な信号とす
ることができるので、無線方式で送信することができ
る。
【0033】次に、上記アナログ波形判定/処理回路6
並びに入力信号制御回路7の具体的な構成例を説明す
る。(1)過大入力制御 一般に、1ビット信号bを生成するΔΣ変調1ビット変
換回路2に入力する信号レベルが最大許容入力レベルを
越える、即ち過大な振幅レベルの信号がΔΣ変調1ビッ
ト変換回路2に入力すると、発振を引き起こしたり音質
を著しく劣化させる場合がある。これを防止するため
に、十分に余裕を持った入力レベル設定を行うことによ
って信号源1で予め過大レベルの防止策を講じることも
可能であるが、入力レベルの制限は即座にダイナミック
レンジを狭めることに繋がってしまう。従って、経済設
計を要求される場合は、テープレコーダのALC(自動
レベル制御回路)のようなレベル制御が望まれる。
【0034】このようなレベル制御を行うために、図2
に示すように、本願発明の1ビット信号制御装置におけ
るアナログ波形判定/処理回路6は、低次LPF5から
の抽出アナログ化信号cの振幅レベルを判定し、振幅レ
ベルが一定基準レベルを越えた場合に制御指示信号dを
発生して、入力信号制御回路7に供給する回路とする。
【0035】この振幅レベルを判定する回路としては、
レベルメータ回路がある。レベルメータ回路はIC(集
積回路)化され、安価に多数供給されている。例えば、
数点(図2では7点)のドットで表示するLED(発光
ダイオード)レベルメータICの場合、最大レベルを越
えるレベルを過大入力レベルに設定すると、過大入力時
にLEDを駆動するためのハイレベル信号が出力され、
これが制御指示信号dとして入力信号制御回路7にフィ
ードバックされる。
【0036】入力信号制御回路7は、前記入力信号aが
アナログ信号の場合には、制御指示信号dに基づいてO
P(オペレーショナル)アンプ等の利得を切り替える構
成とする。一方、入力信号aがデジタル信号の場合には
制御指示信号dに基づいてアップ/ダウンカウンタで1
レベルダウンさせる構成とする。
【0037】以上のように、本実施形態の1ビット信号
制御装置を用いると、入力信号aのレベルが最大許容入
力レベルを越えた場合に、制御指示信号dに基づいて入
力レベルをダウンさせることができるので、過大入力レ
ベルによる発振現象の発生や音質の劣化を防止すること
が可能となる。 (2)伝送路エラー検出 信号源1からの入力信号aが1ビット信号bに変換され
て伝送路Aを伝送される過程で、ワイヤレス伝送等にお
いては通信エラーのため、信号が大きく欠落するバース
トエラーが起こることがある。このようなバーストエラ
ーは、再生装置に大きな異常音を発生させ、再生装置側
のスピーカ等に損傷を与える場合がある。
【0038】図3に示すように、アナログ波形判定/処
理回路6は、低次LPF5からの抽出アナログ化信号c
の直流成分を判定し、バーストエラーが発生した場合に
制御指示信号dを生成して、入力信号制御回路7に供給
する回路とする。
【0039】例えば、直流成分の検出を行うための簡単
な回路としては、低次LPF5と、テープレコーダの曲
間検出IC等の無信号検出回路6aとをコンデンサ6b
でカップリングする構成とすればよい。この構成によれ
ば、低次LPF5からの抽出アナログ化信号cは、その
直流成分が阻止され無信号となり、制御指示信号dとし
て無信号検出信号が出力され、これが入力信号制御回路
7にフィードバックされる。
【0040】入力信号制御回路7は、制御指示信号dに
基づいて、ミューティング回路7aを用いて異常状態に
よる異常音を軽減するために入力信号レベルを減衰させ
る制御、または入力信号阻止スイッチ回路7bを用いて
入力信号aがΔΣ変調1ビット変換回路2に入力するの
を阻止して伝送を停止させる等の制御を行う。
【0041】以上のように、1ビット信号bはデジタル
信号であるのでこのままの状態ではエラーの判定が困難
である場合が多いが、本実施形態の1ビット信号制御装
置を用いてアナログ信号波形で見ると、信号と、直流成
分が継続するバーストエラー信号との区別が明確である
ので、容易に伝送路エラーを検出することが可能とな
る。この結果、伝送路エラーによって装置全体あるいは
一部が損傷するのを防止することができる。 (3)信号源エラー検出 信号源1自体に異常が生じた場合にも、伝送路エラーの
場合と同様に、信号源1以降の回路に不快音や損傷を与
える場合がある。
【0042】この場合にも、伝送路エラーの場合と同様
に、伝送路Aで抽出アナログ信号波形が検出され、この
検出結果に基づく制御指示信号dを入力信号制御回路7
にフィードバックする構成である(図3参照)。そし
て、入力信号制御回路7の入力信号阻止スイッチ回路7
bを用いて入力信号aがΔΣ変調1ビット変換回路2に
入力するのを阻止して伝送を停止させる等の制御を行
う。
【0043】以上のように、本実施形態の1ビット信号
制御装置を用いると、信号源1に異常が発生した場合
に、制御指示信号dに基づいて信号入力を阻止すること
ができるので、信号源エラーによる不快音の発生や回路
損傷を防止することが可能となる。
【0044】次に、上記1ビット信号制御装置の応用例
を具体的に説明する。一般に、1ビット信号は語同期が
不要な微細情報ビットの流れであるので、伝送路で外来
ノイズの影響を受けても、マルチビットの場合のように
大きなダメージ音とはならず、S/N比が若干劣化する
程度で問題ない場合が多い。従って、1ビット方式は、
屋内の別室等でも安価で高品位なデータ伝送が可能であ
り、遠距離伝送に適した符号化方式である。
【0045】オーディオ装置分野を例に取った場合、最
近、一戸の家全体にオーディオ装置を張り巡らすホーム
オーディオ装置の開発が進められている。これは、例え
ば各部屋に、親機、あるいは親機からの信号をワイヤレ
スで受信する子機のどちらか一方が設置されており、親
機の音源を遠距離で広範囲に伝送することによって、各
部屋で音声を再生できる装置である。
【0046】図4に示すように、例えば居間兼応接であ
る部屋Raに、音源(信号源)11、ΔΣ変調1ビット
変換回路12、D/A変換再生回路13a、増幅器14
a、及びスピーカ15aからなる親機を設置し、別室の
部屋Rbや部屋RcにD/A変換再生回路13b・13
c、増幅器14b・14c、及びスピーカ15b・15
cからなる子機をそれぞれ設置する。
【0047】また、上記親機及び2つの子機は、それぞ
れ操作機(入力操作手段)17a・17b・17cにて
遠隔操作される。上記親機の音源11としては、CD
(compact disc) やMD(mini disc) 等のパッケージメ
ディアからの再生音、TV、FM、オンライン(ケーブ
ルTV)等の放送、あるいは配信メディアからの再生音
がある。このときの伝送路は、図中Bで示すように、親
機と子機との間のワイヤレス伝送部分となる。
【0048】ここで、部屋Rb・Rcにおける伝送路B
に、検査部16b・16cを配置し、検査部16b・1
6cからの信号を受信する入力信号制御回路をΔΣ変調
1ビット変換回路12内に配置する。ここで、検査部1
6b・16cは各々前記バッファアンプ4、低次LPF
5、及びアナログ波形判定/処理回路6(図1参照)か
らなっている。
【0049】この構成によれば、例えば部屋Rbにて操
作機17bを用いて再生動作の指示を親機に送信する
と、音源11からの信号はΔΣ変調1ビット変換回路1
2にて1ビット信号に変換され、D/A変換再生回路1
3bにてアナログ信号が復元され、増幅器14bを介し
てスピーカ15bから再生音が発生される。
【0050】このとき、ΔΣ変調1ビット変換回路12
とD/A変換再生回路13bとの間の伝送路Bに検査部
16bを設けているので、通信エラーが発生した場合に
は、検査部16bにて通信エラーが検出され、検出結果
に基づく制御指示信号が送信されて入力信号制御回路で
受信される。
【0051】これにより、入力信号の制御を行うことが
できる。特に、配線作業の手間が省けるので非常に便利
であるが、通信にエラーが発生しやすいという問題のあ
るワイヤレス伝送において、通信エラーによる悪影響を
防止、または緩和することが可能となる。また、操作機
17a・17b・17cを用いて検査部16b・16c
を操作できるので、検査部16b・16cを親機に接続
する結線が不要となる。この結果、1ビット信号制御装
置を付加することによるコストアップをできるだけ抑え
ることが可能になる。
【0052】上記ホームオーディオ装置以外には、音源
から再生装置までが一体型になっているシステムステレ
オ機器がある。このシステムステレオ機器は、図5に示
すように、CD、MD、あるいはFM等の音源21、Δ
Σ変調1ビット変換回路22、信号処理回路23、再生
増幅器24、及びスピーカ25を有している。
【0053】上記信号処理回路23では、音源21から
の音声信号を、再生増幅器24で電力増幅し、スピーカ
25から再生する前に、トーン制御、キー制御、あるい
は音場効果制御等の様々な信号加工/処理が行われる。
近年では、信号処理回路23として、DSP(digital
signal processor) 等のICが多機能かつ廉価に供給さ
れるようになったので、信号処理回路23に入力する前
にデジタル信号に変換した方が簡単で付加機能も付けや
すくなっている。この音声信号のデジタル信号化変換を
1ビット方式で行った場合のデジタル信号線も伝送路
(図中Cに対応)で定義される。
【0054】ここで、伝送路Cに前記バッファアンプ
4、低次LPF5、及びアナログ波形判定/処理回路6
(図1参照)からなる検査部26を配置し、検査部26
からの信号が入力される入力信号制御回路をΔΣ変調1
ビット変換回路22内に配置する。
【0055】これにより、伝送路Cに検査部26を設け
ているので、ΔΣ変調1ビット変換回路2の入力部に過
大入力レベルの信号が入力されると、検査部26にて異
常が検知され、検出結果に基づく制御指示信号が生成さ
れて入力信号制御回路に入力される。従って、過大入力
制御を行うことが可能となり、その結果、発振を誘発し
て極度に信号の劣化をきたすことを防止することができ
る。
【0056】以上のように、本願発明の1ビット信号制
御装置は、伝送路が無線方式のホームオーディオ装置等
にも、有線方式のシステムステレオ機器等にも適用可能
であるが、1ビット方式が有効な無線方式に用いる方が
より効果が高い。
【0057】
【発明の効果】以上のように、本発明の請求項1に記載
の1ビット信号制御装置は、デルタシグマ変調1ビット
符号化方式によって入力信号を1ビットデジタル信号に
変換する信号源部と、上記1ビットデジタル信号をアナ
ログ信号に復調して再生する再生部との間の伝送路の任
意の位置に設けられ、該伝送路の任意の位置で1ビット
デジタル信号を抽出し、信号状態を検査すると共に、検
査結果を信号源部へフィードバックする検査部を有し、
上記検査部は、1ビットデジタル信号を抽出する抽出手
段と、抽出された信号を判定用のアナログ信号に変換す
るローパスフィルタとを備え、上記ローパスフィルタで
変換された判定用のアナログ信号に基づいて信号の異常
状態の有無を検査し、異常があった場合に制御指示信号
を生成し出力する構成である。
【0058】これにより、伝送路の任意の位置に検査部
が設けられているので、1ビットデジタル信号の異常状
態を調べることができ、その検査結果を信号源部へフィ
ードバックさせるので、異常状態から解放することが可
能となる。
【0059】そして、抽出手段及びローパスフィルタを
付加するだけの安価な構成で、伝送に影響を与えること
なく1ビットデジタル信号を抽出し、判定用のアナログ
信号を得ることができる。この結果、最終的に所望の状
態であるアナログ信号を用いて信号異常の有無を確認す
ることができるので、より精度良く判定を行うことが可
能になる。
【0060】そして、異常があった場合にのみ制御指示
信号を出力するので、消費電力を最低限に抑えることが
可能になる。
【0061】請求項2に記載の1ビット信号制御装置
は、請求項1に記載の構成に加えて、上記伝送路を用い
て遠隔操作を行う入力操作手段を有する構成である。
【0062】これにより、伝送路が無線の場合に遠隔操
作を行う入力操作手段を用いて検査部を操作できるの
で、検査部を他の装置に接続する結線が不要となる。こ
の結果、1ビット信号制御装置を付加することによるコ
ストアップをできるだけ抑えることが可能になる。
【図面の簡単な説明】
【図1】本発明にかかる一実施形態の1ビット信号制御
装置の構成を示すブロック図である。
【図2】上記1ビット信号制御装置において、過大入力
制御を行う場合の構成例を示すブロック図である。
【図3】上記1ビット信号制御装置において、伝送路エ
ラー検出、あるいは信号源エラー検出を行う場合の構成
例を示すブロック図である。
【図4】上記1ビット信号制御装置をホームオーディオ
装置に適用した場合のブロック図である。
【図5】上記1ビット信号制御装置をシステムステレオ
機器に適用した場合のブロック図である。
【図6】上記1ビット信号制御装置における低次LPF
が1次LPFの場合の回路図である。
【符号の説明】
1 信号源(信号源部) 2 ΔΣ変調1ビット変換回路(信号源部) 3 D/A変換再生回路(再生部) 4 バッファアンプ(検査部・抽出手段) 5 低次LPF(検査部) 6 アナログ波形判定/処理回路(検査部) 7 入力信号制御回路(信号源部) A 伝送路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 3/02 H04B 14/04

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】デルタシグマ変調1ビット符号化方式によ
    って入力信号を1ビットデジタル信号に変換する信号源
    部と、上記1ビットデジタル信号をアナログ信号に復調
    して再生する再生部との間の伝送路の任意の位置に設け
    られ、該伝送路の任意の位置で1ビットデジタル信号を
    抽出し、信号状態を検査すると共に、検査結果を信号源
    部へフィードバックする検査部を有し、 上記検査部は、1ビットデジタル信号を抽出する抽出手
    段と、抽出された信号を判定用のアナログ信号に変換す
    るローパスフィルタとを備え、上記ローパスフィルタで
    変換された判定用のアナログ信号に基づいて信号の異常
    状態の有無を検査し、異常があった場合に制御指示信号
    を生成し出力することを特徴とする1ビット信号制御装
    置。
  2. 【請求項2】上記伝送路を用いて遠隔操作を行う入力操
    作手段を有することを特徴とする請求項1に記載の1ビ
    ット信号制御装置。
  3. 【請求項3】信号源から出力された信号をデジタル符号
    化して変調し伝送路上を伝送させてからアナログ信号に
    復調して再生する信号伝送システムの信号の異常状態の
    有無を検査する信号伝送システムの信号検査方法であっ
    て、 上記信号源から出力された信号を1ビット符号化方式で
    デジタル符号化して変調することにより1ビットデジタ
    ル信号に変換し、上記伝送路上の上記1ビットデジタル
    信号を抽出し、抽出した上記1ビットデジタル信号をア
    ナログ信号に変換し、変換された上記アナログ信号に基
    づいて上記異常状態の有無を検査することを特徴とする
    信号伝送システムの信号検査方法。
  4. 【請求項4】上記異常状態の有無を検査した結果、上記
    異常状態が有る場合に、上記信号源から出力された信号
    を所定の状態に制御することを特徴とする請求項3に記
    載の 信号伝送システムの信号検査方法。
JP33964896A 1996-12-19 1996-12-19 1ビット信号制御装置および信号伝送システムの信号検査方法 Expired - Fee Related JP3333412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33964896A JP3333412B2 (ja) 1996-12-19 1996-12-19 1ビット信号制御装置および信号伝送システムの信号検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33964896A JP3333412B2 (ja) 1996-12-19 1996-12-19 1ビット信号制御装置および信号伝送システムの信号検査方法

Publications (2)

Publication Number Publication Date
JPH10178346A JPH10178346A (ja) 1998-06-30
JP3333412B2 true JP3333412B2 (ja) 2002-10-15

Family

ID=18329493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33964896A Expired - Fee Related JP3333412B2 (ja) 1996-12-19 1996-12-19 1ビット信号制御装置および信号伝送システムの信号検査方法

Country Status (1)

Country Link
JP (1) JP3333412B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778074B2 (en) * 2013-03-14 2017-10-03 Rosemount Inc. Process measurement system with variable amplitude sensor excitation

Also Published As

Publication number Publication date
JPH10178346A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
KR100268473B1 (ko) 무선 스피커를 갖는 오디오 출력장치
JP4237056B2 (ja) 無線オーディオ雑音除去のためのレベル依存コンパンディング装置および方法
JPS58151140A (ja) デジタル化したオ−デイオ周波数信号の処理、伝送および音響的再生のための回路装置
JP5101957B2 (ja) 電子ボリウム装置およびそれを用いたオーディオ機器
AU2002327723A1 (en) Apparatus and method for level-dependent companding for wireless audio noise reduction
JP3333412B2 (ja) 1ビット信号制御装置および信号伝送システムの信号検査方法
JP2001306197A (ja) 情報処理システム、無線送信装置および電子機器
JP4119083B2 (ja) Pcmオーディオ信号再生装置
CN108012185B (zh) 一种网络音频解码器
US7565214B2 (en) Audio system for playing back recorded information by remote transmission
JP3089476B2 (ja) オーディオ信号の量子化誤差低減装置
JPH0575366A (ja) オーデイオ装置における信号処理回路
JPH0693658B2 (ja) 空間伝播光信号の受信装置
KR100355414B1 (ko) 와이어리스 마이크의 녹음/재생장치
JP3036180B2 (ja) 磁気記録再生装置
KR19980067863U (ko) 시디(cd)플레이어의 오디오 무선 송신장치
JP3324142B2 (ja) 光送受信装置
JPH0837502A (ja) 音声信号伝送装置
KR100638108B1 (ko) 오디오 시스템 및 그에 적용되는 무선 헤드폰
JP2000222826A (ja) D/a変換装置におけるミュート装置
JP2019075641A (ja) 放送システム
KR19990054186A (ko) 수중음향 탐지시스템의 데이터 수신장치용 광대역 증폭부
JPH04281632A (ja) 光伝送装置
JPH012455A (ja) 自動レベル制御回路
JPH057183A (ja) 空間光伝送装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070726

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees