JP3332831B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3332831B2 JP3332831B2 JP32471897A JP32471897A JP3332831B2 JP 3332831 B2 JP3332831 B2 JP 3332831B2 JP 32471897 A JP32471897 A JP 32471897A JP 32471897 A JP32471897 A JP 32471897A JP 3332831 B2 JP3332831 B2 JP 3332831B2
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- insulating film
- forming
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特に洗浄工程に特徴のある半導体装置の製造方法に
関する。
法、特に洗浄工程に特徴のある半導体装置の製造方法に
関する。
【０００２】
【従来の技術】ＤＲＡＭ、ＭＰＵをはじめＬＳＩの集積
度は年々大きくなっており、それに伴いデザインルール
は縮小し、配線は多層化の方向へ進んでいる。多層配線
化が進むに従い、露光機のフォーカスマージン確保のた
め、０．３５μｍロジックＬＳＩにおいて、層間絶縁膜
平坦化ＣＭＰ（Chemical Mechanical Polishing ）技術
が導入された。ケミカルメカニカルポリシング（ＣＭ
Ｐ）は、研磨材中に含まれる化学成分による化学的エッ
チング作用と、研磨材が本来有する機械的研磨作用と、
を利用して研磨を行なう研磨法である。ＬＳＩの製造プ
ロセスに用いられるＣＭＰ技術には、トランジスタ、配
線などのデバイス段差上に堆積したＢＰＳＧ，ＳｉＯ2
などの絶縁膜を研磨することによりデバイス段差を平坦
化する平坦化ＣＭＰと、デバイス上に形成されたホール
あるいはトレンチにＳｉＯ2 などの絶縁膜もしくはpoly
−Ｓｉ，Ａｌ，Ｃｕ，Ｗなどの金属膜を埋め込み、ホー
ル，トレンチ部分以外に堆積した堆積膜を研磨すること
により埋め込み素子分離，トレンチキャパシタ，コンタ
クトプラグあるいはダマシン配線を形成するリセスＣＭ
Ｐがある。どちらの技術も従来用いられてきたＳＯＧ平
坦化技術やエッチバック平坦化技術と比較すると、グロ
ーバルな平坦性を実現できる特徴を有する。
度は年々大きくなっており、それに伴いデザインルール
は縮小し、配線は多層化の方向へ進んでいる。多層配線
化が進むに従い、露光機のフォーカスマージン確保のた
め、０．３５μｍロジックＬＳＩにおいて、層間絶縁膜
平坦化ＣＭＰ（Chemical Mechanical Polishing ）技術
が導入された。ケミカルメカニカルポリシング（ＣＭ
Ｐ）は、研磨材中に含まれる化学成分による化学的エッ
チング作用と、研磨材が本来有する機械的研磨作用と、
を利用して研磨を行なう研磨法である。ＬＳＩの製造プ
ロセスに用いられるＣＭＰ技術には、トランジスタ、配
線などのデバイス段差上に堆積したＢＰＳＧ，ＳｉＯ2
などの絶縁膜を研磨することによりデバイス段差を平坦
化する平坦化ＣＭＰと、デバイス上に形成されたホール
あるいはトレンチにＳｉＯ2 などの絶縁膜もしくはpoly
−Ｓｉ，Ａｌ，Ｃｕ，Ｗなどの金属膜を埋め込み、ホー
ル，トレンチ部分以外に堆積した堆積膜を研磨すること
により埋め込み素子分離，トレンチキャパシタ，コンタ
クトプラグあるいはダマシン配線を形成するリセスＣＭ
Ｐがある。どちらの技術も従来用いられてきたＳＯＧ平
坦化技術やエッチバック平坦化技術と比較すると、グロ
ーバルな平坦性を実現できる特徴を有する。
【０００３】こうしたなか、０．２５μｍルールまでの
ＬＳＩの製造については、層間絶縁膜平坦化ＣＭＰ技術
と、従来の配線形成技術で対応できるものの、０．１８
μｍルール以降は、配線材料のエッチング技術の限界お
よびエレクトロマイグレーション耐性確保等の要因によ
り、多層配線形成はメタルＣＭＰ技術を用いたデュアル
ダマシンによる埋め込み配線化が必須になると考えられ
ている。
ＬＳＩの製造については、層間絶縁膜平坦化ＣＭＰ技術
と、従来の配線形成技術で対応できるものの、０．１８
μｍルール以降は、配線材料のエッチング技術の限界お
よびエレクトロマイグレーション耐性確保等の要因によ
り、多層配線形成はメタルＣＭＰ技術を用いたデュアル
ダマシンによる埋め込み配線化が必須になると考えられ
ている。
【０００４】以下にメタルＣＭＰを用いたデュアルダマ
シンによる埋め込み配線形成方法を図２６〜図３２を用
いて説明する。
シンによる埋め込み配線形成方法を図２６〜図３２を用
いて説明する。
【０００５】図２６において、１はｐ型半導体基板、２
はｎ型ウエル、３は高濃度ｐ+ 型ソース電極、４は高濃
度ｐ+ 型ドレイン電極、５はゲート電極であり、ソース
電極３とドレイン電極４の周囲にはトランジスタの耐圧
を向上するための低濃度ｐ-型電界緩和領域３′，４′
が設けられている。６は素子分離のための選択酸化領域
である。
はｎ型ウエル、３は高濃度ｐ+ 型ソース電極、４は高濃
度ｐ+ 型ドレイン電極、５はゲート電極であり、ソース
電極３とドレイン電極４の周囲にはトランジスタの耐圧
を向上するための低濃度ｐ-型電界緩和領域３′，４′
が設けられている。６は素子分離のための選択酸化領域
である。
【０００６】次に図２７に示すように、ＮＳＧ（ノンド
ープガラス）７をＣＶＤもしくはＴＥＯＳで成膜後、こ
のＮＳＧ７をＣＭＰにより研磨平坦化する。ここでのＣ
ＭＰは、層間絶縁膜をＣＭＰ研磨する際に一般的に用い
られているＩＣ−１０００等の発泡体クロスと、不織布
タイプのクロスを積層した研磨クロスと、ヒュームドシ
リカを用いたＳＣ−１等のシリカ系のスラリーを用いた
研磨を行う。次にｐ−ＳｉＮ（プラズマＣＶＤ法により
形成されたシリコン窒化膜）８を成膜し、続いてｐ−Ｓ
ｉＯ（プラズマＣＶＤ法により形成されたシリコン酸化
膜）９を成膜する。
ープガラス）７をＣＶＤもしくはＴＥＯＳで成膜後、こ
のＮＳＧ７をＣＭＰにより研磨平坦化する。ここでのＣ
ＭＰは、層間絶縁膜をＣＭＰ研磨する際に一般的に用い
られているＩＣ−１０００等の発泡体クロスと、不織布
タイプのクロスを積層した研磨クロスと、ヒュームドシ
リカを用いたＳＣ−１等のシリカ系のスラリーを用いた
研磨を行う。次にｐ−ＳｉＮ（プラズマＣＶＤ法により
形成されたシリコン窒化膜）８を成膜し、続いてｐ−Ｓ
ｉＯ（プラズマＣＶＤ法により形成されたシリコン酸化
膜）９を成膜する。
【０００７】次に図２８に示すように、ｐ−ＳｉＯ９に
レジストパターニングとドライエッチングで配線パター
ン１０を形成する。ドライエッチングの際、ｐ−ＳｉＮ
８をエッチングストッパーとして利用することにより安
定して配線パターン１０を形成することができる。次に
レジストパターニングとドライエッチングでコンタクト
パターン１１を形成する。
レジストパターニングとドライエッチングで配線パター
ン１０を形成する。ドライエッチングの際、ｐ−ＳｉＮ
８をエッチングストッパーとして利用することにより安
定して配線パターン１０を形成することができる。次に
レジストパターニングとドライエッチングでコンタクト
パターン１１を形成する。
【０００８】次いで図２９に示すように、配線材料１２
を成膜する。ここでの配線材料１２の成膜方法は種々の
方法が考えられているが、製造コスト、信頼性、素子の
特性向上の点から、ＡｌあるいはＣｕをベースとしたメ
タル材のスパッタリフロー方法が有効である。上記スパ
ッタリフローによる成膜を行う前に、下地層としてＴｉ
／ＴｉＮ等のバリアメタルを形成することにより、信頼
性の向上と、リフロー特性が向上し、有効である。
を成膜する。ここでの配線材料１２の成膜方法は種々の
方法が考えられているが、製造コスト、信頼性、素子の
特性向上の点から、ＡｌあるいはＣｕをベースとしたメ
タル材のスパッタリフロー方法が有効である。上記スパ
ッタリフローによる成膜を行う前に、下地層としてＴｉ
／ＴｉＮ等のバリアメタルを形成することにより、信頼
性の向上と、リフロー特性が向上し、有効である。
【０００９】次に図３０に示すように、メタル用のＣＭ
Ｐ研磨を行ない配線材料１２を研磨平坦化し、埋め込み
配線１３を形成する。以上がデュアルダマシンによる埋
め込み配線の形成方法である。同様の方法で、図３１、
図３２に示すように第２層の配線１３′、第３層の配線
１３″を形成することができ、更に配線の多層化が可能
である。
Ｐ研磨を行ない配線材料１２を研磨平坦化し、埋め込み
配線１３を形成する。以上がデュアルダマシンによる埋
め込み配線の形成方法である。同様の方法で、図３１、
図３２に示すように第２層の配線１３′、第３層の配線
１３″を形成することができ、更に配線の多層化が可能
である。
【００１０】
【発明が解決しようとする課題】このように、ＣＭＰに
よる研磨は、平坦化の手段として有用であるものの、改
善されるべき点もある。その中の１つがＣＭＰ後の洗浄
の問題である。ＣＭＰ工程自身は、スラリーと呼ばれる
研磨材でウエハ表面を加工する研磨工程であるため、Ｃ
ＭＰ後のウエハ表面には、スラリーの砥粒、研磨工程で
生じた切り粉、生成物が付着しており、これらを洗浄除
去しなければならない。配線材料は、ＡｌもしくはＣｕ
をベースとしたメタル材を用いているため、酸やアルカ
リを用いた化学洗浄は腐食の問題があり、採用が難し
い。純水による水洗のみでは十分な清浄度が得られな
い。純水と、ＰＶＡスポンジもしくはモヘヤブラシを用
いた物理洗浄であるスクラブ洗浄では、配線材料がやわ
らかいメタル材であるため、ウエハ表面に付着した異物
が引き金となって配線材料表面にエレクトロマイグレー
ション等の信頼性上問題となるスクラッチと呼ばれる微
小なキズが発生する。
よる研磨は、平坦化の手段として有用であるものの、改
善されるべき点もある。その中の１つがＣＭＰ後の洗浄
の問題である。ＣＭＰ工程自身は、スラリーと呼ばれる
研磨材でウエハ表面を加工する研磨工程であるため、Ｃ
ＭＰ後のウエハ表面には、スラリーの砥粒、研磨工程で
生じた切り粉、生成物が付着しており、これらを洗浄除
去しなければならない。配線材料は、ＡｌもしくはＣｕ
をベースとしたメタル材を用いているため、酸やアルカ
リを用いた化学洗浄は腐食の問題があり、採用が難し
い。純水による水洗のみでは十分な清浄度が得られな
い。純水と、ＰＶＡスポンジもしくはモヘヤブラシを用
いた物理洗浄であるスクラブ洗浄では、配線材料がやわ
らかいメタル材であるため、ウエハ表面に付着した異物
が引き金となって配線材料表面にエレクトロマイグレー
ション等の信頼性上問題となるスクラッチと呼ばれる微
小なキズが発生する。
【００１１】これとは別に、例えば金属エッチング性の
低い電界イオン水を用いる洗浄法も提案されているが
（H.Aoki，et.al.，1994 VLSI Technical Dig.，p79(19
94))、この方法ではウエハ表面に付着した砥粒を十分に
除去することができないというのが実状である。
低い電界イオン水を用いる洗浄法も提案されているが
（H.Aoki，et.al.，1994 VLSI Technical Dig.，p79(19
94))、この方法ではウエハ表面に付着した砥粒を十分に
除去することができないというのが実状である。
【００１２】本発明の目的は、導電性材料を成膜した
後、導電性材料膜の表面を、腐食させることなく、しか
もスクラッチの発生なく、高い清浄度で安定して洗浄し
得る工程を有する半導体装置の製造方法を提供すること
にある。
後、導電性材料膜の表面を、腐食させることなく、しか
もスクラッチの発生なく、高い清浄度で安定して洗浄し
得る工程を有する半導体装置の製造方法を提供すること
にある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体装置の製造方法において、スイッチン
グ素子が形成された基体上に絶縁膜を形成する工程、前
記絶縁膜の一部をエッチング除去して、配線パターン及
びコンタクトホールとなる凹状の絶縁膜除去部を形成す
る工程、前記絶縁膜の上と前記絶縁膜除去部内に導電性
の金属材料を成膜する工程、前記金属材料を研磨し、前
記絶縁膜の上に成膜された前記金属材料を除去する工
程、前記研磨により露出した前記絶縁膜の上面と前記金
属材料の上面とを含む前記基体の表面を洗浄する洗浄工
程、を含み、前記洗浄工程が、前記基体の表面を、８０
０ｋＨｚ以上の周波数域の超音波を印加した洗浄液によ
る超音波洗浄により洗浄し、その後、スクラブ洗浄又は
高圧ジェット洗浄により洗浄する工程であることを特徴
とする。 また本発明の半導体装置の製造方法は、反射面
を有する、反射型表示装置用の半導体装置の製造方法に
おいて、スイッチング素子が形成された基体上に絶縁膜
を形成する工程、前記絶縁膜に前記反射面を形成するた
めの凹状の絶縁膜除去部を形成する工程、前記絶縁膜の
上と前記絶縁膜除去部内に導電性の金属材料を成膜する
工程、前記金属材料を研磨し、前記絶縁膜の上に成膜さ
れた前記金属材料を除去して前記反射面を形成する工
程、前記研磨により露出した前記絶縁膜の上面と前記反
射面とを含む前記基体の表面を洗浄する洗浄工程、を含
み、前記洗浄工程が、前記基体の表面を、８００ｋＨｚ
以上の周波数域の超音波を印加した洗浄液による超音波
洗浄により洗浄し、その後、スクラブ洗浄又は高圧ジェ
ット洗浄により洗浄する工程であることを特徴とする。
また本発明の半導体装置の製造方法は、反射面を有す
る、反射型表示装置用の半導体装置の製造方法におい
て、スイッチング素子が形成された基体上に第１の絶縁
膜を形成する工程、前記第１の絶縁膜の一部をエッチン
グ除去して、配線パターン及びコンタクトホールとなる
凹状の第１の絶縁膜除去部を形成する工程、前記第１の
絶縁膜の上と前記第１の絶縁膜除去部内に導電性の金属
材料を成膜する工程、前記金属材料を研磨し、前記第１
の絶縁膜の上に成膜された前記金属材料を除去する工
程、前記研磨により露出した前記第１の絶縁膜の上面と
前記金属材料の上面とを含む前記基体の表面を洗浄する
洗浄工程、前記第１の絶縁膜除去部内に形成された前記
金属材料を覆う第２の絶縁膜を形成する工程、前記第２
の絶縁膜に前記反射面を形成するための凹状の第２の絶
縁膜除去部を形成する工程、前記第２の絶縁膜の上と前
記第２の絶縁膜除去部内に導電性の金属材料を成膜する
工程、前記金属材料を研磨し、前記第２の絶縁膜の上に
成膜された前記金属材料を除去して前記反射面を形成す
る工程、前記研磨により露出した前記第２の絶縁膜の上
面と前記反射面とを含む前記基体の表面を洗浄する洗浄
工程、を含み、前記洗浄工程がいずれも、前記基体の表
面を、８００ｋＨｚ以上の周波数域の超音波を印加した
洗浄液による超音波洗浄により洗浄し、その後、スクラ
ブ洗浄又は高圧ジェット洗浄により洗浄する工程である
ことを特徴とする。
造方法は、半導体装置の製造方法において、スイッチン
グ素子が形成された基体上に絶縁膜を形成する工程、前
記絶縁膜の一部をエッチング除去して、配線パターン及
びコンタクトホールとなる凹状の絶縁膜除去部を形成す
る工程、前記絶縁膜の上と前記絶縁膜除去部内に導電性
の金属材料を成膜する工程、前記金属材料を研磨し、前
記絶縁膜の上に成膜された前記金属材料を除去する工
程、前記研磨により露出した前記絶縁膜の上面と前記金
属材料の上面とを含む前記基体の表面を洗浄する洗浄工
程、を含み、前記洗浄工程が、前記基体の表面を、８０
０ｋＨｚ以上の周波数域の超音波を印加した洗浄液によ
る超音波洗浄により洗浄し、その後、スクラブ洗浄又は
高圧ジェット洗浄により洗浄する工程であることを特徴
とする。 また本発明の半導体装置の製造方法は、反射面
を有する、反射型表示装置用の半導体装置の製造方法に
おいて、スイッチング素子が形成された基体上に絶縁膜
を形成する工程、前記絶縁膜に前記反射面を形成するた
めの凹状の絶縁膜除去部を形成する工程、前記絶縁膜の
上と前記絶縁膜除去部内に導電性の金属材料を成膜する
工程、前記金属材料を研磨し、前記絶縁膜の上に成膜さ
れた前記金属材料を除去して前記反射面を形成する工
程、前記研磨により露出した前記絶縁膜の上面と前記反
射面とを含む前記基体の表面を洗浄する洗浄工程、を含
み、前記洗浄工程が、前記基体の表面を、８００ｋＨｚ
以上の周波数域の超音波を印加した洗浄液による超音波
洗浄により洗浄し、その後、スクラブ洗浄又は高圧ジェ
ット洗浄により洗浄する工程であることを特徴とする。
また本発明の半導体装置の製造方法は、反射面を有す
る、反射型表示装置用の半導体装置の製造方法におい
て、スイッチング素子が形成された基体上に第１の絶縁
膜を形成する工程、前記第１の絶縁膜の一部をエッチン
グ除去して、配線パターン及びコンタクトホールとなる
凹状の第１の絶縁膜除去部を形成する工程、前記第１の
絶縁膜の上と前記第１の絶縁膜除去部内に導電性の金属
材料を成膜する工程、前記金属材料を研磨し、前記第１
の絶縁膜の上に成膜された前記金属材料を除去する工
程、前記研磨により露出した前記第１の絶縁膜の上面と
前記金属材料の上面とを含む前記基体の表面を洗浄する
洗浄工程、前記第１の絶縁膜除去部内に形成された前記
金属材料を覆う第２の絶縁膜を形成する工程、前記第２
の絶縁膜に前記反射面を形成するための凹状の第２の絶
縁膜除去部を形成する工程、前記第２の絶縁膜の上と前
記第２の絶縁膜除去部内に導電性の金属材料を成膜する
工程、前記金属材料を研磨し、前記第２の絶縁膜の上に
成膜された前記金属材料を除去して前記反射面を形成す
る工程、前記研磨により露出した前記第２の絶縁膜の上
面と前記反射面とを含む前記基体の表面を洗浄する洗浄
工程、を含み、前記洗浄工程がいずれも、前記基体の表
面を、８００ｋＨｚ以上の周波数域の超音波を印加した
洗浄液による超音波洗浄により洗浄し、その後、スクラ
ブ洗浄又は高圧ジェット洗浄により洗浄する工程である
ことを特徴とする。
【００１４】本発明によれば、物理的洗浄に先立って、
超音波を印加した洗浄液を用いて導電性材料膜の研磨さ
れた面を洗浄することにより、研磨により生じた切り粉
や、スラリーの砥粒を効果的に除去し得る。これによ
り、配線、電極等を構成する導電性材料膜をスクラッチ
の発生がないか、もしくは極めて少ない状態で、しかも
高い清浄度で洗浄することができる。このような本発明
の半導体装置の製造方法によれば、極めて平坦でスクラ
ッチがなく信頼性に優れた導電性材料部材を有する半導
体装置を提供することができる。
超音波を印加した洗浄液を用いて導電性材料膜の研磨さ
れた面を洗浄することにより、研磨により生じた切り粉
や、スラリーの砥粒を効果的に除去し得る。これによ
り、配線、電極等を構成する導電性材料膜をスクラッチ
の発生がないか、もしくは極めて少ない状態で、しかも
高い清浄度で洗浄することができる。このような本発明
の半導体装置の製造方法によれば、極めて平坦でスクラ
ッチがなく信頼性に優れた導電性材料部材を有する半導
体装置を提供することができる。
【００１５】本発明において、導電性材料は、一般に配
線材料や電極材料として半導体産業分野で使用されるも
のをいう。
線材料や電極材料として半導体産業分野で使用されるも
のをいう。
【００１６】具体的な例としては、配線用メタル、バリ
ヤー用メタル、密着用メタル、コンタクト用メタル、バ
ッファ用メタル等として使用されるＡｌ，Ａｕ，Ｃｒ，
Ｍｏ，Ｐｔ，Ｔｉ，poly−Silicon 、あるいはこれらの
合金、更には、透明電極として使用されるＩＴＯ（Indi
um Tin Oxide）等が挙げられる。
ヤー用メタル、密着用メタル、コンタクト用メタル、バ
ッファ用メタル等として使用されるＡｌ，Ａｕ，Ｃｒ，
Ｍｏ，Ｐｔ，Ｔｉ，poly−Silicon 、あるいはこれらの
合金、更には、透明電極として使用されるＩＴＯ（Indi
um Tin Oxide）等が挙げられる。
【００１７】これら導電性材料の成膜方法としては、ス
パッタリング、真空蒸着、ＣＶＤ（Chemical Vapor Dep
osition)等が挙げられるが、これに限定されるものでは
ない。導電性材料膜の研磨法については、膜の特性と用
途に応じて適宜採用し得るが、好適に採用し得るのはケ
ミカルメカニカルポリッシング（ＣＭＰ）である。ケミ
カルメカニカルポリシング（ＣＭＰ）の一例としては、
研磨材に含まれる化学成分と、被研磨試料表面との化学
反応により生ずる反応生成物を、研磨材と、研磨布とを
用いて機械的に研磨して除去するものが考えられる。Ｃ
ＭＰのプロセスとしては、研磨すべき被研磨試料を回転
可能な研磨ヘッドに取り付けた後、被研磨試料表面を回
転するプラテン（研磨定盤）に押しつけることにより研
磨を行なう。プラテンの表面にはパッド（研磨布）が貼
り付けられており、このパッドに付着したスラリー（研
磨材）によって研磨が進む。
パッタリング、真空蒸着、ＣＶＤ（Chemical Vapor Dep
osition)等が挙げられるが、これに限定されるものでは
ない。導電性材料膜の研磨法については、膜の特性と用
途に応じて適宜採用し得るが、好適に採用し得るのはケ
ミカルメカニカルポリッシング（ＣＭＰ）である。ケミ
カルメカニカルポリシング（ＣＭＰ）の一例としては、
研磨材に含まれる化学成分と、被研磨試料表面との化学
反応により生ずる反応生成物を、研磨材と、研磨布とを
用いて機械的に研磨して除去するものが考えられる。Ｃ
ＭＰのプロセスとしては、研磨すべき被研磨試料を回転
可能な研磨ヘッドに取り付けた後、被研磨試料表面を回
転するプラテン（研磨定盤）に押しつけることにより研
磨を行なう。プラテンの表面にはパッド（研磨布）が貼
り付けられており、このパッドに付着したスラリー（研
磨材）によって研磨が進む。
【００１８】研磨クロスとしては、ロデール製Supreme
RNや、フジミコーポレーション製SurfinIV-1等の連続発
泡体スウェードタイプクロス、スラリーとしては、フジ
ミコーポレーション製PLANERLITE-5102 等の砥粒の１次
および２次粒径が１００ｎｍ以下で分散性のよいコロイ
ダルシリカ系のもの、あるいは、ロデール社製XJFW-809
9 等のアルミナ系スラリー等が好適に使用できる。
RNや、フジミコーポレーション製SurfinIV-1等の連続発
泡体スウェードタイプクロス、スラリーとしては、フジ
ミコーポレーション製PLANERLITE-5102 等の砥粒の１次
および２次粒径が１００ｎｍ以下で分散性のよいコロイ
ダルシリカ系のもの、あるいは、ロデール社製XJFW-809
9 等のアルミナ系スラリー等が好適に使用できる。
【００１９】本発明において超音波洗浄は、被洗浄物を
１０００〜２５００ｒｐｍで回転させ、これに超音波を
印加した純水を揺動するノズルより噴出させて洗浄する
ものが好適に使用される。印加する超音波の周波数は、
被洗浄物の損傷を考慮すると８００ｋＨｚ以上が好まし
く、最適には１ＭＨｚ〜３ＭＨｚの周波数を採用し得
る。
１０００〜２５００ｒｐｍで回転させ、これに超音波を
印加した純水を揺動するノズルより噴出させて洗浄する
ものが好適に使用される。印加する超音波の周波数は、
被洗浄物の損傷を考慮すると８００ｋＨｚ以上が好まし
く、最適には１ＭＨｚ〜３ＭＨｚの周波数を採用し得
る。
【００２０】本発明において、物理的洗浄とは化学的洗
浄に対比して使用される一般的な物理的洗浄をいう。具
体的なものとしては、ブラシスクラブ、高圧ジェット
（Ｊｅｔ）洗浄等を挙げることができる。ブラシスクラ
ブは、通常被洗浄物を回転させ、そこに洗浄液（純水や
界面活性剤等）を供給する。これと同時にブラシを自転
させながら被洗浄物上を移動させることにより、被洗浄
物上の付着粒子を物理的に除去するものである。ブラシ
材質の代表的なものとしては、モヘア，スポンジ，ナイ
ロン，山羊毛などがある。この中でもモヘアブラシ，ス
ポンジブラシ（例えばＰＶＡ（ポリビニルアルコール）
スポンジブラシ）などが好適である。高圧Ｊｅｔ洗浄法
は、ポンプにより５０〜１００ｋｇｆ／ｃｍ2 程度に加
圧した純水をノズルチップを通して被洗浄物表面に吹き
つける洗浄法である。この洗浄法も被洗浄物を回転さ
せ、Ｊｅｔノズルを揺動させて洗浄を行なうものであ
る。
浄に対比して使用される一般的な物理的洗浄をいう。具
体的なものとしては、ブラシスクラブ、高圧ジェット
（Ｊｅｔ）洗浄等を挙げることができる。ブラシスクラ
ブは、通常被洗浄物を回転させ、そこに洗浄液（純水や
界面活性剤等）を供給する。これと同時にブラシを自転
させながら被洗浄物上を移動させることにより、被洗浄
物上の付着粒子を物理的に除去するものである。ブラシ
材質の代表的なものとしては、モヘア，スポンジ，ナイ
ロン，山羊毛などがある。この中でもモヘアブラシ，ス
ポンジブラシ（例えばＰＶＡ（ポリビニルアルコール）
スポンジブラシ）などが好適である。高圧Ｊｅｔ洗浄法
は、ポンプにより５０〜１００ｋｇｆ／ｃｍ2 程度に加
圧した純水をノズルチップを通して被洗浄物表面に吹き
つける洗浄法である。この洗浄法も被洗浄物を回転さ
せ、Ｊｅｔノズルを揺動させて洗浄を行なうものであ
る。
【００２１】
【発明の実施の形態】以下に、本発明の代表的実施形態
として半導体装置の多層配線プロセスと、反射型液晶表
示装置の製造プロセスについて説明する。以下のプロセ
スの説明は、半導体基板を用いているが、基板は、必ず
しも半導体基板に限定されるものではなく、ＳＯＩ（Si
licon On Insulator）基板、透明基板を使用することも
できる。多層配線プロセスは、ＤＲＡＭ等のメモリー素
子、ＭＰＵ、ＡＳＩＣ等のロジック素子の製造プロセス
に適用することができる。以下の説明では、液晶表示装
置を構成するアクティブマトリクス基板のスイッチング
素子は全てＭＯＳＦＥＴ型としたがダイオード型、バイ
ポーラトランジスタ型、ＴＦＴ型とすることもできる。
反射型液晶表示装置は、家庭用テレビ、プロジェクタ
ー、ヘッドマウントディスプレイ、テレビ会議システ
ム、飛行機のパネル等の表示装置として有効である。 〔第１実施形態〕図１〜図７に本発明による半導体装置
の多層配線製造プロセスの説明図を示す。図１におい
て、１はｐ型半導体基板、２はｎ型ウエル、３は高濃度
ｐ+ 型ソース電極、４は高濃度ｐ+ 型ドレイン電極、５
はゲート電極である。ソース電極３とドレイン電極４の
周囲には、トランジスタの耐圧を向上するための低濃度
ｐ-型電界緩和領域３′，４′が設けられている。ちな
みにこの電界緩和領域３′，４′のオフセット量は０．
５〜２．０μｍが好適である。６は素子分離のための選
択酸化領域である。
として半導体装置の多層配線プロセスと、反射型液晶表
示装置の製造プロセスについて説明する。以下のプロセ
スの説明は、半導体基板を用いているが、基板は、必ず
しも半導体基板に限定されるものではなく、ＳＯＩ（Si
licon On Insulator）基板、透明基板を使用することも
できる。多層配線プロセスは、ＤＲＡＭ等のメモリー素
子、ＭＰＵ、ＡＳＩＣ等のロジック素子の製造プロセス
に適用することができる。以下の説明では、液晶表示装
置を構成するアクティブマトリクス基板のスイッチング
素子は全てＭＯＳＦＥＴ型としたがダイオード型、バイ
ポーラトランジスタ型、ＴＦＴ型とすることもできる。
反射型液晶表示装置は、家庭用テレビ、プロジェクタ
ー、ヘッドマウントディスプレイ、テレビ会議システ
ム、飛行機のパネル等の表示装置として有効である。 〔第１実施形態〕図１〜図７に本発明による半導体装置
の多層配線製造プロセスの説明図を示す。図１におい
て、１はｐ型半導体基板、２はｎ型ウエル、３は高濃度
ｐ+ 型ソース電極、４は高濃度ｐ+ 型ドレイン電極、５
はゲート電極である。ソース電極３とドレイン電極４の
周囲には、トランジスタの耐圧を向上するための低濃度
ｐ-型電界緩和領域３′，４′が設けられている。ちな
みにこの電界緩和領域３′，４′のオフセット量は０．
５〜２．０μｍが好適である。６は素子分離のための選
択酸化領域である。
【００２２】次いで図２に示すように、ＮＳＧ（ノンド
ープガラス）７をＣＶＤもしくはＴＥＯＳで成膜後、こ
のＮＳＧ７をＣＭＰにより研磨平坦化を行う。ここでの
ＮＳＧ７のＣＭＰには、層間絶縁膜のＣＭＰに通常用い
られるIC-1000 （ロデール社製）等の発泡体クロスと、
不織布タイプのクロスを積層した研磨クロスと、ヒュー
ムドシリカもしくはコロイダルシリカを用いたSC-1（Ca
bot 社製）等のシリカ系のスラリーを用いるのが良い。
次にｐ−ＳｉＮ（プラズマシリコン窒化膜）８を成膜
し、続いて、ｐ−ＳｉＯ（プラズマシリコン酸化膜）９
を成膜する。ｐ−ＳｉＮ８はｐ−ＳｉＯ９をパターニン
グする際のエッチングストッパーとして利用するので、
５００Å以上の厚さとし、ｐ−ＳｉＯ９の厚さは、Ａｌ
配線の厚さを決めるので、デバイスとして必要なＡｌ配
線の厚さ以上の膜厚が求められる。
ープガラス）７をＣＶＤもしくはＴＥＯＳで成膜後、こ
のＮＳＧ７をＣＭＰにより研磨平坦化を行う。ここでの
ＮＳＧ７のＣＭＰには、層間絶縁膜のＣＭＰに通常用い
られるIC-1000 （ロデール社製）等の発泡体クロスと、
不織布タイプのクロスを積層した研磨クロスと、ヒュー
ムドシリカもしくはコロイダルシリカを用いたSC-1（Ca
bot 社製）等のシリカ系のスラリーを用いるのが良い。
次にｐ−ＳｉＮ（プラズマシリコン窒化膜）８を成膜
し、続いて、ｐ−ＳｉＯ（プラズマシリコン酸化膜）９
を成膜する。ｐ−ＳｉＮ８はｐ−ＳｉＯ９をパターニン
グする際のエッチングストッパーとして利用するので、
５００Å以上の厚さとし、ｐ−ＳｉＯ９の厚さは、Ａｌ
配線の厚さを決めるので、デバイスとして必要なＡｌ配
線の厚さ以上の膜厚が求められる。
【００２３】次いで図３に示すように、ｐ−ＳｉＯ９を
レジストパターニングとドライエッチングでＡｌの配線
パターン１０をパターニングする。ここで用いるドライ
エッチングの条件は、エッチングガスをＣＦ4 ／ＣＨＦ
3 ＝５０ｃｃｍ／１０ｃｃｍとし、総圧力を１０００ｍ
ｔｏｒｒ、パワーを７５０Ｗとした。この際のｐ−Ｓｉ
Ｎ８との選択比はｐ−ＳｉＯエッチレート／ｐ−ＳｉＮ
エッチレート＝２．２であった。続いて、コンタクトパ
ターン１１を、レジストパターニングとドライエッチン
グで行う。ここで、コンタクトエッチの対象となる層間
膜は、ｐ−ＳｉＮ８とＮＳＧ７の異なる膜の積層となっ
ているため、ドライエッチングは２段階のエッチングを
行い、ｐ−ＳｉＮ８をエッチングする第１段階のエッチ
ング条件は、ＣＦ4 ／ＣＨＦ3 ＝１００ｃｃｍ／２０ｃ
ｃｍ、総圧力１７００ｍｔｏｒｒ、パワー７５０Ｗであ
り、ＮＳＧ７とゲート酸化膜をエッチングする第２段階
のエッチング条件は、ＣＦ4 ／ＣＨＦ3 ＝５０ｃｃｍ／
１０ｃｃｍ、総圧力１０００ｍｔｏｒｒ、パワー７５０
Ｗでエッチングを行った。
レジストパターニングとドライエッチングでＡｌの配線
パターン１０をパターニングする。ここで用いるドライ
エッチングの条件は、エッチングガスをＣＦ4 ／ＣＨＦ
3 ＝５０ｃｃｍ／１０ｃｃｍとし、総圧力を１０００ｍ
ｔｏｒｒ、パワーを７５０Ｗとした。この際のｐ−Ｓｉ
Ｎ８との選択比はｐ−ＳｉＯエッチレート／ｐ−ＳｉＮ
エッチレート＝２．２であった。続いて、コンタクトパ
ターン１１を、レジストパターニングとドライエッチン
グで行う。ここで、コンタクトエッチの対象となる層間
膜は、ｐ−ＳｉＮ８とＮＳＧ７の異なる膜の積層となっ
ているため、ドライエッチングは２段階のエッチングを
行い、ｐ−ＳｉＮ８をエッチングする第１段階のエッチ
ング条件は、ＣＦ4 ／ＣＨＦ3 ＝１００ｃｃｍ／２０ｃ
ｃｍ、総圧力１７００ｍｔｏｒｒ、パワー７５０Ｗであ
り、ＮＳＧ７とゲート酸化膜をエッチングする第２段階
のエッチング条件は、ＣＦ4 ／ＣＨＦ3 ＝５０ｃｃｍ／
１０ｃｃｍ、総圧力１０００ｍｔｏｒｒ、パワー７５０
Ｗでエッチングを行った。
【００２４】図４に示すように、続いて配線材料１２を
成膜する。一般的に配線材料１２は、ＡｌＳｉ，ＡｌＣ
ｕ，ＡｌＳｉＣｕ等のメタル材料が用いられるが、それ
らの成膜方法として、スパッタリフロー技術を用いて、
コンタクトホール１１の埋め込みを行うとデバイスの信
頼性向上に有効である。このスパッタリフローを行う
際、下地にＴｉ／ＴｉＮのバリアメタルを設けることに
より、コンタクト抵抗を低減するとともに、ＡｌＳｉ等
配線材料のリフロー特性が向上し、コンタクトホール１
１の埋め込みが容易となる。また、コンタクトホール１
１の埋め込み方法として、タングステンの選択ＣＶＤを
用いるのも有効な方法である。次にメタルＣＭＰにより
配線材料１２を研磨平坦化し、配線パターン１０とコン
タクトホール１１にのみに配線材料を残し、埋め込み配
線１３を形成する（図５）。
成膜する。一般的に配線材料１２は、ＡｌＳｉ，ＡｌＣ
ｕ，ＡｌＳｉＣｕ等のメタル材料が用いられるが、それ
らの成膜方法として、スパッタリフロー技術を用いて、
コンタクトホール１１の埋め込みを行うとデバイスの信
頼性向上に有効である。このスパッタリフローを行う
際、下地にＴｉ／ＴｉＮのバリアメタルを設けることに
より、コンタクト抵抗を低減するとともに、ＡｌＳｉ等
配線材料のリフロー特性が向上し、コンタクトホール１
１の埋め込みが容易となる。また、コンタクトホール１
１の埋め込み方法として、タングステンの選択ＣＶＤを
用いるのも有効な方法である。次にメタルＣＭＰにより
配線材料１２を研磨平坦化し、配線パターン１０とコン
タクトホール１１にのみに配線材料を残し、埋め込み配
線１３を形成する（図５）。
【００２５】ここでは、研磨クロスにフジミコーポレー
ション製SurfinIV-1、スラリーにフジミコーポレーショ
ン製PLANERLITE-5102、ＣＭＰ装置に荏原製作所製EPO-1
14を用いて研磨を行った。具体的研磨条件は、トップリ
ングの荷重を３００ｇｆ（重量グラム）／ｃｍ2 、トッ
プリング回転数を４９ｒｐｍ、ターンテーブル回転数を
５０ｒｐｍ、バックサイドプレッシャーを１００ｇｆ／
ｃｍ2 、ドレッシングは、ナイロンブラシを回転数５１
ｒｐｍ、荷重４２ｇｆ／ｃｍ2 のin-situ ドレッシング
（研磨とドレッシングを同時に行うドレッシング）、ス
ラリー流量１００ｍｌ／ｍｉｎとした。以上の条件でＳ
ｉ含有量が１ｗｔ％のＡｌＳｉを研磨した結果、研磨工
程におけるスクラッチの発生なく、研磨レート３０００
Å／ｍｉｎ、面内均一性σ／研磨レート≦５％が得られ
た。
ション製SurfinIV-1、スラリーにフジミコーポレーショ
ン製PLANERLITE-5102、ＣＭＰ装置に荏原製作所製EPO-1
14を用いて研磨を行った。具体的研磨条件は、トップリ
ングの荷重を３００ｇｆ（重量グラム）／ｃｍ2 、トッ
プリング回転数を４９ｒｐｍ、ターンテーブル回転数を
５０ｒｐｍ、バックサイドプレッシャーを１００ｇｆ／
ｃｍ2 、ドレッシングは、ナイロンブラシを回転数５１
ｒｐｍ、荷重４２ｇｆ／ｃｍ2 のin-situ ドレッシング
（研磨とドレッシングを同時に行うドレッシング）、ス
ラリー流量１００ｍｌ／ｍｉｎとした。以上の条件でＳ
ｉ含有量が１ｗｔ％のＡｌＳｉを研磨した結果、研磨工
程におけるスクラッチの発生なく、研磨レート３０００
Å／ｍｉｎ、面内均一性σ／研磨レート≦５％が得られ
た。
【００２６】図８にメタルＣＭＰ直後のＡｌ表面のＳＥ
Ｍ写真を示す。図９は図８の拡大ＳＥＭ写真である。Ａ
ｌ表面２０上に砥粒２１が多数残っているのがわかる。
Ａｌ表面２０の残留砥粒２１の密度は、平均約２００個
／μｍ2 であった。この残留砥粒２１以外に、０．３μ
ｍ以上の異物は６インチウエハ上で数千個残っており、
メタルＣＭＰ後の洗浄工程では以上の砥粒と異物をスク
ラッチの発生なく取り除かなければならない。
Ｍ写真を示す。図９は図８の拡大ＳＥＭ写真である。Ａ
ｌ表面２０上に砥粒２１が多数残っているのがわかる。
Ａｌ表面２０の残留砥粒２１の密度は、平均約２００個
／μｍ2 であった。この残留砥粒２１以外に、０．３μ
ｍ以上の異物は６インチウエハ上で数千個残っており、
メタルＣＭＰ後の洗浄工程では以上の砥粒と異物をスク
ラッチの発生なく取り除かなければならない。
【００２７】一般的によく用いられるＰＶＡブラシによ
るスクラブ洗浄をメタルＣＭＰ後のＡｌ表面洗浄に適用
したところ、図１０の光学顕微鏡写真に示すスクラッチ
２２が多数発生した。これは、洗浄前にＡｌ表面にあっ
た比較的大きな異物もしくは凝集した砥粒が引き金とな
り生じたスクラッチであると考えられる。そこで、物理
的にこすり落すブラシスクラブ洗浄を行う前に、スクラ
ッチの原因となる異物もしくは砥粒を物理的に非接触な
手法で洗い落す必要がある。
るスクラブ洗浄をメタルＣＭＰ後のＡｌ表面洗浄に適用
したところ、図１０の光学顕微鏡写真に示すスクラッチ
２２が多数発生した。これは、洗浄前にＡｌ表面にあっ
た比較的大きな異物もしくは凝集した砥粒が引き金とな
り生じたスクラッチであると考えられる。そこで、物理
的にこすり落すブラシスクラブ洗浄を行う前に、スクラ
ッチの原因となる異物もしくは砥粒を物理的に非接触な
手法で洗い落す必要がある。
【００２８】本発明者は、その手法として、高周波振動
を乗せた純水の流水でウエハ表面を洗浄するメガソニッ
ク洗浄を用いた。メガソニック純水の条件は、直径６ｍ
ｍφのノズル先端から１リットル／ｍｉｎの流水量の純
水に、ノズル内に設けた振動子により、周波数１．５Ｍ
Ｈｚの振動を、パワー４８Ｗで与えた。メガソニック洗
浄によるＡｌ表面の砥粒の洗浄効果は、図１１に示すよ
うに洗浄時のウエハの回転数に依存することがわかっ
た。なお、図１１に記載される０mm、３０mm、６０mmは
それぞれウエハ中心からの測定点の距離を示している。
図１１から明らかなように、メガソニック洗浄時のウエ
ハの回転数は１５００ｒｐｍ以上、より好適には２００
０ｒｐｍ以上とすることが望ましい。図３３は洗浄装置
の構成を示す説明図である。図３３に示すように、洗浄
液を出すノズルはウエハ上で移動可能となっている。
を乗せた純水の流水でウエハ表面を洗浄するメガソニッ
ク洗浄を用いた。メガソニック純水の条件は、直径６ｍ
ｍφのノズル先端から１リットル／ｍｉｎの流水量の純
水に、ノズル内に設けた振動子により、周波数１．５Ｍ
Ｈｚの振動を、パワー４８Ｗで与えた。メガソニック洗
浄によるＡｌ表面の砥粒の洗浄効果は、図１１に示すよ
うに洗浄時のウエハの回転数に依存することがわかっ
た。なお、図１１に記載される０mm、３０mm、６０mmは
それぞれウエハ中心からの測定点の距離を示している。
図１１から明らかなように、メガソニック洗浄時のウエ
ハの回転数は１５００ｒｐｍ以上、より好適には２００
０ｒｐｍ以上とすることが望ましい。図３３は洗浄装置
の構成を示す説明図である。図３３に示すように、洗浄
液を出すノズルはウエハ上で移動可能となっている。
【００２９】次にＡｌ表面の砥粒の洗浄効果の洗浄水振
動周波数依存性について調べた。結果を図１５に示す。
ここでは、洗浄時のウエハ回転数は２０００ｒｐｍ、洗
浄水ノズルのスキャンスピード１０ｍｍ／ｓｅｃ、ノズ
ルのスキャン回数を２０回とし、周波数を振って測定を
行なった。図より、洗浄水に乗せた周波数が８００ｋＨ
ｚとなるところから、Ａｌ表面に付着した砥粒の除去効
果が現われ、周波数がＭＨｚオーダーとなる領域では非
常に大きな洗浄効果があることが理解される。
動周波数依存性について調べた。結果を図１５に示す。
ここでは、洗浄時のウエハ回転数は２０００ｒｐｍ、洗
浄水ノズルのスキャンスピード１０ｍｍ／ｓｅｃ、ノズ
ルのスキャン回数を２０回とし、周波数を振って測定を
行なった。図より、洗浄水に乗せた周波数が８００ｋＨ
ｚとなるところから、Ａｌ表面に付着した砥粒の除去効
果が現われ、周波数がＭＨｚオーダーとなる領域では非
常に大きな洗浄効果があることが理解される。
【００３０】一般に、数十ｋＨｚから４００ｋＨｚ程度
の低周波を使用する洗浄は液共振作用による液キャビテ
ーションにより基板表面に激しい衝撃波を与えることで
数μｍ〜数十μｍの大きさの基板表面異物を除去する洗
浄であるが、この液キャビテーションによる衝撃が微細
パターンを損傷する問題があり、４メガＤＲＡＭ以降の
半導体プロセスでは使用されなくなっている。本発明者
の検討においても、８０ｋＨｚと４００ｋＨｚの洗浄で
はパターニングされたＡｌがはがれるという問題が生じ
た。一方、８００ｋＨｚ以上の高周波ではパターンの損
傷は認められなかった。
の低周波を使用する洗浄は液共振作用による液キャビテ
ーションにより基板表面に激しい衝撃波を与えることで
数μｍ〜数十μｍの大きさの基板表面異物を除去する洗
浄であるが、この液キャビテーションによる衝撃が微細
パターンを損傷する問題があり、４メガＤＲＡＭ以降の
半導体プロセスでは使用されなくなっている。本発明者
の検討においても、８０ｋＨｚと４００ｋＨｚの洗浄で
はパターニングされたＡｌがはがれるという問題が生じ
た。一方、８００ｋＨｚ以上の高周波ではパターンの損
傷は認められなかった。
【００３１】以上の洗浄効果と、パターン損傷を考慮す
るとＡｌ表面に付着した砥粒の洗浄には、８００ｋＨｚ
以上の高周波を用いることが有効である。そして、より
好ましくは１ＭＨｚ〜３ＭＨｚの範囲とするのが良いこ
とがわかる。
るとＡｌ表面に付着した砥粒の洗浄には、８００ｋＨｚ
以上の高周波を用いることが有効である。そして、より
好ましくは１ＭＨｚ〜３ＭＨｚの範囲とするのが良いこ
とがわかる。
【００３２】次いで、周波数を１．５ＭＨｚ、ウエハ回
転数を２０００ｒｐｍとし、ノズルのスキャンスピード
を１０ｍｍ／ｓｅｃ、ノズルのスキャン回数を２０回と
して、Ａｌ表面を洗浄した。その結果、Ａｌ表面の砥粒
は３０個／μｍ2 以下まで除去することができた。図１
２に上記条件で洗浄したＡｌ表面のＳＥＭ写真を示す。
２０′はＡｌ表面、２１′は砥粒である。また０．３μ
ｍ以上の異物は６インチウエハ上で数十個程度まで除去
することができた。図１３に日立製異物検査装置IS-327
0 による０．３μｍ以上の異物測定結果を示す。なお、
上記メガソニック洗浄の際、ウエハ裏面は純水シャワー
により、常時ウエット（ｗｅｔ）状態に保たれる。
転数を２０００ｒｐｍとし、ノズルのスキャンスピード
を１０ｍｍ／ｓｅｃ、ノズルのスキャン回数を２０回と
して、Ａｌ表面を洗浄した。その結果、Ａｌ表面の砥粒
は３０個／μｍ2 以下まで除去することができた。図１
２に上記条件で洗浄したＡｌ表面のＳＥＭ写真を示す。
２０′はＡｌ表面、２１′は砥粒である。また０．３μ
ｍ以上の異物は６インチウエハ上で数十個程度まで除去
することができた。図１３に日立製異物検査装置IS-327
0 による０．３μｍ以上の異物測定結果を示す。なお、
上記メガソニック洗浄の際、ウエハ裏面は純水シャワー
により、常時ウエット（ｗｅｔ）状態に保たれる。
【００３３】次いで、メガソニック洗浄を行ったＡｌ表
面をペンシル型ＰＶＡスポンジで、ウエハ裏面をロール
型ＰＶＡスポンジで、同時にブラシスクラブ洗浄した。
洗浄条件は、Ａｌ表面はペンシル型ＰＶＡスポンジの押
し付け量を１ｍｍ、スポンジの回転数６０ｒｐｍ、ウエ
ハ回転数１００ｒｐｍ、ペンシル型ＰＶＡスポンジスキ
ャンスピード１０ｍｍ／ｓｅｃ、スキャン回数３回と
し、ウエハ裏面は、ロール型ＰＶＡスポンジ押し付け量
１ｍｍ、ロールスポンジ回転数１００ｒｐｍ、洗浄時間
６０秒とした。さらに、スクラブ洗浄後再度メガソニッ
ク洗浄を行った。洗浄条件は、ノズルのスキャン回数が
３回である以外は、全て前記メガソニック洗浄条件と同
じである。その後、ウエハ回転数２３００ｒｐｍで３０
秒間スピン乾燥を行った。以上の洗浄を行った結果のＡ
ｌ表面のＳＥＭ写真を図１４に示す。２０″はＡｌ表面
である。砥粒、異物がきれいに除去されているのがわか
る。
面をペンシル型ＰＶＡスポンジで、ウエハ裏面をロール
型ＰＶＡスポンジで、同時にブラシスクラブ洗浄した。
洗浄条件は、Ａｌ表面はペンシル型ＰＶＡスポンジの押
し付け量を１ｍｍ、スポンジの回転数６０ｒｐｍ、ウエ
ハ回転数１００ｒｐｍ、ペンシル型ＰＶＡスポンジスキ
ャンスピード１０ｍｍ／ｓｅｃ、スキャン回数３回と
し、ウエハ裏面は、ロール型ＰＶＡスポンジ押し付け量
１ｍｍ、ロールスポンジ回転数１００ｒｐｍ、洗浄時間
６０秒とした。さらに、スクラブ洗浄後再度メガソニッ
ク洗浄を行った。洗浄条件は、ノズルのスキャン回数が
３回である以外は、全て前記メガソニック洗浄条件と同
じである。その後、ウエハ回転数２３００ｒｐｍで３０
秒間スピン乾燥を行った。以上の洗浄を行った結果のＡ
ｌ表面のＳＥＭ写真を図１４に示す。２０″はＡｌ表面
である。砥粒、異物がきれいに除去されているのがわか
る。
【００３４】次に図６に示すように、続いて第２層ｐ−
ＳｉＮ８′、第２層ｐ−ＳｉＯ９′を積層成膜後、図３
〜図５までに説明したデュアルダマシンと同様の方法で
第２層埋め込み配線１３′を形成した。同じ手法で図７
に示すように第３層の埋め込み配線１３″を形成した。
同様のデュアルダマシンで、更に第４層以降の埋め込み
配線が形成できるのはいうまでもない。また、各層の埋
め込み配線の材料は、Ａｇ，Ａｕ，Ｐｔ，Ｃｒ，Ｃｕ等
の高導電性材料を用いることも可能である。
ＳｉＮ８′、第２層ｐ−ＳｉＯ９′を積層成膜後、図３
〜図５までに説明したデュアルダマシンと同様の方法で
第２層埋め込み配線１３′を形成した。同じ手法で図７
に示すように第３層の埋め込み配線１３″を形成した。
同様のデュアルダマシンで、更に第４層以降の埋め込み
配線が形成できるのはいうまでもない。また、各層の埋
め込み配線の材料は、Ａｇ，Ａｕ，Ｐｔ，Ｃｒ，Ｃｕ等
の高導電性材料を用いることも可能である。
【００３５】本実施形態では、デュアルダマシンプロセ
スのメタルＣＭＰ後の洗浄において、埋め込み配線が形
成され、メタルが露出しているウエハ表面は、研磨終了
後先ず超音波洗浄され、続いてＰＶＡスポンジあるいは
モヘヤブラシによるスクラブ洗浄を行い、更にメガソニ
ック（超音波）洗浄後スピン乾燥を行なった。しかし、
本発明のポイントは、物理的洗浄に先だって、超音波洗
浄を行なうことにあり、発明はここに示した形態に限定
されるものではない。
スのメタルＣＭＰ後の洗浄において、埋め込み配線が形
成され、メタルが露出しているウエハ表面は、研磨終了
後先ず超音波洗浄され、続いてＰＶＡスポンジあるいは
モヘヤブラシによるスクラブ洗浄を行い、更にメガソニ
ック（超音波）洗浄後スピン乾燥を行なった。しかし、
本発明のポイントは、物理的洗浄に先だって、超音波洗
浄を行なうことにあり、発明はここに示した形態に限定
されるものではない。
【００３６】上記スクラブ洗浄は、異なる複数の洗浄ユ
ニットで複数回洗浄すると、洗浄効果は更に向上する。
以上の洗浄シーケンスを採用することにより、配線材料
表面にスクラッチの発生なく、ウエハ全面にわたり、極
めて清浄度の高い洗浄が実現され、信頼性の高い半導体
装置が歩留り良く提供できる。
ニットで複数回洗浄すると、洗浄効果は更に向上する。
以上の洗浄シーケンスを採用することにより、配線材料
表面にスクラッチの発生なく、ウエハ全面にわたり、極
めて清浄度の高い洗浄が実現され、信頼性の高い半導体
装置が歩留り良く提供できる。
【００３７】〔第２実施形態〕反射型液晶表示装置のア
クティブマトリクス基板の製造プロセスに本発明を適用
した例について図１６〜図２５を用いて説明する。
クティブマトリクス基板の製造プロセスに本発明を適用
した例について図１６〜図２５を用いて説明する。
【００３８】図１６において、１はｐ型半導体基板、２
はｎ型ウエル、３は高濃度ｐ+ 型ソース電極、４は高濃
度ｐ+ 型ドレイン電極、５はゲート電極である。ソース
電極３とドレイン電極４の周囲には、トランジスタの耐
圧を向上するための低濃度ｐ - 型電界緩和領域３′，
４′が設けられている。ちなみにこの電界緩和領域
３′，４′のオフセット量は０．５〜２．０μｍが好適
である。６は素子分離のための選択酸化領域である。
はｎ型ウエル、３は高濃度ｐ+ 型ソース電極、４は高濃
度ｐ+ 型ドレイン電極、５はゲート電極である。ソース
電極３とドレイン電極４の周囲には、トランジスタの耐
圧を向上するための低濃度ｐ - 型電界緩和領域３′，
４′が設けられている。ちなみにこの電界緩和領域
３′，４′のオフセット量は０．５〜２．０μｍが好適
である。６は素子分離のための選択酸化領域である。
【００３９】次に図１７に示すように、ＮＳＧ（ノンド
ープガラス）７をＣＶＤもしくはＴＥＯＳで成膜後、こ
のＮＳＧ７をＣＭＰにより研磨平坦化を行う。ここでの
ＮＳＧ７のＣＭＰには、層間絶縁膜のＣＭＰに通常用い
られるIC-1000 等の発泡体クロスと、不織布タイプのク
ロスを積層した研磨クロスと、ヒュームドシリカもしく
はコロイダルシリカを用いたSC-1等のシリカ系のスラリ
ーを用いるのが良い。次にｐ−ＳｉＮ（プラズマシリコ
ン窒化膜）８を成膜し、続いて、ｐ−ＳｉＯ（プラズマ
シリコン酸化膜）９を成膜する。ｐ−ＳｉＮ８はｐ−Ｓ
ｉＯ９をパターニングする際のエッチングストッパーと
して利用するので、５００Å以上の厚さとし、ｐ−Ｓｉ
Ｏ９の厚さは、Ａｌ配線の厚さを決めるので、デバイス
として必要なＡｌ配線の厚さ以上の膜厚が必要となる。
ープガラス）７をＣＶＤもしくはＴＥＯＳで成膜後、こ
のＮＳＧ７をＣＭＰにより研磨平坦化を行う。ここでの
ＮＳＧ７のＣＭＰには、層間絶縁膜のＣＭＰに通常用い
られるIC-1000 等の発泡体クロスと、不織布タイプのク
ロスを積層した研磨クロスと、ヒュームドシリカもしく
はコロイダルシリカを用いたSC-1等のシリカ系のスラリ
ーを用いるのが良い。次にｐ−ＳｉＮ（プラズマシリコ
ン窒化膜）８を成膜し、続いて、ｐ−ＳｉＯ（プラズマ
シリコン酸化膜）９を成膜する。ｐ−ＳｉＮ８はｐ−Ｓ
ｉＯ９をパターニングする際のエッチングストッパーと
して利用するので、５００Å以上の厚さとし、ｐ−Ｓｉ
Ｏ９の厚さは、Ａｌ配線の厚さを決めるので、デバイス
として必要なＡｌ配線の厚さ以上の膜厚が必要となる。
【００４０】次いで図１８に示すように、ｐ−ＳｉＯ９
をレジストパターニングとドライエッチングでＡｌの配
線パターン１０をパターニングする。ここで用いるドラ
イエッチングの条件は、エッチングガスをＣＦ4 ／ＣＨ
Ｆ3 ＝５０ｃｃｍ／１０ｃｃｍとし、総圧力を１０００
ｍｔｏｒｒ、パワーを７５０Ｗとした。この際のｐ−Ｓ
ｉＮ８との選択比はｐ−ＳｉＯエッチレート／ｐ−Ｓｉ
Ｎエッチレート＝２．２であった。続いて、コンタクト
パターン１１を、レジストパターニングとドライエッチ
ングで行う。ここで、コンタクトエッチの対象となる層
間膜は、ｐ−ＳｉＮ８とＮＳＧ７の異なる膜の積層とな
っているため、ドライエッチングは２段階のエッチング
を行い、ｐ−ＳｉＮ８をエッチングする第１段階のエッ
チング条件は、ＣＦ4 ／ＣＨＦ3 ＝１００ｃｃｍ／２０
ｃｃｍ、総圧力１７００ｍｔｏｒｒ、パワー７５０Ｗで
あり、ＮＳＧ７とゲート酸化膜をエッチングする第２段
階のエッチング条件は、ＣＦ4 ／ＣＨＦ3 ＝５０ｃｃｍ
／１０ｃｃｍ、総圧力１０００ｍｔｏｒｒ、パワー７５
０Ｗでエッチングを行った。
をレジストパターニングとドライエッチングでＡｌの配
線パターン１０をパターニングする。ここで用いるドラ
イエッチングの条件は、エッチングガスをＣＦ4 ／ＣＨ
Ｆ3 ＝５０ｃｃｍ／１０ｃｃｍとし、総圧力を１０００
ｍｔｏｒｒ、パワーを７５０Ｗとした。この際のｐ−Ｓ
ｉＮ８との選択比はｐ−ＳｉＯエッチレート／ｐ−Ｓｉ
Ｎエッチレート＝２．２であった。続いて、コンタクト
パターン１１を、レジストパターニングとドライエッチ
ングで行う。ここで、コンタクトエッチの対象となる層
間膜は、ｐ−ＳｉＮ８とＮＳＧ７の異なる膜の積層とな
っているため、ドライエッチングは２段階のエッチング
を行い、ｐ−ＳｉＮ８をエッチングする第１段階のエッ
チング条件は、ＣＦ4 ／ＣＨＦ3 ＝１００ｃｃｍ／２０
ｃｃｍ、総圧力１７００ｍｔｏｒｒ、パワー７５０Ｗで
あり、ＮＳＧ７とゲート酸化膜をエッチングする第２段
階のエッチング条件は、ＣＦ4 ／ＣＨＦ3 ＝５０ｃｃｍ
／１０ｃｃｍ、総圧力１０００ｍｔｏｒｒ、パワー７５
０Ｗでエッチングを行った。
【００４１】次いで図１９に示すように、続いて配線材
料１２を成膜する。
料１２を成膜する。
【００４２】次にメタルＣＭＰにより配線材料１２を研
磨平坦化し、配線パターン１０とコンタクトホール１１
にのみに配線材料を残し、埋め込み配線１３を形成する
（図２０）。以上に説明した埋め込み配線１３の形成方
法は、第１実施形態と同様である。
磨平坦化し、配線パターン１０とコンタクトホール１１
にのみに配線材料を残し、埋め込み配線１３を形成する
（図２０）。以上に説明した埋め込み配線１３の形成方
法は、第１実施形態と同様である。
【００４３】ＣＭＰによる研磨を行なった後、図２１に
示すように、ｐ−ＳｉＯ３０を成膜し、次に遮光層３１
を成膜する。遮光層３１の材料として、Ｔｉ，Ｍｏ，Ａ
ｌ，Ｗ，Ａｇ，Ｐｔ，Ｃｒ等のメタル材料を用いるのが
有効であり、ここではＴｉを２０００Å成膜した。遮光
層３１をパターニングする。
示すように、ｐ−ＳｉＯ３０を成膜し、次に遮光層３１
を成膜する。遮光層３１の材料として、Ｔｉ，Ｍｏ，Ａ
ｌ，Ｗ，Ａｇ，Ｐｔ，Ｃｒ等のメタル材料を用いるのが
有効であり、ここではＴｉを２０００Å成膜した。遮光
層３１をパターニングする。
【００４４】次いで図２２に示すように、ｐ−ＳｉＯ３
３を１０００Å以上成膜し、遮光層３１をエッチングス
トッパーとして、ｐ−ＳｉＯ３３をパターニングし、続
いて、容量膜３４を成膜する。容量膜３４の材料とし
て、ｐ−ＳｉＮ，Ｔａ2 Ｏ5 等の高誘電性材料が有効で
あり、ここではｐ−ＳｉＮを４０００Å成膜した。
３を１０００Å以上成膜し、遮光層３１をエッチングス
トッパーとして、ｐ−ＳｉＯ３３をパターニングし、続
いて、容量膜３４を成膜する。容量膜３４の材料とし
て、ｐ−ＳｉＮ，Ｔａ2 Ｏ5 等の高誘電性材料が有効で
あり、ここではｐ−ＳｉＮを４０００Å成膜した。
【００４５】次に図２３に示すように、容量膜３４とｐ
−ＳｉＯ３０をパターニングし、反射電極材料３５をｐ
−ＳｉＯ３３の膜厚よりも厚く成膜する。反射電極の材
料として、Ａｌ，Ａｇ，Ｐｔ，Ｃｒ等の可視光領域にお
ける反射率の高い導電性材料が適している。ここではＡ
ｌを用いた。
−ＳｉＯ３０をパターニングし、反射電極材料３５をｐ
−ＳｉＯ３３の膜厚よりも厚く成膜する。反射電極の材
料として、Ａｌ，Ａｇ，Ｐｔ，Ｃｒ等の可視光領域にお
ける反射率の高い導電性材料が適している。ここではＡ
ｌを用いた。
【００４６】次に図２４に示すように、反射電極材料３
５をＣＭＰにより研磨平坦化する。研磨量として、ｐ−
ＳｉＯ３３がウエハ表面に露出するまで研磨する。ここ
ではＡｌのメタルＣＭＰにより反射電極３６を形成し
た。ＡｌのメタルＣＭＰおよび研磨後の洗浄の条件は、
前記埋め込み配線１３形成時の条件に準ずる。
５をＣＭＰにより研磨平坦化する。研磨量として、ｐ−
ＳｉＯ３３がウエハ表面に露出するまで研磨する。ここ
ではＡｌのメタルＣＭＰにより反射電極３６を形成し
た。ＡｌのメタルＣＭＰおよび研磨後の洗浄の条件は、
前記埋め込み配線１３形成時の条件に準ずる。
【００４７】次に図２５に示すように、反射増加膜３７
を成膜する。材料としてはＺｎＳ，ＴｉＯ2 等の高屈折
率の誘電体を、表示装置として利用する光の波長の１／
４の厚さに成膜する。また、ｐ−ＳｉＯ／ｐ−ＳｉＮ／
ＴｉＯ2 のように、屈折率の小さい順にそれぞれ上記光
の波長の１／４の厚さずつ積層するとより効果的であ
る。
を成膜する。材料としてはＺｎＳ，ＴｉＯ2 等の高屈折
率の誘電体を、表示装置として利用する光の波長の１／
４の厚さに成膜する。また、ｐ−ＳｉＯ／ｐ−ＳｉＮ／
ＴｉＯ2 のように、屈折率の小さい順にそれぞれ上記光
の波長の１／４の厚さずつ積層するとより効果的であ
る。
【００４８】本実施形態の特徴は、反射電極３６をデュ
アルダマシンで形成する際、メタルＣＭＰ後の洗浄にお
いて、ウエハ表面は研磨終了後先ずメガソニック洗浄さ
れ、続いて物理的洗浄を行なう点である。このような洗
浄シーケンスを採用することにより、スクラッチがな
く、表面のきれいな反射電極３６が実現され、高輝度、
高精細な反射型液晶表示装置を提供することができる。
アルダマシンで形成する際、メタルＣＭＰ後の洗浄にお
いて、ウエハ表面は研磨終了後先ずメガソニック洗浄さ
れ、続いて物理的洗浄を行なう点である。このような洗
浄シーケンスを採用することにより、スクラッチがな
く、表面のきれいな反射電極３６が実現され、高輝度、
高精細な反射型液晶表示装置を提供することができる。
【図１】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図２】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図３】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図４】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図５】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図６】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図７】本発明による半導体装置の製造方法の第１実施
形態の説明図である。
形態の説明図である。
【図８】メタルＣＭＰ後のＡｌ表面のＳＥＭ写真であ
る。
る。
【図９】図８の拡大写真である。
【図１０】Ａｌ表面のスクラッチの光学顕微鏡写真であ
る。
る。
【図１１】メガソニック洗浄効果のウエハ回転数依存実
験結果を示す図である。
験結果を示す図である。
【図１２】メガソニック洗浄後のＡｌ表面ＳＥＭ写真で
ある。
ある。
【図１３】メガソニック洗浄後の０．３μｍ以上の異物
の測定結果である。
の測定結果である。
【図１４】第１実施形態による洗浄後のＡｌ表面のＳＥ
Ｍ写真である。
Ｍ写真である。
【図１５】超音波を印加した洗浄液の洗浄力の周波数依
存性を示すグラフである。
存性を示すグラフである。
【図１６】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図１７】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図１８】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図１９】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２０】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２１】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２２】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２３】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２４】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２５】本発明による反射型液晶表示装置の製造方法
の説明図である。
の説明図である。
【図２６】従来例による半導体装置の製造方法の説明図
である。
である。
【図２７】従来例による半導体装置の製造方法の説明図
である。
である。
【図２８】従来例による半導体装置の製造方法の説明図
である。
である。
【図２９】従来例による半導体装置の製造方法の説明図
である。
である。
【図３０】従来例による半導体装置の製造方法の説明図
である。
である。
【図３１】従来例による半導体装置の製造方法の説明図
である。
である。
【図３２】従来例による半導体装置の製造方法の説明図
である。
である。
【図３３】洗浄装置の構成を示す説明図である。
１ ｐ型半導体基板 ２ ｎ型ウエル ３ ソース電極 ４ ドレイン電極 ５ ゲート電極 ６ 選択酸化領域 ７ ＮＳＧ ８ ｐ−ＳｉＮ ９ ｐ−ＳｉＯ １０ 配線パターン １１ コンタクトパターン １２ 配線材料 １３ 埋め込み配線 ８′，８″ ｐ−ＳｉＮ ９′，９″ ｐ−ＳｉＯ １３′，１３″ 埋め込み配線 ３′，４′ 電界緩和領域 ２０ Ａｌ表面 ２１ 砥粒 ２２ スクラッチ ２０′，２０″ Ａｌ表面 ２１′ 砥粒 ３０ ｐ−ＳｉＯ ３１ 遮光膜 ３３ ｐ−ＳｉＯ ３４ 容量膜 ３５ 反射電極材料 ３６ 反射電極 ３７ 反射増加膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 B08B 3/12
Claims (20)
- 【請求項１】 半導体装置の製造方法において、 スイッチング素子が形成された基体上に絶縁膜を形成す
る工程、 前記絶縁膜の一部をエッチング除去して、配線パターン
及びコンタクトホールとなる凹状の絶縁膜除去部を形成
する工程、 前記絶縁膜の上と前記絶縁膜除去部内に導電性の金属材
料を成膜する工程、 前記金属材料を研磨し、前記絶縁膜の上に成膜された前
記金属材料を除去する工程、 前記研磨により露出した前記絶縁膜の上面と前記金属材
料の上面とを含む前記基体の表面を洗浄する洗浄工程、 を含み、 前記洗浄工程が、前記基体の表面を、８００ｋＨｚ以上
の周波数域の超音波を印加した洗浄液による超音波洗浄
により洗浄し、その後、スクラブ洗浄又は高圧ジェット
洗浄により洗浄する工程であることを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記研磨は、スラリーとパッドを用いた
ケミカルメカニカルポリッシングである請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 前記周波数域は、１ＭＨｚ〜３ＭＨｚで
ある請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記超音波洗浄は、前記基体の表面に沿
って移動するノズルより前記洗浄液を噴出させて行なう
請求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記超音波洗浄は、前記基体を、１５０
０〜２５００ｒｐｍで回転させて行なう請求項１又は４
に記載の半導体装置の製造方法。 - 【請求項６】 前記スクラブ洗浄は、モヘアブラシある
いはＰＶＡスポンジを使用してなされる請求項１に記載
の半導体装置の製造方法。 - 【請求項７】 前記スクラブ洗浄又は前記高圧ジェット
洗浄の後に、再度超音波洗浄を行なう請求項１に記載の
半導体装置の製造方法。 - 【請求項８】 前記絶縁膜として、エッチングストッパ
ーとなる膜を間に挟んだ積層膜を形成し、前記エッチン
グストッパーとなる膜の上に前記配線パター ンとなる部
分を形成し、前記エッチングストッパーとなる膜とその
下の膜に前記コンタクトホールとなる部分を形成するこ
とにより前記絶縁膜除去部を形成する請求項１に記載の
半導体装置の製造方法。 - 【請求項９】 前記エッチングストッパーとなる膜の下
の膜の表面を研磨して平坦化しておく請求項８に記載の
半導体装置の製造方法。 - 【請求項１０】 前記絶縁膜を形成する工程と、前記絶
縁膜除去部を形成する工程と、前記金属材料を成膜する
工程と、前記金属材料を除去する工程と、を含む一連の
工程を複数回くり返し行なうことにより多層配線を形成
する請求項１に記載の半導体装置の製造方法。 - 【請求項１１】 反射面を有する、反射型表示装置用の
半導体装置の製造方法において、 スイッチング素子が形成された基体上に絶縁膜を形成す
る工程、 前記絶縁膜に前記反射面を形成するための凹状の絶縁膜
除去部を形成する工程、 前記絶縁膜の上と前記絶縁膜除去部内に導電性の金属材
料を成膜する工程、 前記金属材料を研磨し、前記絶縁膜の上に成膜された前
記金属材料を除去して前記反射面を形成する工程、 前記研磨により露出した前記絶縁膜の上面と前記反射面
とを含む前記基体の表面を洗浄する洗浄工程、 を含み、 前記洗浄工程が、前記基体の表面を、８００ｋＨｚ以上
の周波数域の超音波を印加した洗浄液による超音波洗浄
により洗浄し、その後、スクラブ洗浄又は高圧ジェット
洗浄により洗浄する工程であることを特徴とする半導体
装置の製造方法。 - 【請求項１２】 前記研磨は、スラリーとパッドを用い
たケミカルメカニカルポリッシングである請求項１１に
記載の半導体装置の製造方法。 - 【請求項１３】 前記周波数域は、１ＭＨｚ〜３ＭＨｚ
である請求項１１に記載の半導体装置の製造方法。 - 【請求項１４】 前記超音波洗浄は、前記基体の表面に
沿って移動するノズ ルより前記洗浄液を噴出させて行な
う請求項１１に記載の半導体装置の製造方法。 - 【請求項１５】 前記超音波洗浄は、前記基体を、１５
００〜２５００ｒｐｍで回転させて行なう請求項１１又
は１４に記載の半導体装置の製造方法。 - 【請求項１６】 前記スクラブ洗浄は、モヘアブラシあ
るいはＰＶＡスポンジを使用してなされる請求項１１に
記載の半導体装置の製造方法。 - 【請求項１７】 前記スクラブ洗浄又は前記高圧ジェッ
ト洗浄の後に、再度超音波洗浄を行なう請求項１１に記
載の半導体装置の製造方法。 - 【請求項１８】 エッチングストッパーとなる膜を間に
挟んだ積層膜を形成し、前記エッチングストッパーとな
る膜の上に配線パターンとなる部分を形成し、前記エッ
チングストッパーとなる膜とその下の膜にコンタクトホ
ールとなる部分を形成することにより前記絶縁膜除去部
を形成し、前記積層膜の上と前記絶縁膜除去部内に導電
性の金属材料を成膜し、前記金属材料を研磨し、前記積
層膜の上に成膜された前記金属材料を除去する工程の
後、前記絶縁膜を形成する請求項１１に記載の半導体装
置の製造方法。 - 【請求項１９】 前記エッチングストッパーとなる膜の
下の膜の表面を研磨して平坦化しておく請求項１８に記
載の半導体装置の製造方法。 - 【請求項２０】 反射面を有する、反射型表示装置用の
半導体装置の製造方法において、 スイッチング素子が形成された基体上に第１の絶縁膜を
形成する工程、 前記第１の絶縁膜の一部をエッチング除去して、配線パ
ターン及びコンタクトホールとなる凹状の第１の絶縁膜
除去部を形成する工程、 前記第１の絶縁膜の上と前記第１の絶縁膜除去部内に導
電性の金属材料を成膜する工程、 前記金属材料を研磨し、前記第１の絶縁膜の上に成膜さ
れた前記金属材料を除去する工程、 前記研磨により露出した前記第１の絶縁膜の上面と前記
金属材料の上面とを含む前記基体の表面を洗浄する洗浄
工程、 前記第１の絶縁膜除去部内に形成された前記金属材料を
覆う第２の絶縁膜を形 成する工程、 前記第２の絶縁膜に前記反射面を形成するための凹状の
第２の絶縁膜除去部を形成する工程、 前記第２の絶縁膜の上と前記第２の絶縁膜除去部内に導
電性の金属材料を成膜する工程、 前記金属材料を研磨し、前記第２の絶縁膜の上に成膜さ
れた前記金属材料を除去して前記反射面を形成する工
程、 前記研磨により露出した前記第２の絶縁膜の上面と前記
反射面とを含む前記基体の表面を洗浄する洗浄工程、 を含み、 前記洗浄工程がいずれも、前記基体の表面を、８００ｋ
Ｈｚ以上の周波数域の超音波を印加した洗浄液による超
音波洗浄により洗浄し、その後、スクラブ洗浄又は高圧
ジェット洗浄により洗浄する工程であることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32471897A JP3332831B2 (ja) | 1996-11-29 | 1997-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-319568 | 1996-11-29 | ||
| JP31956896 | 1996-11-29 | ||
| JP32471897A JP3332831B2 (ja) | 1996-11-29 | 1997-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214803A JPH10214803A (ja) | 1998-08-11 |
| JP3332831B2 true JP3332831B2 (ja) | 2002-10-07 |
Family
ID=26569762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32471897A Expired - Fee Related JP3332831B2 (ja) | 1996-11-29 | 1997-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332831B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133623A (ja) * | 1998-10-28 | 2000-05-12 | Toshiba Corp | 平坦化方法及び平坦化装置 |
| JP2000208466A (ja) * | 1999-01-12 | 2000-07-28 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
| US6677613B1 (en) * | 1999-03-03 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP4860026B2 (ja) * | 1999-03-03 | 2012-01-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US20010014498A1 (en) * | 1999-04-30 | 2001-08-16 | Gregory M. Amico | Method and apparatus for forming an inlaid capacitor in a semiconductor wafer |
| JP2006324429A (ja) * | 2005-05-18 | 2006-11-30 | Nec Electronics Corp | 機械的化学的研磨後の洗浄方法 |
| WO2007108315A1 (ja) * | 2006-03-22 | 2007-09-27 | Ebara Corporation | 基板処理装置及び基板処理方法 |
| KR102322674B1 (ko) * | 2019-08-27 | 2021-11-05 | 세메스 주식회사 | 기판 처리 장치 |
-
1997
- 1997-11-26 JP JP32471897A patent/JP3332831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214803A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6743723B2 (en) | Method for fabricating semiconductor device | |
| US7879724B2 (en) | Method of manufacturing a semiconductor device and a semiconductor manufacturing equipment | |
| JPH0955362A (ja) | スクラッチを減少する集積回路の製造方法 | |
| JPH1116877A (ja) | 半導体素子の形成方法 | |
| US20060094242A1 (en) | Chemical mechanical polishing method, and washing/rinsing method associated therewith | |
| JP3332831B2 (ja) | 半導体装置の製造方法 | |
| US5888124A (en) | Apparatus for polishing and cleaning a wafer | |
| US6918819B2 (en) | Method for defect reduction | |
| CN101399199A (zh) | 清洗金属层、形成导电插塞及硅基液晶显示器的方法 | |
| JPH11154675A (ja) | 半導体装置及びその製造方法 | |
| KR20030020847A (ko) | 반도체 장치의 제조 방법 | |
| US6461226B1 (en) | Chemical mechanical polishing of a metal layer using a composite polishing pad | |
| US20040074518A1 (en) | Surfactants for post-chemical mechanical polishing storage and cleaning | |
| US20060205217A1 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| KR100426184B1 (ko) | 반도체장치의제조방법 | |
| US20040074517A1 (en) | Surfactants for chemical mechanical polishing | |
| US6841470B2 (en) | Removal of residue from a substrate | |
| US6881675B2 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| US5498574A (en) | Process of fabricating semiconductor device having flattening stage for inter-level insulating layer without deterioration of device characteristics | |
| US11923205B2 (en) | Method for manufacturing semiconductor device | |
| TWI735275B (zh) | 半導體結構的製作方法 | |
| US6881660B2 (en) | Method for forming wiring structure | |
| US6759322B2 (en) | Method for forming wiring structure | |
| KR100595141B1 (ko) | 화학적 기계적 연마 공정에서 유발된 표면 긁힘을제거하기 위한 반도체 소자의 제조 방법 | |
| JP3654884B2 (ja) | 配線構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |