JP3331052B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3331052B2
JP3331052B2 JP16245294A JP16245294A JP3331052B2 JP 3331052 B2 JP3331052 B2 JP 3331052B2 JP 16245294 A JP16245294 A JP 16245294A JP 16245294 A JP16245294 A JP 16245294A JP 3331052 B2 JP3331052 B2 JP 3331052B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
diffusion layer
semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16245294A
Other languages
Japanese (ja)
Other versions
JPH0832096A (en
Inventor
幹雄 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16245294A priority Critical patent/JP3331052B2/en
Publication of JPH0832096A publication Critical patent/JPH0832096A/en
Application granted granted Critical
Publication of JP3331052B2 publication Critical patent/JP3331052B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体膜を用いた太
陽電池等の半導体装置及びその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION This invention relates to a semiconductor device and a manufacturing method thereof, such as a solar cell using a semiconductor film.

【0002】[0002]

【従来の技術】従来の半導体膜を用いた半導体装置の製
造方法について図13及び図14を参照しながら説明す
る。図13及び図14は、例えば米国特許第4,72
7,047号公報及び米国特許第4,816,420号
公報に示された従来の半導体装置の製造方法を示す模式
図である。
2. Description of the Related Art A conventional method for manufacturing a semiconductor device using a semiconductor film will be described with reference to FIGS. 13 and 14 show, for example, U.S. Pat.
FIG. 7 is a schematic view showing a conventional method for manufacturing a semiconductor device disclosed in Japanese Patent No. 7,047 and US Pat. No. 4,816,420.

【0003】図13及び図14において、100は基
板、101は基板100を被覆する絶縁膜、1は半導体
膜である。
In FIGS. 13 and 14, reference numeral 100 denotes a substrate, 101 denotes an insulating film covering the substrate 100, and 1 denotes a semiconductor film.

【0004】基板100および半導体膜1は、砒化ガリ
ウムからなり、まず、図13(a)に示す基板100の
表面を絶縁膜101で被覆する。次に、図13(b)に
示すように、この絶縁膜101にストライプ状に開口部
を設けて基板100の表面を露出させる。次に、図13
(c)、図14(a)及び(b)に示すように、露出し
た基板面を核として半導体膜1を結晶成長させる。
The substrate 100 and the semiconductor film 1 are made of gallium arsenide. First, the surface of the substrate 100 shown in FIG. Next, as shown in FIG. 13B, openings are provided in a stripe shape in the insulating film 101 to expose the surface of the substrate 100. Next, FIG.
(C) As shown in FIGS. 14A and 14B, the semiconductor film 1 is crystal-grown using the exposed substrate surface as a nucleus.

【0005】図14(b)に示す構造において、半導体
膜1は、絶縁膜101の開口部においてのみ基板100
と連結しているので、絶縁膜101の材質を半導体膜1
との結合が弱いもので構成することにより、半導体膜1
に機械的な応力を加えることにより、図14(c)に示
すように、基板100との連結部を破壊して、半導体膜
1を基板100から引き剥がすことができる。
[0005] In the structure shown in FIG. 14 (b), the semiconductor film 1 is provided only on the opening of the insulating film 101.
Is connected to the semiconductor film 1.
And the semiconductor film 1 has a weak bond with the semiconductor film 1.
By applying a mechanical stress to the substrate 100, the connection portion with the substrate 100 is broken and the semiconductor film 1 can be peeled off from the substrate 100, as shown in FIG.

【0006】しかしながら、この方法においては、基板
100との連結部を破壊して無理矢理に半導体膜1を引
き剥がしているので、必ずしも半導体膜1自身に損傷を
加えずに分離ができるとは限らず、歩留まりが悪いとい
う問題点があった。
However, in this method, since the connection with the substrate 100 is broken and the semiconductor film 1 is forcibly peeled off, the separation cannot always be performed without damaging the semiconductor film 1 itself. However, there was a problem that the yield was poor.

【0007】つぎに、従来の半導体装置の製造装置につ
いて図15を参照しながら説明する。図15は、従来の
半導体装置の製造装置を示す斜視図である。
Next, a conventional semiconductor device manufacturing apparatus will be described with reference to FIG. FIG. 15 is a perspective view showing a conventional semiconductor device manufacturing apparatus.

【0008】図15において、600は半導体ウエハ、
500は装置、501は半導体ウエハ600を挿入する
溝である。この装置500は、半導体ウエハ600をそ
れぞれの溝501に1枚ずつ挿入し、合計25枚の半導
体ウエハ600を同時に取り扱うように構成されてい
る。そして、半導体ウエハ600を装填した状態で洗浄
やエッチング等のウェット処理や搬送を行なうのであ
る。
In FIG. 15, reference numeral 600 denotes a semiconductor wafer;
Reference numeral 500 denotes an apparatus, and reference numeral 501 denotes a groove into which the semiconductor wafer 600 is inserted. This apparatus 500 is configured to insert one semiconductor wafer 600 into each groove 501 and handle a total of 25 semiconductor wafers 600 simultaneously. Then, while the semiconductor wafer 600 is loaded, wet processing such as cleaning and etching and transport are performed.

【0009】しかしながら、従来の半導体装置に用いら
れているように、半導体ウエハ600に加工を施して半
導体装置を製造する場合には、半導体ウエハ600は機
械的強度が大きいため、図15に示したような装置50
0でその周縁部を保持するだけで取り扱うことができる
が、厚さ100μm以下の半導体膜を取り扱う場合に
は、半導体膜の機械的強度が弱いので、図15に示した
ような半導体装置の装置500では、容易に半導体膜が
破壊されてしまい、歩留まりが悪いという問題点があっ
た。
However, when a semiconductor device is manufactured by processing the semiconductor wafer 600 as used in a conventional semiconductor device, the semiconductor wafer 600 has a large mechanical strength, and therefore, as shown in FIG. Such device 50
0, it can be handled only by holding the peripheral portion thereof. However, when handling a semiconductor film having a thickness of 100 μm or less, the mechanical strength of the semiconductor film is weak. In the case of 500, there is a problem that the semiconductor film is easily broken and the yield is poor.

【0010】次に、装置500に半導体ウエハ600を
装填する方法について図16を参照しながら説明する。
図16は、従来の半導体装置の製造装置に半導体ウエハ
を装填している状態を示す図である。
Next, a method for loading the semiconductor wafer 600 into the apparatus 500 will be described with reference to FIG.
FIG. 16 is a diagram showing a state where a semiconductor wafer is loaded in a conventional semiconductor device manufacturing apparatus.

【0011】図16において、502は半導体ウエハ6
00を搬送するためのベルトであり、半導体ウエハ60
0がベルト502に乗った状態で搬送され、装置500
の溝501に運びこまれている様子をあらわしている。
なお、503は装置500を上下動させるステージであ
る。
In FIG. 16, reference numeral 502 denotes a semiconductor wafer 6.
Is a belt for transporting the semiconductor wafer 60
0 is transported on the belt 502 and the device 500
In the groove 501.
A stage 503 moves the device 500 up and down.

【0012】しかしながら、半導体ウエハ600の取扱
いにあたっては、半導体ウエハ600が十分な機械的強
度を有していることがその取扱い上の前提となってい
る。従って、この場合にも、厚さ100μm以下の半導
体膜を取り扱う場合には、半導体膜の機械的強度が弱い
ので、装置500では、容易に半導体膜が破壊されてし
まい、歩留まりが悪いという問題点があった。
However, the handling of the semiconductor wafer 600 is based on the premise that the semiconductor wafer 600 has sufficient mechanical strength. Therefore, also in this case, when a semiconductor film having a thickness of 100 μm or less is handled, the mechanical strength of the semiconductor film is weak, and therefore, in the device 500, the semiconductor film is easily broken and the yield is low. was there.

【0013】さらに、他の従来の半導体膜を用いた半導
体装置の製造方法について図17及び図18を参照しな
がら説明する。図17は、半導体膜を用いた半導体装置
の内、半導体膜表面、表面から裏面に達する貫通穴の内
壁、および半導体膜裏面の少なくとも貫通穴の周辺に拡
散層を設けた構造を有する半導体装置の従来の製造方法
を示す図である。
Further, another conventional method of manufacturing a semiconductor device using a semiconductor film will be described with reference to FIGS. FIG. 17 shows a semiconductor device using a semiconductor film having a structure in which a diffusion layer is provided on the surface of the semiconductor film, the inner wall of the through hole extending from the front surface to the back surface, and at least the periphery of the through hole on the back surface of the semiconductor film. It is a figure showing the conventional manufacturing method.

【0014】図17(a)〜(c)において、1は半導
体膜、2は半導体膜1に設けられた貫通穴、3は半導体
膜1に設けられた拡散層、5はレジストである。
17A to 17C, reference numeral 1 denotes a semiconductor film, 2 denotes a through hole provided in the semiconductor film 1, 3 denotes a diffusion layer provided in the semiconductor film 1, and 5 denotes a resist.

【0015】図17(a)は、半導体膜1の表面、貫通
穴2の内壁、および半導体膜1の裏面に拡散層3が設け
られた状態を示している。この後、図17(b)に示す
ように、半導体膜1の表面、貫通穴2の内壁、および半
導体膜1の裏面の貫通穴2の周縁部にレジスト5を写真
製版やスクリーン印刷等の手法により形成する。次に、
図17(c)に示すように、半導体膜1をエッチング液
に浸漬して、半導体膜1の裏面の貫通穴2の周縁部以外
の領域の拡散層3をエッチングする。なお、この後、レ
ジスト5を取り除き、図18(c)に示すように、半導
体膜1の裏面に電極を設ける。
FIG. 17A shows a state in which a diffusion layer 3 is provided on the front surface of the semiconductor film 1, the inner wall of the through hole 2, and the back surface of the semiconductor film 1. Thereafter, as shown in FIG. 17B, a resist 5 is applied to the front surface of the semiconductor film 1, the inner wall of the through hole 2, and the peripheral portion of the through hole 2 on the back surface of the semiconductor film 1 by photolithography or screen printing. Is formed. next,
As shown in FIG. 17C, the semiconductor film 1 is immersed in an etchant to etch the diffusion layer 3 in a region other than the peripheral portion of the through hole 2 on the back surface of the semiconductor film 1. After that, the resist 5 is removed, and an electrode is provided on the back surface of the semiconductor film 1 as shown in FIG.

【0016】しかしながら、この方法においては、半導
体膜1の両面にレジスト5を形成する必要があるので、
レジスト5が形成された状態での半導体膜1の取り扱い
が困難となり、生産性が極めて悪いという問題点があっ
た。また、半導体膜1そのものをエッチングする必要が
あるので、拡散層3を取り除いた面はエッチングのダメ
ージを受けた面しか得られないという欠点がある。因み
に、ドライエッチングを用いる場合は、レジスト5の形
成は裏面のみでよいが、エッチングのダメージがさらに
大きくなるという問題点がある。
However, in this method, it is necessary to form the resist 5 on both sides of the semiconductor film 1, so that
There is a problem that handling of the semiconductor film 1 in a state where the resist 5 is formed becomes difficult and productivity is extremely low. Further, since the semiconductor film 1 itself needs to be etched, there is a disadvantage that only the surface damaged by the etching can be obtained on the surface from which the diffusion layer 3 is removed. Incidentally, when dry etching is used, the formation of the resist 5 may be performed only on the back surface, but there is a problem that the etching damage is further increased.

【0017】図18は、半導体膜の表面、表面から裏面
に達する貫通穴の内壁、および半導体膜の裏面の少なく
とも貫通穴の周辺に拡散層が設けられた構造を有する従
来の半導体装置を示す図である。同図(a)は、裏面か
らみた図、同図(b)は(a)に示すA−A’線からみ
た断面図、同図(c)は(a)に示すB−B’線からみ
た断面図をそれぞれ示す。
FIG. 18 is a view showing a conventional semiconductor device having a structure in which a diffusion layer is provided on the front surface of a semiconductor film, the inner wall of a through hole extending from the front surface to the back surface, and at least the periphery of the through hole on the back surface of the semiconductor film. It is. 2A is a view from the back, FIG. 2B is a cross-sectional view along the line AA ′ shown in FIG. 2A, and FIG. 2C is a view from the line BB ′ shown in FIG. Each of the cross-sectional views is shown.

【0018】拡散層3に接続される電極4A、4Bは半
導体膜1の裏面に設けるために、裏面には貫通穴2の周
縁部だけではなく、電極4A、4Bのパターンに従って
拡散層3が形成されている。このため、拡散層3の領域
面積が広くなり、これは半導体装置としての性能の向上
を妨げていた。
Since the electrodes 4A and 4B connected to the diffusion layer 3 are provided on the back surface of the semiconductor film 1, the diffusion layer 3 is formed on the back surface according to the pattern of the electrodes 4A and 4B as well as the peripheral portion of the through hole 2. Have been. For this reason, the area of the region of the diffusion layer 3 is increased, which hinders the improvement of the performance as a semiconductor device.

【0019】また、半導体膜1には貫通穴2が等間隔で
形成されている。この半導体装置の性能を表す電流電圧
特性は、貫通穴2の半導体膜1の表面の抵抗と、貫通穴
2の間隔に大きく依存しており、これらのパラメータを
適切に制御しないと、十分な特性の半導体装置を得るこ
とが困難であった。
In the semiconductor film 1, through holes 2 are formed at regular intervals. The current-voltage characteristics representing the performance of the semiconductor device largely depend on the resistance of the surface of the semiconductor film 1 in the through-hole 2 and the interval between the through-holes 2. If these parameters are not properly controlled, sufficient characteristics are obtained. It was difficult to obtain the semiconductor device of the above.

【0020】[0020]

【発明が解決しようとする課題】上述したような従来の
半導体膜を用いた半導体装置の製造方法および半導体装
置の製造装置は、以上のように構成されているので、歩
留まりが悪く、また生産性が悪いという問題点があっ
た。また、従来の半導体膜を用いた半導体装置は、以上
のように構成されているので、十分な性能のものを得る
ことが困難であるという問題点があった。
The above-described conventional method for manufacturing a semiconductor device using a semiconductor film and the above-described apparatus for manufacturing a semiconductor device are configured as described above, so that the yield is low and the productivity is low. There was a problem that was bad. In addition, since the conventional semiconductor device using the semiconductor film is configured as described above, there is a problem that it is difficult to obtain a device having sufficient performance.

【0021】この発明は、前述した問題点を解決するた
めになされたもので、半導体膜を容易に取り扱うことが
可能で、歩留まりを向上でき、生産性を向上することが
できる半導体装置の製造方法を得ることを目的とする。
また、優れた特性を有する半導体装置を得ることを目的
とする。
[0021] The present invention has been made to solve the above problems, capable of handling semi conductor film easily manufacturing a semiconductor device which can be improved yield and improve productivity The aim is to get the method .
Another object is to obtain a semiconductor device having excellent characteristics.

【0022】[0022]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、半導体膜の表面、この表面から裏面に
達する貫通穴の内壁、及び前記半導体膜の裏面の貫通穴
の周辺に拡散層が設けられており、前記拡散層に接続さ
れた電極及びもう一方の極の電極の両方を前記半導体膜
の裏面側に設けた構造の半導体装置において、前記拡散
層に接続された電極の前記拡散層への接触部及びもう一
方の極の電極の前記半導体膜への接触部を除いて、前記
半導体膜をシリコン窒化膜からなる反射防止膜で被覆
し、前記半導体膜の厚みは、100μm以下であり、前
記貫通穴の前記半導体膜表裏間の電気抵抗が1つ当たり
10Ω以下であり、前記貫通穴は、1.5mm以下のピ
ッチで配列されているものである。
According to a first aspect of the present invention, there is provided a semiconductor device, comprising: a semiconductor film having a front surface, an inner wall of a through hole extending from the front surface to the back surface, and a periphery of the through hole on the back surface of the semiconductor film; A semiconductor device having a structure in which both the electrode connected to the diffusion layer and the electrode of the other electrode are provided on the back surface side of the semiconductor film. Except for the contact portion to the diffusion layer and the contact portion of the other pole electrode to the semiconductor film, the semiconductor film is covered with an antireflection film made of a silicon nitride film, and the thickness of the semiconductor film is 100 μm or less. And before
The electric resistance between the front and back of the semiconductor film in the through hole per one
It is a 10Ω or less, the through hole is one that are arranged at a pitch less than 1.5 mm.

【0023】この発明の請求項2に係る半導体装置の製
造方法は、半導体膜の表面、この表面から裏面に達する
貫通穴の内壁、及び前記半導体膜の裏面の貫通穴の周辺
に拡散層を設ける工程を含む半導体装置の製造方法にお
いて、前記表面、前記裏面及び前記貫通穴の内壁にシリ
コン窒化膜からなる反射防止膜を形成した後、前記拡散
層を設けるべき領域以外の領域の反射防止膜を除去して
前記半導体膜を露出させ、残った反射防止膜をマスクに
して前記半導体膜をエッチングすることにより、前記拡
散層のパターンを形成するものである。
According to a second aspect of the present invention, a semiconductor device is manufactured.
The fabrication method reaches the front surface of the semiconductor film, from this surface to the back surface
Around the inner wall of the through hole and the through hole on the back surface of the semiconductor film
A method of manufacturing a semiconductor device including a step of providing a diffusion layer in a semiconductor device.
The front surface, the rear surface, and the inner wall of the through hole.
After forming an anti-reflection film made of a con-nitride film, the diffusion
Remove the anti-reflective coating in the area other than the area where the layer is to be provided.
Exposing the semiconductor film and using the remaining anti-reflection film as a mask
And etching the semiconductor film to thereby expand the semiconductor film.
This is to form a pattern of a dispersed layer .

【0024】この発明の請求項3に係る半導体装置の製
造方法は、半導体膜の表面、この表面から裏面に達する
貫通穴の内壁、及び前記半導体膜の裏面の貫通穴の周辺
に拡散層を設ける工程を含む半導体装置の製造方法にお
いて、前記表面、前記裏面及び前記貫通穴の内壁に、C
VD法によって堆積され厚さが1000オングストロー
ム以上のシリコン酸化膜からなる絶縁膜を形成した後、
前記拡散層の形成パターンに従って前記絶縁膜を除去し
て前記半導体膜を露出させ不純物拡散により前記拡散層
を形成し、前記拡散層を形成し残った絶縁膜を除去した
後、前記表面、前記裏面及び前記貫通穴の内壁にシリコ
ン窒化膜からなる反射防止膜を形成し、前記拡散層に接
続される電極の拡散層への接触部と、もう一方の極の電
極の半導体膜への接触部の前記反射防止膜を除去した
後、前記拡散層に接続される電極及びもう一方の極の電
極を形成するものである。
According to a third aspect of the present invention, there is provided a semiconductor device .
The fabrication method reaches the front surface of the semiconductor film, from this surface to the back surface
Around the inner wall of the through hole and the through hole on the back surface of the semiconductor film
A method of manufacturing a semiconductor device including a step of providing a diffusion layer in a semiconductor device.
And the inner surface of the front surface, the rear surface, and the through hole has C
1000 Å thick straw deposited by VD method
After forming an insulating film consisting of a silicon oxide film
Removing the insulating film according to the formation pattern of the diffusion layer;
And the diffusion layer is exposed by impurity diffusion.
Was formed, the diffusion layer was formed, and the remaining insulating film was removed.
After that, the front surface, the back surface and the inner wall of the through hole are made of silicon.
An anti-reflection film made of a nitride film is formed and is in contact with the diffusion layer.
The contact between the electrode and the diffusion layer
The antireflection film at the contact portion of the pole to the semiconductor film was removed
After that, the electrodes connected to the diffusion layer and the other electrode
It forms the poles .

【0025】[0025]

【0026】[0026]

【0027】[0027]

【0028】[0028]

【0029】[0029]

【0030】[0030]

【0031】[0031]

【0032】[0032]

【0033】[0033]

【0034】[0034]

【0035】[0035]

【0036】[0036]

【0037】[0037]

【0038】[0038]

【0039】[0039]

【0040】[0040]

【0041】[0041]

【0042】[0042]

【0043】[0043]

【0044】[0044]

【作用】この発明の請求項1に係る半導体装置において
は、半導体膜の表面、この表面から裏面に達する貫通穴
の内壁、及び前記半導体膜の裏面の貫通穴の周辺に拡散
層が設けられており、前記拡散層に接続された電極及び
もう一方の極の電極の両方を前記半導体膜の裏面側に設
けた構造の半導体装置において、前記拡散層に接続され
た電極の前記拡散層への接触部及びもう一方の極の電極
の前記半導体膜への接触部を除いて、前記半導体膜を絶
縁膜で被覆したので、拡散層の領域面積が小さく済み、
半導体装置の性能が向上する。また、前記絶縁膜を、半
導体装置の反射防止膜としたので、太陽電池を製造する
場合は工程数が減り、生産性と歩留まりが改善される。
さらに、前記半導体膜の厚みを、100μm以下とし、
前記貫通穴の前記半導体膜表裏間の電気抵抗が1つ当た
り10Ω以下とし、前記貫通穴を、1.5mm以下のピ
ッチで配列したので、太陽電池として十分優れた性能を
得ることができる。
In the semiconductor device according to the first aspect of the present invention, a diffusion layer is provided on the surface of the semiconductor film, the inner wall of the through hole extending from the surface to the back surface, and the periphery of the through hole on the back surface of the semiconductor film. A semiconductor device having a structure in which both an electrode connected to the diffusion layer and an electrode of the other electrode are provided on the back surface side of the semiconductor film, wherein an electrode connected to the diffusion layer contacts the diffusion layer. Except for the contact portion of the electrode of the other part and the electrode of the other pole to the semiconductor film, since the semiconductor film is covered with an insulating film, the area of the diffusion layer is reduced,
The performance of the semiconductor device is improved. Further, since the insulating film is used as an anti-reflection film of a semiconductor device, the number of steps is reduced in the case of manufacturing a solar cell, and productivity and yield are improved.
Further, the thickness of the semiconductor film is 100 μm or less,
One electric resistance between the front and back of the semiconductor film in the through hole hits
10Ω or less and the through holes are arranged at a pitch of 1.5 mm or less, so that sufficiently excellent performance as a solar cell can be obtained.

【0045】この発明の請求項2に係る半導体装置の製
造方法においては、半導体膜の表面、この表面から裏面
に達する貫通穴の内壁、及び前記半導体膜の裏面の貫通
穴の周辺に拡散層を設ける工程を含む半導体装置の製造
方法において、前記表面、前記裏面及び前記貫通穴の内
壁に絶縁膜を形成した後、前記拡散層を設けるべき領域
以外の領域の絶縁膜を除去して前記半導体膜を露出さ
せ、残った絶縁膜をマスクにして前記半導体膜をエッチ
ングすることにより、前記拡散層のパターンを形成する
ので、レジストは半導体膜の裏面側に形成するだけでよ
く、生産性と歩留まりが大きく改善できる。また、前記
絶縁膜を、半導体装置の反射防止膜としたので、太陽電
池の場合、工程数が減り、生産性と歩留まりが改善でき
る。
The manufacturing of the semiconductor device according to claim 2 of the present invention .
In the fabrication method , the surface of the semiconductor film, from this surface to the back surface
Through the inner wall of the through hole that reaches
Manufacturing of a semiconductor device including a step of providing a diffusion layer around a hole
The method, wherein the front surface, the back surface, and the through hole
After the insulating film is formed on the wall, the area where the diffusion layer is to be provided
The semiconductor film is exposed by removing the insulating film in a region other than the above.
And etching the semiconductor film using the remaining insulating film as a mask.
To form a pattern of the diffusion layer
Therefore, the resist only needs to be formed on the back side of the semiconductor film.
In addition, productivity and yield can be greatly improved. In addition,
Since the insulating film was used as an anti-reflection film for semiconductor devices,
Ponds reduce the number of steps and can improve productivity and yield.

【0046】この発明の請求項3に係る半導体装置の製
造方法においては、半導体膜の表面、この表面から裏面
に達する貫通穴の内壁、及び前記半導体膜の裏面の貫通
穴の周辺に拡散層を設ける工程を含む半導体装置の製造
方法において、前記表面、前記裏面及び前記貫通穴の内
壁に絶縁膜を形成した後、前記拡散層の形成パターンに
従って前記絶縁膜を除去して前記半導体膜を露出させ不
純物拡散により前記拡散層を形成するので、拡散層のパ
ターニングのために半導体膜自体をエッチングする必要
はなく、表面にダメージを加えることなく、裏面の貫通
穴開口周縁部にのみ拡散層を形成できる。また、前記拡
散層を形成し残った絶縁膜を除去した後、前記表面、前
記裏面及び前記貫通穴の内壁に別の絶縁層を形成し、前
記拡散層に接続される電極の拡散層への接触部と、もう
一方の極の電極の半導体膜への接触部の前記別の絶縁膜
を除去した後、前記拡散層に接続される電極及びもう一
方の極の電極を形成する工程をさらに含むので、優れた
性能の装置を製造でき、生産性と歩留まりを向上でき
る。さらに、前記絶縁膜を、CVD法によって堆積され
たシリコン酸化膜としたので、エッチング等が容易であ
り、他のプロセスとの整合性の点で都合がよい。またさ
らに、前記シリコン酸化膜の厚さを、1000オングス
トローム以上としたので、不純物拡散の前に行うライト
エッチングによりエッチングされない
The manufacturing of the semiconductor device according to claim 3 of the present invention .
In the fabrication method , the surface of the semiconductor film, from this surface to the back surface
Through the inner wall of the through hole that reaches
Manufacturing of a semiconductor device including a step of providing a diffusion layer around a hole
The method, wherein the front surface, the back surface, and the through hole
After forming the insulating film on the wall, the pattern of the diffusion layer
Therefore, the insulating film is removed to expose the semiconductor film, and
Since the diffusion layer is formed by pure substance diffusion, the diffusion layer
Need to etch semiconductor film itself for turning
No penetration through the back without damaging the front
The diffusion layer can be formed only on the periphery of the hole opening. In addition, the extension
After forming a diffused layer and removing the remaining insulating film,
Another insulating layer is formed on the back surface and the inner wall of the through hole, and
The contact between the electrode connected to the diffusion layer and the diffusion layer
The another insulating film at a contact portion of one electrode of the electrode with the semiconductor film;
Is removed, the electrode connected to the diffusion layer and another
The process further includes the step of forming the electrode of
High performance equipment can be manufactured, improving productivity and yield
You. Further, the insulating film is deposited by a CVD method.
Etching is easy because of the silicon oxide film
This is convenient in terms of consistency with other processes. Again
Further, the thickness of the silicon oxide film is set to 1000 Å.
Light before the impurity diffusion
Not etched by etching .

【0047】[0047]

【0048】[0048]

【0049】[0049]

【0050】[0050]

【0051】[0051]

【0052】[0052]

【0053】[0053]

【0054】[0054]

【0055】[0055]

【0056】[0056]

【0057】[0057]

【0058】[0058]

【0059】[0059]

【0060】[0060]

【0061】[0061]

【0062】[0062]

【0063】[0063]

【0064】[0064]

【0065】[0065]

【実施例】【Example】

実施例1.この発明の一実施例に係る半導体装置の製造
方法について図1を参照しながら説明する。図1(a)
〜(c)は、この発明の一実施例に係る半導体装置の製
造方法を説明するための概略図である。
Embodiment 1 FIG. A method for manufacturing a semiconductor device according to one embodiment of the present invention will be described with reference to FIG. FIG. 1 (a)
FIGS. 1C to 1C are schematic views for explaining a method of manufacturing a semiconductor device according to one embodiment of the present invention.

【0066】図1(a)〜(c)において、100は基
板、10は剥離層、11は水、1は半導体膜、2は半導
体膜1に設けられた貫通穴である。
1A to 1C, reference numeral 100 denotes a substrate, 10 denotes a release layer, 11 denotes water, 1 denotes a semiconductor film, and 2 denotes a through hole formed in the semiconductor film 1.

【0067】例えば、基板100は単結晶シリコンウエ
ハから成り、剥離層10は基板100を熱酸化して形成
されたシリコン酸化膜から成る。あるいは、剥離層10
はCVD等の手法により堆積されたシリコン酸化膜であ
ってもよい。単結晶シリコンウエハの厚みは、6インチ
径の場合、通常、625μmである。剥離層10の厚み
は例えば1μmとする。半導体膜1は剥離層10上にC
VD等の手法によって堆積された多結晶シリコン膜であ
る。さらに、帯域熔融再結晶化や固相成長等の手段によ
り結晶粒径を拡大し、電気的特性が改善されたものであ
ってもよい。半導体膜1の厚みは、この半導体膜1を用
いて例えば太陽電池を形成する場合、30〜50μm程
度が望ましい。
For example, the substrate 100 is made of a single crystal silicon wafer, and the release layer 10 is made of a silicon oxide film formed by thermally oxidizing the substrate 100. Alternatively, the release layer 10
May be a silicon oxide film deposited by a method such as CVD. The thickness of the single crystal silicon wafer is usually 625 μm when the diameter is 6 inches. The thickness of the release layer 10 is, for example, 1 μm. The semiconductor film 1 has C on the release layer 10.
It is a polycrystalline silicon film deposited by a method such as VD. Further, the electrical characteristics may be improved by enlarging the crystal grain size by means such as zone melting recrystallization or solid phase growth. The thickness of the semiconductor film 1 is desirably about 30 to 50 μm when, for example, a solar cell is formed using the semiconductor film 1.

【0068】図1(a)は、半導体膜1に、剥離層10
に達する貫通穴2が設けられた状態を示している。この
状態において、これを弗化水素酸(図示せず)に浸し、
貫通穴2から弗化水素酸を導入して剥離層10をエッチ
ング除去した後水洗し、図1(b)に示すように、半導
体膜1と基板100との間を水11で置換する。この状
態では、水11が半導体膜1と基板100との間の接着
剤のような働きをし、半導体膜1を基板100から容易
に引き剥がすことはできない。因みに、この状態で放置
するか、あるいは加熱して乾燥させて、半導体膜1と基
板100との間の水11を無くしても、両者の間に結合
が形成されてしまい、半導体膜1が自然に剥がれるよう
なことは起こらない。
FIG. 1A shows that a release layer 10 is formed on the semiconductor film 1.
3 shows a state in which a through hole 2 is provided. In this state, it is immersed in hydrofluoric acid (not shown),
Hydrofluoric acid is introduced from the through hole 2 to remove the peeling layer 10 by etching, and then washed with water, and the space between the semiconductor film 1 and the substrate 100 is replaced with water 11 as shown in FIG. In this state, the water 11 functions as an adhesive between the semiconductor film 1 and the substrate 100, and the semiconductor film 1 cannot be easily peeled off from the substrate 100. By the way, even if the semiconductor film 1 is left in this state or is heated and dried to eliminate the water 11 between the semiconductor film 1 and the substrate 100, a bond is formed between the two, and the semiconductor film 1 is spontaneously formed. No peeling occurs.

【0069】そこで、図1(b)の状態において、基板
100を保持しておいて、図中の矢印のように、半導体
膜1に基板100の面に沿って横向きの力を加えると、
半導体膜1と基板100の間の水11は潤滑剤の役割を
成し、半導体膜1を基板100上で容易に滑らせること
ができる。このようにして、図1(c)に示すように、
半導体膜1を基板100の上から引き抜き、基板100
から分離するのである。この方法によって、半導体膜1
がシリコンから成る場合、厚さ10μmで10cm角の
大きさのものまで分離が容易に可能であった。
Therefore, when the substrate 100 is held in the state shown in FIG. 1B and a lateral force is applied to the semiconductor film 1 along the surface of the substrate 100 as shown by an arrow in the figure,
The water 11 between the semiconductor film 1 and the substrate 100 serves as a lubricant, and the semiconductor film 1 can easily slide on the substrate 100. In this way, as shown in FIG.
The semiconductor film 1 is pulled out from above the substrate 100 and the substrate 100
It is separated from. By this method, the semiconductor film 1
When was made of silicon, it was possible to easily separate a product having a thickness of 10 μm and a size of 10 cm square.

【0070】この実施例1は、半導体膜1の分離の際
に、半導体膜1と基板100との間に水11または水溶
液を充満させ、半導体膜1を基板面に沿って滑らせて分
離するものである。従って、半導体膜1に損傷を加えず
に分離することができ、歩留まりを向上でき、生産性を
向上することができる。
In the first embodiment, when the semiconductor film 1 is separated, the space between the semiconductor film 1 and the substrate 100 is filled with water 11 or an aqueous solution, and the semiconductor film 1 is slid along the substrate surface to be separated. Things. Therefore, the semiconductor film 1 can be separated without damaging it, the yield can be improved, and the productivity can be improved.

【0071】実施例2.この発明の実施例2に係る半導
体装置の製造装置について図2を参照しながら説明す
る。図2は、図1に示した半導体装置の製造方法を実現
するための装置を示す概略断面図である。
Embodiment 2 FIG. Second Embodiment A semiconductor device manufacturing apparatus according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a schematic sectional view showing an apparatus for realizing the method of manufacturing the semiconductor device shown in FIG.

【0072】図2において、21は第1の領域、22は
第2の領域、23は第1の領域21と第2の領域22の
間の段差、24は枠である。
In FIG. 2, reference numeral 21 denotes a first area, 22 denotes a second area, 23 denotes a step between the first area 21 and the second area 22, and 24 denotes a frame.

【0073】厚み約1cmの平坦な4フッ化エチレン樹
脂(登録商標「テフロン」)の板に座ぐりを施して、図
2に示すように、平坦な第1の領域21および第2の領
域22を形成する。基板100の厚さの2〜3倍程度の
深さに均一に座ぐりを施して第1の領域21とし、それ
より僅かに浅く座ぐりを施して第2の領域22とする。
第1の領域21および第2の領域22は、それぞれ基板
100と半導体膜1が収容できる面積に形成する。第1
の領域21と第2の領域22との間の段差23は、基板
100の厚みより小さく、基板100の厚みの半分より
は大きくなるように設定する。第1の領域21および第
2の領域22の周囲には座ぐりの無い部分を残して枠2
4とする。
A flat plate made of tetrafluoroethylene resin (registered trademark “Teflon”) having a thickness of about 1 cm is spotted, and flat first and second regions 21 and 22 are formed as shown in FIG. To form The first region 21 is formed by counterbore uniformly at a depth of about two to three times the thickness of the substrate 100, and the second region 22 is formed by slightly counterbore.
The first region 21 and the second region 22 are formed in areas where the substrate 100 and the semiconductor film 1 can be accommodated, respectively. First
The step 23 between the region 21 and the second region 22 is set to be smaller than the thickness of the substrate 100 and larger than half the thickness of the substrate 100. The frame 2 is left around the first area 21 and the second area 22 except for a portion without spot facing.
4 is assumed.

【0074】次に、図2の装置を使用して半導体装置を
製造する方法について説明する。図1(b)に示すよう
な半導体膜1が基板100の上にある状態で、基板10
0を第1の領域に置く。この状態において、全体を水中
に浸けるか、水で濡らしておいて、半導体膜1に横方向
に力を加え、第2の領域22に移動させる。この時、基
板100は段差23に引っ掛かり、第2の領域22に移
ることはできないが、段差23は基板100の厚みより
小さく設定されているので、基板100上の半導体膜1
は段差23に引っ掛かることなく妨げなくスムーズに移
動することができる。半導体膜1が完全に第2の領域2
2に移動した時点で、半導体膜1と基板100との分離
が完了するのである。従って、半導体膜1に損傷を加え
ずに分離することができ、歩留まりを向上でき、生産性
を向上することができる。
Next, a method of manufacturing a semiconductor device using the device shown in FIG. 2 will be described. In a state where the semiconductor film 1 as shown in FIG.
Put 0 in the first area. In this state, the whole is immersed in water or wetted with water, and a force is applied to the semiconductor film 1 in the lateral direction to move the semiconductor film 1 to the second region 22. At this time, the substrate 100 is caught by the step 23 and cannot move to the second region 22. However, since the step 23 is set smaller than the thickness of the substrate 100, the semiconductor film 1 on the substrate 100
Can move smoothly without being hindered by the step 23. The semiconductor film 1 is completely in the second region 2
2, the separation of the semiconductor film 1 and the substrate 100 is completed. Therefore, the semiconductor film 1 can be separated without damaging it, the yield can be improved, and the productivity can be improved.

【0075】この時、半導体膜1に加える横向の力は、
例えば半導体膜1の端を治具で押すようにして加えても
よいし、半導体膜1の表面を柔らかいもので全体的に押
さえて摩擦によって加えてもよい。あるいは、全体を傾
けて重力により半導体膜1を移動させてもよい。この際
には超音波を加える等の振動を加えると、より半導体膜
1の動きが円滑になる。また、半導体膜1の上から、第
2の領域22に向かって水流を当てて水との摩擦力によ
って半導体膜1を移動させてもよい。
At this time, the lateral force applied to the semiconductor film 1 is:
For example, the end may be added by pressing the end of the semiconductor film 1 with a jig, or the surface of the semiconductor film 1 may be entirely pressed with a soft material and applied by friction. Alternatively, the semiconductor film 1 may be moved by gravity while tilting the whole. At this time, when vibration such as ultrasonic wave is applied, the movement of the semiconductor film 1 becomes smoother. Further, the semiconductor film 1 may be moved by a frictional force with water by applying a water flow from above the semiconductor film 1 toward the second region 22.

【0076】この実施例2において、段差23を基板1
00の厚みの半分よりも大きく設定しているのは次の理
由による。即ち、基板100の周縁部には、通常面取り
加工が施してあって、その断面は若干丸みを帯びた形状
となっている。従って、もし段差23が基板100の厚
みの半分より小さい場合には、半導体膜1に第2の領域
22へ移動する力を加えた時、基板100が段差23に
乗り上げてしまい、基板100も同様に第2の領域22
へ移動してしまうおそれがあり、半導体膜1と基板10
0との分離が達成されないということが起こり得るから
である。
In the second embodiment, the step 23 is
The reason why the thickness is set to be larger than half of the thickness of 00 is as follows. That is, the periphery of the substrate 100 is usually chamfered, and the cross section thereof has a slightly rounded shape. Therefore, if the step 23 is smaller than half the thickness of the substrate 100, the substrate 100 rides on the step 23 when a force for moving the semiconductor film 1 to the second region 22 is applied. The second area 22
The semiconductor film 1 and the substrate 10
This is because it is possible that separation from zero cannot be achieved.

【0077】実施例3.この発明の実施例3に係る半導
体装置の製造装置について図3を参照しながら説明す
る。図3は、この発明の実施例3に係る半導体装置の製
造装置を示す概略断面図である。
Embodiment 3 FIG. Third Embodiment A semiconductor device manufacturing apparatus according to a third embodiment of the present invention will be described with reference to FIG. Third Embodiment FIG. 3 is a schematic sectional view illustrating a semiconductor device manufacturing apparatus according to a third embodiment of the present invention.

【0078】図3において、31は第1の空間、32は
第2の空間である。
In FIG. 3, reference numeral 31 denotes a first space, and 32 denotes a second space.

【0079】4フッ化エチレン樹脂の板材等を組み合わ
せて、第1の空間31と第2の空間32とを構成する。
第1の空間31は基板100に半導体膜1が付着した状
態で収容される大きさに、第2の空間32は半導体膜1
のみが収容される大きさに、それぞれ構成されている。
それぞれの空間の厚みが、第1の空間31は基板100
と半導体膜1の厚みより大きく、第2の空間32は基板
100の厚みより小さくかつ、半導体膜1の厚みより大
きくしている。
A first space 31 and a second space 32 are formed by combining a plate material of tetrafluoroethylene resin and the like.
The first space 31 is large enough to accommodate the semiconductor film 1 attached to the substrate 100, and the second space 32 is
Each is configured to have a size that accommodates only one.
The thickness of each space is such that the first space 31
The second space 32 is smaller than the thickness of the substrate 100 and larger than the thickness of the semiconductor film 1.

【0080】この状態において、弗化水素酸に浸漬して
剥離層10をエッチング除去すると、半導体膜1を基板
100に固定する力が失われるので、半導体膜1は重力
によって基板100の表面に沿って第2の空間32に向
かって移動する。基板100は第2の空間32には移動
できない大きさであるので、半導体膜1のみが第2の空
間32に移動し、半導体膜1と基板100との分離が行
われるのである。従って、半導体膜1に損傷を加えずに
分離することができ、歩留まりを向上でき、生産性を向
上することができる。
In this state, if the release layer 10 is etched and removed by immersion in hydrofluoric acid, the force for fixing the semiconductor film 1 to the substrate 100 is lost. To move toward the second space 32. Since the size of the substrate 100 cannot move to the second space 32, only the semiconductor film 1 moves to the second space 32, and the semiconductor film 1 and the substrate 100 are separated. Therefore, the semiconductor film 1 can be separated without damaging it, the yield can be improved, and the productivity can be improved.

【0081】実施例4.この発明の実施例4に係る半導
体装置の製造装置について図4を参照しながら説明す
る。図4は、この発明の実施例4に係る半導体装置の製
造装置を示す概略正面図である。
Embodiment 4 FIG. Fourth Embodiment A semiconductor device manufacturing apparatus according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 4 is a schematic front view showing a semiconductor device manufacturing apparatus according to Embodiment 4 of the present invention.

【0082】図4において、31Aは第1の空間、32
Aは第2の空間である。
In FIG. 4, 31A is a first space, 32A
A is a second space.

【0083】上記の実施例3においては、第1の空間3
1と第2の空間32の厚みを変えたが、この実施例4で
は、図4に示すように、4フッ化エチレン樹脂の板材等
を組み合わせて、半導体膜1が基板100の大きさより
小さい場合には、第2の空間32Aの幅を半導体膜1は
入るが基板100は入らないように第1の空間31Aの
幅よりも小さく構成したものである。
In the third embodiment, the first space 3
Although the thickness of the first and second spaces 32 was changed, in the fourth embodiment, as shown in FIG. 4, a case where the semiconductor film 1 is smaller than the size of the substrate 100 by combining a plate material of tetrafluoroethylene resin or the like. In this configuration, the width of the second space 32A is smaller than the width of the first space 31A so that the semiconductor film 1 enters but the substrate 100 does not enter.

【0084】この場合も同様にして、弗化水素酸に浸漬
して剥離層10をエッチングして除去すると、半導体膜
1を基板100に固定する力が失われるので、半導体膜
1は重力によって基板100の表面に沿って第2の空間
32Aに向かって移動する。基板100は第2の空間3
2Aには移動できない大きさであるので、半導体膜1の
みが第2の空間32Aに移動し、半導体膜1と基板10
0との分離が行われるのである。従って、半導体膜1に
損傷を加えずに分離することができ、歩留まりを向上で
き、生産性を向上することができる。
Similarly, in this case, if the release layer 10 is etched and removed by immersion in hydrofluoric acid, the force for fixing the semiconductor film 1 to the substrate 100 is lost. It moves along the surface of 100 toward the second space 32A. The substrate 100 is in the second space 3
2A, only the semiconductor film 1 moves to the second space 32A, and the semiconductor film 1 and the substrate 10
The separation from zero is performed. Therefore, the semiconductor film 1 can be separated without damaging it, the yield can be improved, and the productivity can be improved.

【0085】実施例5.この発明の実施例5に係る半導
体装置の製造方法について説明する。
Embodiment 5 FIG. A method for manufacturing a semiconductor device according to Embodiment 5 of the present invention will be described.

【0086】上記実施例1を示す図1において、半導体
膜1に設けられた、剥離層10に達する貫通穴2から弗
化水素酸を導入して剥離層10をエッチング除去するこ
とによって、半導体膜1と基板100との結合を取り除
く工程について示した。この際、シリコン酸化膜の弗化
水素酸によるエッチング速度が弗化水素酸の温度に依存
することは一般に知られている。
In FIG. 1 showing the first embodiment, hydrofluoric acid is introduced from the through hole 2 provided in the semiconductor film 1 and reaches the release layer 10, and the release layer 10 is removed by etching. The step of removing the connection between the substrate 1 and the substrate 100 has been described. At this time, it is generally known that the etching rate of the silicon oxide film with hydrofluoric acid depends on the temperature of hydrofluoric acid.

【0087】ところで、貫通穴2の細い穴を通して半導
体膜1と基板100の狭い間隙をエッチングしなければ
ならないので、室温では完全にエッチングが終了するま
で非常に長い時間を要する。貫通穴2の間隔が1mmの
場合、約1昼夜の時間を要した。所要時間は貫通穴2の
大きさや剥離層10の厚さを変えても大きな変化は見ら
れなかった。
Since a narrow gap between the semiconductor film 1 and the substrate 100 must be etched through the narrow hole of the through hole 2, it takes a very long time at room temperature to complete the etching. When the distance between the through holes 2 was 1 mm, it took about one day and night. The required time did not change significantly even when the size of the through hole 2 or the thickness of the release layer 10 was changed.

【0088】一方、弗化水素酸の温度を上げることによ
り、エッチング完了までの所要時間が大きく短縮され
た。温度は50℃以上に上げることが効果的であること
が分かった。これにより、貫通穴2の間隔が1mmの場
合、2〜3時間でエッチングが完了した。従って、半導
体膜1に損傷を加えずに分離することができ、歩留まり
を向上でき、生産性を向上することができる。
On the other hand, by increasing the temperature of hydrofluoric acid, the time required for completing the etching was greatly reduced. It has been found that raising the temperature to 50 ° C. or higher is effective. Thereby, when the interval between the through holes 2 was 1 mm, the etching was completed in 2 to 3 hours. Therefore, the semiconductor film 1 can be separated without damaging it, the yield can be improved, and the productivity can be improved.

【0089】温度を50℃以上に上げることが効果的で
ある理由は次のように考えられる。即ち、一つには、反
応が活発になりエッチングのスピードそのものが大きく
なることである。第二には、エッチングにより発生した
ガス成分が気化しやすくなり、気泡となって半導体膜1
を押し上げ、半導体膜1と基板100との隙間を広げて
弗化水素酸の回り込みが良くなることである。この効果
は半導体膜1の厚みが小さい場合程顕著である。さら
に、第三には、弗化水素酸の粘性が低下して、半導体膜
1と基板100との隙間への回り込みが良くなることで
ある。
The reason why it is effective to raise the temperature to 50 ° C. or higher is considered as follows. That is, for one thing, the reaction becomes active and the etching speed itself increases. Second, the gas components generated by the etching are easily vaporized and become bubbles to form the semiconductor film 1.
To increase the gap between the semiconductor film 1 and the substrate 100 to improve the flow of hydrofluoric acid. This effect is more remarkable as the thickness of the semiconductor film 1 is smaller. Thirdly, the viscosity of hydrofluoric acid is reduced, so that the hydrofluoric acid is more likely to enter the gap between the semiconductor film 1 and the substrate 100.

【0090】実施例6.この発明の実施例6に係る半導
体装置の製造装置について図5を参照しながら説明す
る。図5は、上記実施例5に係る半導体装置の製造方法
を実現するための装置を示す概略断面図である。
Embodiment 6 FIG. Sixth Embodiment A semiconductor device manufacturing apparatus according to a sixth embodiment of the present invention will be described with reference to FIG. FIG. 5 is a schematic sectional view showing an apparatus for realizing the method of manufacturing a semiconductor device according to the fifth embodiment.

【0091】図5において、51は弗化水素酸33が満
たされた第1の容器、52は水11が満たされた第2の
容器、53は第2の容器52の底部に設けられた加熱装
置、54は加熱装置53と水中に設けられた温度センサ
(図示せず)に接続され、CPU、ROM、RAM等か
ら構成される温度制御装置である。また、510は第1
の容器51の蓋、520は第2の容器52の蓋である。
In FIG. 5, reference numeral 51 denotes a first container filled with hydrofluoric acid 33, 52 denotes a second container filled with water 11, and 53 denotes a heating unit provided at the bottom of the second container 52. The device 54 is a temperature control device which is connected to the heating device 53 and a temperature sensor (not shown) provided in the water and comprises a CPU, a ROM, a RAM and the like. 510 is the first
The lid 520 of the container 51 is a lid of the second container 52.

【0092】第1の容器51および第2の容器は4フッ
化エチレン樹脂製である。それぞれ4フッ化エチレン樹
脂ブロックからの削り出しで作った、継ぎ目の無い一体
成型品である。第1の容器51の中に、上記実施例2〜
4の装置を入れ、弗化水素酸33を必要量満たす。この
第1の容器51を第2の容器52の中に入れ、その隙間
に水11を必要量満たす。第1の容器51には蓋51
0、第2の容器には蓋520があって、これによりそれ
ぞれ密閉されるようになっている。なお、蓋510の周
縁部は第1の容器51本体の上に外側から覆い被さるよ
うにできている。これは、加熱によって蒸発した水分が
蓋510の内面で水滴となって落下した際、蓋510の
隙間から第1の容器51の中に混入し、内部の弗化水素
酸33の濃度を低下させることを防止するためである。
The first container 51 and the second container are made of tetrafluoroethylene resin. These are seamlessly molded single-piece products made by cutting from a tetrafluoroethylene resin block. In the first container 51, the above Examples 2 to
The device of No. 4 is put in and the required amount of hydrofluoric acid 33 is filled. The first container 51 is placed in the second container 52, and the gap is filled with a required amount of water 11. The first container 51 has a lid 51.
The 0 and 2nd containers have a lid 520, which can be hermetically sealed. The peripheral portion of the lid 510 is formed so as to cover the first container 51 body from outside. This is because when the water evaporated by heating falls as water droplets on the inner surface of the lid 510, the moisture is mixed into the first container 51 from the gap of the lid 510 and lowers the concentration of hydrofluoric acid 33 therein. This is to prevent that.

【0093】この状態において、第2の容器52内の加
熱装置53によって、容器内の水11を加熱し、温度制
御装置54によって、温度を50℃以上の一定値になる
ように制御する。これにより第1の容器51が加熱さ
れ、間接的に第1の容器51内の弗化水素酸33が加熱
されるのである。このように構成することにより、加熱
装置53に、最も強い酸である弗化水素酸33が直接接
することを防止でき、安定した加熱が可能になるととも
に、弗化水素酸33の量を必要最小限にとどめて、使用
量を節約し有効に用いることが可能となるのである。
In this state, the water 11 in the container is heated by the heating device 53 in the second container 52, and the temperature is controlled by the temperature control device 54 to a constant value of 50 ° C. or more. Thereby, the first container 51 is heated, and the hydrofluoric acid 33 in the first container 51 is heated indirectly. With this configuration, the strongest acid, hydrofluoric acid 33, can be prevented from directly contacting the heating device 53, and stable heating can be performed. In addition, the amount of hydrofluoric acid 33 can be minimized. It is possible to save the usage amount and use it effectively.

【0094】実施例7.この発明の実施例7に係る半導
体装置の製造装置について図6を参照しながら説明す
る。図6は、この発明に係る半導体装置の製造装置を示
す概略図である。
Embodiment 7 FIG. Seventh Embodiment A semiconductor device manufacturing apparatus according to a seventh embodiment of the present invention will be described with reference to FIG. FIG. 6 is a schematic view showing an apparatus for manufacturing a semiconductor device according to the present invention.

【0095】図6において、61は4フッ化エチレン樹
脂製メッシュである。なお、1は半導体膜である。
In FIG. 6, reference numeral 61 denotes a mesh made of tetrafluoroethylene resin. 1 is a semiconductor film.

【0096】半導体膜1は、2枚の4フッ化エチレン樹
脂製メッシュ61で囲まれた隙間に保持されている。こ
の状態において、洗浄やエッチング等のウェット処理を
施す。4フッ化エチレン樹脂製メッシュ61の網目ピッ
チは0.5mm以上2.5mm以下とする。網目ピッチ
を0.5mm以上とする理由は、これより網目ピッチが
小さい場合、表面張力によって水やエッチング液が浸透
しないことが有り得るからである。
The semiconductor film 1 is held in a gap surrounded by two meshes 61 made of tetrafluoroethylene resin. In this state, wet processing such as cleaning and etching is performed. The mesh pitch of the tetrafluoroethylene resin mesh 61 is 0.5 mm or more and 2.5 mm or less. The reason why the mesh pitch is 0.5 mm or more is that if the mesh pitch is smaller than this, water or an etching solution may not penetrate due to surface tension.

【0097】しかしながら、網目ピッチを大きくし過ぎ
ると、処理時に半導体膜1に対してかかる応力が大きく
なってしまう。6インチ(150mm)ウエハを従来の
製造装置のように、その周縁部のみで支える場合(図1
5を参照)を考えると、6インチウエハの厚みは0.6
25mmであるから、アスペクト比は250である。こ
れと同じアスペクト比を100μm厚の半導体膜1につ
いて考えると、網目ピッチは25mmとなる。安全率を
10倍とって、半導体膜1の厚さが10μmの場合につ
いて考えると、網目ピッチは2.5mmとなるのであ
る。
However, if the mesh pitch is too large, the stress applied to the semiconductor film 1 during processing will increase. A case where a 6-inch (150 mm) wafer is supported only by its peripheral portion as in a conventional manufacturing apparatus (FIG. 1)
5), the thickness of a 6-inch wafer is 0.6
Since it is 25 mm, the aspect ratio is 250. Considering the same aspect ratio for the semiconductor film 1 having a thickness of 100 μm, the mesh pitch is 25 mm. Considering the case where the safety factor is 10 times and the thickness of the semiconductor film 1 is 10 μm, the mesh pitch is 2.5 mm.

【0098】実施例8.この発明の実施例8に係る半導
体装置の製造方法について図7を参照しながら説明す
る。図7は、この発明の実施例8に係る半導体装置の製
造方法を示す概略図である。
Embodiment 8 FIG. Embodiment 8 A method for manufacturing a semiconductor device according to Embodiment 8 of the present invention will be described with reference to FIG. FIG. 7 is a schematic view illustrating a method for manufacturing a semiconductor device according to Embodiment 8 of the present invention.

【0099】図7において、71は水(水流)である。
なお、1は半導体膜、2は貫通穴である。
In FIG. 7, reference numeral 71 denotes water (water flow).
1 is a semiconductor film, and 2 is a through hole.

【0100】半導体膜1は水71の表面張力によって、
その表面に浮いている。この時、半導体膜1を支える力
は半導体膜1と水71との接触面全体にかかっており、
局部的な応力負荷による半導体膜1の破壊が起こらな
い。従って、プロセスの歩留まりが向上するのである。
また、半導体膜1に接触しているのは水71のみである
から、容易に別の場所への移動が可能であるばかりでな
く、不純物の汚染をも無いという利点がある。
The semiconductor film 1 is formed by the surface tension of the water 71.
Floating on its surface. At this time, the force supporting the semiconductor film 1 is applied to the entire contact surface between the semiconductor film 1 and the water 71,
No destruction of the semiconductor film 1 due to local stress load occurs. Therefore, the yield of the process is improved.
Further, since only the water 71 is in contact with the semiconductor film 1, there is an advantage that not only the water 71 can be easily moved to another place but also there is no impurity contamination.

【0101】実施例9.この発明の実施例9に係る半導
体装置の製造装置について図8を参照しながら説明す
る。図8は、この発明の実施例9に係る半導体装置の製
造装置を示す概略図である。
Embodiment 9 FIG. Embodiment 9 A semiconductor device manufacturing apparatus according to Embodiment 9 of the present invention will be described with reference to FIG. FIG. 8 is a schematic diagram showing an apparatus for manufacturing a semiconductor device according to Embodiment 9 of the present invention.

【0102】図8において、81はカセット、82はス
テージである。なお、1は半導体膜、2は貫通穴、61
は4フッ化エチレン樹脂製メッシュ、71は水である。
In FIG. 8, 81 is a cassette, and 82 is a stage. 1 is a semiconductor film, 2 is a through hole, 61
Is a mesh made of tetrafluoroethylene resin, and 71 is water.

【0103】半導体膜1は水71の上に浮いて支持され
ており、水71の流れに従って移動搬送される。半導体
膜1がカセット81の位置まで移動すると、ステージ8
2が上昇し、カセット81にセットされた4フッ化エチ
レン樹脂製メッシュ61によって掬い上げられ、水71
表面からカセット81内に移動するのである。この際、
半導体膜1を支える力は常に半導体膜1の全面に均等に
かかっており、半導体膜1にかかる局部的な負荷応力に
よって、半導体膜1が破壊されることが無くなるのであ
る。従って、歩留まりが向上し、生産性が向上する。
The semiconductor film 1 is supported by being floated on the water 71, and is moved and transported according to the flow of the water 71. When the semiconductor film 1 moves to the position of the cassette 81, the stage 8
2 rises and is scooped up by the tetrafluoroethylene resin mesh 61 set in the cassette 81, and the water 71
It moves into the cassette 81 from the surface. On this occasion,
The force for supporting the semiconductor film 1 is always uniformly applied to the entire surface of the semiconductor film 1, so that the semiconductor film 1 is not broken by a local load stress applied to the semiconductor film 1. Therefore, the yield is improved, and the productivity is improved.

【0104】実施例10.この発明の実施例10に係る
半導体装置の製造方法について図9を参照しながら説明
する。図9は、この発明の実施例10に係る半導体装置
の製造方法を示すための概略図である。図に従って工程
順に以下に説明する。
Embodiment 10 FIG. Embodiment 10 A method for manufacturing a semiconductor device according to Embodiment 10 of the present invention will be described with reference to FIG. FIG. 9 is a schematic view illustrating a method for manufacturing a semiconductor device according to Embodiment 10 of the present invention. The steps will be described below in the order of steps according to the drawings.

【0105】図9(a)に示すように、半導体膜1の表
面、裏面および貫通穴2の内壁には拡散層3が形成され
ている。半導体膜1の表面、裏面および貫通穴2の内壁
に、例えばシリコン窒化膜やシリコン酸化膜あるいはこ
れらの積層からなる絶縁膜12を形成する。
As shown in FIG. 9A, a diffusion layer 3 is formed on the front and back surfaces of the semiconductor film 1 and on the inner wall of the through hole 2. An insulating film 12 made of, for example, a silicon nitride film, a silicon oxide film, or a laminate thereof is formed on the front surface, the back surface, and the inner wall of the through hole 2 of the semiconductor film 1.

【0106】図9(b)に示すように、貫通穴2の裏面
の開口周縁部にレジスト(図示せず)を設け、裏面側か
らドライエッチングにより絶縁膜12をパターニングす
る。これにより、レジストのパターンに従って、貫通穴
2の裏面の開口周縁部に絶縁膜12が残る。
As shown in FIG. 9B, a resist (not shown) is provided on the periphery of the opening on the back surface of the through hole 2, and the insulating film 12 is patterned from the back surface by dry etching. As a result, the insulating film 12 remains on the periphery of the opening on the back surface of the through hole 2 according to the resist pattern.

【0107】この後、図9(c)に示すように、この絶
縁膜12をマスクとして、半導体膜1の表層の拡散層3
を、例えば水酸化ナトリウムなどのアルカリ溶液や弗酸
・硝酸の混酸などによりエッチングしてパターニングす
る。
Thereafter, as shown in FIG. 9C, using the insulating film 12 as a mask, the diffusion layer 3 on the surface of the semiconductor film 1 is formed.
Is patterned using, for example, an alkaline solution such as sodium hydroxide or a mixed acid of hydrofluoric acid and nitric acid.

【0108】この方法によれば、レジストは半導体膜1
の裏面側に形成するのみで良く、生産性と歩留まりが大
きく改善されるのである。
According to this method, the resist is applied to the semiconductor film 1
It is only necessary to form it on the back side of the substrate, and the productivity and yield are greatly improved.

【0109】また、この方法を、半導体膜1を用いて、
例えば太陽電池を作製するプロセスに適用する場合、太
陽電池の光入射表面の反射損失を低減するために形成す
る反射防止膜を絶縁膜12として用いると、プロセスの
工程数が簡略化され生産性と歩留まりが大きく改善され
る。反射防止膜として、例えばシリコン窒化膜を用いる
ことができる。因みに、多くの場合において、反射防止
膜を設ける前に、半導体膜1の表面を薄く酸化してシリ
コン酸化膜を形成することによって表面を不活性化して
おくので、この場合シリコン酸化膜とシリコン窒化膜の
積層になっていると言ってもよい。
This method is performed by using the semiconductor film 1
For example, when the present invention is applied to a process for manufacturing a solar cell, the use of an antireflection film formed to reduce the reflection loss of the light incident surface of the solar cell as the insulating film 12 simplifies the number of process steps and improves productivity and productivity. Yield is greatly improved. As the antireflection film, for example, a silicon nitride film can be used. Incidentally, in many cases, before providing the antireflection film, the surface of the semiconductor film 1 is passivated by thinly oxidizing the surface of the semiconductor film 1 to form a silicon oxide film. It may be said that the film is laminated.

【0110】実施例11.この発明の実施例11に係る
半導体装置について図10を参照しながら説明する。図
10は、この発明の実施例11に係る半導体装置を示す
図であり、(a)は裏面からみた図、(b)は(a)の
A−A’線からみた断面、(c)は(a)のB−B’線
からみた断面をそれぞれ示す。
Embodiment 11 FIG. Embodiment 11 A semiconductor device according to Embodiment 11 of the present invention will be described with reference to FIG. 10A and 10B are views showing a semiconductor device according to Embodiment 11 of the present invention, wherein FIG. 10A is a view from the back, FIG. 10B is a cross section as viewed from the line AA ′ of FIG. (A) shows a cross section taken along line BB '.

【0111】このように、絶縁膜12が半導体膜1表面
の不活性化の働きがある場合には、半導体膜1のできる
だけ多くの表面が絶縁膜12で覆われていることが、半
導体装置としての性能上望ましい。ところで、拡散層3
側の電極4Aを半導体膜1の裏面側に設ける構造の半導
体膜について考えると、従来の半導体装置においては、
前述の通り拡散層3側の電極4Aがもう一方の領域に接
触しないように、半導体膜1の裏面に、貫通穴2開口周
縁部だけでなく、拡散層3側の電極パターンに従って拡
散層3を形成する必要があった。
As described above, when the insulating film 12 has a function of inactivating the surface of the semiconductor film 1, as much as possible the surface of the semiconductor film 1 is covered with the insulating film 12. Is desirable in terms of performance. By the way, the diffusion layer 3
Considering a semiconductor film having a structure in which the side electrode 4A is provided on the back side of the semiconductor film 1, in a conventional semiconductor device,
As described above, the diffusion layer 3 is formed on the back surface of the semiconductor film 1 according to the electrode pattern on the diffusion layer 3 side, not only on the periphery of the opening of the through hole 2 so that the electrode 4A on the diffusion layer 3 side does not contact the other region. Needed to be formed.

【0112】これに対し、図10に示す実施例において
は、拡散層3に接続される電極4Aの拡散層3への接触
部およびもう一方の極の電極4Bの半導体膜1への接触
部を除いて、半導体膜1を絶縁膜12で被覆している。
このため、半導体膜1の裏面への拡散層3の形成は、貫
通穴2の開口周縁部だけで良く、拡散層3の領域面積が
小さくて済み、半導体装置の性能が向上する。さらに、
この際の絶縁膜12として太陽電池の場合の反射防止膜
を用いると、工程数が減って生産性と歩留まりが改善さ
れる。
On the other hand, in the embodiment shown in FIG. 10, the contact portion of the electrode 4A connected to the diffusion layer 3 with the diffusion layer 3 and the contact portion of the other electrode 4B with the semiconductor film 1 are formed. Except for this, the semiconductor film 1 is covered with the insulating film 12.
For this reason, the diffusion layer 3 needs to be formed on the back surface of the semiconductor film 1 only at the peripheral edge of the opening of the through hole 2, and the area of the region of the diffusion layer 3 can be small, and the performance of the semiconductor device is improved. further,
If an anti-reflection film for a solar cell is used as the insulating film 12 at this time, the number of steps is reduced, and the productivity and yield are improved.

【0113】実施例12.この発明の実施例12に係る
半導体装置の製造方法について図11を参照しながら説
明する。図11は、この発明の実施例12に係る半導体
装置の製造方法を示すための断面概略図である。図に従
って工程順に以下に説明する。
Embodiment 12 FIG. A method for manufacturing a semiconductor device according to embodiment 12 of the present invention will be described with reference to FIG. FIG. 11 is a schematic sectional view showing a method for manufacturing a semiconductor device according to Embodiment 12 of the present invention. The steps will be described below in the order of steps according to the drawings.

【0114】図11(a)に示すように、半導体膜1の
表面、裏面および貫通穴2の内壁には、例えばシリコン
酸化膜からなる第2の絶縁膜112を形成する。
As shown in FIG. 11A, a second insulating film 112 made of, for example, a silicon oxide film is formed on the front and back surfaces of the semiconductor film 1 and the inner wall of the through hole 2.

【0115】図11(b)に示すように、この第2の絶
縁膜112を拡散層3の形成パターンに従ってパターニ
ングする。即ち、拡散層3を形成する領域以外の部分を
レジスト(図示せず)で覆って第2の絶縁膜112をエ
ッチングする。
As shown in FIG. 11B, the second insulating film 112 is patterned according to the pattern for forming the diffusion layer 3. That is, the portion other than the region where the diffusion layer 3 is formed is covered with a resist (not shown), and the second insulating film 112 is etched.

【0116】図11(c)に示すように、この状態で、
リン等の不純物拡散により拡散層3を形成する。
In this state, as shown in FIG.
The diffusion layer 3 is formed by diffusing impurities such as phosphorus.

【0117】この方法によれば、拡散層3のパターニン
グのために半導体膜1自身をエッチングする必要はな
く、表面にダメージを加えることなく、裏面の貫通穴2
開口周縁部にのみ拡散層3を形成することができるので
ある。第2の絶縁膜112は、CVDによるシリコン酸
化膜を用いるが、形成とエッチングの容易さ、他のプロ
セスとの整合性の点で都合がよい。この場合、不純物拡
散の前に希釈された弗化水素酸によってライトエッチン
グを通常行うが、その際にはシリコン酸化膜も同時にエ
ッチングされてしまう。このため、第2の絶縁膜112
として形成する厚さは1000オングストローム以上で
あることが望ましい。
According to this method, it is not necessary to etch the semiconductor film 1 itself for patterning the diffusion layer 3, and without damaging the front surface, the through hole 2 on the back surface.
The diffusion layer 3 can be formed only on the periphery of the opening. As the second insulating film 112, a silicon oxide film formed by CVD is used; however, it is convenient in terms of easiness of formation and etching, and compatibility with other processes. In this case, light etching is usually performed with diluted hydrofluoric acid before the impurity diffusion, but at this time, the silicon oxide film is also etched at the same time. Therefore, the second insulating film 112
It is desirable that the thickness formed as above is 1000 Å or more.

【0118】図10に示した構造を得るためには、この
後、半導体膜1の表面、裏面および貫通穴2の内壁に絶
縁膜12を設け、拡散層3に接続する電極4Aの拡散層
3への接触部と、もう一方の極の電極4Bの半導体膜1
への接触部以外の部分をレジストで覆い、絶縁膜12を
エッチングした後、拡散層3に接続される電極4Aおよ
びもう一方の電極4Bを形成するのである。この際の絶
縁膜12が太陽電池の場合の反射防止膜であってもよい
ことは前述の通りである。
In order to obtain the structure shown in FIG. 10, thereafter, an insulating film 12 is provided on the front surface, the back surface of the semiconductor film 1 and the inner wall of the through hole 2, and the diffusion layer 3 of the electrode 4A connected to the diffusion layer 3 is formed. And the semiconductor film 1 of the other electrode 4B
After the portion other than the contact portion is covered with a resist and the insulating film 12 is etched, the electrode 4A connected to the diffusion layer 3 and the other electrode 4B are formed. As described above, the insulating film 12 at this time may be an anti-reflection film in the case of a solar cell.

【0119】実施例13.以上のようにして、半導体膜
1の表面、表面から裏面に達する貫通穴2の内壁、およ
び半導体膜1の貫通穴2開口の周縁部に拡散層3が設け
られ、拡散層3に接続する電極4およびもう一方の電極
4の両方を半導体膜1の裏面側に設けた構造の半導体装
置が作製されるのであるが、この構造を用いて太陽電池
を作製した場合の性能を表す、電流電圧曲線の曲線因子
を示したのが図12である。
Embodiment 13 FIG. As described above, the diffusion layer 3 is provided on the front surface of the semiconductor film 1, the inner wall of the through hole 2 extending from the front surface to the back surface, and the peripheral portion of the opening of the through hole 2 of the semiconductor film 1, and the electrode connected to the diffusion layer 3 A semiconductor device having a structure in which both the electrode 4 and the other electrode 4 are provided on the back side of the semiconductor film 1 is manufactured. A current-voltage curve representing the performance when a solar cell is manufactured using this structure. FIG. 12 shows the fill factor.

【0120】図12(a)は、貫通穴2の配列パターン
を、正方形を最小単位とした格子状パターンの場合、図
12(b)は、正三角形を最小単位としたパターンの場
合についてそれぞれ示している。太陽電池として十分優
れた性能を得るためには、曲線因子として0.78程度
あるいはそれ以上の値が必要であるが、この図から、そ
のためにはいずれの場合においても、貫通穴2の配列ピ
ッチは1.5mm以下、貫通穴2の半導体膜1表裏間の
抵抗値10Ω以下であることが必要となることが分か
る。
FIG. 12A shows a case where the arrangement pattern of the through holes 2 is a lattice pattern using a square as a minimum unit, and FIG. 12B shows a case where the regular triangle is the minimum unit. ing. In order to obtain a sufficiently excellent performance as a solar cell, a fill factor of about 0.78 or more is required. From this figure, it can be seen from this figure that in any case, the arrangement pitch of the through holes 2 is large. It can be seen that it is necessary to be 1.5 mm or less and the resistance value between the front and back of the semiconductor film 1 in the through hole 2 is 10 Ω or less.

【0121】なお、以上の各実施例においては、主に、
基板100、半導体膜1の材料としてシリコンを用いた
場合について述べたが、他のものであっても良く、同様
の効果を奏する。
In each of the above embodiments, mainly
Although the case where silicon is used as the material of the substrate 100 and the semiconductor film 1 has been described, other materials may be used, and the same effect is obtained.

【0122】[0122]

【発明の効果】この発明の請求項1に係る半導体装置
は、以上説明したとおり、半導体膜の表面、この表面か
ら裏面に達する貫通穴の内壁、及び前記半導体膜の裏面
の貫通穴の周辺に拡散層が設けられており、前記拡散層
に接続された電極及びもう一方の極の電極の両方を前記
半導体膜の裏面側に設けた構造の半導体装置において、
前記拡散層に接続された電極の前記拡散層への接触部及
びもう一方の極の電極の前記半導体膜への接触部を除い
て、前記半導体膜を絶縁膜で被覆したので、拡散層の領
域面積が小さく済み、半導体装置の性能を向上すること
ができるという効果を奏する。また、前記絶縁膜を、半
導体装置の反射防止膜としたので、太陽電池を製造する
場合は工程数が減り、生産性と歩留まりを改善できると
いう効果を奏する。さらに、前記半導体膜の厚みを、1
00μm以下とし、前記貫通穴の前記半導体膜表裏間の
電気抵抗が1つ当たり10Ω以下とし、前記貫通穴を、
1.5mm以下のピッチで配列したので、太陽電池とし
て十分優れた性能を得ることができるという効果を奏す
る。
As described above, the semiconductor device according to the first aspect of the present invention is provided on the surface of the semiconductor film, the inner wall of the through hole extending from the surface to the back surface, and the periphery of the through hole on the back surface of the semiconductor film. In a semiconductor device having a structure in which a diffusion layer is provided, and both an electrode connected to the diffusion layer and an electrode of the other electrode are provided on a back surface side of the semiconductor film,
Since the semiconductor film was covered with an insulating film except for a contact portion of the electrode connected to the diffusion layer to the diffusion layer and a contact portion of the other electrode to the semiconductor film, the region of the diffusion layer This has the effect that the area can be reduced and the performance of the semiconductor device can be improved. Further, since the insulating film is used as an antireflection film of a semiconductor device, the number of steps is reduced in the case of manufacturing a solar cell, and the effect of improving productivity and yield can be obtained. Further, the thickness of the semiconductor film is set to 1
00 μm or less, between the front and back of the semiconductor film of the through hole
The electric resistance is 10Ω or less per one, and the through hole is
Since they are arranged at a pitch of 1.5 mm or less, there is an effect that sufficiently excellent performance as a solar cell can be obtained.

【0123】この発明の請求項2に係る半導体装置の製
造方法は、以上説明したとおり、半導体膜の表面、この
表面から裏面に達する貫通穴の内壁、及び前記半導体膜
の裏面の貫通穴の周辺に拡散層を設ける工程を含む半導
体装置の製造方法において、前記表面、前記裏面及び前
記貫通穴の内壁に絶縁膜を形成した後、前記拡散層を設
けるべき領域以外の領域の絶縁膜を除去して前記半導体
膜を露出させ、残った絶縁膜をマスクにして前記半導体
膜をエッチングすることにより、前記拡散層のパターン
を形成するので、レジストは半導体膜の裏面側に形成す
るだけでよく、生産性と歩留まりが大きく改善できると
いう効果を奏する。また、前記絶縁膜を、半導体装置の
反射防止膜としたので、太陽電池の場合、工程数が減
り、生産性と歩留まりが改善できるという効果を奏す
Manufacturing of a semiconductor device according to claim 2 of the present invention .
The fabrication method is, as described above, the surface of the semiconductor film,
Inner wall of a through hole reaching from the front surface to the back surface, and the semiconductor film
Including a step of providing a diffusion layer around a through hole on the back surface of the semiconductor
In the method of manufacturing a body device, the front surface, the back surface, and the front
After forming an insulating film on the inner wall of the through hole, the diffusion layer is provided.
Removing the insulating film in the region other than the region to
Exposing the film and using the remaining insulating film as a mask, the semiconductor
By etching the film, the pattern of the diffusion layer
Resist is formed on the back side of the semiconductor film.
Just improve productivity and yield.
This has the effect. Further, the insulating film may be used as a semiconductor device.
The use of an anti-reflection coating reduces the number of processes for solar cells.
Has the effect of improving productivity and yield.
You .

【0124】この発明の請求項3に係る半導体装置の製
造方法は、以上説明したとおり、半導体膜の表面、この
表面から裏面に達する貫通穴の内壁、及び前記半導体膜
の裏面の貫通穴の周辺に拡散層を設ける工程を含む半導
体装置の製造方法において、前記表面、前記裏面及び前
記貫通穴の内壁に絶縁膜を形成した後、前記拡散層の形
成パターンに従って前記絶縁膜を除去して前記半導体膜
を露出させ不純物拡散により前記拡散層を形成するの
で、拡散層のパターニングのために半導体膜自体をエッ
チングする必要はなく、表面にダメージを加えることな
く、裏面の貫通穴開口周縁部にのみ拡散層を形成できる
という効果を奏する。また、前記拡散層を形成し残った
絶縁膜を除去した後、前記表面、前記裏面及び前記貫通
穴の内壁に別の絶縁層を形成し、前記拡散層に接続され
る電極の拡散層への接触部と、もう一方の極の電極の半
導体膜への接触部の前記別の絶縁膜を除去した後、前記
拡散層に接続される電極及びもう一方の極の電極を形成
する工程をさらに含むので、優れた性能の装置を製造で
き、生産性と歩留まりを向上できるという効果を奏す
る。さらに、前記絶縁膜を、CVD法によって堆積され
たシリコン酸化膜としたので、エッチング等が容易であ
り、他のプロセスとの整合性の点で都合がよいという効
果を奏する。またさらに、前記シリコン酸化膜の厚さ
を、1000オングストローム以上としたので、不純物
拡散の前に行うライトエッチングによりエッチングされ
ないという効果を奏する
The manufacturing of the semiconductor device according to claim 3 of the present invention .
The fabrication method is, as described above, the surface of the semiconductor film,
Inner wall of a through hole reaching from the front surface to the back surface, and the semiconductor film
Including a step of providing a diffusion layer around a through hole on the back surface of the semiconductor
In the method of manufacturing a body device, the front surface, the back surface, and the front
After forming an insulating film on the inner wall of the through hole, the shape of the diffusion layer
Removing the insulating film according to the formed pattern and forming the semiconductor film
And forming the diffusion layer by impurity diffusion.
The semiconductor film itself for patterning the diffusion layer.
No need to chin and do not damage the surface
In addition, a diffusion layer can be formed only on the periphery of the through hole opening on the back surface.
This has the effect. In addition, the diffusion layer was formed and remained.
After removing the insulating film, the front surface, the rear surface, and the penetration
Form another insulating layer on the inner wall of the hole and connect to the diffusion layer
Contact of the electrode with the diffusion layer and half of the electrode of the other electrode
After removing the another insulating film at the contact portion to the conductor film,
Form the electrode connected to the diffusion layer and the other electrode
Manufacturing process to produce equipment with excellent performance.
Has the effect of improving productivity and yield.
You. Further, the insulating film is deposited by a CVD method.
Etching is easy because of the silicon oxide film
And is advantageous in terms of consistency with other processes.
Play a fruit. Still further, the thickness of the silicon oxide film
Is 1000 Å or more,
Etched by light etching before diffusion
There is an effect that there is no .

【0125】[0125]

【0126】[0126]

【0127】[0127]

【0128】[0128]

【0129】[0129]

【0130】[0130]

【0131】[0131]

【0132】[0132]

【0133】[0133]

【0134】[0134]

【0135】[0135]

【0136】[0136]

【0137】[0137]

【0138】[0138]

【0139】[0139]

【0140】[0140]

【0141】[0141]

【0142】[0142]

【0143】[0143]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施例1に係る半導体装置の製造
方法を示す図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】 この発明の実施例2に係る半導体装置の製造
装置を示す概略断面図である。
FIG. 2 is a schematic sectional view showing an apparatus for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】 この発明の実施例3に係る半導体装置の製造
装置を示す概略断面図である。
FIG. 3 is a schematic sectional view showing an apparatus for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図4】 この発明の実施例4に係る半導体装置の製造
装置を示す概略正面図である。
FIG. 4 is a schematic front view showing a semiconductor device manufacturing apparatus according to Embodiment 4 of the present invention.

【図5】 この発明の実施例6に係る半導体装置の製造
装置を示す概略断面図である。
FIG. 5 is a schematic sectional view showing an apparatus for manufacturing a semiconductor device according to a sixth embodiment of the present invention.

【図6】 この発明の実施例7に係る半導体装置の製造
装置を示す概略図である。
FIG. 6 is a schematic view showing an apparatus for manufacturing a semiconductor device according to a seventh embodiment of the present invention.

【図7】 この発明の実施例8に係る半導体装置の製造
方法を示す概略図である。
FIG. 7 is a schematic view illustrating a method for manufacturing a semiconductor device according to an eighth embodiment of the present invention.

【図8】 この発明の実施例9に係る半導体装置の製造
装置を示す概略図である。
FIG. 8 is a schematic diagram showing an apparatus for manufacturing a semiconductor device according to a ninth embodiment of the present invention.

【図9】 この発明の実施例10に係る半導体装置の製
造方法を示す概略断面図である。
FIG. 9 is a schematic sectional view illustrating a method for manufacturing a semiconductor device according to Example 10 of the present invention.

【図10】 この発明の実施例11に係る半導体装置を
示す図である。
FIG. 10 is a diagram showing a semiconductor device according to Embodiment 11 of the present invention.

【図11】 この発明の実施例12に係る半導体装置の
製造方法を示す概略断面図である。
FIG. 11 is a schematic sectional view illustrating a method for manufacturing a semiconductor device according to Example 12 of the present invention;

【図12】 この発明の実施例13に係る半導体装置の
電流電圧特性曲線を示す図である。
FIG. 12 is a diagram showing a current-voltage characteristic curve of a semiconductor device according to Embodiment 13 of the present invention.

【図13】 従来の半導体装置の製造方法を示す模式図
である。
FIG. 13 is a schematic view illustrating a conventional method for manufacturing a semiconductor device.

【図14】 従来の半導体装置の製造方法を示す模式図
である。
FIG. 14 is a schematic view illustrating a conventional method for manufacturing a semiconductor device.

【図15】 従来の半導体装置の製造装置を示す図であ
る。
FIG. 15 is a diagram showing a conventional semiconductor device manufacturing apparatus.

【図16】 従来の半導体装置の製造装置を示す図であ
る。
FIG. 16 is a view showing a conventional semiconductor device manufacturing apparatus.

【図17】 従来の半導体装置の製造方法を示す図であ
る。
FIG. 17 is a view illustrating a conventional method of manufacturing a semiconductor device.

【図18】 従来の半導体装置を示す図である。FIG. 18 is a view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体膜、2 貫通穴、3 拡散層、4A、4B
電極、10 剥離層、11 水、12 絶縁膜、21
第1の領域、22 第2の領域、31、31A第1の空
間、32、32A 第2の空間、61 4フッ化エチレ
ン樹脂製メッシュ、100 基板、112 第2の絶縁
膜。
1 semiconductor film, 2 through hole, 3 diffusion layer, 4A, 4B
Electrode, 10 release layer, 11 water, 12 insulating film, 21
1st area | region, 22 2nd area | region, 31 and 31A 1st space, 32 and 32A 2nd space, 614 mesh made of tetrafluoroethylene resin, 100 board | substrates, 112 2nd insulating film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 31/04 - 31/078 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 31/04-31/078

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体膜の表面、この表面から裏面に達
する貫通穴の内壁、及び前記半導体膜の裏面の貫通穴の
周辺に拡散層が設けられており、前記拡散層に接続され
た電極及びもう一方の極の電極の両方を前記半導体膜の
裏面側に設けた構造の半導体装置において、 前記拡散層に接続された電極の前記拡散層への接触部及
びもう一方の極の電極の前記半導体膜への接触部を除い
て、前記半導体膜をシリコン窒化膜からなる反射防止膜
で被覆し、前記半導体膜の厚みは、100μm以下であり、 前記貫通穴の前記半導体膜表裏間の電気抵抗が1つ当た
り10Ω以下であり、 前記貫通穴は、1.5mm以下の
ピッチで配列されていることを特徴とする半導体装置。
1. A front surface of a semiconductor film, from the front surface to a back surface.
Inner wall of the through hole, and the through hole on the back surface of the semiconductor film.
A diffusion layer is provided in the periphery and connected to the diffusion layer.
Both the electrode and the other electrode of the semiconductor film
In a semiconductor device having a structure provided on a back surface side, a contact portion of an electrode connected to the diffusion layer with the diffusion layer may be formed.
Except for the contact of the electrode of the other pole with the semiconductor film
An anti-reflection film made of a silicon nitride film
Covered withA thickness of the semiconductor film is 100 μm or less; One electric resistance between the front and back of the semiconductor film in the through hole hits
10Ω or less, The through hole is 1.5 mm or less
Arranged in pitchingA semiconductor device characterized by the above-mentioned.
【請求項2】 半導体膜の表面、この表面から裏面に達
する貫通穴の内壁、及び前記半導体膜の裏面の貫通穴の
周辺に拡散層を設ける工程を含む半導体装置の製造方法
において、 前記表面、前記裏面及び前記貫通穴の内壁にシリコン窒
化膜からなる反射防止膜を形成した後、前記拡散層を設
けるべき領域以外の領域の反射防止膜を除去して前記半
導体膜を露出させ、残った反射防止膜をマスクにして前
記半導体膜をエッチングすることにより、前記拡散層の
パターンを形成することを特徴とする半導体装置の製造
方法。
2. A method of manufacturing a semiconductor device, comprising: providing a front surface of a semiconductor film, an inner wall of a through hole reaching from the front surface to the back surface, and a diffusion layer around the through hole on the back surface of the semiconductor film. After forming an anti-reflection film made of a silicon nitride film on the back surface and the inner wall of the through hole, the anti-reflection film in a region other than the region where the diffusion layer is to be provided is removed to expose the semiconductor film, and the remaining reflection film is formed. A method of manufacturing a semiconductor device, wherein a pattern of the diffusion layer is formed by etching the semiconductor film using a prevention film as a mask.
【請求項3】 半導体膜の表面、この表面から裏面に達
する貫通穴の内壁、及び前記半導体膜の裏面の貫通穴の
周辺に拡散層を設ける工程を含む半導体装置の製造方法
において、 前記表面、前記裏面及び前記貫通穴の内壁に、CVD法
によって堆積され厚さが1000オングストローム以上
のシリコン酸化膜からなる絶縁膜を形成した後、前記拡
散層の形成パターンに従って前記絶縁膜を除去して前記
半導体膜を露出させ不純物拡散により前記拡散層を形成
し、 前記拡散層を形成し残った絶縁膜を除去した後、前記表
面、前記裏面及び前記貫通穴の内壁にシリコン窒化膜か
らなる反射防止膜を形成し、前記拡散層に接続される電
極の拡散層への接触部と、もう一方の極の電極の半導体
膜への接触部の前記反射防止膜を除去した後、前記拡散
層に接続される電極及びもう一方の極の電極を形成する
ことを特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device, comprising: providing a front surface of a semiconductor film, an inner wall of a through hole extending from the front surface to the back surface, and a diffusion layer around the through hole on the back surface of the semiconductor film. After forming an insulating film made of a silicon oxide film having a thickness of 1000 Å or more deposited on the back surface and the inner wall of the through hole by a CVD method, the insulating film is removed according to a pattern of forming the diffusion layer, and the semiconductor film is removed. After the film is exposed and the diffusion layer is formed by impurity diffusion, after forming the diffusion layer and removing the remaining insulating film, an antireflection film made of a silicon nitride film is formed on the front surface, the rear surface, and the inner wall of the through hole. Forming and removing the antireflection film at the contact portion of the electrode connected to the diffusion layer to the diffusion layer and the contact portion of the other electrode to the semiconductor film, The method of manufacturing a semiconductor device characterized by forming the electrodes of the connected electrode and the other electrode.
JP16245294A 1994-07-14 1994-07-14 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3331052B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16245294A JP3331052B2 (en) 1994-07-14 1994-07-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16245294A JP3331052B2 (en) 1994-07-14 1994-07-14 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001351335A Division JP3676725B2 (en) 2001-11-16 2001-11-16 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH0832096A JPH0832096A (en) 1996-02-02
JP3331052B2 true JP3331052B2 (en) 2002-10-07

Family

ID=15754886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16245294A Expired - Fee Related JP3331052B2 (en) 1994-07-14 1994-07-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3331052B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260342A (en) * 1996-03-18 1997-10-03 Mitsubishi Electric Corp Method and apparatus for manufacturing semiconductor device
JP2002246625A (en) * 2001-02-21 2002-08-30 Sharp Corp Method of manufacturing solar cell

Also Published As

Publication number Publication date
JPH0832096A (en) 1996-02-02

Similar Documents

Publication Publication Date Title
US5185292A (en) Process for forming extremely thin edge-connectable integrated circuit structure
US3536600A (en) Method of manufacturing semiconductor devices using an electrolytic etching process and semiconductor device manufactured by this method
JP3019884B2 (en) Semiconductor device and manufacturing method thereof
US6096433A (en) Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof
KR960036122A (en) Semiconductor device and manufacturing method thereof
CN108269864B (en) Flexible solar cell and preparation method thereof
US3427708A (en) Semiconductor
JPS6140151B2 (en)
JP3331052B2 (en) Semiconductor device and manufacturing method thereof
JPH10154810A (en) Semiconductor device and manufacture thereof
JP2878031B2 (en) Thin solar cell and manufacturing method
JP3676725B2 (en) Manufacturing method of semiconductor device
JPS55102266A (en) Fabricating method of semiconductor device
US3671339A (en) Method of fabricating semiconductor devices having alloyed junctions
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
JPH0555361A (en) Semiconductor device and manufacture thereof
JPS5828731B2 (en) All silicon materials available.
JPS6244415B2 (en)
KR100922346B1 (en) Solar cell and fabrication method thereof
JPH10178198A (en) Metal-semiconductor optical element
JPS553633A (en) Manufacturing semiconductor device
JPS5830170A (en) Compound semiconductor element and forming method of its electrode
JPH036069A (en) Formation of protective film for semiconductor light emitting device
JPH04335551A (en) Manufacture of semiconductor device
JPH02218109A (en) Method of forming silicon leyar in when lating layer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees