JP3676725B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3676725B2 JP3676725B2 JP2001351335A JP2001351335A JP3676725B2 JP 3676725 B2 JP3676725 B2 JP 3676725B2 JP 2001351335 A JP2001351335 A JP 2001351335A JP 2001351335 A JP2001351335 A JP 2001351335A JP 3676725 B2 JP3676725 B2 JP 3676725B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- substrate
- semiconductor device
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、半導体膜を用いた太陽電池等の半導体装置の製造方法に関するものである。
特に、半導体膜を基板から分離して半導体装置に適用する場合における、半導体装置の製造方法に係るものである。
【0002】
【従来の技術】
従来の半導体膜を用いた半導体装置の製造方法について図13及び図14を参照しながら説明する。図13及び図14は、例えば米国特許第4,727,047号公報及び米国特許第4,816,420号公報に示された従来の半導体装置の製造方法を示す模式図である。
【0003】
図13及び図14において、100は基板、101は基板100を被覆する絶縁膜、1は半導体膜である。
【0004】
基板100および半導体膜1は、砒化ガリウムからなり、まず、図13(a)に示す基板100の表面を絶縁膜101で被覆する。次に、図13(b)に示すように、この絶縁膜101にストライプ状に開口部を設けて基板100の表面を露出させる。次に、図13(c)、図14(a)及び(b)に示すように、露出した基板面を核として半導体膜1を結晶成長させる。
【0005】
図14(b)に示す構造において、半導体膜1は、絶縁膜101の開口部においてのみ基板100と連結しているので、絶縁膜101の材質を半導体膜1との結合が弱いもので構成することにより、半導体膜1に機械的な応力を加えることにより、図14(c)に示すように、基板100との連結部を破壊して、半導体膜1を基板100から引き剥がすことができる。
【0006】
しかしながら、この方法においては、基板100との連結部を破壊して無理矢理に半導体膜1を引き剥がしているので、必ずしも半導体膜1自身に損傷を加えずに分離ができるとは限らず、歩留まりが悪いという問題点があった。
【0007】
つぎに、従来の半導体装置の製造装置について図15を参照しながら説明する。図15は、従来の半導体装置の製造装置を示す斜視図である。
【0008】
図15において、600は半導体ウエハ、500は装置、501は半導体ウエハ600を挿入する溝である。この装置500は、半導体ウエハ600をそれぞれの溝501に1枚ずつ挿入し、合計25枚の半導体ウエハ600を同時に取り扱うように構成されている。そして、半導体ウエハ600を装填した状態で洗浄やエッチング等のウェット処理や搬送を行なうのである。
【0009】
しかしながら、従来の半導体装置に用いられているように、半導体ウエハ600に加工を施して半導体装置を製造する場合には、半導体ウエハ600は機械的強度が大きいため、図15に示したような装置500でその周縁部を保持するだけで取り扱うことができるが、厚さ100μm以下の半導体膜を取り扱う場合には、半導体膜の機械的強度が弱いので、図15に示したような半導体装置の装置500では、容易に半導体膜が破壊されてしまい、歩留まりが悪いという問題点があった。
【0010】
次に、装置500に半導体ウエハ600を装填する方法について図16を参照しながら説明する。図16は、従来の半導体装置の製造装置に半導体ウエハを装填している状態を示す図である。
【0011】
図16において、502は半導体ウエハ600を搬送するためのベルトであり、半導体ウエハ600がベルト502に乗った状態で搬送され、装置500の溝501に運びこまれている様子をあらわしている。なお、503は装置500を上下動させるステージである。
【0012】
しかしながら、半導体ウエハ600の取扱いにあたっては、半導体ウエハ600が十分な機械的強度を有していることがその取扱い上の前提となっている。従って、この場合にも、厚さ100μm以下の半導体膜を取り扱う場合には、半導体膜の機械的強度が弱いので、装置500では、容易に半導体膜が破壊されてしまい、歩留まりが悪いという問題点があった。
【0013】
さらに、他の従来の半導体膜を用いた半導体装置の製造方法について図17及び図18を参照しながら説明する。図17は、半導体膜を用いた半導体装置の内、半導体膜表面、表面から裏面に達する貫通穴の内壁、および半導体膜裏面の少なくとも貫通穴の周辺に拡散層を設けた構造を有する半導体装置の従来の製造方法を示す図である。
【0014】
図17(a)〜(c)において、1は半導体膜、2は半導体膜1に設けられた貫通穴、3は半導体膜1に設けられた拡散層、5はレジストである。
【0015】
図17(a)は、半導体膜1の表面、貫通穴2の内壁、および半導体膜1の裏面に拡散層3が設けられた状態を示している。この後、図17(b)に示すように、半導体膜1の表面、貫通穴2の内壁、および半導体膜1の裏面の貫通穴2の周縁部にレジスト5を写真製版やスクリーン印刷等の手法により形成する。次に、図17(c)に示すように、半導体膜1をエッチング液に浸漬して、半導体膜1の裏面の貫通穴2の周縁部以外の領域の拡散層3をエッチングする。なお、この後、レジスト5を取り除き、図18(c)に示すように、半導体膜1の裏面に電極を設ける。
【0016】
しかしながら、この方法においては、半導体膜1の両面にレジスト5を形成する必要があるので、レジスト5が形成された状態での半導体膜1の取り扱いが困難となり、生産性が極めて悪いという問題点があった。また、半導体膜1そのものをエッチングする必要があるので、拡散層3を取り除いた面はエッチングのダメージを受けた面しか得られないという欠点がある。因みに、ドライエッチングを用いる場合は、レジスト5の形成は裏面のみでよいが、エッチングのダメージがさらに大きくなるという問題点がある。
【0017】
図18は、半導体膜の表面、表面から裏面に達する貫通穴の内壁、および半導体膜の裏面の少なくとも貫通穴の周辺に拡散層が設けられた構造を有する従来の半導体装置を示す図である。同図(a)は、裏面からみた図、同図(b)は(a)に示すA−A’線からみた断面図、同図(c)は(a)に示すB−B’線からみた断面図をそれぞれ示す。
【0018】
拡散層3に接続される電極4A、4Bは半導体膜1の裏面に設けるために、裏面には貫通穴2の周縁部だけではなく、電極4A、4Bのパターンに従って拡散層3が形成されている。このため、拡散層3の領域面積が広くなり、これは半導体装置としての性能の向上を妨げていた。
【0019】
また、半導体膜1には貫通穴2が等間隔で形成されている。この半導体装置の性能を表す電流電圧特性は、貫通穴2の半導体膜1の表面の抵抗と、貫通穴2の間隔に大きく依存しており、これらのパラメータを適切に制御しないと、十分な特性の半導体装置を得ることが困難であった。
【0020】
【発明が解決しようとする課題】
上述したような従来の半導体膜を用いた半導体装置の製造方法は、以上のように構成されているので、歩留まりが悪く、また生産性が悪いという問題点があった。
【0021】
この発明は、前述した問題点を解決するためになされたもので、半導体膜を基板から容易に分離でき、その半導体膜を容易に取り扱うことが可能で、歩留まりを向上でき、生産性を向上することができる半導体装置の製造方法を得ることを目的とする。
【0022】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置の製造方法は、基板上に形成された半導体膜を前記基板から分離する工程を含む半導体装置の製造方法において、前記半導体膜に設けられた貫通穴であって、前記基板と前記半導体膜の間に形成された剥離層に達する前記貫通穴から弗化水素酸を導入して前記剥離層をエッチング除去した後、前記半導体膜の分離の際に、前記半導体膜と前記基板との間に水または水溶液を充満させ、前記基板を保持しておいて、前記半導体膜を前記基板面に沿って滑らせて分離するものである。
【0025】
この発明の請求項2に係る半導体装置の製造方法は、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を網目ピッチ0.5mm以上、2.5mm以下の4フッ化エチレン樹脂製メッシュで、表裏より挟んで保持した状態で、洗浄、エッチング等のウェット処理を施す工程をさらに含むものである。
【0026】
この発明の請求項3に係る半導体装置の製造方法は、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を水の表面に浮かべた状態で保持し、搬送する工程をさらに含むものである。
【0034】
【発明の実施の形態】
実施の形態1.
この発明の一実施の形態に係る半導体装置の製造方法について図1を参照しながら説明する。図1(a)〜(c)は、この発明の一実施の形態に係る半導体装置の製造方法を説明するための概略図である。
【0035】
図1(a)〜(c)において、100は基板、10は剥離層、11は水、1は半導体膜、2は半導体膜1に設けられた貫通穴である。
【0036】
例えば、基板100は単結晶シリコンウエハから成り、剥離層10は基板100を熱酸化して形成されたシリコン酸化膜から成る。あるいは、剥離層10はCVD等の手法により堆積されたシリコン酸化膜であってもよい。単結晶シリコンウエハの厚みは、6インチ径の場合、通常、625μmである。剥離層10の厚みは例えば1μmとする。半導体膜1は剥離層10上にCVD等の手法によって堆積された多結晶シリコン膜である。さらに、帯域熔融再結晶化や固相成長等の手段により結晶粒径を拡大し、電気的特性が改善されたものであってもよい。半導体膜1の厚みは、この半導体膜1を用いて例えば太陽電池を形成する場合、30〜50μm程度が望ましい。
【0037】
図1(a)は、半導体膜1に、剥離層10に達する貫通穴2が設けられた状態を示している。この状態において、これを弗化水素酸(図示せず)に浸し、貫通穴2から弗化水素酸を導入して剥離層10をエッチング除去した後水洗し、図1(b)に示すように、半導体膜1と基板100との間を水11で置換する。この状態では、水11が半導体膜1と基板100との間の接着剤のような働きをし、半導体膜1を基板100から容易に引き剥がすことはできない。因みに、この状態で放置するか、あるいは加熱して乾燥させて、半導体膜1と基板100との間の水11を無くしても、両者の間に結合が形成されてしまい、半導体膜1が自然に剥がれるようなことは起こらない。
【0038】
そこで、図1(b)の状態において、基板100を保持しておいて、図中の矢印のように、半導体膜1に基板100の面に沿って横向きの力を加えると、半導体膜1と基板100の間の水11は潤滑剤の役割を成し、半導体膜1を基板100上で容易に滑らせることができる。このようにして、図1(c)に示すように、半導体膜1を基板100の上から引き抜き、基板100から分離するのである。この方法によって、半導体膜1がシリコンから成る場合、厚さ10μmで10cm角の大きさのものまで分離が容易に可能であった。
【0039】
この実施の形態1は、半導体膜1の分離の際に、半導体膜1と基板100との間に水11または水溶液を充満させ、半導体膜1を基板面に沿って滑らせて分離するものである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0040】
実施の形態2.
この発明の実施の形態2に係る半導体装置の製造装置について図2を参照しながら説明する。図2は、図1に示した半導体装置の製造方法を実現するための装置を示す概略断面図である。
【0041】
図2において、21は第1の領域、22は第2の領域、23は第1の領域21と第2の領域22の間の段差、24は枠である。
【0042】
厚み約1cmの平坦な4フッ化エチレン樹脂「テフロン(登録商標)」の板に座ぐりを施して、図2に示すように、平坦な第1の領域21および第2の領域22を形成する。基板100の厚さの2〜3倍程度の深さに均一に座ぐりを施して第1の領域21とし、それより僅かに浅く座ぐりを施して第2の領域22とする。第1の領域21および第2の領域22は、それぞれ基板100と半導体膜1が収容できる面積に形成する。第1の領域21と第2の領域22との間の段差23は、基板100の厚みより小さく、基板100の厚みの半分よりは大きくなるように設定する。第1の領域21および第2の領域22の周囲には座ぐりの無い部分を残して枠24とする。
【0043】
次に、図2の装置を使用して半導体装置を製造する方法について説明する。図1(b)に示すような半導体膜1が基板100の上にある状態で、基板100を第1の領域に置く。この状態において、全体を水中に浸けるか、水で濡らしておいて、半導体膜1に横方向に力を加え、第2の領域22に移動させる。この時、基板100は段差23に引っ掛かり、第2の領域22に移ることはできないが、段差23は基板100の厚みより小さく設定されているので、基板100上の半導体膜1は段差23に引っ掛かることなく妨げなくスムーズに移動することができる。半導体膜1が完全に第2の領域22に移動した時点で、半導体膜1と基板100との分離が完了するのである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0044】
この時、半導体膜1に加える横向の力は、例えば半導体膜1の端を治具で押すようにして加えてもよいし、半導体膜1の表面を柔らかいもので全体的に押さえて摩擦によって加えてもよい。あるいは、全体を傾けて重力により半導体膜1を移動させてもよい。この際には超音波を加える等の振動を加えると、より半導体膜1の動きが円滑になる。また、半導体膜1の上から、第2の領域22に向かって水流を当てて水との摩擦力によって半導体膜1を移動させてもよい。
【0045】
この実施の形態2において、段差23を基板100の厚みの半分よりも大きく設定しているのは次の理由による。即ち、基板100の周縁部には、通常面取り加工が施してあって、その断面は若干丸みを帯びた形状となっている。従って、もし段差23が基板100の厚みの半分より小さい場合には、半導体膜1に第2の領域22へ移動する力を加えた時、基板100が段差23に乗り上げてしまい、基板100も同様に第2の領域22へ移動してしまうおそれがあり、半導体膜1と基板100との分離が達成されないということが起こり得るからである。
【0046】
実施の形態3.
この発明の実施の形態3に係る半導体装置の製造装置について図3を参照しながら説明する。図3は、この発明の実施の形態3に係る半導体装置の製造装置を示す概略断面図である。
【0047】
図3において、31は第1の空間、32は第2の空間である。
【0048】
4フッ化エチレン樹脂の板材等を組み合わせて、第1の空間31と第2の空間32とを構成する。第1の空間31は基板100に半導体膜1が付着した状態で収容される大きさに、第2の空間32は半導体膜1のみが収容される大きさに、それぞれ構成されている。それぞれの空間の厚みが、第1の空間31は基板100と半導体膜1の厚みより大きく、第2の空間32は基板100の厚みより小さくかつ、半導体膜1の厚みより大きくしている。
【0049】
この状態において、弗化水素酸に浸漬して剥離層10をエッチング除去すると、半導体膜1を基板100に固定する力が失われるので、半導体膜1は重力によって基板100の表面に沿って第2の空間32に向かって移動する。基板100は第2の空間32には移動できない大きさであるので、半導体膜1のみが第2の空間32に移動し、半導体膜1と基板100との分離が行われるのである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0050】
実施の形態4.
この発明の実施の形態4に係る半導体装置の製造装置について図4を参照しながら説明する。図4は、この発明の実施の形態4に係る半導体装置の製造装置を示す概略正面図である。
【0051】
図4において、31Aは第1の空間、32Aは第2の空間である。
【0052】
上記の実施の形態3においては、第1の空間31と第2の空間32の厚みを変えたが、この実施の形態4では、図4に示すように、4フッ化エチレン樹脂の板材等を組み合わせて、半導体膜1が基板100の大きさより小さい場合には、第2の空間32Aの幅を半導体膜1は入るが基板100は入らないように第1の空間31Aの幅よりも小さく構成したものである。
【0053】
この場合も同様にして、弗化水素酸に浸漬して剥離層10をエッチングして除去すると、半導体膜1を基板100に固定する力が失われるので、半導体膜1は重力によって基板100の表面に沿って第2の空間32Aに向かって移動する。基板100は第2の空間32Aには移動できない大きさであるので、半導体膜1のみが第2の空間32Aに移動し、半導体膜1と基板100との分離が行われるのである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0054】
実施の形態5.
この発明の実施の形態5に係る半導体装置の製造方法について説明する。
【0055】
上記実施の形態1を示す図1において、半導体膜1に設けられた、剥離層10に達する貫通穴2から弗化水素酸を導入して剥離層10をエッチング除去することによって、半導体膜1と基板100との結合を取り除く工程について示した。この際、シリコン酸化膜の弗化水素酸によるエッチング速度が弗化水素酸の温度に依存することは一般に知られている。
【0056】
ところで、貫通穴2の細い穴を通して半導体膜1と基板100の狭い間隙をエッチングしなければならないので、室温では完全にエッチングが終了するまで非常に長い時間を要する。貫通穴2の間隔が1mmの場合、約1昼夜の時間を要した。所要時間は貫通穴2の大きさや剥離層10の厚さを変えても大きな変化は見られなかった。
【0057】
一方、弗化水素酸の温度を上げることにより、エッチング完了までの所要時間が大きく短縮された。温度は50℃以上に上げることが効果的であることが分かった。これにより、貫通穴2の間隔が1mmの場合、2〜3時間でエッチングが完了した。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0058】
温度を50℃以上に上げることが効果的である理由は次のように考えられる。即ち、一つには、反応が活発になりエッチングのスピードそのものが大きくなることである。第二には、エッチングにより発生したガス成分が気化しやすくなり、気泡となって半導体膜1を押し上げ、半導体膜1と基板100との隙間を広げて弗化水素酸の回り込みが良くなることである。この効果は半導体膜1の厚みが小さい場合程顕著である。さらに、第三には、弗化水素酸の粘性が低下して、半導体膜1と基板100との隙間への回り込みが良くなることである。
【0059】
実施の形態6.
この発明の実施の形態6に係る半導体装置の製造装置について図5を参照しながら説明する。図5は、上記実施の形態5に係る半導体装置の製造方法を実現するための装置を示す概略断面図である。
【0060】
図5において、51は弗化水素酸33が満たされた第1の容器、52は水11が満たされた第2の容器、53は第2の容器52の底部に設けられた加熱装置、54は加熱装置53と水中に設けられた温度センサ(図示せず)に接続され、CPU、ROM、RAM等から構成される温度制御装置である。また、510は第1の容器51の蓋、520は第2の容器52の蓋である。
【0061】
第1の容器51および第2の容器は4フッ化エチレン樹脂製である。それぞれ4フッ化エチレン樹脂ブロックからの削り出しで作った、継ぎ目の無い一体成型品である。第1の容器51の中に、上記実施の形態2〜4の装置を入れ、弗化水素酸33を必要量満たす。この第1の容器51を第2の容器52の中に入れ、その隙間に水11を必要量満たす。第1の容器51には蓋510、第2の容器には蓋520があって、これによりそれぞれ密閉されるようになっている。なお、蓋510の周縁部は第1の容器51本体の上に外側から覆い被さるようにできている。これは、加熱によって蒸発した水分が蓋510の内面で水滴となって落下した際、蓋510の隙間から第1の容器51の中に混入し、内部の弗化水素酸33の濃度を低下させることを防止するためである。
【0062】
この状態において、第2の容器52内の加熱装置53によって、容器内の水11を加熱し、温度制御装置54によって、温度を50℃以上の一定値になるように制御する。これにより第1の容器51が加熱され、間接的に第1の容器51内の弗化水素酸33が加熱されるのである。このように構成することにより、加熱装置53に、最も強い酸である弗化水素酸33が直接接することを防止でき、安定した加熱が可能になるとともに、弗化水素酸33の量を必要最小限にとどめて、使用量を節約し有効に用いることが可能となるのである。
【0063】
実施の形態7.
この発明の実施の形態7に係る半導体装置の製造装置について図6を参照しながら説明する。図6は、この発明に係る半導体装置の製造装置を示す概略図である。
【0064】
図6において、61は4フッ化エチレン樹脂製メッシュである。なお、1は半導体膜である。
【0065】
半導体膜1は、2枚の4フッ化エチレン樹脂製メッシュ61で囲まれた隙間に保持されている。この状態において、洗浄やエッチング等のウェット処理を施す。4フッ化エチレン樹脂製メッシュ61の網目ピッチは0.5mm以上2.5mm以下とする。網目ピッチを0.5mm以上とする理由は、これより網目ピッチが小さい場合、表面張力によって水やエッチング液が浸透しないことが有り得るからである。
【0066】
しかしながら、網目ピッチを大きくし過ぎると、処理時に半導体膜1に対してかかる応力が大きくなってしまう。6インチ(150mm)ウエハを従来の製造装置のように、その周縁部のみで支える場合(図15を参照)を考えると、6インチウエハの厚みは0.625mmであるから、アスペクト比は250である。これと同じアスペクト比を100μm厚の半導体膜1について考えると、網目ピッチは25mmとなる。安全率を10倍とって、半導体膜1の厚さが10μmの場合について考えると、網目ピッチは2.5mmとなるのである。
【0067】
実施の形態8.
この発明の実施の形態8に係る半導体装置の製造方法について図7を参照しながら説明する。図7は、この発明の実施の形態8に係る半導体装置の製造方法を示す概略図である。
【0068】
図7において、71は水(水流)である。なお、1は半導体膜、2は貫通穴である。
【0069】
半導体膜1は水71の表面張力によって、その表面に浮いている。この時、半導体膜1を支える力は半導体膜1と水71との接触面全体にかかっており、局部的な応力負荷による半導体膜1の破壊が起こらない。従って、プロセスの歩留まりが向上するのである。また、半導体膜1に接触しているのは水71のみであるから、容易に別の場所への移動が可能であるばかりでなく、不純物の汚染をも無いという利点がある。
【0070】
実施の形態9.
この発明の実施の形態9に係る半導体装置の製造装置について図8を参照しながら説明する。図8は、この発明の実施の形態9に係る半導体装置の製造装置を示す概略図である。
【0071】
図8において、81はカセット、82はステージである。なお、1は半導体膜、2は貫通穴、61は4フッ化エチレン樹脂製メッシュ、71は水である。
【0072】
半導体膜1は水71の上に浮いて支持されており、水71の流れに従って移動搬送される。半導体膜1がカセット81の位置まで移動すると、ステージ82が上昇し、カセット81にセットされた4フッ化エチレン樹脂製メッシュ61によって掬い上げられ、水71表面からカセット81内に移動するのである。この際、半導体膜1を支える力は常に半導体膜1の全面に均等にかかっており、半導体膜1にかかる局部的な負荷応力によって、半導体膜1が破壊されることが無くなるのである。従って、歩留まりが向上し、生産性が向上する。
【0073】
実施の形態10.
この発明の実施の形態10に係る半導体装置の製造方法について図9を参照しながら説明する。図9は、この発明の実施の形態10に係る半導体装置の製造方法を示すための概略図である。図に従って工程順に以下に説明する。
【0074】
図9(a)に示すように、半導体膜1の表面、裏面および貫通穴2の内壁には拡散層3が形成されている。半導体膜1の表面、裏面および貫通穴2の内壁に、例えばシリコン窒化膜やシリコン酸化膜あるいはこれらの積層からなる絶縁膜12を形成する。
【0075】
図9(b)に示すように、貫通穴2の裏面の開口周縁部にレジスト(図示せず)を設け、裏面側からドライエッチングにより絶縁膜12をパターニングする。これにより、レジストのパターンに従って、貫通穴2の裏面の開口周縁部に絶縁膜12が残る。
【0076】
この後、図9(c)に示すように、この絶縁膜12をマスクとして、半導体膜1の表層の拡散層3を、例えば水酸化ナトリウムなどのアルカリ溶液や弗酸・硝酸の混酸などによりエッチングしてパターニングする。
【0077】
この方法によれば、レジストは半導体膜1の裏面側に形成するのみで良く、生産性と歩留まりが大きく改善されるのである。
【0078】
また、この方法を、半導体膜1を用いて、例えば太陽電池を作製するプロセスに適用する場合、太陽電池の光入射表面の反射損失を低減するために形成する反射防止膜を絶縁膜12として用いると、プロセスの工程数が簡略化され生産性と歩留まりが大きく改善される。反射防止膜として、例えばシリコン窒化膜を用いることができる。因みに、多くの場合において、反射防止膜を設ける前に、半導体膜1の表面を薄く酸化してシリコン酸化膜を形成することによって表面を不活性化しておくので、この場合シリコン酸化膜とシリコン窒化膜の積層になっていると言ってもよい。
【0079】
実施の形態11.
この発明の実施の形態11に係る半導体装置について図10を参照しながら説明する。図10は、この発明の実施の形態11に係る半導体装置を示す図であり、(a)は裏面からみた図、(b)は(a)のA−A’線からみた断面、(c)は(a)のB−B’線からみた断面をそれぞれ示す。
【0080】
このように、絶縁膜12が半導体膜1表面の不活性化の働きがある場合には、半導体膜1のできるだけ多くの表面が絶縁膜12で覆われていることが、半導体装置としての性能上望ましい。ところで、拡散層3側の電極4Aを半導体膜1の裏面側に設ける構造の半導体膜について考えると、従来の半導体装置においては、前述の通り拡散層3側の電極4Aがもう一方の領域に接触しないように、半導体膜1の裏面に、貫通穴2開口周縁部だけでなく、拡散層3側の電極パターンに従って拡散層3を形成する必要があった。
【0081】
これに対し、図10に示す実施の形態においては、拡散層3に接続される電極4Aの拡散層3への接触部およびもう一方の極の電極4Bの半導体膜1への接触部を除いて、半導体膜1を絶縁膜12で被覆している。このため、半導体膜1の裏面への拡散層3の形成は、貫通穴2の開口周縁部だけで良く、拡散層3の領域面積が小さくて済み、半導体装置の性能が向上する。さらに、この際の絶縁膜12として太陽電池の場合の反射防止膜を用いると、工程数が減って生産性と歩留まりが改善される。
【0082】
実施の形態12.
この発明の実施の形態12に係る半導体装置の製造方法について図11を参照しながら説明する。図11は、この発明の実施の形態12に係る半導体装置の製造方法を示すための断面概略図である。図に従って工程順に以下に説明する。
【0083】
図11(a)に示すように、半導体膜1の表面、裏面および貫通穴2の内壁には、例えばシリコン酸化膜からなる第2の絶縁膜112を形成する。
【0084】
図11(b)に示すように、この第2の絶縁膜112を拡散層3の形成パターンに従ってパターニングする。即ち、拡散層3を形成する領域以外の部分をレジスト(図示せず)で覆って第2の絶縁膜112をエッチングする。
【0085】
図11(c)に示すように、この状態で、リン等の不純物拡散により拡散層3を形成する。
【0086】
この方法によれば、拡散層3のパターニングのために半導体膜1自身をエッチングする必要はなく、表面にダメージを加えることなく、裏面の貫通穴2開口周縁部にのみ拡散層3を形成することができるのである。第2の絶縁膜112は、CVDによるシリコン酸化膜を用いるが、形成とエッチングの容易さ、他のプロセスとの整合性の点で都合がよい。この場合、不純物拡散の前に希釈された弗化水素酸によってライトエッチングを通常行うが、その際にはシリコン酸化膜も同時にエッチングされてしまう。このため、第2の絶縁膜112として形成する厚さは1000オングストローム以上であることが望ましい。
【0087】
図10に示した構造を得るためには、この後、半導体膜1の表面、裏面および貫通穴2の内壁に絶縁膜12を設け、拡散層3に接続する電極4Aの拡散層3への接触部と、もう一方の極の電極4Bの半導体膜1への接触部以外の部分をレジストで覆い、絶縁膜12をエッチングした後、拡散層3に接続される電極4Aおよびもう一方の電極4Bを形成するのである。この際の絶縁膜12が太陽電池の場合の反射防止膜であってもよいことは前述の通りである。
【0088】
実施の形態13.
以上のようにして、半導体膜1の表面、表面から裏面に達する貫通穴2の内壁、および半導体膜1の貫通穴2開口の周縁部に拡散層3が設けられ、拡散層3に接続する電極4およびもう一方の電極4の両方を半導体膜1の裏面側に設けた構造の半導体装置が作製されるのであるが、この構造を用いて太陽電池を作製した場合の性能を表す、電流電圧曲線の曲線因子を示したのが図12である。
【0089】
図12(a)は、貫通穴2の配列パターンを、正方形を最小単位とした格子状パターンの場合、図12(b)は、正三角形を最小単位としたパターンの場合についてそれぞれ示している。太陽電池として十分優れた性能を得るためには、曲線因子として0.78程度あるいはそれ以上の値が必要であるが、この図から、そのためにはいずれの場合においても、貫通穴2の配列ピッチは1.5mm以下、貫通穴2の半導体膜1表裏間の抵抗値10Ω以下であることが必要となることが分かる。
【0090】
なお、以上の各実施の形態においては、主に、基板100、半導体膜1の材料としてシリコンを用いた場合について述べたが、他のものであっても良く、同様の効果を奏する。
【0091】
【発明の効果】
この発明の請求項1に係る半導体装置の製造方法は、以上説明したとおり、基板上に形成された半導体膜を前記基板から分離する工程を含む半導体装置の製造方法において、前記半導体膜に設けられた貫通穴であって、前記基板と前記半導体膜の間に形成された剥離層に達する前記貫通穴から弗化水素酸を導入して前記剥離層をエッチング除去した後、前記半導体膜の分離の際に、前記半導体膜と前記基板との間に水または水溶液を充満させ、前記基板を保持しておいて、前記半導体膜を前記基板面に沿って滑らせて分離するので、半導体膜を破壊せずに容易に分離でき、歩留まりや生産性を向上できるという効果を奏する。
【0094】
この発明の請求項2に係る半導体装置の製造方法は、以上説明したとおり、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を網目ピッチ0.5mm以上、2.5mm以下の4フッ化エチレン樹脂製メッシュで、表裏より挟んで保持した状態で、洗浄、エッチング等のウェット処理を施す工程をさらに含むので、半導体膜を破壊せずに取り扱うことができ、歩留まりや生産性を向上できるという効果を奏する。
【0095】
この発明の請求項3に係る半導体装置の製造方法は、以上説明したとおり、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を水の表面に浮かべた状態で保持し、搬送する工程をさらに含むので、半導体膜を破壊せずに取り扱うことができ、歩留まりや生産性を向上でき、また、不純物の汚染もないという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係る半導体装置の製造方法を示す図である。
【図2】 この発明の実施の形態2に係る半導体装置の製造装置を示す概略断面図である。
【図3】 この発明の実施の形態3に係る半導体装置の製造装置を示す概略断面図である。
【図4】 この発明の実施の形態4に係る半導体装置の製造装置を示す概略正面図である。
【図5】 この発明の実施の形態6に係る半導体装置の製造装置を示す概略断面図である。
【図6】 この発明の実施の形態7に係る半導体装置の製造装置を示す概略図である。
【図7】 この発明の実施の形態8に係る半導体装置の製造方法を示す概略図である。
【図8】 この発明の実施の形態9に係る半導体装置の製造装置を示す概略図である。
【図9】 この発明の実施の形態10に係る半導体装置の製造方法を示す概略断面図である。
【図10】 この発明の実施の形態11に係る半導体装置を示す図である。
【図11】 この発明の実施の形態12に係る半導体装置の製造方法を示す概略断面図である。
【図12】 この発明の実施の形態13に係る半導体装置の電流電圧特性曲線を示す図である。
【図13】 従来の半導体装置の製造方法を示す模式図である。
【図14】 従来の半導体装置の製造方法を示す模式図である。
【図15】 従来の半導体装置の製造装置を示す図である。
【図16】 従来の半導体装置の製造装置を示す図である。
【図17】 従来の半導体装置の製造方法を示す図である。
【図18】 従来の半導体装置を示す図である。
【符号の説明】
1 半導体膜、2 貫通穴、3 拡散層、4A、4B 電極、10 剥離層、11 水、12 絶縁膜、21 第1の領域、22 第2の領域、31、31A第1の空間、32、32A 第2の空間、61 4フッ化エチレン樹脂製メッシュ、100 基板、112 第2の絶縁膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device such as a solar cell using a semiconductor film. To the law It is related.
In particular, a method of manufacturing a semiconductor device when the semiconductor film is separated from the substrate and applied to the semiconductor device. To the law It is concerned.
[0002]
[Prior art]
A conventional method of manufacturing a semiconductor device using a semiconductor film will be described with reference to FIGS. 13 and 14 are schematic views showing a conventional method for manufacturing a semiconductor device disclosed in, for example, US Pat. No. 4,727,047 and US Pat. No. 4,816,420.
[0003]
In FIGS. 13 and 14, 100 is a substrate, 101 is an insulating film covering the
[0004]
The
[0005]
In the structure shown in FIG. 14B, the
[0006]
However, in this method, since the connecting portion with the
[0007]
Next, a conventional semiconductor device manufacturing apparatus will be described with reference to FIG. FIG. 15 is a perspective view showing a conventional semiconductor device manufacturing apparatus.
[0008]
In FIG. 15,
[0009]
However, when a semiconductor device is manufactured by processing the
[0010]
Next, a method for loading the semiconductor wafer 600 into the
[0011]
In FIG. 16,
[0012]
However, in handling the
[0013]
Further, a method for manufacturing a semiconductor device using another conventional semiconductor film will be described with reference to FIGS. FIG. 17 shows a semiconductor device using a semiconductor film having a structure in which a diffusion layer is provided at least around the through hole on the semiconductor film surface, the inner wall of the through hole reaching the back surface from the front surface, and the back surface of the semiconductor film. It is a figure which shows the conventional manufacturing method.
[0014]
17A to 17C, 1 is a semiconductor film, 2 is a through-hole provided in the
[0015]
FIG. 17A shows a state in which the
[0016]
However, in this method, since it is necessary to form the
[0017]
FIG. 18 is a diagram showing a conventional semiconductor device having a structure in which a diffusion layer is provided at least around the through hole on the front surface of the semiconductor film, the inner wall of the through hole reaching the back surface from the front surface, and the back surface of the semiconductor film. The figure (a) is the figure seen from the back surface, the figure (b) is sectional drawing seen from the AA 'line shown to (a), and the figure (c) is from the BB' line shown to (a). Each cross-sectional view is shown.
[0018]
Since the
[0019]
In addition, through
[0020]
[Problems to be solved by the invention]
Manufacturing method of semiconductor device using conventional semiconductor film as described above Law is As described above, there are problems in that the yield is poor and the productivity is poor.
[0021]
The present invention has been made to solve the above-described problems. The semiconductor film can be easily separated from the substrate, the semiconductor film can be easily handled, the yield can be improved, and the productivity can be improved. Semiconductor device manufacturing method The law The purpose is to obtain.
[0022]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device including a step of separating a semiconductor film formed on a substrate from the substrate. A through hole provided in the semiconductor film, after introducing hydrofluoric acid from the through hole reaching the release layer formed between the substrate and the semiconductor film and removing the release layer by etching, During the separation of the semiconductor film, the semiconductor film and the substrate are filled with water or an aqueous solution, Holding the substrate, The semiconductor film is separated by sliding along the substrate surface.
[0025]
Of this
[0026]
Of this
[0034]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 1A to 1C are schematic views for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention.
[0035]
In FIGS. 1A to 1C, 100 is a substrate, 10 is a release layer, 11 is water, 1 is a semiconductor film, and 2 is a through hole provided in the
[0036]
For example, the
[0037]
FIG. 1A shows a state in which a through
[0038]
1B, when the
[0039]
In the first embodiment, when the
[0040]
A semiconductor device manufacturing apparatus according to
[0041]
In FIG. 2, 21 is a first region, 22 is a second region, 23 is a step between the
[0042]
A flat
[0043]
Next, a method for manufacturing a semiconductor device using the apparatus of FIG. 2 will be described. With the
[0044]
At this time, the lateral force applied to the
[0045]
In the second embodiment, the
[0046]
A semiconductor device manufacturing apparatus according to
[0047]
In FIG. 3, 31 is a first space and 32 is a second space.
[0048]
The
[0049]
In this state, when the
[0050]
Embodiment 4 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 4 of the present invention will be described with reference to FIG. 4 is a schematic front view showing a semiconductor device manufacturing apparatus according to Embodiment 4 of the present invention.
[0051]
In FIG. 4, 31A is a first space, and 32A is a second space.
[0052]
In the third embodiment, the thickness of the
[0053]
In this case as well, when the
[0054]
A method for manufacturing a semiconductor device according to
[0055]
In FIG. 1 showing the first embodiment, by removing hydrofluoric acid from the through
[0056]
By the way, since the narrow gap between the
[0057]
On the other hand, increasing the temperature of hydrofluoric acid greatly shortened the time required to complete the etching. It has been found effective to raise the temperature to 50 ° C. or higher. Thereby, the etching was completed in 2 to 3 hours when the interval between the through
[0058]
The reason why it is effective to raise the temperature to 50 ° C. or higher is considered as follows. That is, for one thing, the reaction becomes active and the etching speed itself increases. Secondly, the gas component generated by the etching is easily vaporized, becomes a bubble, pushes up the
[0059]
Embodiment 6 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 6 of the present invention will be described with reference to FIG. FIG. 5 is a schematic cross-sectional view showing an apparatus for realizing the semiconductor device manufacturing method according to the fifth embodiment.
[0060]
In FIG. 5, 51 is a first container filled with
[0061]
The
[0062]
In this state, the
[0063]
A semiconductor device manufacturing apparatus according to
[0064]
In FIG. 6, 61 is a tetrafluoroethylene resin mesh.
[0065]
The
[0066]
However, if the mesh pitch is too large, the stress applied to the
[0067]
Embodiment 8 FIG.
A method for manufacturing a semiconductor device according to the eighth embodiment of the present invention will be described with reference to FIG. FIG. 7 is a schematic diagram showing a method for manufacturing a semiconductor device according to the eighth embodiment of the present invention.
[0068]
In FIG. 7, 71 is water (water flow). In addition, 1 is a semiconductor film and 2 is a through hole.
[0069]
The
[0070]
A semiconductor device manufacturing apparatus according to
[0071]
In FIG. 8, 81 is a cassette and 82 is a stage. In addition, 1 is a semiconductor film, 2 is a through-hole, 61 is a tetrafluoroethylene resin mesh, and 71 is water.
[0072]
The
[0073]
A method for manufacturing a semiconductor device according to
[0074]
As shown in FIG. 9A, the
[0075]
As shown in FIG. 9B, a resist (not shown) is provided on the opening peripheral edge of the back surface of the through
[0076]
Thereafter, as shown in FIG. 9C, using this insulating
[0077]
According to this method, the resist only needs to be formed on the back surface side of the
[0078]
In addition, when this method is applied to a process of manufacturing a solar cell using the
[0079]
A semiconductor device according to
[0080]
Thus, when the insulating
[0081]
On the other hand, in the embodiment shown in FIG. 10, the contact portion of the
[0082]
A method for manufacturing a semiconductor device according to
[0083]
As shown in FIG. 11A, a second
[0084]
As shown in FIG. 11B, the second
[0085]
As shown in FIG. 11C, in this state, the
[0086]
According to this method, it is not necessary to etch the
[0087]
In order to obtain the structure shown in FIG. 10, thereafter, the insulating
[0088]
Embodiment 13 FIG.
As described above, the
[0089]
12A shows the arrangement pattern of the through-
[0090]
In each of the above embodiments, the case where silicon is mainly used as the material of the
[0091]
【The invention's effect】
As described above, the method for manufacturing a semiconductor device according to
[0094]
Of this
[0095]
Of this
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a semiconductor device manufacturing apparatus according to a second embodiment of the present invention.
FIG. 3 is a schematic sectional view showing a semiconductor device manufacturing apparatus according to a third embodiment of the present invention.
FIG. 4 is a schematic front view showing a semiconductor device manufacturing apparatus according to a fourth embodiment of the present invention.
FIG. 5 is a schematic cross sectional view showing a semiconductor device manufacturing apparatus according to a sixth embodiment of the present invention.
FIG. 6 is a schematic view showing a semiconductor device manufacturing apparatus according to a seventh embodiment of the present invention.
FIG. 7 is a schematic view showing a method for manufacturing a semiconductor device according to an eighth embodiment of the present invention.
FIG. 8 is a schematic diagram showing a semiconductor device manufacturing apparatus according to a ninth embodiment of the present invention.
FIG. 9 is a schematic cross sectional view showing the method for manufacturing the semiconductor device according to the tenth embodiment of the present invention.
FIG. 10 is a diagram showing a semiconductor device according to an eleventh embodiment of the present invention.
FIG. 11 is a schematic cross sectional view showing the method for manufacturing the semiconductor device according to the twelfth embodiment of the present invention.
FIG. 12 is a diagram showing a current-voltage characteristic curve of a semiconductor device according to Embodiment 13 of the present invention.
FIG. 13 is a schematic view showing a conventional method for manufacturing a semiconductor device.
FIG. 14 is a schematic view showing a conventional method for manufacturing a semiconductor device.
FIG. 15 is a diagram showing a conventional semiconductor device manufacturing apparatus;
FIG. 16 is a diagram showing a conventional semiconductor device manufacturing apparatus;
FIG. 17 is a diagram showing a conventional method for manufacturing a semiconductor device.
FIG. 18 is a diagram showing a conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記半導体膜に設けられた貫通穴であって、前記基板と前記半導体膜の間に形成された剥離層に達する前記貫通穴から弗化水素酸を導入して前記剥離層をエッチング除去した後、前記半導体膜の分離の際に、前記半導体膜と前記基板との間に水または水溶液を充満させ、前記基板を保持しておいて、前記半導体膜を前記基板面に沿って滑らせて分離する
ことを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device including a step of separating a semiconductor film formed on a substrate from the substrate,
A through hole provided in the semiconductor film, after introducing hydrofluoric acid from the through hole reaching the release layer formed between the substrate and the semiconductor film and removing the release layer by etching, When separating the semiconductor film, water or an aqueous solution is filled between the semiconductor film and the substrate, the substrate is held, and the semiconductor film is slid along the substrate surface to be separated. A method for manufacturing a semiconductor device.
さらに含むことを特徴とする請求項1記載の半導体装置の製造方法。 The separated semiconductor film has a thickness of 100 μm or less, and the semiconductor film is washed with a tetrafluoroethylene resin mesh having a mesh pitch of 0.5 mm or more and 2.5 mm or less and held between the front and back sides, The process of wet processing such as etching
The method of manufacturing a semiconductor device according to claim 1 , further comprising :
さらに含むことを特徴とする請求項1記載の半導体装置の製造方法。 The separated semiconductor film has a thickness of 100 μm or less, and the semiconductor film is held on a surface of water and transported.
The method of manufacturing a semiconductor device according to claim 1 , further comprising :
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001351335A JP3676725B2 (en) | 2001-11-16 | 2001-11-16 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001351335A JP3676725B2 (en) | 2001-11-16 | 2001-11-16 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16245294A Division JP3331052B2 (en) | 1994-07-14 | 1994-07-14 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198351A JP2002198351A (en) | 2002-07-12 |
JP3676725B2 true JP3676725B2 (en) | 2005-07-27 |
Family
ID=19163662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001351335A Expired - Fee Related JP3676725B2 (en) | 2001-11-16 | 2001-11-16 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3676725B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004071970A (en) * | 2002-08-08 | 2004-03-04 | Shin Etsu Chem Co Ltd | Manufacturing method and manufacturing system of silicon substrate for solar cell |
JP4817707B2 (en) * | 2005-04-28 | 2011-11-16 | 京セラキンセキ株式会社 | Etching jig |
-
2001
- 2001-11-16 JP JP2001351335A patent/JP3676725B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002198351A (en) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2229975C (en) | Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method | |
US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
US6417075B1 (en) | Method for producing thin substrate layers | |
JPH11243076A (en) | Anodization method and apparatus and manufacture of semiconductor substrate | |
JP4717545B2 (en) | Method for manufacturing photoelectric conversion element | |
EP1026728A2 (en) | Substrate and method of manufacturing the same | |
EP0867919B1 (en) | Semiconductor substrate and process for producing same | |
JP4838504B2 (en) | Manufacturing method of semiconductor device | |
US20090320274A1 (en) | Electromechanical transducer and fabrication method of electromechanical transducing apparatus | |
JP2004165227A (en) | Method of manufacturing group iii nitride compound semiconductor element | |
US6417069B1 (en) | Substrate processing method and manufacturing method, and anodizing apparatus | |
CN108269864B (en) | Flexible solar cell and preparation method thereof | |
US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
JP3676725B2 (en) | Manufacturing method of semiconductor device | |
KR930008861B1 (en) | Manufacturing method of semicondcutor substrate having composite layer | |
JPH11274538A (en) | Substrate for forming high-strength thin semiconductor element, high-strength thin semiconductor element and manufacture thereof | |
JP3331052B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3472197B2 (en) | Semiconductor substrate and method for manufacturing solar cell | |
JP3542521B2 (en) | Method for producing semiconductor substrate and solar cell and anodizing apparatus | |
JP5352777B2 (en) | Quartz device manufacturing method | |
JP3310576B2 (en) | Method for manufacturing semiconductor device | |
JP4911883B2 (en) | Method for manufacturing photoelectric conversion element | |
JP4272796B2 (en) | Substrate processing method | |
KR100553366B1 (en) | Method for manufacturing semiconductor device of Nitride chemical | |
KR940000494B1 (en) | Method of adhesion of wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |