JP3676725B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3676725B2
JP3676725B2 JP2001351335A JP2001351335A JP3676725B2 JP 3676725 B2 JP3676725 B2 JP 3676725B2 JP 2001351335 A JP2001351335 A JP 2001351335A JP 2001351335 A JP2001351335 A JP 2001351335A JP 3676725 B2 JP3676725 B2 JP 3676725B2
Authority
JP
Japan
Prior art keywords
semiconductor film
substrate
semiconductor device
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001351335A
Other languages
Japanese (ja)
Other versions
JP2002198351A (en
Inventor
幹雄 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001351335A priority Critical patent/JP3676725B2/en
Publication of JP2002198351A publication Critical patent/JP2002198351A/en
Application granted granted Critical
Publication of JP3676725B2 publication Critical patent/JP3676725B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体膜を用いた太陽電池等の半導体装置の製造方法に関するものである。
特に、半導体膜を基板から分離して半導体装置に適用する場合における、半導体装置の製造方法に係るものである。
【0002】
【従来の技術】
従来の半導体膜を用いた半導体装置の製造方法について図13及び図14を参照しながら説明する。図13及び図14は、例えば米国特許第4,727,047号公報及び米国特許第4,816,420号公報に示された従来の半導体装置の製造方法を示す模式図である。
【0003】
図13及び図14において、100は基板、101は基板100を被覆する絶縁膜、1は半導体膜である。
【0004】
基板100および半導体膜1は、砒化ガリウムからなり、まず、図13(a)に示す基板100の表面を絶縁膜101で被覆する。次に、図13(b)に示すように、この絶縁膜101にストライプ状に開口部を設けて基板100の表面を露出させる。次に、図13(c)、図14(a)及び(b)に示すように、露出した基板面を核として半導体膜1を結晶成長させる。
【0005】
図14(b)に示す構造において、半導体膜1は、絶縁膜101の開口部においてのみ基板100と連結しているので、絶縁膜101の材質を半導体膜1との結合が弱いもので構成することにより、半導体膜1に機械的な応力を加えることにより、図14(c)に示すように、基板100との連結部を破壊して、半導体膜1を基板100から引き剥がすことができる。
【0006】
しかしながら、この方法においては、基板100との連結部を破壊して無理矢理に半導体膜1を引き剥がしているので、必ずしも半導体膜1自身に損傷を加えずに分離ができるとは限らず、歩留まりが悪いという問題点があった。
【0007】
つぎに、従来の半導体装置の製造装置について図15を参照しながら説明する。図15は、従来の半導体装置の製造装置を示す斜視図である。
【0008】
図15において、600は半導体ウエハ、500は装置、501は半導体ウエハ600を挿入する溝である。この装置500は、半導体ウエハ600をそれぞれの溝501に1枚ずつ挿入し、合計25枚の半導体ウエハ600を同時に取り扱うように構成されている。そして、半導体ウエハ600を装填した状態で洗浄やエッチング等のウェット処理や搬送を行なうのである。
【0009】
しかしながら、従来の半導体装置に用いられているように、半導体ウエハ600に加工を施して半導体装置を製造する場合には、半導体ウエハ600は機械的強度が大きいため、図15に示したような装置500でその周縁部を保持するだけで取り扱うことができるが、厚さ100μm以下の半導体膜を取り扱う場合には、半導体膜の機械的強度が弱いので、図15に示したような半導体装置の装置500では、容易に半導体膜が破壊されてしまい、歩留まりが悪いという問題点があった。
【0010】
次に、装置500に半導体ウエハ600を装填する方法について図16を参照しながら説明する。図16は、従来の半導体装置の製造装置に半導体ウエハを装填している状態を示す図である。
【0011】
図16において、502は半導体ウエハ600を搬送するためのベルトであり、半導体ウエハ600がベルト502に乗った状態で搬送され、装置500の溝501に運びこまれている様子をあらわしている。なお、503は装置500を上下動させるステージである。
【0012】
しかしながら、半導体ウエハ600の取扱いにあたっては、半導体ウエハ600が十分な機械的強度を有していることがその取扱い上の前提となっている。従って、この場合にも、厚さ100μm以下の半導体膜を取り扱う場合には、半導体膜の機械的強度が弱いので、装置500では、容易に半導体膜が破壊されてしまい、歩留まりが悪いという問題点があった。
【0013】
さらに、他の従来の半導体膜を用いた半導体装置の製造方法について図17及び図18を参照しながら説明する。図17は、半導体膜を用いた半導体装置の内、半導体膜表面、表面から裏面に達する貫通穴の内壁、および半導体膜裏面の少なくとも貫通穴の周辺に拡散層を設けた構造を有する半導体装置の従来の製造方法を示す図である。
【0014】
図17(a)〜(c)において、1は半導体膜、2は半導体膜1に設けられた貫通穴、3は半導体膜1に設けられた拡散層、5はレジストである。
【0015】
図17(a)は、半導体膜1の表面、貫通穴2の内壁、および半導体膜1の裏面に拡散層3が設けられた状態を示している。この後、図17(b)に示すように、半導体膜1の表面、貫通穴2の内壁、および半導体膜1の裏面の貫通穴2の周縁部にレジスト5を写真製版やスクリーン印刷等の手法により形成する。次に、図17(c)に示すように、半導体膜1をエッチング液に浸漬して、半導体膜1の裏面の貫通穴2の周縁部以外の領域の拡散層3をエッチングする。なお、この後、レジスト5を取り除き、図18(c)に示すように、半導体膜1の裏面に電極を設ける。
【0016】
しかしながら、この方法においては、半導体膜1の両面にレジスト5を形成する必要があるので、レジスト5が形成された状態での半導体膜1の取り扱いが困難となり、生産性が極めて悪いという問題点があった。また、半導体膜1そのものをエッチングする必要があるので、拡散層3を取り除いた面はエッチングのダメージを受けた面しか得られないという欠点がある。因みに、ドライエッチングを用いる場合は、レジスト5の形成は裏面のみでよいが、エッチングのダメージがさらに大きくなるという問題点がある。
【0017】
図18は、半導体膜の表面、表面から裏面に達する貫通穴の内壁、および半導体膜の裏面の少なくとも貫通穴の周辺に拡散層が設けられた構造を有する従来の半導体装置を示す図である。同図(a)は、裏面からみた図、同図(b)は(a)に示すA−A’線からみた断面図、同図(c)は(a)に示すB−B’線からみた断面図をそれぞれ示す。
【0018】
拡散層3に接続される電極4A、4Bは半導体膜1の裏面に設けるために、裏面には貫通穴2の周縁部だけではなく、電極4A、4Bのパターンに従って拡散層3が形成されている。このため、拡散層3の領域面積が広くなり、これは半導体装置としての性能の向上を妨げていた。
【0019】
また、半導体膜1には貫通穴2が等間隔で形成されている。この半導体装置の性能を表す電流電圧特性は、貫通穴2の半導体膜1の表面の抵抗と、貫通穴2の間隔に大きく依存しており、これらのパラメータを適切に制御しないと、十分な特性の半導体装置を得ることが困難であった。
【0020】
【発明が解決しようとする課題】
上述したような従来の半導体膜を用いた半導体装置の製造方法は、以上のように構成されているので、歩留まりが悪く、また生産性が悪いという問題点があった。
【0021】
この発明は、前述した問題点を解決するためになされたもので、半導体膜を基板から容易に分離でき、その半導体膜を容易に取り扱うことが可能で、歩留まりを向上でき、生産性を向上することができる半導体装置の製造方法を得ることを目的とする。
【0022】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置の製造方法は、基板上に形成された半導体膜を前記基板から分離する工程を含む半導体装置の製造方法において、前記半導体膜に設けられた貫通穴であって、前記基板と前記半導体膜の間に形成された剥離層に達する前記貫通穴から弗化水素酸を導入して前記剥離層をエッチング除去した後、前記半導体膜の分離の際に、前記半導体膜と前記基板との間に水または水溶液を充満させ、前記基板を保持しておいて、前記半導体膜を前記基板面に沿って滑らせて分離するものである。
【0025】
この発明の請求項2に係る半導体装置の製造方法は、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を網目ピッチ0.5mm以上、2.5mm以下の4フッ化エチレン樹脂製メッシュで、表裏より挟んで保持した状態で、洗浄、エッチング等のウェット処理を施す工程をさらに含むものである。
【0026】
この発明の請求項3に係る半導体装置の製造方法は、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を水の表面に浮かべた状態で保持し、搬送する工程をさらに含むものである。
【0034】
【発明の実施の形態】
実施の形態1.
この発明の一実施の形態に係る半導体装置の製造方法について図1を参照しながら説明する。図1(a)〜(c)は、この発明の一実施の形態に係る半導体装置の製造方法を説明するための概略図である。
【0035】
図1(a)〜(c)において、100は基板、10は剥離層、11は水、1は半導体膜、2は半導体膜1に設けられた貫通穴である。
【0036】
例えば、基板100は単結晶シリコンウエハから成り、剥離層10は基板100を熱酸化して形成されたシリコン酸化膜から成る。あるいは、剥離層10はCVD等の手法により堆積されたシリコン酸化膜であってもよい。単結晶シリコンウエハの厚みは、6インチ径の場合、通常、625μmである。剥離層10の厚みは例えば1μmとする。半導体膜1は剥離層10上にCVD等の手法によって堆積された多結晶シリコン膜である。さらに、帯域熔融再結晶化や固相成長等の手段により結晶粒径を拡大し、電気的特性が改善されたものであってもよい。半導体膜1の厚みは、この半導体膜1を用いて例えば太陽電池を形成する場合、30〜50μm程度が望ましい。
【0037】
図1(a)は、半導体膜1に、剥離層10に達する貫通穴2が設けられた状態を示している。この状態において、これを弗化水素酸(図示せず)に浸し、貫通穴2から弗化水素酸を導入して剥離層10をエッチング除去した後水洗し、図1(b)に示すように、半導体膜1と基板100との間を水11で置換する。この状態では、水11が半導体膜1と基板100との間の接着剤のような働きをし、半導体膜1を基板100から容易に引き剥がすことはできない。因みに、この状態で放置するか、あるいは加熱して乾燥させて、半導体膜1と基板100との間の水11を無くしても、両者の間に結合が形成されてしまい、半導体膜1が自然に剥がれるようなことは起こらない。
【0038】
そこで、図1(b)の状態において、基板100を保持しておいて、図中の矢印のように、半導体膜1に基板100の面に沿って横向きの力を加えると、半導体膜1と基板100の間の水11は潤滑剤の役割を成し、半導体膜1を基板100上で容易に滑らせることができる。このようにして、図1(c)に示すように、半導体膜1を基板100の上から引き抜き、基板100から分離するのである。この方法によって、半導体膜1がシリコンから成る場合、厚さ10μmで10cm角の大きさのものまで分離が容易に可能であった。
【0039】
この実施の形態1は、半導体膜1の分離の際に、半導体膜1と基板100との間に水11または水溶液を充満させ、半導体膜1を基板面に沿って滑らせて分離するものである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0040】
実施の形態2.
この発明の実施の形態2に係る半導体装置の製造装置について図2を参照しながら説明する。図2は、図1に示した半導体装置の製造方法を実現するための装置を示す概略断面図である。
【0041】
図2において、21は第1の領域、22は第2の領域、23は第1の領域21と第2の領域22の間の段差、24は枠である。
【0042】
厚み約1cmの平坦な4フッ化エチレン樹脂「テフロン(登録商標)」の板に座ぐりを施して、図2に示すように、平坦な第1の領域21および第2の領域22を形成する。基板100の厚さの2〜3倍程度の深さに均一に座ぐりを施して第1の領域21とし、それより僅かに浅く座ぐりを施して第2の領域22とする。第1の領域21および第2の領域22は、それぞれ基板100と半導体膜1が収容できる面積に形成する。第1の領域21と第2の領域22との間の段差23は、基板100の厚みより小さく、基板100の厚みの半分よりは大きくなるように設定する。第1の領域21および第2の領域22の周囲には座ぐりの無い部分を残して枠24とする。
【0043】
次に、図2の装置を使用して半導体装置を製造する方法について説明する。図1(b)に示すような半導体膜1が基板100の上にある状態で、基板100を第1の領域に置く。この状態において、全体を水中に浸けるか、水で濡らしておいて、半導体膜1に横方向に力を加え、第2の領域22に移動させる。この時、基板100は段差23に引っ掛かり、第2の領域22に移ることはできないが、段差23は基板100の厚みより小さく設定されているので、基板100上の半導体膜1は段差23に引っ掛かることなく妨げなくスムーズに移動することができる。半導体膜1が完全に第2の領域22に移動した時点で、半導体膜1と基板100との分離が完了するのである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0044】
この時、半導体膜1に加える横向の力は、例えば半導体膜1の端を治具で押すようにして加えてもよいし、半導体膜1の表面を柔らかいもので全体的に押さえて摩擦によって加えてもよい。あるいは、全体を傾けて重力により半導体膜1を移動させてもよい。この際には超音波を加える等の振動を加えると、より半導体膜1の動きが円滑になる。また、半導体膜1の上から、第2の領域22に向かって水流を当てて水との摩擦力によって半導体膜1を移動させてもよい。
【0045】
この実施の形態2において、段差23を基板100の厚みの半分よりも大きく設定しているのは次の理由による。即ち、基板100の周縁部には、通常面取り加工が施してあって、その断面は若干丸みを帯びた形状となっている。従って、もし段差23が基板100の厚みの半分より小さい場合には、半導体膜1に第2の領域22へ移動する力を加えた時、基板100が段差23に乗り上げてしまい、基板100も同様に第2の領域22へ移動してしまうおそれがあり、半導体膜1と基板100との分離が達成されないということが起こり得るからである。
【0046】
実施の形態3.
この発明の実施の形態3に係る半導体装置の製造装置について図3を参照しながら説明する。図3は、この発明の実施の形態3に係る半導体装置の製造装置を示す概略断面図である。
【0047】
図3において、31は第1の空間、32は第2の空間である。
【0048】
4フッ化エチレン樹脂の板材等を組み合わせて、第1の空間31と第2の空間32とを構成する。第1の空間31は基板100に半導体膜1が付着した状態で収容される大きさに、第2の空間32は半導体膜1のみが収容される大きさに、それぞれ構成されている。それぞれの空間の厚みが、第1の空間31は基板100と半導体膜1の厚みより大きく、第2の空間32は基板100の厚みより小さくかつ、半導体膜1の厚みより大きくしている。
【0049】
この状態において、弗化水素酸に浸漬して剥離層10をエッチング除去すると、半導体膜1を基板100に固定する力が失われるので、半導体膜1は重力によって基板100の表面に沿って第2の空間32に向かって移動する。基板100は第2の空間32には移動できない大きさであるので、半導体膜1のみが第2の空間32に移動し、半導体膜1と基板100との分離が行われるのである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0050】
実施の形態4.
この発明の実施の形態4に係る半導体装置の製造装置について図4を参照しながら説明する。図4は、この発明の実施の形態4に係る半導体装置の製造装置を示す概略正面図である。
【0051】
図4において、31Aは第1の空間、32Aは第2の空間である。
【0052】
上記の実施の形態3においては、第1の空間31と第2の空間32の厚みを変えたが、この実施の形態4では、図4に示すように、4フッ化エチレン樹脂の板材等を組み合わせて、半導体膜1が基板100の大きさより小さい場合には、第2の空間32Aの幅を半導体膜1は入るが基板100は入らないように第1の空間31Aの幅よりも小さく構成したものである。
【0053】
この場合も同様にして、弗化水素酸に浸漬して剥離層10をエッチングして除去すると、半導体膜1を基板100に固定する力が失われるので、半導体膜1は重力によって基板100の表面に沿って第2の空間32Aに向かって移動する。基板100は第2の空間32Aには移動できない大きさであるので、半導体膜1のみが第2の空間32Aに移動し、半導体膜1と基板100との分離が行われるのである。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0054】
実施の形態5.
この発明の実施の形態5に係る半導体装置の製造方法について説明する。
【0055】
上記実施の形態1を示す図1において、半導体膜1に設けられた、剥離層10に達する貫通穴2から弗化水素酸を導入して剥離層10をエッチング除去することによって、半導体膜1と基板100との結合を取り除く工程について示した。この際、シリコン酸化膜の弗化水素酸によるエッチング速度が弗化水素酸の温度に依存することは一般に知られている。
【0056】
ところで、貫通穴2の細い穴を通して半導体膜1と基板100の狭い間隙をエッチングしなければならないので、室温では完全にエッチングが終了するまで非常に長い時間を要する。貫通穴2の間隔が1mmの場合、約1昼夜の時間を要した。所要時間は貫通穴2の大きさや剥離層10の厚さを変えても大きな変化は見られなかった。
【0057】
一方、弗化水素酸の温度を上げることにより、エッチング完了までの所要時間が大きく短縮された。温度は50℃以上に上げることが効果的であることが分かった。これにより、貫通穴2の間隔が1mmの場合、2〜3時間でエッチングが完了した。従って、半導体膜1に損傷を加えずに分離することができ、歩留まりを向上でき、生産性を向上することができる。
【0058】
温度を50℃以上に上げることが効果的である理由は次のように考えられる。即ち、一つには、反応が活発になりエッチングのスピードそのものが大きくなることである。第二には、エッチングにより発生したガス成分が気化しやすくなり、気泡となって半導体膜1を押し上げ、半導体膜1と基板100との隙間を広げて弗化水素酸の回り込みが良くなることである。この効果は半導体膜1の厚みが小さい場合程顕著である。さらに、第三には、弗化水素酸の粘性が低下して、半導体膜1と基板100との隙間への回り込みが良くなることである。
【0059】
実施の形態6.
この発明の実施の形態6に係る半導体装置の製造装置について図5を参照しながら説明する。図5は、上記実施の形態5に係る半導体装置の製造方法を実現するための装置を示す概略断面図である。
【0060】
図5において、51は弗化水素酸33が満たされた第1の容器、52は水11が満たされた第2の容器、53は第2の容器52の底部に設けられた加熱装置、54は加熱装置53と水中に設けられた温度センサ(図示せず)に接続され、CPU、ROM、RAM等から構成される温度制御装置である。また、510は第1の容器51の蓋、520は第2の容器52の蓋である。
【0061】
第1の容器51および第2の容器は4フッ化エチレン樹脂製である。それぞれ4フッ化エチレン樹脂ブロックからの削り出しで作った、継ぎ目の無い一体成型品である。第1の容器51の中に、上記実施の形態2〜4の装置を入れ、弗化水素酸33を必要量満たす。この第1の容器51を第2の容器52の中に入れ、その隙間に水11を必要量満たす。第1の容器51には蓋510、第2の容器には蓋520があって、これによりそれぞれ密閉されるようになっている。なお、蓋510の周縁部は第1の容器51本体の上に外側から覆い被さるようにできている。これは、加熱によって蒸発した水分が蓋510の内面で水滴となって落下した際、蓋510の隙間から第1の容器51の中に混入し、内部の弗化水素酸33の濃度を低下させることを防止するためである。
【0062】
この状態において、第2の容器52内の加熱装置53によって、容器内の水11を加熱し、温度制御装置54によって、温度を50℃以上の一定値になるように制御する。これにより第1の容器51が加熱され、間接的に第1の容器51内の弗化水素酸33が加熱されるのである。このように構成することにより、加熱装置53に、最も強い酸である弗化水素酸33が直接接することを防止でき、安定した加熱が可能になるとともに、弗化水素酸33の量を必要最小限にとどめて、使用量を節約し有効に用いることが可能となるのである。
【0063】
実施の形態7.
この発明の実施の形態7に係る半導体装置の製造装置について図6を参照しながら説明する。図6は、この発明に係る半導体装置の製造装置を示す概略図である。
【0064】
図6において、61は4フッ化エチレン樹脂製メッシュである。なお、1は半導体膜である。
【0065】
半導体膜1は、2枚の4フッ化エチレン樹脂製メッシュ61で囲まれた隙間に保持されている。この状態において、洗浄やエッチング等のウェット処理を施す。4フッ化エチレン樹脂製メッシュ61の網目ピッチは0.5mm以上2.5mm以下とする。網目ピッチを0.5mm以上とする理由は、これより網目ピッチが小さい場合、表面張力によって水やエッチング液が浸透しないことが有り得るからである。
【0066】
しかしながら、網目ピッチを大きくし過ぎると、処理時に半導体膜1に対してかかる応力が大きくなってしまう。6インチ(150mm)ウエハを従来の製造装置のように、その周縁部のみで支える場合(図15を参照)を考えると、6インチウエハの厚みは0.625mmであるから、アスペクト比は250である。これと同じアスペクト比を100μm厚の半導体膜1について考えると、網目ピッチは25mmとなる。安全率を10倍とって、半導体膜1の厚さが10μmの場合について考えると、網目ピッチは2.5mmとなるのである。
【0067】
実施の形態8.
この発明の実施の形態8に係る半導体装置の製造方法について図7を参照しながら説明する。図7は、この発明の実施の形態8に係る半導体装置の製造方法を示す概略図である。
【0068】
図7において、71は水(水流)である。なお、1は半導体膜、2は貫通穴である。
【0069】
半導体膜1は水71の表面張力によって、その表面に浮いている。この時、半導体膜1を支える力は半導体膜1と水71との接触面全体にかかっており、局部的な応力負荷による半導体膜1の破壊が起こらない。従って、プロセスの歩留まりが向上するのである。また、半導体膜1に接触しているのは水71のみであるから、容易に別の場所への移動が可能であるばかりでなく、不純物の汚染をも無いという利点がある。
【0070】
実施の形態9.
この発明の実施の形態9に係る半導体装置の製造装置について図8を参照しながら説明する。図8は、この発明の実施の形態9に係る半導体装置の製造装置を示す概略図である。
【0071】
図8において、81はカセット、82はステージである。なお、1は半導体膜、2は貫通穴、61は4フッ化エチレン樹脂製メッシュ、71は水である。
【0072】
半導体膜1は水71の上に浮いて支持されており、水71の流れに従って移動搬送される。半導体膜1がカセット81の位置まで移動すると、ステージ82が上昇し、カセット81にセットされた4フッ化エチレン樹脂製メッシュ61によって掬い上げられ、水71表面からカセット81内に移動するのである。この際、半導体膜1を支える力は常に半導体膜1の全面に均等にかかっており、半導体膜1にかかる局部的な負荷応力によって、半導体膜1が破壊されることが無くなるのである。従って、歩留まりが向上し、生産性が向上する。
【0073】
実施の形態10.
この発明の実施の形態10に係る半導体装置の製造方法について図9を参照しながら説明する。図9は、この発明の実施の形態10に係る半導体装置の製造方法を示すための概略図である。図に従って工程順に以下に説明する。
【0074】
図9(a)に示すように、半導体膜1の表面、裏面および貫通穴2の内壁には拡散層3が形成されている。半導体膜1の表面、裏面および貫通穴2の内壁に、例えばシリコン窒化膜やシリコン酸化膜あるいはこれらの積層からなる絶縁膜12を形成する。
【0075】
図9(b)に示すように、貫通穴2の裏面の開口周縁部にレジスト(図示せず)を設け、裏面側からドライエッチングにより絶縁膜12をパターニングする。これにより、レジストのパターンに従って、貫通穴2の裏面の開口周縁部に絶縁膜12が残る。
【0076】
この後、図9(c)に示すように、この絶縁膜12をマスクとして、半導体膜1の表層の拡散層3を、例えば水酸化ナトリウムなどのアルカリ溶液や弗酸・硝酸の混酸などによりエッチングしてパターニングする。
【0077】
この方法によれば、レジストは半導体膜1の裏面側に形成するのみで良く、生産性と歩留まりが大きく改善されるのである。
【0078】
また、この方法を、半導体膜1を用いて、例えば太陽電池を作製するプロセスに適用する場合、太陽電池の光入射表面の反射損失を低減するために形成する反射防止膜を絶縁膜12として用いると、プロセスの工程数が簡略化され生産性と歩留まりが大きく改善される。反射防止膜として、例えばシリコン窒化膜を用いることができる。因みに、多くの場合において、反射防止膜を設ける前に、半導体膜1の表面を薄く酸化してシリコン酸化膜を形成することによって表面を不活性化しておくので、この場合シリコン酸化膜とシリコン窒化膜の積層になっていると言ってもよい。
【0079】
実施の形態11.
この発明の実施の形態11に係る半導体装置について図10を参照しながら説明する。図10は、この発明の実施の形態11に係る半導体装置を示す図であり、(a)は裏面からみた図、(b)は(a)のA−A’線からみた断面、(c)は(a)のB−B’線からみた断面をそれぞれ示す。
【0080】
このように、絶縁膜12が半導体膜1表面の不活性化の働きがある場合には、半導体膜1のできるだけ多くの表面が絶縁膜12で覆われていることが、半導体装置としての性能上望ましい。ところで、拡散層3側の電極4Aを半導体膜1の裏面側に設ける構造の半導体膜について考えると、従来の半導体装置においては、前述の通り拡散層3側の電極4Aがもう一方の領域に接触しないように、半導体膜1の裏面に、貫通穴2開口周縁部だけでなく、拡散層3側の電極パターンに従って拡散層3を形成する必要があった。
【0081】
これに対し、図10に示す実施の形態においては、拡散層3に接続される電極4Aの拡散層3への接触部およびもう一方の極の電極4Bの半導体膜1への接触部を除いて、半導体膜1を絶縁膜12で被覆している。このため、半導体膜1の裏面への拡散層3の形成は、貫通穴2の開口周縁部だけで良く、拡散層3の領域面積が小さくて済み、半導体装置の性能が向上する。さらに、この際の絶縁膜12として太陽電池の場合の反射防止膜を用いると、工程数が減って生産性と歩留まりが改善される。
【0082】
実施の形態12.
この発明の実施の形態12に係る半導体装置の製造方法について図11を参照しながら説明する。図11は、この発明の実施の形態12に係る半導体装置の製造方法を示すための断面概略図である。図に従って工程順に以下に説明する。
【0083】
図11(a)に示すように、半導体膜1の表面、裏面および貫通穴2の内壁には、例えばシリコン酸化膜からなる第2の絶縁膜112を形成する。
【0084】
図11(b)に示すように、この第2の絶縁膜112を拡散層3の形成パターンに従ってパターニングする。即ち、拡散層3を形成する領域以外の部分をレジスト(図示せず)で覆って第2の絶縁膜112をエッチングする。
【0085】
図11(c)に示すように、この状態で、リン等の不純物拡散により拡散層3を形成する。
【0086】
この方法によれば、拡散層3のパターニングのために半導体膜1自身をエッチングする必要はなく、表面にダメージを加えることなく、裏面の貫通穴2開口周縁部にのみ拡散層3を形成することができるのである。第2の絶縁膜112は、CVDによるシリコン酸化膜を用いるが、形成とエッチングの容易さ、他のプロセスとの整合性の点で都合がよい。この場合、不純物拡散の前に希釈された弗化水素酸によってライトエッチングを通常行うが、その際にはシリコン酸化膜も同時にエッチングされてしまう。このため、第2の絶縁膜112として形成する厚さは1000オングストローム以上であることが望ましい。
【0087】
図10に示した構造を得るためには、この後、半導体膜1の表面、裏面および貫通穴2の内壁に絶縁膜12を設け、拡散層3に接続する電極4Aの拡散層3への接触部と、もう一方の極の電極4Bの半導体膜1への接触部以外の部分をレジストで覆い、絶縁膜12をエッチングした後、拡散層3に接続される電極4Aおよびもう一方の電極4Bを形成するのである。この際の絶縁膜12が太陽電池の場合の反射防止膜であってもよいことは前述の通りである。
【0088】
実施の形態13.
以上のようにして、半導体膜1の表面、表面から裏面に達する貫通穴2の内壁、および半導体膜1の貫通穴2開口の周縁部に拡散層3が設けられ、拡散層3に接続する電極4およびもう一方の電極4の両方を半導体膜1の裏面側に設けた構造の半導体装置が作製されるのであるが、この構造を用いて太陽電池を作製した場合の性能を表す、電流電圧曲線の曲線因子を示したのが図12である。
【0089】
図12(a)は、貫通穴2の配列パターンを、正方形を最小単位とした格子状パターンの場合、図12(b)は、正三角形を最小単位としたパターンの場合についてそれぞれ示している。太陽電池として十分優れた性能を得るためには、曲線因子として0.78程度あるいはそれ以上の値が必要であるが、この図から、そのためにはいずれの場合においても、貫通穴2の配列ピッチは1.5mm以下、貫通穴2の半導体膜1表裏間の抵抗値10Ω以下であることが必要となることが分かる。
【0090】
なお、以上の各実施の形態においては、主に、基板100、半導体膜1の材料としてシリコンを用いた場合について述べたが、他のものであっても良く、同様の効果を奏する。
【0091】
【発明の効果】
この発明の請求項1に係る半導体装置の製造方法は、以上説明したとおり、基板上に形成された半導体膜を前記基板から分離する工程を含む半導体装置の製造方法において、前記半導体膜に設けられた貫通穴であって、前記基板と前記半導体膜の間に形成された剥離層に達する前記貫通穴から弗化水素酸を導入して前記剥離層をエッチング除去した後、前記半導体膜の分離の際に、前記半導体膜と前記基板との間に水または水溶液を充満させ、前記基板を保持しておいて、前記半導体膜を前記基板面に沿って滑らせて分離するので、半導体膜を破壊せずに容易に分離でき、歩留まりや生産性を向上できるという効果を奏する。
【0094】
この発明の請求項2に係る半導体装置の製造方法は、以上説明したとおり、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を網目ピッチ0.5mm以上、2.5mm以下の4フッ化エチレン樹脂製メッシュで、表裏より挟んで保持した状態で、洗浄、エッチング等のウェット処理を施す工程をさらに含むので、半導体膜を破壊せずに取り扱うことができ、歩留まりや生産性を向上できるという効果を奏する。
【0095】
この発明の請求項3に係る半導体装置の製造方法は、以上説明したとおり、前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を水の表面に浮かべた状態で保持し、搬送する工程をさらに含むので、半導体膜を破壊せずに取り扱うことができ、歩留まりや生産性を向上でき、また、不純物の汚染もないという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係る半導体装置の製造方法を示す図である。
【図2】 この発明の実施の形態2に係る半導体装置の製造装置を示す概略断面図である。
【図3】 この発明の実施の形態3に係る半導体装置の製造装置を示す概略断面図である。
【図4】 この発明の実施の形態4に係る半導体装置の製造装置を示す概略正面図である。
【図5】 この発明の実施の形態6に係る半導体装置の製造装置を示す概略断面図である。
【図6】 この発明の実施の形態7に係る半導体装置の製造装置を示す概略図である。
【図7】 この発明の実施の形態8に係る半導体装置の製造方法を示す概略図である。
【図8】 この発明の実施の形態9に係る半導体装置の製造装置を示す概略図である。
【図9】 この発明の実施の形態10に係る半導体装置の製造方法を示す概略断面図である。
【図10】 この発明の実施の形態11に係る半導体装置を示す図である。
【図11】 この発明の実施の形態12に係る半導体装置の製造方法を示す概略断面図である。
【図12】 この発明の実施の形態13に係る半導体装置の電流電圧特性曲線を示す図である。
【図13】 従来の半導体装置の製造方法を示す模式図である。
【図14】 従来の半導体装置の製造方法を示す模式図である。
【図15】 従来の半導体装置の製造装置を示す図である。
【図16】 従来の半導体装置の製造装置を示す図である。
【図17】 従来の半導体装置の製造方法を示す図である。
【図18】 従来の半導体装置を示す図である。
【符号の説明】
1 半導体膜、2 貫通穴、3 拡散層、4A、4B 電極、10 剥離層、11 水、12 絶縁膜、21 第1の領域、22 第2の領域、31、31A第1の空間、32、32A 第2の空間、61 4フッ化エチレン樹脂製メッシュ、100 基板、112 第2の絶縁膜。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device such as a solar cell using a semiconductor film. To the law It is related.
In particular, a method of manufacturing a semiconductor device when the semiconductor film is separated from the substrate and applied to the semiconductor device. To the law It is concerned.
[0002]
[Prior art]
A conventional method of manufacturing a semiconductor device using a semiconductor film will be described with reference to FIGS. 13 and 14 are schematic views showing a conventional method for manufacturing a semiconductor device disclosed in, for example, US Pat. No. 4,727,047 and US Pat. No. 4,816,420.
[0003]
In FIGS. 13 and 14, 100 is a substrate, 101 is an insulating film covering the substrate 100, and 1 is a semiconductor film.
[0004]
The substrate 100 and the semiconductor film 1 are made of gallium arsenide, and first, the surface of the substrate 100 shown in FIG. Next, as shown in FIG. 13B, openings are provided in stripes in the insulating film 101 to expose the surface of the substrate 100. Next, as shown in FIGS. 13C, 14A, and 14B, the semiconductor film 1 is crystal-grown using the exposed substrate surface as a nucleus.
[0005]
In the structure shown in FIG. 14B, the semiconductor film 1 is connected to the substrate 100 only at the opening of the insulating film 101, and therefore, the material of the insulating film 101 is configured to have a weak bond with the semiconductor film 1. Thus, by applying mechanical stress to the semiconductor film 1, the connecting portion with the substrate 100 can be broken and the semiconductor film 1 can be peeled off from the substrate 100 as shown in FIG.
[0006]
However, in this method, since the connecting portion with the substrate 100 is broken and the semiconductor film 1 is forcibly peeled off, it is not always possible to separate the semiconductor film 1 without damaging it, and the yield is increased. There was a problem of being bad.
[0007]
Next, a conventional semiconductor device manufacturing apparatus will be described with reference to FIG. FIG. 15 is a perspective view showing a conventional semiconductor device manufacturing apparatus.
[0008]
In FIG. 15, reference numeral 600 denotes a semiconductor wafer, 500 denotes an apparatus, and 501 denotes a groove into which the semiconductor wafer 600 is inserted. The apparatus 500 is configured to insert one semiconductor wafer 600 into each groove 501 and handle a total of 25 semiconductor wafers 600 simultaneously. Then, wet processing such as cleaning and etching and transport are performed with the semiconductor wafer 600 loaded.
[0009]
However, when a semiconductor device is manufactured by processing the semiconductor wafer 600 as used in a conventional semiconductor device, the semiconductor wafer 600 has a high mechanical strength, so the device as shown in FIG. Although it can be handled simply by holding the peripheral edge at 500, when a semiconductor film having a thickness of 100 μm or less is handled, the mechanical strength of the semiconductor film is weak, so the semiconductor device as shown in FIG. In 500, there was a problem that the semiconductor film was easily destroyed and the yield was poor.
[0010]
Next, a method for loading the semiconductor wafer 600 into the apparatus 500 will be described with reference to FIG. FIG. 16 is a diagram showing a state in which a semiconductor wafer is loaded in a conventional semiconductor device manufacturing apparatus.
[0011]
In FIG. 16, reference numeral 502 denotes a belt for transporting the semiconductor wafer 600, and shows a state in which the semiconductor wafer 600 is transported while being on the belt 502 and is carried into the groove 501 of the apparatus 500. Reference numeral 503 denotes a stage for moving the apparatus 500 up and down.
[0012]
However, in handling the semiconductor wafer 600, it is assumed that the semiconductor wafer 600 has sufficient mechanical strength. Therefore, also in this case, when a semiconductor film having a thickness of 100 μm or less is handled, the mechanical strength of the semiconductor film is weak, so that the device 500 easily breaks the semiconductor film and has a poor yield. was there.
[0013]
Further, a method for manufacturing a semiconductor device using another conventional semiconductor film will be described with reference to FIGS. FIG. 17 shows a semiconductor device using a semiconductor film having a structure in which a diffusion layer is provided at least around the through hole on the semiconductor film surface, the inner wall of the through hole reaching the back surface from the front surface, and the back surface of the semiconductor film. It is a figure which shows the conventional manufacturing method.
[0014]
17A to 17C, 1 is a semiconductor film, 2 is a through-hole provided in the semiconductor film 1, 3 is a diffusion layer provided in the semiconductor film 1, and 5 is a resist.
[0015]
FIG. 17A shows a state in which the diffusion layer 3 is provided on the surface of the semiconductor film 1, the inner wall of the through hole 2, and the back surface of the semiconductor film 1. After that, as shown in FIG. 17B, a resist 5 is applied to the front surface of the semiconductor film 1, the inner wall of the through hole 2, and the peripheral portion of the through hole 2 on the back surface of the semiconductor film 1, such as photolithography or screen printing. To form. Next, as shown in FIG. 17C, the semiconductor film 1 is immersed in an etching solution, and the diffusion layer 3 in a region other than the peripheral portion of the through hole 2 on the back surface of the semiconductor film 1 is etched. Thereafter, the resist 5 is removed, and an electrode is provided on the back surface of the semiconductor film 1 as shown in FIG.
[0016]
However, in this method, since it is necessary to form the resist 5 on both surfaces of the semiconductor film 1, it is difficult to handle the semiconductor film 1 in a state where the resist 5 is formed, and the productivity is extremely poor. there were. Further, since it is necessary to etch the semiconductor film 1 itself, there is a drawback that only the surface that has been damaged by etching can be obtained from which the diffusion layer 3 is removed. Incidentally, when dry etching is used, the resist 5 may be formed only on the back surface, but there is a problem that etching damage is further increased.
[0017]
FIG. 18 is a diagram showing a conventional semiconductor device having a structure in which a diffusion layer is provided at least around the through hole on the front surface of the semiconductor film, the inner wall of the through hole reaching the back surface from the front surface, and the back surface of the semiconductor film. The figure (a) is the figure seen from the back surface, the figure (b) is sectional drawing seen from the AA 'line shown to (a), and the figure (c) is from the BB' line shown to (a). Each cross-sectional view is shown.
[0018]
Since the electrodes 4A and 4B connected to the diffusion layer 3 are provided on the back surface of the semiconductor film 1, the diffusion layer 3 is formed on the back surface according to the pattern of the electrodes 4A and 4B as well as the peripheral portion of the through hole 2. . For this reason, the area of the diffusion layer 3 is increased, which hinders improvement in performance as a semiconductor device.
[0019]
In addition, through holes 2 are formed at equal intervals in the semiconductor film 1. The current-voltage characteristic representing the performance of this semiconductor device depends greatly on the resistance of the surface of the semiconductor film 1 in the through hole 2 and the interval between the through holes 2, and sufficient characteristics can be obtained unless these parameters are appropriately controlled. It was difficult to obtain a semiconductor device.
[0020]
[Problems to be solved by the invention]
Manufacturing method of semiconductor device using conventional semiconductor film as described above Law is As described above, there are problems in that the yield is poor and the productivity is poor.
[0021]
The present invention has been made to solve the above-described problems. The semiconductor film can be easily separated from the substrate, the semiconductor film can be easily handled, the yield can be improved, and the productivity can be improved. Semiconductor device manufacturing method The law The purpose is to obtain.
[0022]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device including a step of separating a semiconductor film formed on a substrate from the substrate. A through hole provided in the semiconductor film, after introducing hydrofluoric acid from the through hole reaching the release layer formed between the substrate and the semiconductor film and removing the release layer by etching, During the separation of the semiconductor film, the semiconductor film and the substrate are filled with water or an aqueous solution, Holding the substrate, The semiconductor film is separated by sliding along the substrate surface.
[0025]
Of this invention Claim 2 In the method for manufacturing a semiconductor device according to the present invention, the separated semiconductor film has a thickness of 100 μm or less, and the semiconductor film is made of a tetrafluoroethylene resin mesh having a mesh pitch of 0.5 mm or more and 2.5 mm or less from the front and back sides. It further includes a step of performing wet processing such as cleaning and etching in a state of being sandwiched and held.
[0026]
Of this invention Claim 3 The method for manufacturing a semiconductor device according to the present invention further includes a step of holding and transporting the separated semiconductor film having a thickness of 100 μm or less and floating the semiconductor film on the surface of water.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 1A to 1C are schematic views for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention.
[0035]
In FIGS. 1A to 1C, 100 is a substrate, 10 is a release layer, 11 is water, 1 is a semiconductor film, and 2 is a through hole provided in the semiconductor film 1.
[0036]
For example, the substrate 100 is made of a single crystal silicon wafer, and the release layer 10 is made of a silicon oxide film formed by thermally oxidizing the substrate 100. Alternatively, the release layer 10 may be a silicon oxide film deposited by a technique such as CVD. The thickness of the single crystal silicon wafer is usually 625 μm when the diameter is 6 inches. The thickness of the release layer 10 is 1 μm, for example. The semiconductor film 1 is a polycrystalline silicon film deposited on the release layer 10 by a technique such as CVD. Furthermore, the electrical characteristics may be improved by enlarging the crystal grain size by means such as zone melting recrystallization or solid phase growth. When the semiconductor film 1 is used to form a solar cell, for example, the thickness of the semiconductor film 1 is preferably about 30 to 50 μm.
[0037]
FIG. 1A shows a state in which a through hole 2 reaching the peeling layer 10 is provided in the semiconductor film 1. In this state, this is immersed in hydrofluoric acid (not shown), hydrofluoric acid is introduced from the through-hole 2 to remove the peeling layer 10 by etching, and then washed with water, as shown in FIG. The space between the semiconductor film 1 and the substrate 100 is replaced with water 11. In this state, the water 11 acts like an adhesive between the semiconductor film 1 and the substrate 100, and the semiconductor film 1 cannot be easily peeled off from the substrate 100. Incidentally, even if it is left in this state or heated and dried to eliminate the water 11 between the semiconductor film 1 and the substrate 100, a bond is formed between them, and the semiconductor film 1 is naturally There will be no peeling.
[0038]
1B, when the substrate 100 is held and a lateral force is applied to the semiconductor film 1 along the surface of the substrate 100 as indicated by an arrow in the figure, The water 11 between the substrates 100 serves as a lubricant, and the semiconductor film 1 can be easily slid on the substrate 100. In this way, as shown in FIG. 1C, the semiconductor film 1 is pulled out from above the substrate 100 and separated from the substrate 100. According to this method, when the semiconductor film 1 is made of silicon, it can be easily separated to a thickness of 10 μm and a size of 10 cm square.
[0039]
In the first embodiment, when the semiconductor film 1 is separated, the semiconductor film 1 and the substrate 100 are filled with water 11 or an aqueous solution, and the semiconductor film 1 is slid along the substrate surface to be separated. is there. Therefore, the semiconductor film 1 can be separated without damage, the yield can be improved, and the productivity can be improved.
[0040]
Embodiment 2. FIG.
A semiconductor device manufacturing apparatus according to Embodiment 2 of the present invention will be described with reference to FIG. FIG. 2 is a schematic cross-sectional view showing an apparatus for realizing the method for manufacturing the semiconductor device shown in FIG.
[0041]
In FIG. 2, 21 is a first region, 22 is a second region, 23 is a step between the first region 21 and the second region 22, and 24 is a frame.
[0042]
A flat first region 21 and a second region 22 are formed as shown in FIG. 2 by spotting a flat Teflon (registered trademark) plate having a thickness of about 1 cm. . The first region 21 is uniformly spotted to a depth of about 2 to 3 times the thickness of the substrate 100, and the second region 22 is spotted slightly shallower than that. The first region 21 and the second region 22 are formed in areas that can accommodate the substrate 100 and the semiconductor film 1, respectively. The step 23 between the first region 21 and the second region 22 is set to be smaller than the thickness of the substrate 100 and larger than half the thickness of the substrate 100. Around the first area 21 and the second area 22, a part having no spot facing is left to be a frame 24.
[0043]
Next, a method for manufacturing a semiconductor device using the apparatus of FIG. 2 will be described. With the semiconductor film 1 as shown in FIG. 1B on the substrate 100, the substrate 100 is placed in the first region. In this state, the whole is immersed in water or wetted with water, and a force is applied to the semiconductor film 1 in the lateral direction to move to the second region 22. At this time, the substrate 100 is caught by the step 23 and cannot move to the second region 22, but since the step 23 is set smaller than the thickness of the substrate 100, the semiconductor film 1 on the substrate 100 is caught by the step 23. It can move smoothly without hindrance. When the semiconductor film 1 is completely moved to the second region 22, the separation of the semiconductor film 1 and the substrate 100 is completed. Therefore, the semiconductor film 1 can be separated without damage, the yield can be improved, and the productivity can be improved.
[0044]
At this time, the lateral force applied to the semiconductor film 1 may be applied, for example, by pressing the end of the semiconductor film 1 with a jig, or the entire surface of the semiconductor film 1 is softly pressed and applied by friction. May be. Alternatively, the semiconductor film 1 may be moved by gravity with the whole tilted. In this case, the movement of the semiconductor film 1 becomes smoother by applying vibration such as application of ultrasonic waves. Alternatively, the semiconductor film 1 may be moved from above the semiconductor film 1 toward the second region 22 by friction with water.
[0045]
In the second embodiment, the step 23 is set to be larger than half the thickness of the substrate 100 for the following reason. That is, the peripheral edge of the substrate 100 is usually chamfered, and the cross section has a slightly rounded shape. Therefore, if the step 23 is smaller than half of the thickness of the substrate 100, the substrate 100 rides on the step 23 when a force to move the semiconductor film 1 to the second region 22 is applied. This is because the semiconductor film 1 and the substrate 100 may not be separated from each other.
[0046]
Embodiment 3 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 3 of the present invention will be described with reference to FIG. 3 is a schematic cross-sectional view showing a semiconductor device manufacturing apparatus according to Embodiment 3 of the present invention.
[0047]
In FIG. 3, 31 is a first space and 32 is a second space.
[0048]
The first space 31 and the second space 32 are configured by combining a plate material of tetrafluoroethylene resin or the like. The first space 31 is configured to be accommodated with the semiconductor film 1 attached to the substrate 100, and the second space 32 is configured to accommodate only the semiconductor film 1. The first space 31 is larger than the thickness of the substrate 100 and the semiconductor film 1, and the second space 32 is smaller than the thickness of the substrate 100 and larger than the thickness of the semiconductor film 1.
[0049]
In this state, when the peeling layer 10 is removed by etching by immersion in hydrofluoric acid, the force for fixing the semiconductor film 1 to the substrate 100 is lost, so that the semiconductor film 1 is second along the surface of the substrate 100 by gravity. It moves toward the space 32. Since the substrate 100 has a size that cannot move into the second space 32, only the semiconductor film 1 moves into the second space 32, and the semiconductor film 1 and the substrate 100 are separated. Therefore, the semiconductor film 1 can be separated without damage, the yield can be improved, and the productivity can be improved.
[0050]
Embodiment 4 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 4 of the present invention will be described with reference to FIG. 4 is a schematic front view showing a semiconductor device manufacturing apparatus according to Embodiment 4 of the present invention.
[0051]
In FIG. 4, 31A is a first space, and 32A is a second space.
[0052]
In the third embodiment, the thickness of the first space 31 and the second space 32 is changed. In the fourth embodiment, as shown in FIG. In combination, when the semiconductor film 1 is smaller than the size of the substrate 100, the width of the second space 32A is configured to be smaller than the width of the first space 31A so that the semiconductor film 1 enters but the substrate 100 does not enter. Is.
[0053]
In this case as well, when the peeling layer 10 is etched and removed by immersion in hydrofluoric acid, the force for fixing the semiconductor film 1 to the substrate 100 is lost. And move toward the second space 32A. Since the substrate 100 has a size that cannot move into the second space 32A, only the semiconductor film 1 moves into the second space 32A, and the semiconductor film 1 and the substrate 100 are separated. Therefore, the semiconductor film 1 can be separated without damage, the yield can be improved, and the productivity can be improved.
[0054]
Embodiment 5 FIG.
A method for manufacturing a semiconductor device according to Embodiment 5 of the present invention will be described.
[0055]
In FIG. 1 showing the first embodiment, by removing hydrofluoric acid from the through hole 2 provided in the semiconductor film 1 and reaching the release layer 10 and removing the release layer 10 by etching, the semiconductor film 1 and The process of removing the bond with the substrate 100 has been described. At this time, it is generally known that the etching rate of hydrofluoric acid on the silicon oxide film depends on the temperature of hydrofluoric acid.
[0056]
By the way, since the narrow gap between the semiconductor film 1 and the substrate 100 must be etched through the narrow hole of the through hole 2, it takes a very long time until the etching is completely completed at room temperature. When the interval between the through holes 2 was 1 mm, it took about 1 day and night. The required time did not change greatly even when the size of the through hole 2 and the thickness of the release layer 10 were changed.
[0057]
On the other hand, increasing the temperature of hydrofluoric acid greatly shortened the time required to complete the etching. It has been found effective to raise the temperature to 50 ° C. or higher. Thereby, the etching was completed in 2 to 3 hours when the interval between the through holes 2 was 1 mm. Therefore, the semiconductor film 1 can be separated without damage, the yield can be improved, and the productivity can be improved.
[0058]
The reason why it is effective to raise the temperature to 50 ° C. or higher is considered as follows. That is, for one thing, the reaction becomes active and the etching speed itself increases. Secondly, the gas component generated by the etching is easily vaporized, becomes a bubble, pushes up the semiconductor film 1, widens the gap between the semiconductor film 1 and the substrate 100, and improves the flow of hydrofluoric acid. is there. This effect is more remarkable when the thickness of the semiconductor film 1 is smaller. Third, the viscosity of hydrofluoric acid is lowered, and the wraparound between the semiconductor film 1 and the substrate 100 is improved.
[0059]
Embodiment 6 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 6 of the present invention will be described with reference to FIG. FIG. 5 is a schematic cross-sectional view showing an apparatus for realizing the semiconductor device manufacturing method according to the fifth embodiment.
[0060]
In FIG. 5, 51 is a first container filled with hydrofluoric acid 33, 52 is a second container filled with water 11, 53 is a heating device provided at the bottom of the second container 52, 54 Is a temperature control device that is connected to a heating device 53 and a temperature sensor (not shown) provided in the water, and includes a CPU, a ROM, a RAM, and the like. Reference numeral 510 denotes a lid of the first container 51, and 520 denotes a lid of the second container 52.
[0061]
The first container 51 and the second container are made of tetrafluoroethylene resin. Each is a seamless integrated product made by cutting from a tetrafluoroethylene resin block. The apparatus of Embodiments 2 to 4 is placed in the first container 51 and the required amount of hydrofluoric acid 33 is filled. The first container 51 is placed in the second container 52, and the required amount of water 11 is filled in the gap. The first container 51 has a lid 510, and the second container has a lid 520, which is hermetically sealed. In addition, the peripheral part of the lid | cover 510 is made to cover the 1st container 51 main body from the outer side. This is because when the water evaporated by heating falls as water droplets on the inner surface of the lid 510, it is mixed into the first container 51 through the gap between the lids 510, thereby reducing the concentration of hydrofluoric acid 33 inside. This is to prevent this.
[0062]
In this state, the water 11 in the container is heated by the heating device 53 in the second container 52, and the temperature is controlled by the temperature control device 54 so that the temperature becomes a constant value of 50 ° C. or more. As a result, the first container 51 is heated, and the hydrofluoric acid 33 in the first container 51 is indirectly heated. With this configuration, it is possible to prevent the hydrofluoric acid 33 that is the strongest acid from coming into direct contact with the heating device 53, enabling stable heating and reducing the amount of hydrofluoric acid 33 to the minimum necessary. It is possible to save the usage amount and use it effectively.
[0063]
Embodiment 7 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 7 of the present invention will be described with reference to FIG. FIG. 6 is a schematic view showing a semiconductor device manufacturing apparatus according to the present invention.
[0064]
In FIG. 6, 61 is a tetrafluoroethylene resin mesh. Reference numeral 1 denotes a semiconductor film.
[0065]
The semiconductor film 1 is held in a gap surrounded by two sheets of a tetrafluoroethylene resin mesh 61. In this state, wet processing such as cleaning and etching is performed. The mesh pitch of the tetrafluoroethylene resin mesh 61 is 0.5 mm or more and 2.5 mm or less. The reason why the mesh pitch is 0.5 mm or more is that when the mesh pitch is smaller than this, water or the etching solution may not permeate due to surface tension.
[0066]
However, if the mesh pitch is too large, the stress applied to the semiconductor film 1 during processing increases. Considering a case where a 6-inch (150 mm) wafer is supported only by its peripheral edge as in a conventional manufacturing apparatus (see FIG. 15), the thickness of the 6-inch wafer is 0.625 mm, so the aspect ratio is 250. is there. When the same aspect ratio is considered for the semiconductor film 1 having a thickness of 100 μm, the mesh pitch is 25 mm. Considering the case where the safety factor is 10 times and the thickness of the semiconductor film 1 is 10 μm, the mesh pitch is 2.5 mm.
[0067]
Embodiment 8 FIG.
A method for manufacturing a semiconductor device according to the eighth embodiment of the present invention will be described with reference to FIG. FIG. 7 is a schematic diagram showing a method for manufacturing a semiconductor device according to the eighth embodiment of the present invention.
[0068]
In FIG. 7, 71 is water (water flow). In addition, 1 is a semiconductor film and 2 is a through hole.
[0069]
The semiconductor film 1 floats on the surface due to the surface tension of the water 71. At this time, the force that supports the semiconductor film 1 is applied to the entire contact surface between the semiconductor film 1 and the water 71, and the semiconductor film 1 is not broken by a local stress load. Therefore, the process yield is improved. In addition, since only the water 71 is in contact with the semiconductor film 1, there is an advantage that not only it can be easily moved to another place but also there is no contamination with impurities.
[0070]
Embodiment 9 FIG.
A semiconductor device manufacturing apparatus according to Embodiment 9 of the present invention will be described with reference to FIG. FIG. 8 is a schematic diagram showing a semiconductor device manufacturing apparatus according to Embodiment 9 of the present invention.
[0071]
In FIG. 8, 81 is a cassette and 82 is a stage. In addition, 1 is a semiconductor film, 2 is a through-hole, 61 is a tetrafluoroethylene resin mesh, and 71 is water.
[0072]
The semiconductor film 1 floats and is supported on the water 71 and is moved and conveyed according to the flow of the water 71. When the semiconductor film 1 moves to the position of the cassette 81, the stage 82 rises and is scooped up by the tetrafluoroethylene resin mesh 61 set in the cassette 81 and moves from the surface of the water 71 into the cassette 81. At this time, the force for supporting the semiconductor film 1 is always applied evenly to the entire surface of the semiconductor film 1, and the semiconductor film 1 is not destroyed by the local load stress applied to the semiconductor film 1. Therefore, the yield is improved and the productivity is improved.
[0073]
Embodiment 10 FIG.
A method for manufacturing a semiconductor device according to Embodiment 10 of the present invention will be described with reference to FIG. FIG. 9 is a schematic diagram for illustrating a method of manufacturing a semiconductor device according to the tenth embodiment of the present invention. It demonstrates below in order of a process according to a figure.
[0074]
As shown in FIG. 9A, the diffusion layer 3 is formed on the front and back surfaces of the semiconductor film 1 and the inner wall of the through hole 2. An insulating film 12 made of, for example, a silicon nitride film, a silicon oxide film, or a laminate of these is formed on the front and back surfaces of the semiconductor film 1 and the inner wall of the through hole 2.
[0075]
As shown in FIG. 9B, a resist (not shown) is provided on the opening peripheral edge of the back surface of the through hole 2, and the insulating film 12 is patterned by dry etching from the back surface side. As a result, the insulating film 12 remains on the peripheral edge of the opening on the back surface of the through hole 2 in accordance with the resist pattern.
[0076]
Thereafter, as shown in FIG. 9C, using this insulating film 12 as a mask, the diffusion layer 3 on the surface of the semiconductor film 1 is etched with, for example, an alkali solution such as sodium hydroxide or a mixed acid of hydrofluoric acid and nitric acid. And patterning.
[0077]
According to this method, the resist only needs to be formed on the back surface side of the semiconductor film 1, and the productivity and the yield are greatly improved.
[0078]
In addition, when this method is applied to a process of manufacturing a solar cell using the semiconductor film 1, for example, an antireflection film formed to reduce the reflection loss on the light incident surface of the solar cell is used as the insulating film 12. As a result, the number of steps in the process is simplified, and the productivity and yield are greatly improved. For example, a silicon nitride film can be used as the antireflection film. In many cases, before the antireflection film is provided, the surface of the semiconductor film 1 is thinly oxidized to form a silicon oxide film so that the surface is inactivated. It may be said that it is a laminated film.
[0079]
Embodiment 11 FIG.
A semiconductor device according to Embodiment 11 of the present invention will be described with reference to FIG. 10A and 10B are diagrams showing a semiconductor device according to an eleventh embodiment of the present invention, in which FIG. 10A is a diagram viewed from the back surface, FIG. 10B is a cross section viewed from the line AA ′ in FIG. These respectively show the cross section seen from the BB 'line of (a).
[0080]
Thus, when the insulating film 12 serves to inactivate the surface of the semiconductor film 1, the surface of the semiconductor film 1 is covered with the insulating film 12 as much as possible in terms of performance as a semiconductor device. desirable. By the way, considering a semiconductor film having a structure in which the electrode 4A on the diffusion layer 3 side is provided on the back side of the semiconductor film 1, in the conventional semiconductor device, the electrode 4A on the diffusion layer 3 side contacts the other region as described above. Therefore, it is necessary to form the diffusion layer 3 on the back surface of the semiconductor film 1 in accordance with the electrode pattern on the diffusion layer 3 side as well as the periphery of the opening of the through hole 2.
[0081]
On the other hand, in the embodiment shown in FIG. 10, the contact portion of the electrode 4A connected to the diffusion layer 3 to the diffusion layer 3 and the contact portion of the other electrode 4B to the semiconductor film 1 are excluded. The semiconductor film 1 is covered with an insulating film 12. Therefore, the formation of the diffusion layer 3 on the back surface of the semiconductor film 1 may be performed only at the peripheral edge of the opening of the through hole 2, and the area of the diffusion layer 3 can be reduced, thereby improving the performance of the semiconductor device. Further, when an antireflection film in the case of a solar cell is used as the insulating film 12 at this time, the number of processes is reduced and productivity and yield are improved.
[0082]
Embodiment 12 FIG.
A method for manufacturing a semiconductor device according to Embodiment 12 of the present invention will be described with reference to FIG. FIG. 11 is a schematic cross-sectional view for illustrating the method for manufacturing a semiconductor device according to the twelfth embodiment of the present invention. It demonstrates below in order of a process according to a figure.
[0083]
As shown in FIG. 11A, a second insulating film 112 made of, for example, a silicon oxide film is formed on the front and back surfaces of the semiconductor film 1 and the inner wall of the through hole 2.
[0084]
As shown in FIG. 11B, the second insulating film 112 is patterned according to the formation pattern of the diffusion layer 3. That is, the second insulating film 112 is etched by covering a portion other than the region where the diffusion layer 3 is formed with a resist (not shown).
[0085]
As shown in FIG. 11C, in this state, the diffusion layer 3 is formed by diffusion of impurities such as phosphorus.
[0086]
According to this method, it is not necessary to etch the semiconductor film 1 itself for patterning the diffusion layer 3, and the diffusion layer 3 is formed only at the peripheral edge of the opening of the through hole 2 on the back surface without damaging the surface. Can do it. The second insulating film 112 uses a silicon oxide film formed by CVD, which is convenient in terms of ease of formation and etching and consistency with other processes. In this case, light etching is usually performed with hydrofluoric acid diluted before impurity diffusion, but the silicon oxide film is also etched at that time. Therefore, it is desirable that the thickness formed as the second insulating film 112 be 1000 angstroms or more.
[0087]
In order to obtain the structure shown in FIG. 10, thereafter, the insulating film 12 is provided on the front and back surfaces of the semiconductor film 1 and the inner wall of the through hole 2, and the electrode 4 A connected to the diffusion layer 3 contacts the diffusion layer 3. The electrode 4B and the other electrode 4B connected to the diffusion layer 3 are covered with a resist, covering the portion other than the contact portion of the electrode 4B of the other electrode and the electrode 4B with the resist and etching the insulating film 12. It forms. As described above, the insulating film 12 at this time may be an antireflection film in the case of a solar cell.
[0088]
Embodiment 13 FIG.
As described above, the diffusion layer 3 is provided on the front surface of the semiconductor film 1, the inner wall of the through hole 2 reaching from the front surface to the back surface, and the peripheral portion of the opening of the through hole 2 of the semiconductor film 1, and the electrode connected to the diffusion layer 3 A semiconductor device having a structure in which both the electrode 4 and the other electrode 4 are provided on the back side of the semiconductor film 1 is fabricated. A current-voltage curve representing the performance when a solar cell is fabricated using this structure. FIG. 12 shows these curve factors.
[0089]
12A shows the arrangement pattern of the through-holes 2 in the case of a lattice pattern having a square as a minimum unit, and FIG. 12B shows the case of a pattern having an equilateral triangle as a minimum unit. In order to obtain sufficiently excellent performance as a solar cell, a value of about 0.78 or more is required as a fill factor. From this figure, in this case, the arrangement pitch of the through holes 2 is used in any case. Is 1.5 mm or less, and the resistance value between the front and back of the semiconductor film 1 of the through hole 2 is required to be 10Ω or less.
[0090]
In each of the above embodiments, the case where silicon is mainly used as the material of the substrate 100 and the semiconductor film 1 has been described. However, other materials may be used, and the same effect can be obtained.
[0091]
【The invention's effect】
As described above, the method for manufacturing a semiconductor device according to claim 1 of the present invention includes a step of separating a semiconductor film formed on a substrate from the substrate. A through hole provided in the semiconductor film, after introducing hydrofluoric acid from the through hole reaching the release layer formed between the substrate and the semiconductor film and removing the release layer by etching, During the separation of the semiconductor film, the semiconductor film and the substrate are filled with water or an aqueous solution, Holding the substrate, Since the semiconductor film is separated by sliding along the substrate surface, the semiconductor film can be easily separated without breaking, and the yield and productivity can be improved.
[0094]
Of this invention Claim 2 As described above, in the method of manufacturing a semiconductor device according to the present invention, the separated semiconductor film has a thickness of 100 μm or less, and the semiconductor film is made of a tetrafluoroethylene resin having a mesh pitch of 0.5 mm or more and 2.5 mm or less. Since it further includes a step of performing wet processing such as cleaning and etching while being held between the front and back with a mesh, the semiconductor film can be handled without being destroyed, and the yield and productivity can be improved. .
[0095]
Of this invention Claim 3 As described above, the method for manufacturing a semiconductor device according to the present invention has a thickness of the separated semiconductor film of 100 μm or less, and further includes a step of holding and transporting the semiconductor film floating on the surface of water. The semiconductor film can be handled without being destroyed, yield and productivity can be improved, and impurities are not contaminated.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a semiconductor device manufacturing apparatus according to a second embodiment of the present invention.
FIG. 3 is a schematic sectional view showing a semiconductor device manufacturing apparatus according to a third embodiment of the present invention.
FIG. 4 is a schematic front view showing a semiconductor device manufacturing apparatus according to a fourth embodiment of the present invention.
FIG. 5 is a schematic cross sectional view showing a semiconductor device manufacturing apparatus according to a sixth embodiment of the present invention.
FIG. 6 is a schematic view showing a semiconductor device manufacturing apparatus according to a seventh embodiment of the present invention.
FIG. 7 is a schematic view showing a method for manufacturing a semiconductor device according to an eighth embodiment of the present invention.
FIG. 8 is a schematic diagram showing a semiconductor device manufacturing apparatus according to a ninth embodiment of the present invention.
FIG. 9 is a schematic cross sectional view showing the method for manufacturing the semiconductor device according to the tenth embodiment of the present invention.
FIG. 10 is a diagram showing a semiconductor device according to an eleventh embodiment of the present invention.
FIG. 11 is a schematic cross sectional view showing the method for manufacturing the semiconductor device according to the twelfth embodiment of the present invention.
FIG. 12 is a diagram showing a current-voltage characteristic curve of a semiconductor device according to Embodiment 13 of the present invention.
FIG. 13 is a schematic view showing a conventional method for manufacturing a semiconductor device.
FIG. 14 is a schematic view showing a conventional method for manufacturing a semiconductor device.
FIG. 15 is a diagram showing a conventional semiconductor device manufacturing apparatus;
FIG. 16 is a diagram showing a conventional semiconductor device manufacturing apparatus;
FIG. 17 is a diagram showing a conventional method for manufacturing a semiconductor device.
FIG. 18 is a diagram showing a conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor film, 2 Through-hole, 3 Diffusion layer, 4A, 4B electrode, 10 Release layer, 11 Water, 12 Insulating film, 21 1st area | region, 22 2nd area | region, 31, 31 A 1st space, 32, 32A second space, 61 4 mesh made of ethylene fluoride resin, 100 substrate, 112 second insulating film.

Claims (3)

基板上に形成された半導体膜を前記基板から分離する工程を含む半導体装置の製造方法において、
前記半導体膜に設けられた貫通穴であって、前記基板と前記半導体膜の間に形成された剥離層に達する前記貫通穴から弗化水素酸を導入して前記剥離層をエッチング除去した後、前記半導体膜の分離の際に、前記半導体膜と前記基板との間に水または水溶液を充満させ、前記基板を保持しておいて、前記半導体膜を前記基板面に沿って滑らせて分離する
ことを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device including a step of separating a semiconductor film formed on a substrate from the substrate,
A through hole provided in the semiconductor film, after introducing hydrofluoric acid from the through hole reaching the release layer formed between the substrate and the semiconductor film and removing the release layer by etching, When separating the semiconductor film, water or an aqueous solution is filled between the semiconductor film and the substrate, the substrate is held, and the semiconductor film is slid along the substrate surface to be separated. A method for manufacturing a semiconductor device.
前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を網目ピッチ0.5mm以上、2.5mm以下の4フッ化エチレン樹脂製メッシュで、表裏より挟んで保持した状態で、洗浄、エッチング等のウェット処理を施す工程を
さらに含むことを特徴とする請求項1記載の半導体装置の製造方法。
The separated semiconductor film has a thickness of 100 μm or less, and the semiconductor film is washed with a tetrafluoroethylene resin mesh having a mesh pitch of 0.5 mm or more and 2.5 mm or less and held between the front and back sides, The process of wet processing such as etching
The method of manufacturing a semiconductor device according to claim 1 , further comprising :
前記分離した半導体膜は厚さが100μm以下であり、前記半導体膜を水の表面に浮かべた状態で保持し、搬送する工程を
さらに含むことを特徴とする請求項1記載の半導体装置の製造方法。
The separated semiconductor film has a thickness of 100 μm or less, and the semiconductor film is held on a surface of water and transported.
The method of manufacturing a semiconductor device according to claim 1 , further comprising :
JP2001351335A 2001-11-16 2001-11-16 Manufacturing method of semiconductor device Expired - Fee Related JP3676725B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351335A JP3676725B2 (en) 2001-11-16 2001-11-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001351335A JP3676725B2 (en) 2001-11-16 2001-11-16 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP16245294A Division JP3331052B2 (en) 1994-07-14 1994-07-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002198351A JP2002198351A (en) 2002-07-12
JP3676725B2 true JP3676725B2 (en) 2005-07-27

Family

ID=19163662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351335A Expired - Fee Related JP3676725B2 (en) 2001-11-16 2001-11-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3676725B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071970A (en) * 2002-08-08 2004-03-04 Shin Etsu Chem Co Ltd Manufacturing method and manufacturing system of silicon substrate for solar cell
JP4817707B2 (en) * 2005-04-28 2011-11-16 京セラキンセキ株式会社 Etching jig

Also Published As

Publication number Publication date
JP2002198351A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
CA2229975C (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
US6417075B1 (en) Method for producing thin substrate layers
JPH11243076A (en) Anodization method and apparatus and manufacture of semiconductor substrate
JP4717545B2 (en) Method for manufacturing photoelectric conversion element
EP1026728A2 (en) Substrate and method of manufacturing the same
EP0867919B1 (en) Semiconductor substrate and process for producing same
JP4838504B2 (en) Manufacturing method of semiconductor device
US20090320274A1 (en) Electromechanical transducer and fabrication method of electromechanical transducing apparatus
JP2004165227A (en) Method of manufacturing group iii nitride compound semiconductor element
US6417069B1 (en) Substrate processing method and manufacturing method, and anodizing apparatus
CN108269864B (en) Flexible solar cell and preparation method thereof
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
JP3676725B2 (en) Manufacturing method of semiconductor device
KR930008861B1 (en) Manufacturing method of semicondcutor substrate having composite layer
JPH11274538A (en) Substrate for forming high-strength thin semiconductor element, high-strength thin semiconductor element and manufacture thereof
JP3331052B2 (en) Semiconductor device and manufacturing method thereof
JP3472197B2 (en) Semiconductor substrate and method for manufacturing solar cell
JP3542521B2 (en) Method for producing semiconductor substrate and solar cell and anodizing apparatus
JP5352777B2 (en) Quartz device manufacturing method
JP3310576B2 (en) Method for manufacturing semiconductor device
JP4911883B2 (en) Method for manufacturing photoelectric conversion element
JP4272796B2 (en) Substrate processing method
KR100553366B1 (en) Method for manufacturing semiconductor device of Nitride chemical
KR940000494B1 (en) Method of adhesion of wafer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Effective date: 20050428

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees