JP3330214B2 - A method for forming a multilayer resist pattern, and a method of manufacturing a semiconductor device - Google Patents

A method for forming a multilayer resist pattern, and a method of manufacturing a semiconductor device

Info

Publication number
JP3330214B2
JP3330214B2 JP31309993A JP31309993A JP3330214B2 JP 3330214 B2 JP3330214 B2 JP 3330214B2 JP 31309993 A JP31309993 A JP 31309993A JP 31309993 A JP31309993 A JP 31309993A JP 3330214 B2 JP3330214 B2 JP 3330214B2
Authority
JP
Japan
Prior art keywords
resist pattern
forming
method
resist
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31309993A
Other languages
Japanese (ja)
Other versions
JPH07169669A (en
Inventor
光徳 中谷
博文 中野
善樹 小島
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP31309993A priority Critical patent/JP3330214B2/en
Publication of JPH07169669A publication Critical patent/JPH07169669A/en
Application granted granted Critical
Publication of JP3330214B2 publication Critical patent/JP3330214B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は多層レジストパターンの形成方法,及び該多層レジストパターンを用いた半導体装置の製造方法に関し、特に、各層のレジストパターンを所望のパターン形状に再現性良く形成することができる多層レジストパターンの形成方法,及び該多層レジストパターンを用いた半導体装置の製造方法に関するものである。 BACKGROUND OF THE INVENTION The method of forming the invention multilayer resist pattern, and relates to a manufacturing method of a semiconductor device using a multi-layer resist pattern, in particular, be formed with good reproducibility each layer of the resist pattern into a desired pattern a method for forming a multilayer resist pattern, which can, and to a method of manufacturing a semiconductor device using a multi-layer resist pattern.

【0002】 [0002]

【従来の技術】従来より、例えばGaAsFET等の化合物半導体装置では、ゲート長の短縮によるゲート抵抗の増加を補償するため、ゲート電極としてT型ゲート電極(以下、T型ゲートと称す。)が用いられている。 Conventionally, for example, a compound semiconductor device of such GaAsFET, to compensate for the increase in the gate resistance by shortening the gate length, the T-shaped gate electrode as a gate electrode (hereinafter, referred to as T-shaped gate.) Is used It is. 図6は、従来の化合物半導体装置におけるT型ゲートを2 6, the T-shaped gate in the conventional compound semiconductor device 2
つの異なるレジストパターンが積層された多層レジストパターンを用いて形成する工程を示した工程別断面図で、図において、1は化合物半導体基板、1aはリセス、2は下層レジストパターン、2aは開口、3は上層レジストパターン、3aは開口、4はT型ゲート、30 One of the step cross-sectional views illustrating a process of different resist pattern is formed by using a multilayer resist pattern are laminated, in Fig, 1 is a compound semiconductor substrate, 1a is recessed, 2 lower resist pattern, 2a is opened, 3 the upper layer resist pattern, 3a an opening, 4 is T-shaped gate, 30
はレジスト膜、40はゲートメタルである。 The resist film, 40 is a gate metal.

【0003】以下、図に基づいてT型ゲートの形成工程を説明する。 [0003] Hereinafter, steps forming a T-gate on the basis of FIG. 先ず、化合物半導体基板1上に図示しないレジスト膜を成膜した後、該レジスト膜にパターン露光,及び現像を施すことにより、図6(a) に示すように、開口2aを有する下層レジストパターン2を形成する。 First, after forming a resist film (not shown) on the compound semiconductor substrate 1, the resist film to pattern exposure, and by performing a development, as shown in FIG. 6 (a), the lower resist pattern 2 having an opening 2a to form. 次に、図6(b) に示すように、下層レジストパターン2及び化合物半導体基板1上にレジスト膜30を成膜した後、レジスト膜30にパターン露光及び現像を施すことにより、図6(c) に示すように、上層レジストパターン3を形成する。 Next, as shown in FIG. 6 (b), after the resist film 30 on the lower resist pattern 2 and the compound semiconductor substrate 1 is formed by performing pattern exposure and development to the resist film 30, FIG. 6 (c as shown in), to form an upper resist pattern 3. この時、上記開口2a上に該開口2 At this time, the opening on the opening 2a 2
aよりもその開口幅が大きい開口3aが形成される。 Opening 3a the opening width is large is formed than a. 次に、下層レジストパターン2及び上層レジストパターン3をマスクにして、上記化合物半導体基板1に等方性エッチングを施して、図6(d) に示すように、リセス1a Then the lower layer resist pattern 2 and the upper layer resist pattern 3 as a mask, subjected the semiconductor substrate 1 isotropic etching said compound, as shown in FIG. 6 (d), the recess 1a
を形成する。 To form. 次に、図6(e) に示すように、化合物半導体基板1の全面に対してゲートメタル40を蒸着し、リフトオフすると、図6(f) に示すように、リセス1aの底面にT型ゲート4が形成される。 Next, as shown in FIG. 6 (e), a gate metal 40 is deposited over the entire surface of the compound semiconductor substrate 1, when the lift-off, as shown in FIG. 6 (f), T-shaped gate on the bottom surface of the recess 1a 4 is formed.

【0004】 [0004]

【発明が解決しようとする課題】上記図6に示す従来のT型ゲートの形成工程では、2つの異なるレジストパターンを積層して多層レジストパターンを形成するわけであるが、通常、レジスト膜の形成は、感光性樹脂を溶剤に溶解したフォトレジスト材料、或いは、樹脂を感光剤とともに溶剤に溶解したフォトレジスト材料を、被成膜面に所要厚み塗布し、溶剤を蒸発(揮発)させることにより行われる。 [SUMMARY OF THE INVENTION] In the step of forming the conventional T-shaped gate shown in FIG. 6, but not to form a multilayer resist pattern by laminating two different resist pattern, usually the formation of a resist film the photoresist material a photosensitive resin is dissolved in a solvent, or rows by the photoresist material dissolved in a solvent of the resin with a photosensitive agent, and the required thickness is applied to the deposition surface, thereby the solvent evaporated (volatile) divide.

【0005】上記図6は2つのレジストパターンが理想的な状態に形成された状態を示しており、この図に示されるように、レジスト膜30が下層レジストパターン2 [0005] FIG. 6 shows a state in which two resist patterns are formed in an ideal state, as shown in this figure, the resist film 30 is lower resist pattern 2
に対して選択的にパターニングされるためには、レジスト膜30の形成時、即ち、このレジスト膜30を形成するためのフォトレジスト材料を下層レジストパターン2 To selectively patterned against the time of forming the resist film 30, i.e., the resist film 30 underlying the resist pattern 2 a photoresist material to form a
上に塗布する際、該フォトレジスト材料中の溶剤に下層レジストパターン2が溶解しないことが必要である。 When applied to the above, it is necessary to lower resist pattern 2 in a solvent in the photoresist material does not dissolve. しかしながら、現状では、工業的に生産されている汎用のフォトレジスト材料は、何れもその成分が似通ったもので、かかる条件を満足する2種類のフォトレジスト材料、即ち、一方の樹脂が他方の溶剤に対して溶解しない2種類のフォトレジスト材料を、工業的に生産されている汎用のフォトレジスト材料から選択することは極めて困難である。 However, at present, the photoresist material of the general-purpose which is industrially produced, both those that component is similar, the two photoresist material satisfying such conditions, i.e., one of the resin and the other solvent two types of photoresist material that does not dissolve in, it is very difficult to select from generic photoresist material is industrially produced. 特に、上記のようなT型ゲートを形成するための2μm以下の開口パターンを形成可能な,微細加工に適した汎用のフォトレジスト材料は、その多くのものがノボラック樹脂を紫外線に感度を有する感光剤とともに、エチルセルソルブアセテート(ECA),エチルラクテート(EL),プロピレングリコールモノメチルエーテルアセテート(PGMEA),メチルメトキシプロピネート(MMP)等のカルボン酸エステル系の溶剤に溶解したもので、これらのうちから、一方の樹脂が他方の溶剤に対して溶解しない2種類のフォトレジスト材料を選択することはできない。 Particularly, capable of forming a 2μm or less of the opening pattern for forming a T-shaped gate as described above, the general purpose of photoresist materials suitable for microfabrication, photosensitive to those of many of which have sensitivity novolac resin to ultraviolet agents together, ethyl cellosolve acetate (ECA), ethyl lactate (EL), propylene glycol monomethyl ether acetate (PGMEA), which was dissolved in a solvent of the carboxylic acid ester such as methyl methoxy propionate (MMP), among these from one of the resin is not possible to select two types of photoresist material which is not soluble in the other solvent.

【0006】従って、現実には、上記図6に示したT型デートの形成工程を行うと、上層レジストパターン3を形成するためのレジスト膜30の成膜時、該レジスト膜30の成膜に用いるフォトレジスト材料の溶剤に下層レジストパターン2が溶解して、図7(a) に示すように、 Accordingly, in reality, when the T-type dating forming step shown in FIG. 6, when forming the resist film 30 for forming the upper layer resist pattern 3, the formation of the resist film 30 the dissolved lower resist pattern 2 in a solvent of the photoresist material used, as shown in FIG. 7 (a),
下層レジストパターン2とレジスト膜30が混合されたミキシング層5が形成されることとなり、図7(b) に示すように、レジスト膜30のパターニング時に、基板表面に貫通する開口を形成することができず、T型ゲート電極を形成することができなくなってしまうという問題点を発生する。 Lower resist pattern 2 and the resist film 30 becomes that a mixing layer 5 in admixture is formed, as shown in FIG. 7 (b), in patterning of the resist film 30, to form an opening through the substrate surface can not, generating a problem that it becomes impossible to form a T-shaped gate electrode.

【0007】また、図8に示すように、ミキシング層5 Further, as shown in FIG. 8, a mixing layer 5
が基板1表面を完全に被覆してしまわない場合は、レジスト膜30のパターニングにより、該レジスト膜30に基板表面に貫通する開口を形成することはできるが、該ミキシング層5は、その厚みが不均一で、また、常に同じ厚みとなるよう形成されるものではなく、所望の開口幅を有する開口を再現性よく形成することができなくなるといった問題点を生ずる。 If but not would provide an completely covers the surface of the substrate 1 by patterning of the resist film 30, the resist film 30 may be formed an opening through the substrate surface, but the mixing layer 5, its thickness uneven, also not always intended to be formed to the same thickness, resulting in a problem that can not be formed with good reproducibility an opening having a desired aperture width.

【0008】この発明は上記のような問題点を解消するためになされたもので、各層のレジストパターンを所望のパターン形状に再現性よく形成することができる多層レジストパターンの形成方法,及び,該多層レジストパターンを用いた半導体装置の製造方法を提供することを目的とする。 [0008] The present invention has been made to solve the above problems, a method for forming a multilayer resist pattern that can be reproducibly forming each layer of the resist pattern into a desired pattern shape, and, the and to provide a manufacturing method of a semiconductor device using a multilayer resist pattern.

【0009】 [0009]

【課題を解決するための手段】本発明にかかる多層レジストパターンの形成方法は、 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成し、該第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成するようにしたものである。 Method for forming a multilayer resist pattern according to the present invention SUMMARY OF] is an optical exposure, the first resist pattern is formed, the first resist having an opening overhanging on a semiconductor substrate pattern is heated to its glass transition temperature or higher, in which so as to form a second resist pattern on the first resist pattern on the heated said to its glass transition temperature or higher.

【0010】更に、本発明にかかる半導体装置の製造方法は、 光学露光により、半導体基板上にオーバーハング Furthermore, a method of manufacturing a semiconductor device according to the present invention, the optical exposure overhang on a semiconductor substrate
形状の開口を有する第1のレジストパターンを形成し、 Forming a first resist pattern having an opening shape,
該第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成し、上記半導体基板の全面に対してゲートメタルを蒸着した後、上記第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してT型ゲートを形成するようにしたものである。 Heating the resist pattern of the first to the glass transition temperature or higher, the forming a second resist pattern on the first resist pattern on which is heated to its glass transition temperature or higher, the semiconductor substrate after depositing a gate metal on the entire surface, the first, the second resist pattern, in which so as to form a T-shaped gate by removing the gate metal which is deposited on the second resist pattern on .

【0011】更に、本発明にかかる半導体装置の製造方法は、 光学露光により、半導体基板上にオーバーハング Furthermore, a method of manufacturing a semiconductor device according to the present invention, the optical exposure overhang on a semiconductor substrate
形状の開口を有する第1のレジストパターンを形成し、 Forming a first resist pattern having an opening shape,
該第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成し、上記半導体基板の全面に対してゲートメタルを蒸着した後、上記第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してエアーブリッジ配線を形成するようにしたものである。 Heating the resist pattern of the first to the glass transition temperature or higher, the forming a second resist pattern on the first resist pattern on which is heated to its glass transition temperature or higher, the semiconductor substrate after depositing a gate metal on the entire surface, the first, the second resist pattern, in which so as to form an air-bridge wiring by removing the gate metal which is deposited on the second resist pattern on .

【0012】更に、本発明にかかる多層レジストパターンの形成方法は、 光学露光により、半導体基板上にオー Furthermore, the method of forming the multi-layer resist pattern according to the present invention, the optical exposure, O on a semiconductor substrate
バーハング形状の開口を有する第1のレジストパターンを形成し、該第1のレジストパターンの表面を光照射により硬化させ、該その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成するようにしたものである。 Forming a first resist pattern having openings of overhang shape, the surface of the resist pattern of the first cured by light irradiation, a first resist pattern temperature above its glass transition temperature which the surface thereof is cured heated to, in which so as to form a second resist pattern on the first resist pattern on the heated said to its glass transition temperature or higher.

【0013】更に、本発明にかかる半導体装置の製造方法は、 光学露光により、半導体基板上にオーバーハング Furthermore, a method of manufacturing a semiconductor device according to the present invention, the optical exposure overhang on a semiconductor substrate
形状の開口を有する第1のレジストパターンを形成し、 Forming a first resist pattern having an opening shape,
該第1のレジストパターンの表面を光照射により硬化させ、該その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成し、上記半導体基板の全面に対してゲートメタルを蒸着した後、上記形成された第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してT型ゲートを形成するようにしたものである。 The surface of the resist pattern of the first cured by irradiation with light, the surface thereof is heated a first resist pattern is cured to its glass transition temperature or higher, is heated said to its glass transition temperature or higher and a first resist pattern on forming a second resist pattern, after depositing a gate metal on the entire surface of the semiconductor substrate, the first being the formation, together with the second resist pattern, the second the gate metal was deposited on the resist pattern is removed is obtained so as to form a T-shaped gate.

【0014】更に、本発明にかかる半導体装置の製造方法は、 光学露光により、半導体基板上にオーバーハング Furthermore, a method of manufacturing a semiconductor device according to the present invention, the optical exposure overhang on a semiconductor substrate
形状の開口を有する第1のレジストパターンを形成し、 Forming a first resist pattern having an opening shape,
該第1のレジストパターンの表面を光照射により硬化させ、上記その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成し、上記半導体基板の全面に対してゲートメタルを蒸着した後、上記形成された第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してエアーブリッジ配線を形成するようにしたものである。 The surface of the resist pattern of the first cured by light irradiation, the first resist pattern whose surface is hardened by heating to the temperature above the glass transition temperature, is heated it said to its glass transition temperature or higher and a first resist pattern on forming a second resist pattern, after depositing a gate metal on the entire surface of the semiconductor substrate, the first being the formation, together with the second resist pattern, the second it is obtained so as to form an air-bridge wiring by removing the gate metal which is deposited on the resist pattern.

【0015】 [0015]

【0016】 [0016]

【0017】 [0017]

【0018】 [0018]

【作用】本発明においては、 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成し、該第1のレジストパターンをそのガラス転移温度以上の温度に加熱した後、この加熱された第1のレジストパターン上に第2のレジストパターンを形成するようにしたから、上記第1のレジストパターンは上記加熱によりその結晶化が進行して、上記第2のレジストパターンの形成に用いるフォトレジスト材料に含まれる溶剤に対して溶解しなくなり、上記第2のレジストパターンを所望のパターン形状に形成することができる。 According to the present invention, by an optical exposure to form a first resist pattern having openings overhanging on a semiconductor substrate, after heating the resist pattern of the first to the glass transition temperature or higher to this heated first resist pattern on the second because the resist pattern so as to form, the first resist pattern progresses its crystallization by the above heating, the second resist pattern no longer soluble in the solvent contained in the photoresist material used for forming, the second resist pattern can be formed in a desired pattern shape.

【0019】更に、本発明においては、上記第1,第2 Furthermore, in the present invention, the first, second
のレジストパターンの形成後、ゲートメタルを上記半導体基板の全面に対して蒸着し、この後、上記第1,第2 After formation of the resist pattern, the gate metal is deposited on the entire surface of the semiconductor substrate, thereafter, the first, second
のレジストパターンとともに上記第2のレジストパターン上に蒸着したゲートメタルを除去することにより、T By removing the gate metal which is deposited on the second resist pattern with the resist pattern, T
型ゲートを形成するようにしたから、少ない工程数で、 It is so arranged to form a mold gate, with a small number of steps,
所望のゲート長を有するT型ゲートを再現性よく形成することができる。 The T-shaped gate having a desired gate length can be reproducibly formed.

【0020】更に、本発明においては、上記第1,第2 Furthermore, in the present invention, the first, second
のレジストパターンの形成後、ゲートメタルを上記半導体基板の全面に対して蒸着し、この後、上記第1,第2 After formation of the resist pattern, the gate metal is deposited on the entire surface of the semiconductor substrate, thereafter, the first, second
のレジストパターンとともに上記第2のレジストパターン上に蒸着したゲートメタルを除去することにより、エアーブリッジ配線を形成するようにしたから、従来に比して、少ない工程数で、エアーブリッジ配線を形成することができる。 By with a resist pattern removing the gate metal which is deposited on the second resist pattern, it is so arranged to form an air bridge wiring, as compared with the prior art, a small number of steps, to form an air-bridge wiring be able to.

【0021】更に、本発明においては、上記第1のレジストパターンの表面を光照射により硬化した後、上記加熱を行うようにしたから、上記第1のレジストパターンの上記加熱による変形の程度が大きくなり過ぎることを防止でき、上記第1レジストパターンにより形成された開口の寸法制御性を向上することができる。 Furthermore, in the present invention, after curing by light irradiation of the surface of the first resist pattern, it is so arranged perform the heating, the degree of deformation due to the heating of the first resist pattern is large will be able to prevent too, it is possible to improve the dimensional control of the opening formed by the first resist pattern.

【0022】 [0022]

【0023】 [0023]

【実施例】 【Example】

実施例1. Example 1. 図1はこの発明の実施例1による化合物半導体装置におけるT型ゲートを多層レジストパターンを用いて形成する工程を示した工程別断面図であり、図2は図1(a) に示す工程を、複数の工程に分けて説明するための工程別の断面図である。 Figure 1 is a process cross-sectional views showing a process for forming by using a T-shaped gate multilayer resist pattern in the compound semiconductor device according to a first embodiment of the present invention, the steps shown in FIG. 2 FIG. 1 (a), is a cross-sectional view another process for describing in a plurality of steps. これらの図において、図6 In these drawings, FIG. 6
と同一符号は同一または相当する部分を示し、6は下層レジストパターン、6aは開口、7は上層レジストパターン、7aは開口、70はレジスト膜、Aは下層レジストパターン6aが加熱される前の状態における開口6a Shows the same reference numerals identical or corresponding to those in the lower layer resist pattern 6, 6a are opened, the upper layer resist pattern 7, 7a opening, 70 resist film, A is the state before the lower resist pattern 6a is heated opening 6a in
の最上部の開口幅、Bは開口6aの最下部の開口幅、C The top of the opening width, B is the bottom of the opening width of the opening 6a, C
は下層レジストパターン6aが熱変形した状態における開口6aの最上部の開口幅である。 Is the top of the opening width of the opening 6a in the state in which the lower resist pattern 6a is thermally deformed.

【0024】以下、図1,2に基づいて本実施例によるT型ゲート電極の形成工程を説明する。 [0024] Hereinafter, a process of forming the T-shaped gate electrode according to this embodiment will be described with reference to FIGS. まず、図1(a) First, FIGS. 1 (a)
に示すように、化合物半導体基板1上にその形状がオーバーハング形状の開口6aを有する下層レジストパターン6を形成する。 As shown in, the shape on the compound semiconductor substrate 1 to form a lower resist pattern 6 having an opening 6a overhanging. ここで、この工程を図2により詳しく説明する。 Here will be described the process in more detail Figure 2. まず、カルボン酸エステル系の溶剤にノボラック樹脂と、紫外線に感度ピークを有する感光剤が溶解されてなるイメージリバーサルフォトレジスト材料,A First, a novolac resin in a solvent of the carboxylic acid ester-based, image reversal photoresist material with a photosensitive agent formed by dissolving with a sensitivity peak in the ultraviolet, A
Z5214E〔HOECHST(ヘキスト)社製,商品名〕を用いて、図2(a) に示すように、レジスト膜60 Z5214E ​​[HOECHST (Hoechst) trade name] with, as shown in FIG. 2 (a), the resist film 60
を基板1上に所望の厚みとなるように形成した後、マスク部材8を基板1上の上方空間の所定位置に配置し、この状態で、マスク部材8の上方に配置した図示しない光源からレジスト膜60に紫外線(例えばi線またはg After was formed to have a desired thickness on the substrate 1, the mask member 8 is disposed at a predetermined position in the space above the substrate 1, in this state, the resist from a light source (not shown) disposed above the mask member 8 ultraviolet film 60 (e.g. i-line or g
線)を照射してパターン露光を行う。 Performing pattern exposure by irradiating a line).

【0025】次に、該パターン露光されたレジスト膜6 Next, the patterned exposed resist film 6
0を110℃〜120℃に加熱してリバーサルベークすると、図2(b) に示すように、レジスト膜60のうちの上記図2(a) の工程で光が照射された部分60aにおいて架橋反応が進行する。 When reversal baking by heating 0 to 110 ° C. to 120 ° C., the crosslinking reaction in the portion 60a in which light is irradiated in the above described process shown in FIG. 2 (a) of the way, the resist film 60 shown in FIG. 2 (b) but to proceed. 次に、図2(c) に示すように、 Next, as shown in FIG. 2 (c),
図示しない光源からレジスト膜60の全面に紫外線(例えばi線またはg線)を照射した後、該レジスト膜60 After the irradiation from a light source (not shown) on the entire surface of the resist film 60 with ultraviolet rays (e.g. i-line or g-line), the resist film 60
をテトラメチルアンモニウムハイドロオキシド(TMA The tetramethylammonium hydroxide (TMA
H)等のアルカリ現像液により現像すると、図2(d) When developed with an alkali developing solution H) and the like, FIG. 2 (d)
(図1(a) )に示すように、オーバーハング形状の開口6aを有する下層レジストパターン6が形成される。 As shown in (FIG. 1 (a)), the lower resist pattern 6 having an opening 6a of the overhang shape is formed. ここで、下層レジストパターン6の厚みを0.6μmとすると、図中の符号Aで特定する開口6aの最上部の開口幅は0.5μm,符号Bで特定する開口6aの最下部の開口幅は0.8μmとなる。 Here, if the thickness of the lower resist pattern 6 and 0.6 .mu.m, the top of the opening width of the opening 6a to identify by reference numeral A in the figure 0.5 [mu] m, the bottom of the opening width of the opening 6a to identify by reference character B It becomes 0.8μm.

【0026】次に、上記イメージリバーサルフォトレジスト材料,AZ5214Eにより形成された下層レジストパターン6を、そのガラス転移温度(140℃)以上の温度(好ましくはガラス転移温度より30℃以上高い温度)に加熱してベークする。 Next, heating the image reversal photo-resist material, the lower resist pattern 6 formed by AZ5214E, its glass transition temperature (140 ° C.) or higher temperatures (preferably at a temperature higher 30 ° C. or higher than the glass transition temperature) baked in. ここで、下層レジストパターン6は、その内部に含まれていた残留溶剤の蒸発と加熱によるリフローにより、該下層レジストパターン6 Here, the lower resist pattern 6 by reflow by heating and evaporation of the residual solvent contained therein, the lower layer resist pattern 6
は、図1(b) に示すように、その開口6aに隣接する終端部が順テーパ形状を有するものとなり、図1(b) 中の符号Cで特定する開口6aの最上部の開口幅は0.9μ As shown in FIG. 1 (b), it is assumed that the terminal end adjacent to the opening 6a has a forward tapered shape, the top of the opening width of the opening 6a to identify by reference numeral C in FIG. 1 (b) 0.9μ
mとなる。 A m.

【0027】次に、図1(c) に示すように、上記イメージリバーサルフォトレジスト材料,AZ5214Eを用いて、基板1及び下層レジストパターン6上に、所望の厚みとなるようにレジスト膜70を形成した後、上記図2で示した工程と同様の工程を行って、図1(d) に示すように、オーバーハング形状の開口7aを有する上層レジストパターン7を形成する。 Next, as shown in FIG. 1 (c), the image reversal photo-resist material, by using a AZ5214E, on the substrate 1 and the lower layer resist pattern 6, a resist film 70 to have a desired thickness after performs the process similar as the process shown in FIG 2, as shown in FIG. 1 (d), to form an upper resist pattern 7 having an opening 7a overhanging. ここで、下層レジストパターン6は、上記図1(b) の工程で、そのガラス転移温度以上の温度に加熱されたことにより、その結晶化が進行して、その結晶化度が高くなっており、レジスト膜7 Here, the lower resist pattern 6 is in the process of FIG. 1 (b), by being heated to its glass transition temperature or higher, the crystallization progresses, has a higher its crystallinity , the resist film 7
0の形成に使用する上記イメージリバーサルフォトレジスト材料,AZ5214Eの溶剤成分に対する膨潤性が著しく低下し、該溶剤中に溶け出すことが抑制される。 The image reversal photoresist material used to form the 0, swelling is significantly reduced with respect to the solvent component of AZ5214E, it is suppressed from dissolving in the solvent.
従って、ここでは、図1(d) に示すように、上層レジストパターン7と下層レジストパターン6との間にこれらがミキシングしてミキシング層が形成されることがなく、該上層レジストパターンは所望のパターン形状に形成されることとなる。 Accordingly, here, as shown in FIG. 1 (d), the upper layer resist pattern 7 and they without mixing layer is formed by mixing between the lower resist pattern 6, the upper layer resist pattern is desired It will be formed in a pattern shape.

【0028】次に、下層レジストパターン6及び上層レジストパターン7をマスクにして、化合物半導体基板1 [0028] Next, the lower resist pattern 6 and the upper-layer resist pattern 7 as a mask, the compound semiconductor substrate 1
に等方性エッチングを施して、図1(e) に示すように、 Subjected to isotropic etching, as shown in FIG. 1 (e),
リセス1aを形成した後、化合物半導体基板1の全面に対してゲートメタルを蒸着し、リフトオフすると、図1 After forming the recess 1a, the gate metal is deposited on the entire surface of the compound semiconductor substrate 1, when lifted off, FIG. 1
(f) に示すように、リセス1aの底面にT型ゲート(T As shown in (f), T-shaped gate on the bottom surface of the recess 1a (T
型リセスゲート)4が形成される。 Type recess gate) 4 is formed.

【0029】このような本実施例のT型ゲートの形成工程では、下層レジストパターン6を形成した後、該下層レジストパターン6をそのガラス転移温度以上の温度に加熱してベークすることによりその結晶化度を高め、この後、上層レジストパターン7の形成を行うようにしたので、上層レジストパターン7の形成時、該形成に使用するレジスト溶液中の溶剤成分へ下層レジストパターン6が溶解することが抑制され、上層レジストパターン7 [0029] In the step of forming the T-shaped gate such embodiment, after forming a lower resist pattern 6, by baking by heating the lower layer resist pattern 6 on the glass transition temperature or higher the crystal enhanced, after this degree, since to carry out the formation of the upper resist pattern 7, during the formation of the upper layer resist pattern 7, that the lower resist pattern 6 to solvent components of the resist solution used for the formation is dissolved is suppressed, the upper layer resist pattern 7
を所望のパターン形状に再現性良く形成することができる。 The can be reproducibly formed in a desired pattern shape. 従って、本実施例によれば、異なる2つのレジストパターンを順次形成するだけで、T型ゲート4形成用のマスクパターンを所望のパターン形状に再現性良く形成することができ、所望のゲート長を有するT型ゲート4 Therefore, according to this embodiment, only by sequentially forming two resist patterns with different, a mask pattern for the T-shaped gate 4 formed can be reproducibly formed in a desired pattern, a desired gate length T-shaped gate 4 having
を、少ない工程数で、再現性よく形成することができる。 And a small number of steps, it is possible to good reproducibility formation.

【0030】また、図1(b) に示すように、下層レジストパターン6を、そのガラス転移温度以上の温度に加熱してベークする際、下層レジストパターン6の開口6a Further, as shown in FIG. 1 (b), the lower resist pattern 6, when baked by heating to the glass transition temperature or higher, the opening 6a of the lower resist pattern 6
に隣接する終端部の形状が順テーパ形状となるので、ゲートメタル蒸着時のカバレッジ性が良好となり、図1 Adjacent to the shape of the end portion is tapered forward, the coverage at the time of the gate metal deposition is improved, Figure 1
(f) に示すように、T型ゲートは、そのひさし部4bとその支柱部4aとの間の結合部分が太く、強度的に安定なものとなり、得られる半導体装置の信頼性が向上するという効果をも得ることができる。 As shown in (f), T-shaped gate is thick and coupling portion between the eaves portion 4b and its strut 4a, the strength to become stable ones, the reliability of the semiconductor device obtained is improved effect can also be obtained.

【0031】実施例2. [0031] Example 2. 本実施例2によるT型リセスゲート電極の形成工程は上記実施例1の図1に示した工程と基本的に同じであり、下層レジストパターン6の形成にイメージリバーサルフォトレジスト材料に代えて、ポジ型フォトレジスト材料を用いるようにしたものである。 Step of forming the T-shaped recess gate electrode according to the second embodiment is a process basically the same as shown in Figure 1 of Example 1, in place of the image reversal photoresist material to form a lower layer resist pattern 6, positive it is obtained to use a photoresist material.

【0032】以下、図1を参照してこの工程を詳しく説明する。 [0032] Hereinafter, with reference to FIG. 1 illustrate this process in detail. まず、化合物半導体基板1上に開口6aを有する下層レジストパターン6を、カルボン酸エステル系の溶剤にノボラック樹脂と、紫外線に感度ピークを有する感光剤が溶解されてなるポジ型フォトレジスト材料,T First, the lower resist pattern 6 having an opening 6a on the compound semiconductor substrate 1, and a novolak resin in a solvent of the carboxylic acid ester-based, positive photoresist material with a photosensitive agent formed by dissolving with a sensitivity peak in the ultraviolet, T
HMR−iP3100〔東京応化工業(株)製,商品名〕を用いて形成する(図1(a) 参照)。 HMR-iP3100 [Tokyo Ohka Kogyo Co., Ltd., trade name] formed using (see Figure 1 (a)). ここで、下層レジストパターン6の厚みを0.6μmとすると、図1 Here, if the thickness of the lower resist pattern 6 and 0.6 .mu.m, 1
(a) 中の符号Aで特定する開口6aの最上部の開口幅と、符号Bで特定する開口6aの最下部の開口幅が0. And the top of the opening width of the opening 6a to identify by reference numeral A in (a), the bottom of the opening width of the opening 6a for specifying by symbol B is 0.
5μmとなる。 The 5μm.

【0033】次に、上記ポジ型フォトレジスト材料,T [0033] Next, the above-mentioned positive type photoresist material, T
HMR−iP3100により形成された下層レジストパターン6を、そのガラス転移温度(140℃)以上の温度に加熱してベークする。 The lower resist pattern 6 formed by the HMR-iP3100, baked by heating to the glass transition temperature (140 ° C.) or higher. ここで、下層レジストパターン6はその内部に含まれていた残留溶剤の蒸発と加熱によるリフローにより、開口6aに隣接する終端部が順テーパ形状を有するものとなり、符号Cで特定する開口6 Here, the lower resist pattern 6 by reflow by heating and evaporation of the residual solvent contained therein, it is assumed that the terminal end adjacent the opening 6a has a forward tapered shape, an opening 6 for identifying by the symbol C
aの最上部の開口幅は0.8μmとなる(図1(b) 参照)。 Top opening width of a becomes 0.8 [mu] m (see Figure 1 (b)). また、該加熱により下層レジストパターン6はその結晶化が進行して、その結晶化度が高くなる。 The lower resist pattern 6 crystallization progresses thereon by heating, the degree of crystallinity increases its.

【0034】次に、図1(c) 〜図1(e) と全く同じ工程を行うと、下層レジストパターン6上は上述したようにその結晶化度が高くなっているので、上記実施例1と同様に、上層レジストパターン7を、下層レジストパターン6との間にミキシング層を形成することなく、所望のパターン形状に形成することができる(図1(c) 〜図1 [0034] Next, when the FIG. 1 (c) ~ FIG 1 (e) exactly the same process, because the crystallinity as described above on the lower layer resist pattern 6 is high, the first embodiment similar to the upper resist pattern 7, without forming a mixing layer between the lower resist pattern 6 can be formed in a desired pattern (FIG. 1 (c) ~ Figure 1
(e) 参照)。 See (e)). そして、この後、ゲートメタルの蒸着、リフトオフを行うことにより、化合物半導体基板1のリセス1aの底面にT型ゲート4が形成される(図1(f) 参照)。 After this, the gate metal deposition, by performing lift-off, T-shaped gate 4 is formed on the bottom surface of the recess 1a of the compound semiconductor substrate 1 (see FIG. 1 (f)).

【0035】このように、下層レジストパターンの形成にポジ型レジストを用いる本実施例2においても、所望のゲート長を有し、強度的にも安定なT型ゲート4を、 [0035] Thus, also in the second embodiment using the positive resist forming the lower layer resist pattern, the desired a gate length, the strength in the stable T-shaped gate 4,
少ない工程数で、再現性よく形成することができ、実施例1と同様の効果を得ることができる。 A small number of steps, can be formed with good reproducibility, it is possible to obtain the same effect as the first embodiment.

【0036】以上の実施例1,2では下層レジストパターン6の形成後、直ちに、該下層レジストパターン6 [0036] After the formation of the lower resist pattern 6 in the above embodiments 1 and 2, immediately lower layer resist pattern 6
を、そのガラス転移温度以上の温度に加熱してベークする工程を行っているが、下層レジストパターン6が、その分子量が小さく、そのガラス転移温度以上の温度に加熱した場合の熱変形によるリフローの程度が大きいものである場合は、該加熱によって開口6aが完全に塞がってしまったり、開口6aが塞がらないまでもその開口幅が変動してしまったりすることとなる。 And is performed a step of baking and heating to the glass transition temperature or higher, the lower resist pattern 6 is a small molecular weight, reflow due to thermal deformation when heated to its glass transition temperature or higher If those degrees is large, or the opening 6a is got blocked completely by heating, it becomes that the opening width or accidentally vary from no opening 6a is Fusagara. 以下、このような欠点を解消できる実施例3について説明する。 Hereinafter, a description will be given of an embodiment 3 which can overcome such drawbacks.

【0037】実施例3. [0037] Example 3. 図3は、この発明の実施例3による化合物半導体装置のT型リセスゲートの形成工程における主要工程を示した断面図であり、図において、図1,2と同一符号は同一または相当する部分を示し、6 Figure 3 is a cross-sectional view showing the main steps in the process of forming the T-shaped recess gate of a compound semiconductor device according to a third embodiment of the present invention. In the figure, the same reference numerals as in FIG. 1 and 2 designate the same or corresponding parts , 6
bは下層レジストパターン6の表面に形成された硬化層、9は遠紫外線である。 b is hardened layer formed on the surface of the lower resist pattern 6, 9 is deep UV.

【0038】この実施例によるT型リセスゲートの形成工程は、化合物半導体基板1上にカルボン酸エステル系の溶剤にノボラック樹脂と、紫外線に感度ピークを有する感光剤が溶解されてなるポジ型フォトレジスト材料, The step of forming the T-shaped recess gate according to this embodiment, positive photoresist material with a photosensitive agent formed by dissolving in a solvent of the carboxylic acid ester on the compound semiconductor substrate 1 having a novolak resin, sensitivity peak in the ultraviolet ,
HPR1182〔富士ハント(株)製:商品名〕を用いて、図3(a) に示すように、下層レジストパターン6を形成し、図3(b) に示すように、遠紫外線(波長:20 HPR1182 [Fuji Hunt Co., Ltd. trade name] with, as shown in FIG. 3 (a), to form a lower layer resist pattern 6, as shown in FIG. 3 (b), far ultraviolet rays (wavelength: 20
0nm〜300nm)9を該下層レジストパターン6の表面に、例えば0.5W/cm 2 ,100℃の照射条件にて照射して、該表面を硬化し、該その表面が硬化した下層レジストパターン6を、そのガラス転移温度(110 The 0nm~300nm) 9 on the surface of the lower layer resist pattern 6, for example by irradiating an irradiation condition of 0.5W / cm 2, 100 ℃, curing the surface, the lower resist pattern 6 in which the surface thereof is hardened and its glass transition temperature (110
℃)以上の温度に加熱してベークした後、実施例1,2 ° C.) was baked by heating to a temperature above Examples 1 and 2
と同様にして上層レジストパターンの形成を行うようにしたものである。 It is obtained to perform the formation of the upper resist pattern in the same manner as. ここで、上記ポジ型フォトレジスト材料,HPR1182〔富士ハント(株)製:商品名〕 Here, the positive type photoresist material, HPR1182 [Fuji Hunt Co., Ltd. trade name]
は、上記実施例2で使用したポジ型フォトレジスト材料,THMR−iP3100〔東京応化工業(株)製, Is positive were used in Example 2 above photoresist material, THMR-iP3100 [manufactured by Tokyo Ohka Kogyo Co., Ltd.,
商品名〕に比して、そのノボラック樹脂の分子量が小さく、加熱による変形が生じやすいものである。 Than the trade name], small molecular weight of the novolak resin, in which deformation due to heat is likely to occur.

【0039】このような本実施例では、下層レジストパターン6の表面に遠紫外線9を照射して、該表面を硬化層6bとした後、該下層レジストパターン6を、そのガラス転移温度以上の温度に加熱してベークするようにしたので、該加熱によっても、下層レジストパターン6は開口6aが塞がったり、該開口6aの開口幅が変動してしまうような,変形を生ずることがなく、所望のゲート長を有するT型ゲート電極を再現性よく形成することがてきる。 [0039] In such embodiment, by irradiating far ultraviolet ray 9 to the surface of the lower resist pattern 6, after the surface and the cured layer 6b, the lower layer resist pattern 6, a temperature above its glass transition temperature because heated so as to bake the, by heating, the lower layer resist pattern 6 or blocked opening 6a, such as the opening width of the opening 6a fluctuates, without causing the deformation, the desired Tekiru be reproducibly form a T-shaped gate electrode having a gate length.

【0040】実施例4. [0040] Example 4. 図4はこの発明の実施例4による化合物半導体装置におけるT型リセスゲートを多層レジストパターンを用いて形成する工程を示した工程別断面図であり、図において、図1,2と同一符号は同一または相当する部分を示し、10はレジスト膜、10aは開口である。 Figure 4 is a process cross-sectional views showing a process for forming by using a multilayer resist pattern T-type recess gate in the compound semiconductor device according to Embodiment 4 of the present invention. In the figure, the same reference numerals as in FIG. 1 and 2 are the same or shows the corresponding parts, 10 resist film, 10a is opened.

【0041】以下、この図に基づいて本実施例によるT [0041] Hereinafter, T according to the present embodiment based on FIG.
型リセスゲート電極の形成工程を説明する。 Illustrating the process of forming the mold recessed gate electrode. まず、図4 First, as shown in FIG. 4
(a) に示すように、化合物半導体基板上に、シクロペンタノンに遠紫外線に感度を有するポリジメチルグルタールイミド(PMGI)が溶解されてなるポジ型フォトレジスト材料を用いて、レジスト膜10を形成した後、該レジスト膜10をそのガラス転移温度(170℃)以上の温度に加熱してベークする。 (A), the compound semiconductor substrate, using a positive photoresist material polydimethyl glutaric imide (PMGI) is formed by dissolving sensitive to deep ultraviolet cyclopentanone, the resist film 10 after forming, baking and heating the resist film 10 on the glass transition temperature (170 ° C.) or higher. ここで、該レジスト膜1 Here, the resist film 1
0は結晶化が進行し、その結晶化度が高くなる。 0 crystallization proceeds, the degree of crystallinity is higher that.

【0042】次に、図4(b) に示すように、実施例1と同様にしてイメージリバーサルフォトレジスト材料,A Next, as shown in FIG. 4 (b), image reversal photoresist layer in Example 1, A
Z5214E〔HOECHST(ヘキスト)社製,商品名〕を用いて、上記レジスト膜10上に、オーバーハング形状の開口6aを有する下層レジストパターン6を形成する。 Z5214E ​​[HOECHST (Hoechst) trade name] with, on the resist film 10, to form a lower resist pattern 6 having an opening 6a overhanging. 次に、遠紫外線(波長:200nm〜300n Then, far ultraviolet rays (wavelength: 200nm~300n
m)を、基板1の全面に対して照射し、テトラメチルアンモニウムハイドロオキシド(TMAH)等のアルカリ現像液により現像すると、図4(c) に示すように、上記レジスト膜10に上記オーバーハング形状の開口6aの最上部の開口幅Aに等しい開口幅を有する,その側壁が基板に対して垂直に切り立った開口10aが形成される。 The m), irradiates the entire surface of the substrate 1, and developed with an alkali developer such as tetramethylammonium hydroxide (TMAH), as shown in FIG. 4 (c), the overhang shape in the resist film 10 having a top equal opening width to the opening width a of the opening 6a of the side wall opening 10a to steep perpendicular to the substrate is formed. ここで、このような開口10aを形成できるのは、 Here, you can form such an opening 10a is
下層レジストパターン6(即ち、ノボラック樹脂)がi Lower resist pattern 6 (i.e., novolak resin) i
線(波長:365nm)以下の波長の光を全く透過しないためである。 Line (wavelength: 365 nm) in order not to completely transmit light of a wavelength.

【0043】次に、下層レジストパターン6を、そのガラス転移温度(140℃)より高い温度でベークすると、図4(d) に示すように、実施例1で説明したのと同様に、下層レジストパターン6は、その開口6aに隣接する終端部が順テーパ形状となり、同時に、その結晶化が進行する。 Next, the lower resist pattern 6, when baked at a temperature above its glass transition temperature (140 ° C.), as shown in FIG. 4 (d), in the same manner as described in Example 1, the lower resist pattern 6, the end portion adjacent to the opening 6a is forward tapered shape, at the same time, the crystallization proceeds. 次に、実施例1と同様にして、上記イメージリバーサルフォトレジスト材料,AZ5214Eを用いて、図4(e) に示すように、下層レジストパターン6 Next, in the same manner as in Example 1, the image reversal photo-resist material, by using a AZ5214E, as shown in FIG. 4 (e), the lower resist pattern 6
上に上層レジストパターン7を形成する。 Forming an upper resist pattern 7 above. ここで、下層レジストパターン6及びレジスト膜10は何れも上記ベークによりその結晶化度が高くなり、上層レジストパターン7の形成に用いる上記イメージリバーサルフォトレジスト材料,AZ5214Eの溶剤成分に対する溶解性が著しく低くなっているので、上層レジストパターン7 Here, the lower resist pattern 6 and the resist film 10 are both higher its crystallinity by the baking, the image reversal photo-resist material used to form the upper resist pattern 7, is extremely low solubility in solvent component AZ5214E since going on, the upper layer resist pattern 7
は下層レジストパターン6及びレジスト膜10との間にミキシング層を形成することなく、所望のパターン形状に形成される。 Without forming a mixing layer between the lower resist pattern 6 and the resist film 10, it is formed into a desired pattern shape.

【0044】次に、実施例1と同様にして、下層レジストパターン6,上層レジストパターン7,及びレジスト膜10をマスクにして、化合物半導体基板1に等方性エッチングを施して、図4(f) に示すように、リセス1a Next, in the same manner as in Example 1, the lower resist pattern 6, and the upper layer resist pattern 7, and the resist film 10 as a mask, by performing a compound semiconductor substrate 1 isotropic etching, 4 (f as shown in), the recess 1a
を形成した後、化合物半導体基板1の全面に対してゲートメタルを蒸着し、リフトオフすると、図4(g) に示すように、リセス1aの底面にT型ゲート(T型リセスゲート)4が形成される。 After forming a gate metal is deposited on the entire surface of the compound semiconductor substrate 1, when the lift-off, as shown in FIG. 4 (g), T-shaped gate (T-type recess gate) 4 is formed on the bottom surface of the recess 1a that.

【0045】このように本実施例のT型リセスゲートの形成工程では、レジスト膜10に形成される開口10a The opening 10a in this way, the formation process of T-type recess gate of this embodiment, which is formed in the resist film 10
は、その側壁が基板1に対して垂直に切り立った,その開口幅が下層レジストパターン6の形成時に形成されるオーバーハング形状の開口6aの最上部の開口幅Aに等しいものとなるので、実施例1の工程では、ゲート長が上記オーバーハング形状の開口6aの最下部の開口幅B , The side wall is steep perpendicular to the substrate 1, since the opening width is equal to the top of the opening width A of the opening 6a of the overhang shape formed during the formation of the lower resist pattern 6, implemented in the example 1 step, the gate length is the bottom of the opening width of the opening 6a of the overhang B
によって規定されていたが、本実施例では、ゲート長が上記オーバーハング形状の開口6aの最上部の開口幅A Had been defined by, in this embodiment, the top of the opening width A of the gate length opening 6a of the overhang
によって規定されることとなり、実施例1の工程により得られるT型ゲートに比べて、短いゲート長のT型ゲートを再現性よく形成することができる。 It will be defined by, as compared with the T-shaped gate obtained by the process of Example 1 to form good reproducibility T-shaped gate of the short gate length. 従って、本実施例によれば、実施例1に比べてスイッチング特性に優れた化合物半導体装置(FET)を製造できる効果がある。 Therefore, according to this embodiment has an effect capable of producing a compound semiconductor device having excellent switching characteristics (FET) as compared with Example 1. 以上の実施例1〜4は、多層レジストパターンを用いてT型ゲートを形成する例を説明したが、以下の実施例5では多層レジストパターンを用いてエアーブリッジ配線を形成する例について説明する。 Above Examples 1 to 4 has been described an example of forming a T-shaped gate with a multilayer resist pattern, an example of forming the following examples air-bridge wiring with 5 in the multilayer resist pattern.

【0046】実施例5. [0046] Example 5. 図5はこの発明の実施例5による同一基板上に複数のFETを形成してなる化合物半導体装置における,該複数のFET間をつなぐエアーブリッジ配線の形成工程を示す工程別断面図であり、図において、1は化合物半導体基板、50a,50bは化合物半導体基板1に形成されたFET、11a,11bはゲート、12a,12bはソース、13はFET50a, Figure 5 is in the formation and comprising a compound semiconductor device a plurality of FET on the same substrate according to a fifth embodiment of the present invention, a cross-sectional views illustrating process steps in the formation process of the air-bridge wiring that connects between the plurality of FET, Fig. in one a compound semiconductor substrate, 50a, 50b are formed on the compound semiconductor substrate 1 FET, 11a, 11b is a gate, 12a, 12b is the source, 13 FET 50a,
50bに共通して設けられたドレイン、6dは下層レジストパターン、7bは上層レジストパターンである。 Drain provided in common to 50b, 6d is lower resist pattern, 7b are top resist pattern.

【0047】以下、この図に基づいて本実施例によるエアーブリッジ配線の形成工程を説明する。 [0047] Hereinafter, a process of forming the air-bridge wiring of this embodiment will be described with reference to FIG. まず、図5 First, as shown in FIG. 5
(a) に示すように、化合物半導体基板1の所定領域に複数のFET50a,50bを形成する。 As shown in (a), a plurality of FET 50a, 50b in a predetermined region of the compound semiconductor substrate 1. ここで、FET Here, FET
50a,FET50bはドレイン13を双方のドレインとして形成されている。 50a, FET50b is formed with a drain 13 as the drain of both.

【0048】次に、化合物半導体基板1の全面に対して前述したイメージリバーサルフォトレジスト材料,AZ Next, image reversal photoresist material described above the entire surface of the compound semiconductor substrate 1, AZ
5214E〔ヘキスト社製,商品名〕を用いて図示しない所定厚みのレジスト膜を形成した後、実施例1と同様にして、該レジスト膜のパターニングを行って、FET 5214E ​​[manufactured by Hoechst, trade name] After forming a resist film having a predetermined thickness (not shown) with, in the same manner as in Example 1, by patterning of the resist film, FET
50a,FET50bの各々のソース12a,12b上に開口6eが形成されるように、下層レジストパターン6dを形成し、この後、該下層レジストパターン6dをそのガラス転移温度(140℃)より高い温度に加熱してベークすると、図5(b) に示す状態になる。 50a, the source 12a of each FET50b, so that the opening 6e is formed on the 12b, to form a lower layer resist pattern 6d, thereafter, the lower layer resist pattern 6d to a temperature above its glass transition temperature (140 ° C.) When heated to a baking the state shown in Figure 5 (b).

【0049】次に、下層レジストパターン6d及び開口6e上に、上記イメージリバーサルフォトレジスト材料,AZ5214Eを用いて、図示しない所定厚みのレジスト膜を形成した後、実施例1と同様にして、該レジスト膜のパターニングを行って、図5(c) に示すように、下層レジストパターン6d及び開口6e上に開口7 Next, on the lower resist pattern 6d and opening 6e, the image reversal photo-resist material, by using a AZ5214E, after forming a resist film having a predetermined thickness which is not shown, in the same manner as in Example 1, the resist by patterning the film, as shown in FIG. 5 (c), an opening on the lower resist pattern 6d and opening 6e 7
cが形成されるように、上層レジストパターン7bを形成する。 As c is formed, to form an upper resist pattern 7b. ここで、下層レジストパターン6dは上記加熱によりその結晶化度が高くなり、上層レジストパターン7bの形成に用いる上記イメージリバーサルフォトレジスト材料,AZ5214Eの溶剤成分に対する溶解性が著しく低くなっているので、上層レジストパターン7b Here, the lower resist pattern 6d its crystallinity by the heating is high, the image reversal photo-resist material used to form the upper resist pattern 7b, since solubility in a solvent component of AZ5214E ​​are significantly lower, upper resist pattern 7b
は、下層レジストパターン6dとの間にミキシング層を形成することなく、下層レジストパターン6d上の配線が形成されるべき領域に開口7cが確実に残されるように、形成される。 Without the formation of a mixing layer between the lower resist pattern 6d, so that the lower resist pattern 6d opening 7c to the area to the wiring are formed on leaving reliably formed. 次に、配線金属を基板1の全面に対して蒸着し,リフトオフすることにより、図5(d) に示すように、エアーブリッジ配線14が形成される。 Next, a wiring metal is deposited on the entire surface of the substrate 1, by lifting off, as shown in FIG. 5 (d), air-bridge wiring 14 is formed.

【0050】このように本実施例では、多層レジストパターン(下層レジストパターン6dと上層レジストパターン7b)を形成する工程後、配線金属の蒸着,リフトオフを行うだけで、エアーブリッジ配線14を確実に形成することができるので、少なくともレジストパターンの形成工程以外に絶縁膜の形成工程,及び絶縁膜のエッチング工程等が必要であった従来のエアーブリッジ配線の形成方法に比して、工程数を少なくすることができる。 [0050] In the present embodiment this way, after the step of forming a multilayer resist pattern (lower resist pattern 6d and the upper layer resist pattern 7b), the deposition of the interconnect metal, only by performing a lift-off, reliably form an air bridge wiring 14 it is possible to, as compared to at least resist formation step of the insulating film other than the step of forming the pattern, and forming method of the conventional air-bridge wiring etching process or the like was necessary for the insulating film, to reduce the number of steps be able to. 従って、従来に比して半導体装置を効率よく製造することができる。 Therefore, it is possible to efficiently manufacture a semiconductor device in comparison with the conventional.

【0051】尚、上記実施例1〜4ではレジストパターンの形成工程において、イメージリバーサルフォトレジスト材料を用いてネガ像を得る,またはポジ型フォトレジスト材料を用いてポジ像を得るようにしたが、ヘキサメチレンジシラザラン(HMDS)の蒸気に晒されることにより、ネガ化反応が進むポジ型フォトレジスト材料よりネガ像を得るようにしてもよい。 [0051] Incidentally, in the step of forming the resist pattern in the Examples 1 to 4, to obtain a negative image using an image reversal photoresist material, or has been to obtain a positive image using a positive photoresist material, by exposure to the vapor of hexamethylene dicyanamide Raza run (HMDS), may be obtained a negative image from a positive photoresist material negative reaction proceeds.

【0052】また、上記実施例5ではレジストパターンの形成にイメージリバーサルフォトレジスト材料を用いたが、エアーブリッジ配線のコンタクト部、即ち、エアーブリッジ配線14とソース12a,12bとの接合部は、T型ゲートのゲート長のような微細化の制約が厳しくなく、その幅を2μm以上としてもよいので、一般的に使用されている環化ゴム系のネガ型フォトレジスト材料を用いてレジストパターンを形成するようにしてもよい。 [0052] Furthermore, although using an image reversal photoresist material for forming a resist pattern in the fifth embodiment, the contact portion of the air-bridge wiring, i.e., air-bridge wiring 14 and the source 12a, the junction between 12b, T less stringent constraints miniaturization such as the gate length of the mold gate, since the width may be more than 2 [mu] m, forming a resist pattern using a negative photoresist material cyclized rubber that is commonly used it may be.

【0053】 [0053]

【発明の効果】以上のように本発明にかかる多層レジストパターンの形成方法によれば、 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成し、該第1のレジストパターンをそのガラス転移温度以上の温度に加熱し、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成するようにしたので、これら第1、第2のレジストパターンは何れも所望のパターン形状に再現性よく形成されることとなり、所望のパターン形状の多層レジストパターンを再現性よく形成することができる効果がある。 According to the method for forming a multilayer resist pattern according to the present invention as described above, according to the present invention, the optical exposure to form a first resist pattern having openings overhanging on a semiconductor substrate, said first the resist pattern was heated to the temperature above the glass transition temperature of, since in order to form a second resist pattern on the first resist pattern on the heated said to its glass transition temperature or higher, these first , the second resist pattern becomes that both are formed with good reproducibility in a desired pattern shape, there is an effect that can be formed with good reproducibility a multilayer resist pattern having a desired pattern shape.

【0054】更に、本発明にかかる半導体装置の製造方法によれば、上記第2のレジストパターンの形成後、上記半導体基板の全面にゲートメタルを蒸着し、リフトオフして、T型ゲートを形成するようにしたので、所望のゲート長を有するT型ゲートを少ない工程数で再現性よく形成することができ、半導体装置の製造効率を向上することがてきる効果がある。 [0054] Further, according to the manufacturing method of the semiconductor device according to the present invention, after the formation of the second resist pattern, the gate metal is deposited on the entire surface of the semiconductor substrate, it is lifted off to form a T-shaped gate since the way, can be formed with good reproducibility with fewer steps a T-shaped gate having a desired gate length, it may Tekiru effect of improving the production efficiency of the semiconductor device.

【0055】更に、本発明にかかる半導体装置の製造方法によれば、上記第2のレジストパターンの形成後、上記半導体基板の全面にゲートメタルを蒸着し、リフトオフして、エアーブリッジ配線を形成するようにしたので、従来に比して少ない工程数でエアーブリッジ配線を形成することができ、半導体装置の製造効率を向上することができる効果がある。 [0055] Further, according to the manufacturing method of the semiconductor device according to the present invention, after the formation of the second resist pattern, depositing a gate metal on the entire surface of the semiconductor substrate, is lifted off to form the air-bridge wiring since the way, conventionally the number of steps it is possible to form the air-bridge wiring with less than, there is an effect that it is possible to improve the production efficiency of the semiconductor device.

【0056】更に、本発明にかかる多層レジストパターンの形成方法によれば、 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成し、該第1のレジストパターンの表面を光照射により硬化させ、該その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱した後、該そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成するようにしたので、上記第1レジストパターンが上記加熱によって変形し過ぎることを防止することができ、その結果、上記第1レジストパターンの形成により形成される開口の寸法制御性を向上できる効果がある。 [0056] Further, according to the method for forming a multilayer resist pattern according to the present invention, by an optical exposure to form a first resist pattern having openings overhanging on a semiconductor substrate, a first resist pattern surface cured by photoirradiation, the first resist pattern the surface which is heated to the first resist pattern after heating to the temperature above the glass transition temperature and the glass transition temperature or higher, which is cured since so as to form a second resist pattern on said first resist pattern can be prevented from being excessively deformed by the heating, as a result, the opening formed by the formation of the first resist pattern there is an effect capable of improving the dimensional controllability.

【0057】更に、本発明にかかる半導体装置の製造方法によれば、上記第2のレジストパターンの形成後、上記半導体基板の全面にゲートメタルを蒸着し、リフトオフして、T型ゲートを形成するようにしたので、所望のゲート長を有するT型ゲートを少ない工程数でより再現性よく形成することができ、半導体装置の製造効率を一層向上できる効果がある。 [0057] Further, according to the manufacturing method of the semiconductor device according to the present invention, after the formation of the second resist pattern, the gate metal is deposited on the entire surface of the semiconductor substrate, it is lifted off to form a T-shaped gate since the way, it is possible to form better reproducibility with a small number of steps a T-gate having a desired gate length, there is an effect that can further improve the production efficiency of the semiconductor device.

【0058】更に、本発明にかかる半導体装置の製造方法によれば、上記第2のレジストパターンの形成後、上記半導基板の全面にゲートメタルを蒸着し、リフトオフして、エアーブリッジ配線を形成するようにしたので、 [0058] Further, according to the manufacturing method of the semiconductor device according to the present invention, after the formation of the second resist pattern, depositing a gate metal on the entire surface of the semiconductor substrate, and lifted off, forming an air bridge wiring since the way,
従来に比して少ない工程数で、形成不良を生ずることなくエアーブリッジ配線を形成することができ、半導体装置の製造効率を一層向上できる効果がある。 A small number of steps as compared with the prior art, formation can be formed an air-bridge wiring without the resulting possible failure, there is an effect of further improving the manufacturing efficiency of the semiconductor device.

【0059】 [0059]

【0060】 [0060]

【0061】 [0061]

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の実施例1による化合物半導体装置におけるT型ゲートを多層レジストパターンを用いて形成する工程を示した工程別断面図である。 1 is a process cross-sectional views showing a process for forming by using a multilayer resist pattern a T-gate in the compound semiconductor device according to a first embodiment of the present invention.

【図2】図1(a) に示す工程を、複数の工程に分けて説明するための工程別の断面図である。 The steps shown in FIG. 2 FIG. 1 (a), a cross-sectional view another process for describing in a plurality of steps.

【図3】この発明の実施例3による化合物半導体装置におけるT型ゲートを多層レジストパターンを用いて形成する工程の主要工程を示した断面図である。 3 is a cross-sectional view showing main process steps of forming by using a multilayer resist pattern a T-gate in the compound semiconductor device according to a third embodiment of the present invention.

【図4】この発明の実施例4による化合物半導体装置におけるT型ゲートを多層レジストパターンを用いて形成する工程を示した工程別断面図である。 4 is a process cross-sectional views showing a process for forming by using a multilayer resist pattern a T-gate in the compound semiconductor device according to a fourth embodiment of the present invention.

【図5】この発明の実施例5による化合物半導体装置におけるエアーブリッジ配線を多層レジストパターンを用いて形成する工程を示した工程別断面図である。 5 is a process cross-sectional views showing a process for forming by using a multilayer resist pattern air-bridge wiring in the compound semiconductor device according to a fifth embodiment of the present invention.

【図6】従来の化合物半導体装置のT型ゲートを多層レジストパターンを用いて形成する工程を示した工程別断面図である。 6 is a process cross-sectional views showing a process for forming by using a multilayer resist pattern T-shaped gate of a conventional compound semiconductor device.

【図7】従来の化合物半導体装置のT型ゲートを多層レジストパターンを用いて形成する際に生ずる問題点を説明するための図である。 7 is a diagram for explaining a problem generated when formed using a T-shaped gate multilayer resist pattern of a conventional compound semiconductor device points.

【図8】従来の化合物半導体装置のT型ゲートを多層レジストパターンを用いて形成する際に生ずる問題点を説明するため図である。 8 is a diagram for explaining a problem generated when formed using a multilayer resist pattern T-shaped gate of a conventional compound semiconductor device.

【符号の説明】 DESCRIPTION OF SYMBOLS

6,6d 下層レジストパターン 6a,6e,7a,10a 開口 6b 硬化層 7,7b 上層レジストパターン 9 遠紫外線 10,60,70 レジスト膜 11 ゲート 12a,12b ソース 13a,13b ドレイン 14 エアーブリッジ配線 6,6d lower resist pattern 6a, 6e, 7a, 10a opening 6b cured layer 7,7b upper resist pattern 9 deep UV 10, 60, 70 resist film 11 gate 12a, 12b source 13a, 13b drain 14 air-bridge wiring

───────────────────────────────────────────────────── フロントページの続き 審査官 南 宏輔 (56)参考文献 特開 平4−218053(JP,A) 特開 昭62−81714(JP,A) 特開 平5−90300(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 21/027 G03F 7/26 511 ────────────────────────────────────────────────── ─── of the front page continued examiner south Hiroshi輔 (56) reference Patent flat 4-218053 (JP, a) JP Akira 62-81714 (JP, a) JP flat 5-90300 (JP, a) ( 58) investigated the field (Int.Cl. 7, DB name) H01L 21/027 G03F 7/26 511

Claims (10)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成する工程と、 該第1のレジストパターンをそのガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成する工程とを含むことを特徴とする多層レジストパターンの形成方法。 The method according to claim 1 optical exposure, you heat forming a first resist pattern having openings overhanging on a semiconductor substrate, a resist pattern of the first to the glass transition temperature or higher Engineering degree and, the method for forming a multilayer resist pattern, which comprises a step of forming a second resist pattern on the first resist pattern on which is heated to its glass transition temperature or higher.
  2. 【請求項2】 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成する工程と、 該第1のレジストパターンをそのガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成する工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した後、上記第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してT型ゲートを形成する工程とを含むことを特徴とする半導体装置の製造方法。 By wherein optical exposure, you heat forming a first resist pattern having openings overhanging on a semiconductor substrate, a resist pattern of the first to the glass transition temperature or higher Engineering degree and, after depositing and forming a second resist pattern on the first resist pattern on which is heated above its glass transition temperature or higher, a gate metal on the entire surface of the semiconductor substrate, said first 1, together with the second resist pattern, a method of manufacturing a semiconductor device which comprises a step of forming the second resist pattern T type to remove the deposited gate metal on the gate.
  3. 【請求項3】 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成する工程と、 該第1のレジストパターンをそのガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成する工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した後、上記第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してエアーブリッジ配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。 By wherein optical exposure, you heat forming a first resist pattern having openings overhanging on a semiconductor substrate, a resist pattern of the first to the glass transition temperature or higher Engineering degree and, after depositing and forming a second resist pattern on the first resist pattern on which is heated above its glass transition temperature or higher, a gate metal on the entire surface of the semiconductor substrate, said first 1, together with the second resist pattern, a method of manufacturing a semiconductor device which comprises a step of forming an air bridge wiring by removing the gate metal which is deposited on the second resist pattern.
  4. 【請求項4】 請求項1に記載の多層レジストパターンの形成方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂と紫外線に感度を有する感光剤をその主成分とする,イメージリバーサルフォトレジスト材料,またはポジ型フォトレジスト材料を用いて形成することを特徴とする多層レジストパターンの形成方法。 4. A method for forming a multilayer resist pattern according to claim 1, said first and second resist patterns, the photosensitive agent having sensitivity to the novolak resin and an ultraviolet and its main component, image reversal photo resist material or method of forming a multilayer resist pattern, which comprises forming by using a positive photoresist material.
  5. 【請求項5】 請求項2または3に記載の半導体装置の製造方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂と紫外線に感度を有する感光剤をその主成分とする,イメージリバーサルフォトレジスト材料,またはポジ型フォトレジスト材料を用いて形成することを特徴とする半導体装置の製造方法。 The manufacturing method of claim 5. The semiconductor device according to claim 2 or 3, the first, the second resist pattern, the photosensitive agent having sensitivity to the novolak resin and an ultraviolet and its main component, image reversal photoresist materials or manufacturing method of a semiconductor device and forming using a positive photoresist material.
  6. 【請求項6】 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成する工程と、 該第1のレジストパターンの表面を光照射により硬化させる工程と、 上記その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成する工程とを含むことを特徴とする多層レジストパターンの形成方法。 By 6. An optical exposure, a step of forming a first resist pattern having openings overhanging on a semiconductor substrate, and curing by light irradiation of the surface of the resist pattern of the first, the the a first resist pattern surface is cured as engineering you heated to its glass transition temperature or higher, a second resist pattern on the first resist pattern on which is heated above its glass transition temperature or higher method for forming a multilayer resist pattern, which comprises a step of forming a.
  7. 【請求項7】 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成する工程と、 該第1のレジストパターンの表面を光照射により硬化させる工程と、 上記その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成する工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した後、上記形成された第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してT型ゲートを形成する工程とを含むことを特徴とする半導体装置の製造方法。 By 7. optical exposure, a step of forming a first resist pattern having openings overhanging on a semiconductor substrate, and curing by light irradiation of the surface of the resist pattern of the first, the the a first resist pattern surface is cured as engineering you heated to its glass transition temperature or higher, a second resist pattern on the first resist pattern on which is heated above its glass transition temperature or higher forming a, after depositing a gate metal on the entire surface of the semiconductor substrate, the first being the formation, together with the second resist pattern, removing the gate metal which is deposited on the second resist pattern on the method of manufacturing a semiconductor device which comprises a step of forming a T-shaped gate Te.
  8. 【請求項8】 光学露光により、半導体基板上にオーバーハング形状の開口を有する第1のレジストパターンを形成する工程と、 該第1のレジストパターンの表面を光照射により硬化させる工程と、 上記その表面が硬化された第1のレジストパターンをそのガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1のレジストパターン上に第2のレジストパターンを形成する工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した後、上記形成された第1,第2のレジストパターンとともに、上記第2のレジストパターン上に蒸着したゲートメタルを除去してエアーブリッジ配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。 By 8. An optical exposure, a step of forming a first resist pattern having openings overhanging on a semiconductor substrate, and curing by light irradiation of the surface of the resist pattern of the first, the the a first resist pattern surface is cured as engineering you heated to its glass transition temperature or higher, a second resist pattern on the first resist pattern on which is heated above its glass transition temperature or higher forming a, after depositing a gate metal on the entire surface of the semiconductor substrate, the first being the formation, together with the second resist pattern, removing the gate metal which is deposited on the second resist pattern on the method of manufacturing a semiconductor device which comprises a step of forming an air bridge wiring Te.
  9. 【請求項9】 請求項6に記載の多層レジストパターンの形成方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂と紫外線に感度を有する感光剤をその主成分とする,イメージリバーサルフォトレジスト材料,またはポジ型フォトレジスト材料を用いて形成し、 上記第1のレジストパターンの表面を遠紫外線の照射により硬化することを特徴とする多層レジストパターンの形成方法。 9. A method of forming a multilayer resist pattern according to claim 6, said first, a second resist pattern, the photosensitive agent having sensitivity to the novolak resin and an ultraviolet and its main component, image reversal photo resist material or is formed using a positive photoresist material, method of forming a multilayer resist pattern, which comprises cured by irradiation of far ultraviolet ray of the surface of the first resist pattern.
  10. 【請求項10】 請求項7または8に記載の半導体装置の製造方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂と紫外線に感度を有する感光剤をその主成分とする,イメージリバーサルフォトレジスト材料,またはポジ型フォトレジスト材料を用いて形成し、 上記第1のレジストパターンの表面を遠紫外線の照射により硬化することを特徴とする半導体装置の製造方法。 10. A method of manufacturing a semiconductor device according to claim 7 or 8, the first, the second resist pattern, the photosensitive agent having sensitivity to the novolak resin and an ultraviolet and its main component, image reversal photoresist material or is formed using a positive photoresist material, a method of manufacturing a semiconductor device, which comprises cured by irradiation of far ultraviolet ray of the surface of the first resist pattern.
JP31309993A 1993-12-14 1993-12-14 A method for forming a multilayer resist pattern, and a method of manufacturing a semiconductor device Expired - Fee Related JP3330214B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31309993A JP3330214B2 (en) 1993-12-14 1993-12-14 A method for forming a multilayer resist pattern, and a method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31309993A JP3330214B2 (en) 1993-12-14 1993-12-14 A method for forming a multilayer resist pattern, and a method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH07169669A JPH07169669A (en) 1995-07-04
JP3330214B2 true JP3330214B2 (en) 2002-09-30

Family

ID=18037151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31309993A Expired - Fee Related JP3330214B2 (en) 1993-12-14 1993-12-14 A method for forming a multilayer resist pattern, and a method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP3330214B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19621487B4 (en) * 1996-05-29 2007-09-20 United Monolithic Semiconductors Gmbh A process for the preparation of T-shaped gate electrode
US7413942B2 (en) * 2004-01-29 2008-08-19 Rohm And Haas Electronic Materials Llc T-gate formation

Also Published As

Publication number Publication date
JPH07169669A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
US6387783B1 (en) Methods of T-gate fabrication using a hybrid resist
KR100248557B1 (en) Method for manufacturing hbt device
US20030162406A1 (en) Method of fabricating a tiered structure using a multi-layered resist stack and use
US4871630A (en) Mask using lithographic image size reduction
JP4287383B2 (en) Method for producing a resist processing method and a semiconductor device
US20080113300A2 (en) Coating Compositions for Use in Forming Patterns and Methods of Forming Patterns
US20060154185A1 (en) Method for forming a finely patterned resist
US5858620A (en) Semiconductor device and method for manufacturing the same
JP3340493B2 (en) Pattern forming method, a method of forming the photomask for the phase shift method
JP3568514B2 (en) Uniformity method of improving the in-plane dimensional difference
US6566040B1 (en) Method of manufacturing a semiconductor device and semiconductor device manufactured by the method
CA1173689A (en) Electron beam exposed positive resist mask process
US6376157B1 (en) Method of manufacturing a semiconductor device, chemical solution to form fine pattern, and semiconductor device
US20040087164A1 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
CN100507713C (en) Photomask, photomask manufacturing method and semiconductor device manufacturing method using photomask
KR0170253B1 (en) Method for etching using sylilation
JP2002014474A (en) The pattern forming method
JPH11283910A (en) Semiconductor device and manufacture thereof
US5225039A (en) Method for producing a diffraction grating
JPH06289594A (en) Reticle used for patterning radiation sensing layer and method for patterning radiation sensing layer
JPH09251988A (en) Intermediate layer lithography method for removing part of intermediate layer
EP0801418A2 (en) Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode
KR960006986B1 (en) Via hole structure and process for formation thereof
KR930011432B1 (en) Forming method of contact window
CN1193268C (en) Method for forming resist pattern in reverse-tapered shape

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees