DE19621487B4 - Method of making T-shaped gate electrodes - Google Patents

Method of making T-shaped gate electrodes Download PDF

Info

Publication number
DE19621487B4
DE19621487B4 DE19621487A DE19621487A DE19621487B4 DE 19621487 B4 DE19621487 B4 DE 19621487B4 DE 19621487 A DE19621487 A DE 19621487A DE 19621487 A DE19621487 A DE 19621487A DE 19621487 B4 DE19621487 B4 DE 19621487B4
Authority
DE
Germany
Prior art keywords
gate
dielectric
photoresist layer
polyimide
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19621487A
Other languages
German (de)
Other versions
DE19621487A1 (en
Inventor
Jürgen Dr. Dickmann
Michael Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors GmbH
Original Assignee
United Monolithic Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors GmbH filed Critical United Monolithic Semiconductors GmbH
Priority to DE19621487A priority Critical patent/DE19621487B4/en
Publication of DE19621487A1 publication Critical patent/DE19621487A1/en
Application granted granted Critical
Publication of DE19621487B4 publication Critical patent/DE19621487B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Abstract

Verfahren zur Herstellung von T-förmigen Gate-Elektroden, dadurch definiert
– dass auf einem Halbleitersubstrat (1), auf dem bereits die ohmschen Kontakte (2) der Feldeffekttransistoren ausgebildet sind, ganzflächig ein zu strukturierendes Dielektrikum (3) abgeschieden wird, das eine annähernd gleiche Ätzrate besitzt wie das Material der anschließend aufzubringenden ersten Photolackschicht (4),
– dass die erste Photolackschicht (4) belichtet wird und die belichtete Struktur den Gate-Fuß definiert,
– dass die belichtete Struktur mittels eines Plasmaätzverfahrens in das darunter liegende Dielektrikum (3) übertragen wird,
– dass eine zweite Photolackschicht (6) zur Definition des Gate-Kopfes (9) aufgebracht und strukturiert wird,
– dass ein Gate-Recess-Verfahren durchgeführt wird,
– dass nachfolgend die Gate-Metallisierung (8) abgeschieden wird, und
– dass durch einen stufenweisen Lift-off-Prozess die Gate-Metallisierung (8), der Photolack (6) und das Dielektrikum (3) außerhalb des Gate-Bereichs entfernt werden, dadurch gekennzeichnet,
– dass das Dielektrikum (3) vollständig mit Lösungsmitteln entfernt wird...Method of making T-shaped gate electrodes, defined thereby
In that on a semiconductor substrate (1) on which the ohmic contacts (2) of the field effect transistors are already formed, a dielectric (3) to be patterned is deposited over the whole area, which has an approximately same etching rate as the material of the first photoresist layer (4) to be subsequently applied )
That the first photoresist layer (4) is exposed and the exposed structure defines the gate foot,
- That the exposed structure is transferred by means of a plasma etching process in the underlying dielectric (3),
That a second photoresist layer (6) for defining the gate head (9) is applied and patterned,
That a gate recess process is performed,
- That subsequently the gate metallization (8) is deposited, and
That the gate metallization (8), the photoresist (6) and the dielectric (3) are removed outside the gate region by a step-by-step lift-off process, characterized in that
- That the dielectric (3) is completely removed with solvents ...

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von T-förmigen Gate-Elektroden.The The invention relates to a method for producing T-shaped gate electrodes.

Die Gate-Technologie ist der anspruchsvollste Prozeßabschnitt innerhalb des Herstellungsprozesses von HFET's. Die Gate-Technologie umfaßt das Gate-Recessing und die Herstellung der Gate-Elektrode. Das Gate-Recessing ist die durch Ätzung erfolgende Einstellung des notwendigen Abstandes der Gate-Elektroden vom leitenden Kanal. Insbesondere im Hinblick auf eine Massenproduktion der Bauelemente muß dieser Prozeß automatisiert, gut reproduzierbar und homogen über die Waferoberfläche erfolgen. Der Gate-Widerstand wird durch die Verwendung von T-förmigen Gate-Querschnitten reduziert.The Gate technology is the most demanding part of the process within the manufacturing process from HFET's. The Gate technology includes that Gate-Recessing and the production of the gate electrode. The gate-recessing is that by etching Successful adjustment of the necessary distance of the gate electrodes from the leading channel. Especially with regard to mass production of Components must be this Process automated, good reproducible and homogeneous over the wafer surface respectively. The gate resistance is reduced by the use of T-shaped gate cross-sections.

In der JP 04-274332 A ist ein Verfahren zur Herstellung eines Halbleiterelements bekannt, bei welchem auf einem Halbleitersubstrat nach Ausbildung von ohmschen Kontakten für Kontakte eines Feldeffekttransistors eine Doppelschicht aus zwei dielektrischen Materialien aufgebracht wird. Mittels einer ersten Photolackschicht wird eine Struktur für den Gatefuß erzeugt und in die Doppelschicht übertragen. Danach wird in einer neuen Photolackschicht eine Struktur für den Gatekopf erzeugt und unter Verwendung der zuvor erzeugten Öffnung in der oberen dielektrischen Schicht wird ein Gate-Recess-Ätzverfahren durchgeführt und unter Ausnutzung von unterschiedlichen Ätzraten der oberen und der unteren dielektrischen Schicht wird die untere dielektrische Schicht unter der oberen dielektrischen Schicht seitlich breit weggeätzt. Anschließend wird Gatemetall ganzflächig abgeschieden und in einem lift-off-Prozess das Metall über der Photolackschicht entfernt. In einem weiteren Ätzprozess werden die beiden dielektrischen Schichten seitlich des Gatekopfes entfernt.In JP 04-274332 A is a method for producing a semiconductor element known in which on a semiconductor substrate after training of ohmic contacts for Contacts of a field effect transistor, a double layer of two dielectric materials is applied. By means of a first Photoresist layer creates a structure for the gate base and transferred to the bilayer. Thereafter, in a new photoresist layer, a structure for the gate head generated and using the previously generated opening in the upper dielectric layer, a gate recess etching method is performed and taking advantage of different etching rates of the upper and the lower dielectric layer becomes the lower dielectric layer etched away laterally wide under the upper dielectric layer. Subsequently, will Gate metal over the entire area deposited and removed in a lift-off process, the metal over the photoresist layer. In another etching process the two dielectric layers become laterally of the gate head away.

Aus der JP 63-213372 A ist ein Verfahren zur Erzeugung eines T-förmigen Gates eines Feldeffekttransistors bekannt, bei welchem auf einem Substrat eine dielektrische Schicht aus Polyimid abgeschieden wird. Eine T-förmige metallische Gateelektrode ragt mit einem Gatefuß durch eine Öffnung in dieser dielektrischen Schicht und überdeckt die dielektrische Schicht seitlich des Gatefußes mit dem Gatekopf. Die dielektrische Schicht wird zu der Source-Elektrode des Feldeffekttransistors hin unter dem Gatekopf befassen, um die Gate-Source-Kapazität gering zu halten.Out JP 63-213372 A is a method for producing a T-shaped gate a field effect transistor in which a substrate on a dielectric layer is deposited from polyimide. A T-shaped metallic Gate electrode protrudes with a gate through an opening in this dielectric layer and covers the dielectric Layer at the side of the gatefoot with the gate head. The dielectric layer becomes the source of the field effect transistor under the gate head to low the gate-to-source capacity to keep.

In der JP 07-169669 A ist es bekannt, bei der Herstellung einer Y-förmigen Gateelektrode die Kanten einer den Gatekopf nach unten begrenzenden Maskenschicht anzuschrägen und dadurch am Übergang vom Gatefuß zu den unteren Flächen des Gatekopfes Übergangsschrägen zu erzeugen.In JP 07-169669 A, it is known in the manufacture of a Y-shaped gate electrode the edges of a mask layer delimiting the gate head down to bevel and thereby at the transition from the gatefoot to the lower surfaces of the gate head to produce transition slopes.

Zur Herstellung von T-förmigen Gate-Querschnitten wird bisher als zu strukturierendes Dielektrikum Si3N4 verwendet. Dieses Dielektrikum wird aber von den Ätzgasen während des Recessing mit reaktiven Ionen angegriffen und es ist deshalb unmöglich die Gate-Länge reproduzierbar einzustellen. Ein derartiges Verfahren ist aus der Veröffentlichung J.C. Huang et al in IEEE Electron Device Letters, Vol. 14, No. 9 (1993), S. 456 bekannt.To produce T-shaped gate cross sections, Si 3 N 4 has hitherto been used as the dielectric to be structured. However, this dielectric is attacked by the etching gases during the re-conditioning with reactive ions and it is therefore impossible to set the gate length reproducible. Such a method is known from the publication JC Huang et al., IEEE Electron Device Letters, Vol. 9 (1993), p. 456.

Der Erfindung liegt die Aufgabe zugrunde ein gattungsgemäßes Verfahren zur Herstellung von T-förmigen Gate-Elektroden anzugeben, das für eine Massenfertigung geeignet ist und mit dem Gate-Elektroden mit geringem Gate-Widerstand und gut reproduzierbaren Gate-Längen im sub-μm Bereich herstellbar sind.Of the Invention is the object of a generic method for the production of T-shaped Specify gate electrodes for a mass production is suitable and with the gate electrodes with low gate resistance and good reproducible gate lengths in the sub-μm range can be produced.

Die Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen zu entnehmen.The Task is solved by the specified in the characterizing part of claim 1 Characteristics. Advantageous embodiments and / or developments are the dependent claims remove.

Die Erfindung hat den Vorteil, daß als zu strukturierendes Dielektrikum ein Material verwendet wird, das eine ähnliche Ätzrate wie der anschließend auf das Dielektrikum aufgebrachte Photolack besitzt. Dadurch können die Parameter des Plasmaätzprozesses, der zur Definition des Gate-Fußes durchgeführt wird, so eingestellt werden, daß abgerundete Flanken im Dielektrikum gebildet werden und im Prozeßverlauf ein homogenes Zusammenwachsen von Gate-Fuß und Gate-Kopf gewährleistet wird.The Invention has the advantage that as to be structured dielectric, a material is used, the a similar etching rate as then on the dielectric has applied photoresist. This allows the Parameters of the plasma etching process, the definition of the gate foot carried out is adjusted so that rounded edges be formed in the dielectric and in the process of a homogeneous convergence from gate-foot and Gate head guaranteed becomes.

Die Verwendung von z.B. Polyimid als zu strukturierendes Dielektrikum hat folgende Vorteile:

  • a) der Gate-Herstellungsprozeß ist für verschiedene Recess-Verfahren und beliebige Halbleitermaterialien geeignet,
  • b) für die Übertragung der belichteten Gate-Fuß-Struktur in das Polyimid ist lediglich ein Sauerstoffplasma erforderlich. Ein Ätzschritt mit fluorhaltigen Gasen entfällt,
  • c) das Polyimid kann je nach durchgeführtem Ausheizschritt in seiner Lösungsmittelempfindlichkeit eingestellt werden,
  • d) nach der Plasmaätzung entsteht an den Flanken im Polyimid ein abgerundetes Profil und ermöglicht damit ein sicheres Zusammenwachsen von Gate-Fuß mit Gate-Kopf,
  • e) Polyimid wird von Ätzgasen während des Gate-Recess-Verfahrens nicht angegriffen.
The use of, for example, polyimide as the dielectric to be structured has the following advantages:
  • a) the gate manufacturing process is suitable for various recess methods and any semiconductor materials,
  • b) only one oxygen plasma is required for the transfer of the exposed gate-foot structure into the polyimide. An etching step with fluorine-containing gases is dispensed with,
  • c) the polyimide can be adjusted in its solvent sensitivity depending on the annealing step carried out,
  • d) after the plasma etching, a rounded profile is produced on the flanks in the polyimide, thus enabling a secure convergence of the gate foot with the gate head,
  • e) Polyimide is not attacked by etching gases during the gate recess process.

Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels beschrieben unter Bezugnahme auf schematische Zeichnungen.The Invention will be described below with reference to an embodiment with reference to schematic drawings.

In den 1a bis 1h ist der Herstellungsprozeß von T-förmigen Gate-Querschnitten schematisch dargestellt.In the 1a to 1h the manufacturing process of T-shaped gate cross-sections is shown schematically.

Auf einem Halbleitersubstrat 1 und einer Transistorschichtenfolge T auf der bereits ohmsche Kontakte 2 strukturiert sind und die Bauelemente voneinander isoliert sind, wird ganzflächig eine Polyimidschicht 3 mit einer Schichtdicke von z.B. 50–100 nm aufgeschleudert (1a). Auf die Polyimidschicht 3 wird eine erste Photolackschicht 4, z.B. PMMA mit einer Schichtdicke von ca. 400nm abgeschieden und belichtet. Die belichtete Geometrie definiert den Gate-Fuß und entspricht der Gate-Länge. Für die Belichtung werden für die Massenproduktion geeignete Maschinen wie etwa ein Stepper oder ein Elektronenstrahlschreiber verwendet. Nach der Belichtung erfolgt die Übertragung der belichteten Struktur in das darunterliegende Polyimid in einem Plasmareaktor mit z.B. Sauerstoffplasma (1b). Polyimid und die erste Photolackschicht können durch das Sauerstoffplasma mit einer ähnlichen Ätzrate geätzt werden. Durch die Wahl der Prozeßparameter werden die Selektivität der Ätzrate und die Anisotropie von Polyimid und erster Photolackschicht eingestellt. Im Polyimid entstehen abgerundete Flanken 5 (1c). Durch dieses abgerundete Profil wird ein homogenes Zusammenwachsen von Gate-Fuß und Gate-Kopf möglich. Die erste Photolackschicht wird wieder entfernt.On a semiconductor substrate 1 and a transistor layer sequence T on the already ohmic contacts 2 are structured and the components are insulated from each other, is a polyimide over the entire surface 3 spin coated with a layer thickness of, for example, 50-100 nm ( 1a ). On the polyimide layer 3 becomes a first photoresist layer 4 , eg PMMA deposited with a layer thickness of about 400 nm and exposed. The exposed geometry defines the gate foot and corresponds to the gate length. For exposure, machines suitable for mass production are used, such as a stepper or an electron beam writer. After exposure, the transfer of the exposed structure into the underlying polyimide takes place in a plasma reactor with eg oxygen plasma ( 1b ). Polyimide and the first photoresist layer can be etched through the oxygen plasma at a similar etch rate. By choosing the process parameters, the selectivity of the etching rate and the anisotropy of polyimide and first photoresist layer are adjusted. The polyimide results in rounded flanks 5 ( 1c ). This rounded profile enables homogeneous convergence of gate foot and gate head. The first photoresist layer is removed again.

Anschließend wird eine zweite Photolackschicht 6 für die Gate-Kopf Lithographie aufgeschleudert mit einer Schichtdicke von z.B. 600nm. Es wird eine Maske für den Gate-Kopf erzeugt mit einer größeren Struktur als der Gate-Fuß ( 1d).Subsequently, a second photoresist layer 6 spin-coated for the gate-head lithography with a layer thickness of eg 600 nm. A mask is created for the gate head with a larger structure than the gate foot (FIG. 1d ).

Die Gate-Kopfbelichtung erfolgt vorteilhafterweise mit einem Stepper oder anderen kostengünstigen, für die Massenproduktion geeigneten Technologien. Danach kann das Gate-Recess-Verfahren durchgeführt werden (1e).The gate head exposure is advantageously carried out with a stepper or other low cost, mass production technologies. Thereafter, the gate recess process can be performed ( 1e ).

Danach wird ganzflächig die Gate-Metallisierung 8 aufgedampft (1f). Die Gate-Metallschicht besitzt beispielsweise eine Schichtdicke von 400nm und besteht aus Ti/Pt/Au. Durch ein stufenweises Lift-Off-Verfahren wird die Metallschicht 8 und die Photolackschicht 6 und die Polyimidschicht 3 entfernt (1g). Das Polyimid wird dabei nach dem Lift-off mit Lösungsmitteln vollständig entfernt, so daß die Gate-Elektrode 9, sowie der Source- und Drain-Kontakt freiliegen.Thereafter, the entire surface of the gate metallization 8th evaporated ( 1f ). The gate metal layer has, for example, a layer thickness of 400 nm and consists of Ti / Pt / Au. Through a gradual lift-off process, the metal layer 8th and the photoresist layer 6 and the polyimide layer 3 away ( 1g ). The polyimide is thereby completely removed after the lift-off with solvents, so that the gate electrode 9 , as well as the source and drain contact are exposed.

Die Lösungsmittelempfindlichkeit des Polyimids wird durch einen nach dem Aufbringen des Polyimids durchgeführten Ausheizschritt eingestellt. Die Verwendung von Polyimid als Dielektrikum hat dabei den Vorteil, daß es nicht wie z.B. Si3N4 mit reaktivem Ionengas z.B. CF4/O2-Gemisch entfernt werden muß. Durch diesen Reinigungsprozeß ist anschließend eine vollständige Passivierung 10 des gesamten Recess-Bereiches und der einzelnen Bauelemente in einem Passivierungsschritt mit z.B. Si3N4 möglich (1h).The solvent sensitivity of the polyimide is adjusted by a post-polyimide anneal step. The use of polyimide as a dielectric has the advantage that it does not have to be removed, for example, with Si 3 N 4 with reactive ion gas, for example CF 4 / O 2 mixture. By this cleaning process is then a complete passivation 10 the entire recess area and the individual components in a passivation step with eg Si 3 N 4 possible ( 1h ).

Die Erfindung ist nicht auf die im Ausführungsbeispiel angegebenen Materialien beschränkt, sondern z.B. kann als Dielektrikum auch ein Metall-Isolator-Metall (MIM)-Material verwendet werden.The Invention is not specified in the embodiment Limited materials, but e.g. may also be a metal-insulator-metal (MIM) material as a dielectric be used.

Claims (5)

Verfahren zur Herstellung von T-förmigen Gate-Elektroden, dadurch definiert – dass auf einem Halbleitersubstrat (1), auf dem bereits die ohmschen Kontakte (2) der Feldeffekttransistoren ausgebildet sind, ganzflächig ein zu strukturierendes Dielektrikum (3) abgeschieden wird, das eine annähernd gleiche Ätzrate besitzt wie das Material der anschließend aufzubringenden ersten Photolackschicht (4), – dass die erste Photolackschicht (4) belichtet wird und die belichtete Struktur den Gate-Fuß definiert, – dass die belichtete Struktur mittels eines Plasmaätzverfahrens in das darunter liegende Dielektrikum (3) übertragen wird, – dass eine zweite Photolackschicht (6) zur Definition des Gate-Kopfes (9) aufgebracht und strukturiert wird, – dass ein Gate-Recess-Verfahren durchgeführt wird, – dass nachfolgend die Gate-Metallisierung (8) abgeschieden wird, und – dass durch einen stufenweisen Lift-off-Prozess die Gate-Metallisierung (8), der Photolack (6) und das Dielektrikum (3) außerhalb des Gate-Bereichs entfernt werden, dadurch gekennzeichnet, – dass das Dielektrikum (3) vollständig mit Lösungsmitteln entfernt wird und – dass nachfolgend eine Passivierung (10) des gesamten Recess-Bereichs und der einzelnen Feldeffekttransistoren durchgeführt wird.Method for producing T-shaped gate electrodes, characterized in that - on a semiconductor substrate ( 1 ), on which the ohmic contacts ( 2 ) of the field-effect transistors are formed, over the entire surface a dielectric to be structured ( 3 ) is deposited, which has an approximately equal etching rate as the material of the subsequently applied first photoresist layer ( 4 ), That the first photoresist layer ( 4 ) and the exposed structure defines the gate foot, that the exposed structure is plasma-etched into the underlying dielectric (FIG. 3 ), - that a second photoresist layer ( 6 ) for the definition of the gate head ( 9 ) is applied and patterned, - that a gate recess process is performed, - that subsequently the gate metallization ( 8th ), and that - by a step-by-step lift-off process, the gate metallization ( 8th ), the photoresist ( 6 ) and the dielectric ( 3 ) are removed outside the gate region, characterized in that - the dielectric ( 3 ) is completely removed with solvents and - that subsequently a passivation ( 10 ) of the entire recess area and the individual field-effect transistors. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass durch die Wahl der Parameter des Plasmaätzverfahrens die Selektivität der Ätzrate und die Anisotropie des Dielektrikums (3) und des Photolacks (4) eingestellt werden, derart, dass abgerundete Flanken (5) im Dielektrikum (3) erzeugt werden.Method according to claim 1, characterized in that the selectivity of the etching rate and the anisotropy of the dielectric ( 3 ) and the photoresist ( 4 ), such that rounded edges ( 5 ) in the dielectric ( 3 ) be generated. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass als Dielektrikum (3) Polyimid verwendet wird.Method according to one of claims 1 or 2, characterized in that as a dielectric ( 3 ) Polyimide is used. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die belichtete Struktur des Gate-Fußes in einem Plasmareaktor mit Sauerstoffplasma in das darunter liegende Polyimid (3) übertragen wird und dass das Polyimid mit einer ähnlichen Ätzrate wie die erste Photolackschicht (4) geätzt wird.Method according to one of the preceding claims, characterized in that the exposed structure of the gate foot in a plasma reactor with oxygen plasma in the underlying polyimide ( 3 ) and that the polyimide at a similar etch rate as the first photoresist layer ( 4 ) is etched. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Lösungsmittelempfindlichkeit des Dielektrikums (3) durch einen Ausheizschritt eingestellt wird, der nach der Abscheidung des Dielektrikums (3) durchgeführt wird.Process according to claim 1, characterized in that the solvent sensitivity of the dielectric ( 3 ) is adjusted by a baking step, which after the deposition of the dielectric ( 3 ) is carried out.
DE19621487A 1996-05-29 1996-05-29 Method of making T-shaped gate electrodes Expired - Lifetime DE19621487B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19621487A DE19621487B4 (en) 1996-05-29 1996-05-29 Method of making T-shaped gate electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19621487A DE19621487B4 (en) 1996-05-29 1996-05-29 Method of making T-shaped gate electrodes

Publications (2)

Publication Number Publication Date
DE19621487A1 DE19621487A1 (en) 1997-12-04
DE19621487B4 true DE19621487B4 (en) 2007-09-20

Family

ID=7795552

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19621487A Expired - Lifetime DE19621487B4 (en) 1996-05-29 1996-05-29 Method of making T-shaped gate electrodes

Country Status (1)

Country Link
DE (1) DE19621487B4 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19819200B4 (en) 1998-04-29 2006-01-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solar cell with contact structures and method for producing the contact structures
DE10117741B4 (en) * 2001-04-09 2008-05-21 United Monolithic Semiconductors Gmbh Method for producing a semiconductor device with T-shaped contact electrode
CN112230798B (en) * 2020-10-14 2024-03-15 京东方科技集团股份有限公司 Display panel, manufacturing method and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213372A (en) * 1987-02-27 1988-09-06 Sharp Corp Field-effect semiconductor device
US5112763A (en) * 1988-11-01 1992-05-12 Hewlett-Packard Company Process for forming a Schottky barrier gate
JPH04274332A (en) * 1991-02-28 1992-09-30 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH07169669A (en) * 1993-12-14 1995-07-04 Mitsubishi Electric Corp Formation of multilayer resist pattern and manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213372A (en) * 1987-02-27 1988-09-06 Sharp Corp Field-effect semiconductor device
US5112763A (en) * 1988-11-01 1992-05-12 Hewlett-Packard Company Process for forming a Schottky barrier gate
JPH04274332A (en) * 1991-02-28 1992-09-30 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH07169669A (en) * 1993-12-14 1995-07-04 Mitsubishi Electric Corp Formation of multilayer resist pattern and manufacture of semiconductor device

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
Power Applications. In: IEEE Electron Device Letters, Vol. 14, Nr. 9, 1993, S. 456-458
Endo, Atsushi, Yada, Toshio: Thermal and Physical Properties and Etching Characteristics of PI Films. In: J. Electrochem. Soc., Vol. 132, No. 1, Jan. 1985, S. 155-158 *
Hitchner, J.E., O'Rourke, G.D.: Polyimide Layers Having Tapered Via Holes. In: IBM Technical Dis- closure Bulletin, Vol. 20, No. 4, Sep. 1977, S. 1384
Hitchner, J.E., O'Rourke, G.D.: Polyimide Layers Having Tapered Via Holes. In: IBM Technical Disclosure Bulletin, Vol. 20, No. 4, Sep. 1977, S. 1384 *
Huang, J.C. et al.: A Double-Recessed A10.24 GaAs/ In0.16 GaAs Pseudomorphic HEMT for Ka- and Q-Band *
JP 07-169 669 A2
Nummila, K., et al.: Fabrication of sub-100-nm T gates with SiN passivation layer. In: J. Vac.Sci. Technol. B 9 (6), Nov./Dec. 1991, S. 2870-2874 *
Patent Abstracts of Japan: JP 63-213 372 A,E- 700,Vol.13,Jan. 6,1989,No. 2
Patents Abstracts of Japan, E-700, Vol. 13, Jan. 6, 1989, No. 2 & JP 63213372 A *
Pearton, S.J., et al.: Dry etch processing of GaAs/AIGaAs high electron mobility transistor structures. In: J. Vac. Sci. Technol. B 9 (5), Sep./Oct. 1996, S. 2487-2496 *

Also Published As

Publication number Publication date
DE19621487A1 (en) 1997-12-04

Similar Documents

Publication Publication Date Title
EP1508164B1 (en) Method for producing a semiconductor component, and semiconductor component produced by the same
DE19548056C1 (en) Gate electrode mfg. method for MOS structure
DE4138842A1 (en) GATE ELECTRODE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE102005005320A1 (en) Magnetic sensor device and its manufacturing method
DE2748103A1 (en) HIGH PERFORMANCE GALLIUM ARSENIDE SCHOTTKY JUNCTION FIELD EFFECT TRANSISTOR MANUFACTURED BY ELECTRON LITHOGRAPHY AND PROCESS FOR ITS MANUFACTURE
DE19929239A1 (en) MOSFET integrated circuit manufacture lithography masking technique
EP1858064B1 (en) Method for manufacturing a semi-conductor element with a metal gate electrode assembled in a double trench structure
DE19520768A1 (en) Prodn. of semiconductor device with thin film resistance
EP1354342B1 (en) Method for producing a semiconductor component comprising a t-shaped contact electrode
DE10039710B4 (en) Method for producing passive components on a semiconductor substrate
WO2005024913A1 (en) Integrated circuit with a capacitor and method for the production thereof
DE19621487B4 (en) Method of making T-shaped gate electrodes
DE3226097C2 (en)
DE19525576B4 (en) Method for producing a thin-film transistor
EP1869711A2 (en) Production of vdmos-transistors having optimised gate contact
DE3538855C2 (en)
DE19719909A1 (en) Dual damascene process for integrated circuits
EP0823728B1 (en) Method of manufacturing a field effect transistor
DE19536501A1 (en) Semiconductor component mfr. method for e.g. field effect transistor
EP1380047B1 (en) Method for producing a semiconductor component comprising a t-shaped contact electrode
EP3552241A1 (en) Method for producing a transistor
EP1137073A1 (en) Heterojunction bipolar transistor having a T-shaped emitter contact and method of making the same
DE19530050C2 (en) Self-adjusting method for the production of field-effect transistors
DE4309611A1 (en) Manufacturing process for a contact hole
DE102004019609B3 (en) Multi-stage semiconductor manufacturing process uses a combination of wet and dry chemical etching processes

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: UNITED MONOLITHIC SEMICONDUCTORS GMBH, 89081 ULM,

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: BAUR & WEBER PATENTANWAELTE, DE

R071 Expiry of right