JP3330171B2 - 直交変調器 - Google Patents
直交変調器Info
- Publication number
- JP3330171B2 JP3330171B2 JP01612593A JP1612593A JP3330171B2 JP 3330171 B2 JP3330171 B2 JP 3330171B2 JP 01612593 A JP01612593 A JP 01612593A JP 1612593 A JP1612593 A JP 1612593A JP 3330171 B2 JP3330171 B2 JP 3330171B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- phase shift
- signal
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル移動体通
信に用いられる直交変調器に関し、特に、集積化、即
ち、ＩＣ化に適し、小型のＩＣを構成することができる
直交変調器に関するものである。
信に用いられる直交変調器に関し、特に、集積化、即
ち、ＩＣ化に適し、小型のＩＣを構成することができる
直交変調器に関するものである。
【０００２】
【従来の技術】近年、ディジタル変調方式が移動体通信
においても実用化され始め、直交位相推移変調（ＱＰＳ
Ｋ：Quaternary Phase Shift Keying ）等の多値ディジ
タル変調を行う変調部を構成する直交変調器の集積化、
即ち、ＩＣ化が重要になってきている。
においても実用化され始め、直交位相推移変調（ＱＰＳ
Ｋ：Quaternary Phase Shift Keying ）等の多値ディジ
タル変調を行う変調部を構成する直交変調器の集積化、
即ち、ＩＣ化が重要になってきている。
【０００３】図１５は従来の一般的な直交変調器の構成
を示すブロック図であり、図において、１５０は直交変
調器で、これは、信号入力端子（ＩＮ）１０に接続さ
れ、入力搬送波（以下、キャリアとも言う。）を互いに
９０°の位相差を有する２つの正弦波信号からなる搬送
波に分離する０°／９０°移相器１と、該０°／９０°
移相器１の出力搬送波にベースバンド信号を掛け合わせ
て変調するダブルバランスミキサ２，３と、該ダブルバ
ランスミキサ２，３の変調信号を合成して、出力端子
（ＯＵＴ）２０に信号を出力する同相合成器４とから構
成されている。ここで、ダブルバランスミキサ２がＩ
（In-Phase）−チャネル側のダブルバランスミキサで、
ダブルバランスミキサ３がＱ（Quadrature-Phase）−チ
ャネル側のダブルバランスミキサであり、ベースハンド
信号入力端子５からＩ−チャネル側のベースバンド信号
（ＩＢＢ）が入力され、ベースハンド信号入力端子６か
らＱ−チャネル側のベースバンド信号（ＱＢＢ）が入力
される。
を示すブロック図であり、図において、１５０は直交変
調器で、これは、信号入力端子（ＩＮ）１０に接続さ
れ、入力搬送波（以下、キャリアとも言う。）を互いに
９０°の位相差を有する２つの正弦波信号からなる搬送
波に分離する０°／９０°移相器１と、該０°／９０°
移相器１の出力搬送波にベースバンド信号を掛け合わせ
て変調するダブルバランスミキサ２，３と、該ダブルバ
ランスミキサ２，３の変調信号を合成して、出力端子
（ＯＵＴ）２０に信号を出力する同相合成器４とから構
成されている。ここで、ダブルバランスミキサ２がＩ
（In-Phase）−チャネル側のダブルバランスミキサで、
ダブルバランスミキサ３がＱ（Quadrature-Phase）−チ
ャネル側のダブルバランスミキサであり、ベースハンド
信号入力端子５からＩ−チャネル側のベースバンド信号
（ＩＢＢ）が入力され、ベースハンド信号入力端子６か
らＱ−チャネル側のベースバンド信号（ＱＢＢ）が入力
される。
【０００４】ところで、このような直交変調器におい
て、優れた変調を実現するためには、イメージ成分やキ
ャリアリークのようなスプリアス成分が少ない変調波ス
ペクトルを得る必要がある。このため、変調信号成分に
対するイメージ成分を十分抑圧するためには、２つのダ
ブルバランスミキサ２，３に入力される２つのキャリア
の直交性が重要であり、０°／９０°移相回路１におけ
るキャリアの直交性の精度、即ち、２つのキャリアの位
相差がどの程度正確に０°と９０°分離されているいる
かが重要になる。また、各ダブルバランスミキサ２，３
に入力される相補的なキャリアの振幅誤差もイメージ成
分やキャリアリークのようなスプリアスの原因になり、
この振幅誤差を小さくすることもスプリアス成分が少な
い変調波スペクトルを得る上で重要である。従って、変
調特性の優れた直交変調器をＩＣ化するためには、出力
するキャリアの直交性に優れ、且つ、ＩＣ化に適した０
°／９０°移相回路を内蔵し、かつ、如何に平衡性の優
れた、即ち、振幅誤差が少ない相補的搬送波をダブルバ
ランスミキサに入力できるかが重要であり、これらがＩ
Ｃ化した直交変調器の性能及び製造歩留りを左右するこ
とになる。
て、優れた変調を実現するためには、イメージ成分やキ
ャリアリークのようなスプリアス成分が少ない変調波ス
ペクトルを得る必要がある。このため、変調信号成分に
対するイメージ成分を十分抑圧するためには、２つのダ
ブルバランスミキサ２，３に入力される２つのキャリア
の直交性が重要であり、０°／９０°移相回路１におけ
るキャリアの直交性の精度、即ち、２つのキャリアの位
相差がどの程度正確に０°と９０°分離されているいる
かが重要になる。また、各ダブルバランスミキサ２，３
に入力される相補的なキャリアの振幅誤差もイメージ成
分やキャリアリークのようなスプリアスの原因になり、
この振幅誤差を小さくすることもスプリアス成分が少な
い変調波スペクトルを得る上で重要である。従って、変
調特性の優れた直交変調器をＩＣ化するためには、出力
するキャリアの直交性に優れ、且つ、ＩＣ化に適した０
°／９０°移相回路を内蔵し、かつ、如何に平衡性の優
れた、即ち、振幅誤差が少ない相補的搬送波をダブルバ
ランスミキサに入力できるかが重要であり、これらがＩ
Ｃ化した直交変調器の性能及び製造歩留りを左右するこ
とになる。
【０００５】ここで、従来より提案されている０°／９
０°移相回路の例とその特徴を述べる。図１６はインダ
クタ（Ｌ）とキャパシタ（Ｃ）からなる高域通過フィル
タと低域通過フィルタとを用いて構成された０°／９０
°移相回路を示す回路図であり、図において、１６０は
０°／９０°移相回路で、これは、信号入力端子（Ｉ
Ｎ）１０に接続された同相電力分離回路７ａと、該同相
電力分離回路７ａの出力信号を信号出力端子（ＯＵＴ
１）２０ａと信号出力端子（ＯＵＴ２）２０ｂとに互い
に９０°の位相差をもった出力信号に分離して出力する
低域通過フィルタ７ｂ及び高域通過フィルタ７ｃとから
構成されている。ここで、低域通過フィルタ７ｂは、同
相電力分離回路７ａと出力端子２０ａとの間に直列接続
されたインダクタＬ１，Ｌ２と、これらインダクタＬ
１，Ｌ２の接続点と接地間に接続されたキャパシタＣ３
とから構成され、高域通過フィルタ７ｃは、同相電力分
離回路７ａと出力端子２０ｂとの間に直列接続されたキ
ャパシタＣ１，Ｃ２と、これらキャパシタＣ１，Ｃ２の
接続点と接地間に接続されたインダクタＬ３とから構成
されている。
０°移相回路の例とその特徴を述べる。図１６はインダ
クタ（Ｌ）とキャパシタ（Ｃ）からなる高域通過フィル
タと低域通過フィルタとを用いて構成された０°／９０
°移相回路を示す回路図であり、図において、１６０は
０°／９０°移相回路で、これは、信号入力端子（Ｉ
Ｎ）１０に接続された同相電力分離回路７ａと、該同相
電力分離回路７ａの出力信号を信号出力端子（ＯＵＴ
１）２０ａと信号出力端子（ＯＵＴ２）２０ｂとに互い
に９０°の位相差をもった出力信号に分離して出力する
低域通過フィルタ７ｂ及び高域通過フィルタ７ｃとから
構成されている。ここで、低域通過フィルタ７ｂは、同
相電力分離回路７ａと出力端子２０ａとの間に直列接続
されたインダクタＬ１，Ｌ２と、これらインダクタＬ
１，Ｌ２の接続点と接地間に接続されたキャパシタＣ３
とから構成され、高域通過フィルタ７ｃは、同相電力分
離回路７ａと出力端子２０ｂとの間に直列接続されたキ
ャパシタＣ１，Ｃ２と、これらキャパシタＣ１，Ｃ２の
接続点と接地間に接続されたインダクタＬ３とから構成
されている。
【０００６】この０°／９０°移相回路１６０では、イ
ンダクタＬ1 〜Ｌ3 ，キャパシタＣ1 〜Ｃ3 の値を適当
に選ぶことにより、信号出力端子（ＯＵＴ１）２０ａ，
信号出力端子２０ｂ（ＯＵＴ２）から互いに９０°の位
相差を有する信号を取り出することができる。しかしな
がら、この０°／９０°移相回路では、挿入損失等を少
なくできるが、ディジタル携帯電話やディジタルコード
レス電話で使用する８００MHz や１．９GHz 帯のような
準マイクロ波帯で動作できるよう構成した場合は、イン
ダクタＬ1 〜Ｌ3 が大きな面積を占めるためＩＣ化に適
さず、その小型化も困難である。
ンダクタＬ1 〜Ｌ3 ，キャパシタＣ1 〜Ｃ3 の値を適当
に選ぶことにより、信号出力端子（ＯＵＴ１）２０ａ，
信号出力端子２０ｂ（ＯＵＴ２）から互いに９０°の位
相差を有する信号を取り出することができる。しかしな
がら、この０°／９０°移相回路では、挿入損失等を少
なくできるが、ディジタル携帯電話やディジタルコード
レス電話で使用する８００MHz や１．９GHz 帯のような
準マイクロ波帯で動作できるよう構成した場合は、イン
ダクタＬ1 〜Ｌ3 が大きな面積を占めるためＩＣ化に適
さず、その小型化も困難である。
【０００７】図１７は１／４波長側結合方向性結合器の
構造を示す図であり、図１７(a) はその上面図、図１７
(b) は図１７(a) VIIb−VIIb線における断面図である。
図において、１７０は１／４波長側結合方向性結合器
で、これは、アルミナ等からなる基板８の上面に敷設さ
れた結合線路導体９ａ，９ｂと、該基板８の裏面に敷設
された接地導体９ｃとから構成され、これら結合線路導
体９ａ，９ｂと接地導体９ｃとでマイクロストリップ線
路が形成されている。尚、図中１１ａ〜１１ｄは入力ま
たは出力ポートである。
構造を示す図であり、図１７(a) はその上面図、図１７
(b) は図１７(a) VIIb−VIIb線における断面図である。
図において、１７０は１／４波長側結合方向性結合器
で、これは、アルミナ等からなる基板８の上面に敷設さ
れた結合線路導体９ａ，９ｂと、該基板８の裏面に敷設
された接地導体９ｃとから構成され、これら結合線路導
体９ａ，９ｂと接地導体９ｃとでマイクロストリップ線
路が形成されている。尚、図中１１ａ〜１１ｄは入力ま
たは出力ポートである。
【０００８】この１／４波長側結合方向性結合器１７０
では、例えば、ポート１１ａ，１１ｃ，１１ｄを５０Ω
終端して、ポート１１ｂに内部抵抗５０Ωの励振源を印
加すると、ポート１１ｃには出力が現れず、ポート１１
ａ，１１ｄには出力が現れ、その出力は９０°の位相差
を有する。従って、この１／４波長側結合方向性結合器
は０°／９０°移相回路として機能させることができ
る。しかしながら、この１／４波長側結合方向性結合器
１７０では、結合線路導体９ａ，９ｂが１／４波長の導
体長を必要とするため、ディジタル携帯電話やディジタ
ルコードレス電話で使用する８００MHz や１．９GHz 帯
のような準マイクロ波帯で動作するよう構成した場合、
結合線路導体９ａ，９ｂの導体長が長くなり、その接地
面積が大きくなるため、ＩＣ化に適さず、その小型化も
困難である。
では、例えば、ポート１１ａ，１１ｃ，１１ｄを５０Ω
終端して、ポート１１ｂに内部抵抗５０Ωの励振源を印
加すると、ポート１１ｃには出力が現れず、ポート１１
ａ，１１ｄには出力が現れ、その出力は９０°の位相差
を有する。従って、この１／４波長側結合方向性結合器
は０°／９０°移相回路として機能させることができ
る。しかしながら、この１／４波長側結合方向性結合器
１７０では、結合線路導体９ａ，９ｂが１／４波長の導
体長を必要とするため、ディジタル携帯電話やディジタ
ルコードレス電話で使用する８００MHz や１．９GHz 帯
のような準マイクロ波帯で動作するよう構成した場合、
結合線路導体９ａ，９ｂの導体長が長くなり、その接地
面積が大きくなるため、ＩＣ化に適さず、その小型化も
困難である。
【０００９】図１８は１／４波長分岐線路方向性結合器
の構造を示す図であり、図１８(a)はその上面図、図１
８(b) は図１８(a) のVIIIb −VIIIb 線における断面
図、図１８(c) は図１８(a) のVIIIc −VIIIc 線におけ
る断面図である。図において、１８０は１／４波長分岐
線路方向性結合器で、これは、アルミナ等からなる基板
８の上面に敷設された分岐線路導体１２ａと、該基板８
の裏面に敷設された接地導体１２ｂｃとから構成され、
これら分岐線路導体１２ａと接地導体１２ｂとでマイク
ロストリップ線路を形成している。また、１３ａ〜１３
ｄは入力または出力ポートである。
の構造を示す図であり、図１８(a)はその上面図、図１
８(b) は図１８(a) のVIIIb −VIIIb 線における断面
図、図１８(c) は図１８(a) のVIIIc −VIIIc 線におけ
る断面図である。図において、１８０は１／４波長分岐
線路方向性結合器で、これは、アルミナ等からなる基板
８の上面に敷設された分岐線路導体１２ａと、該基板８
の裏面に敷設された接地導体１２ｂｃとから構成され、
これら分岐線路導体１２ａと接地導体１２ｂとでマイク
ロストリップ線路を形成している。また、１３ａ〜１３
ｄは入力または出力ポートである。
【００１０】この１／４波長分岐線路方向性結合器で
は、例えば、ポート１３ａ，１３ｃ，１３ｄを５０Ω終
端して、ポート１３ｂに内部抵抗５０Ωの励振源を印加
すると、ポート１３ａには出力が現れず、ポート１３
ｃ，１３ｄには出力が現れ、その出力は９０°の位相差
を有する。従って、この１／４波長分岐線路方向性結合
器は０°／９０°移相回路として機能させることができ
る。しかしながら、図１８(a) 中の分岐線路導体１２ａ
におけるＰ1 〜Ｐ2 間，Ｐ2 〜Ｐ3 間，Ｐ3 〜Ｐ4間，
及び，Ｐ1 〜Ｐ4 間の導体長は１／４波長を要するた
め、上記図１７に示した１／４波長側結合方向性結合器
と同様に、ディジタル携帯電話やディジタルコードレス
電話で使用する８００MHz や１．９GHz 帯のような準マ
イクロ波帯で動作するよう構成した場合、分岐線路導体
１２ａの導体長が長くなり、その接地面積が大きくなる
ため、ＩＣ化に適さず、その小型化も困難である。
は、例えば、ポート１３ａ，１３ｃ，１３ｄを５０Ω終
端して、ポート１３ｂに内部抵抗５０Ωの励振源を印加
すると、ポート１３ａには出力が現れず、ポート１３
ｃ，１３ｄには出力が現れ、その出力は９０°の位相差
を有する。従って、この１／４波長分岐線路方向性結合
器は０°／９０°移相回路として機能させることができ
る。しかしながら、図１８(a) 中の分岐線路導体１２ａ
におけるＰ1 〜Ｐ2 間，Ｐ2 〜Ｐ3 間，Ｐ3 〜Ｐ4間，
及び，Ｐ1 〜Ｐ4 間の導体長は１／４波長を要するた
め、上記図１７に示した１／４波長側結合方向性結合器
と同様に、ディジタル携帯電話やディジタルコードレス
電話で使用する８００MHz や１．９GHz 帯のような準マ
イクロ波帯で動作するよう構成した場合、分岐線路導体
１２ａの導体長が長くなり、その接地面積が大きくなる
ため、ＩＣ化に適さず、その小型化も困難である。
【００１１】上記図１６〜図１８に示した従来の０°／
９０°移相回路は、ＩＣ化及びその小型化には適してい
ないが、以下に説明する図１９及び図２１に示す９０°
移相回路は、インダクタや１／４波長線路を用いず、大
きなチップ面積を必要としない抵抗とキャパシタ、或い
は、抵抗とキャパシタとトランジスタだけで構成でき
る、ＩＣ化に適した０°／９０°移相回路である。
９０°移相回路は、ＩＣ化及びその小型化には適してい
ないが、以下に説明する図１９及び図２１に示す９０°
移相回路は、インダクタや１／４波長線路を用いず、大
きなチップ面積を必要としない抵抗とキャパシタ、或い
は、抵抗とキャパシタとトランジスタだけで構成でき
る、ＩＣ化に適した０°／９０°移相回路である。
【００１２】図１９はこのような０°／９０°移相回路
の回路構成の一例を示す回路図であり、図において、１
９０は０°／９０°移相回路であり、これは、電源端子
（ＶDD）１７と接地間に挿入され、正相信号入力端子
（ＩＮ１）１０ａと逆相信号入力端子（ＩＮ２）１０ｂ
から入力搬送波が入力される差動増幅回路１５と、差動
増幅回路１５の後段に接続された２つのソースフォロア
１６ａ，１６ｂと、該２つのソースフォロア１６ａ，１
６ｂの出力を互いに９０°の移相差を有する２つの正弦
波信号からなる搬送波に分離して出力信号端子（ＯＵＴ
１）２０ａと出力信号端子（ＯＵＴ２）２０ｂに出力す
る全域通過型回路からなる信号分離回路１８とから構成
されている。
の回路構成の一例を示す回路図であり、図において、１
９０は０°／９０°移相回路であり、これは、電源端子
（ＶDD）１７と接地間に挿入され、正相信号入力端子
（ＩＮ１）１０ａと逆相信号入力端子（ＩＮ２）１０ｂ
から入力搬送波が入力される差動増幅回路１５と、差動
増幅回路１５の後段に接続された２つのソースフォロア
１６ａ，１６ｂと、該２つのソースフォロア１６ａ，１
６ｂの出力を互いに９０°の移相差を有する２つの正弦
波信号からなる搬送波に分離して出力信号端子（ＯＵＴ
１）２０ａと出力信号端子（ＯＵＴ２）２０ｂに出力す
る全域通過型回路からなる信号分離回路１８とから構成
されている。
【００１３】上記差動増幅回路１５において、Ｊ11〜Ｊ
13はＦＥＴ、Ｒ11〜Ｒ13は抵抗であり、ＦＥＴＪ11，Ｊ
12の各ゲートが正相信号入力端子（ＩＮ１）１０ａと逆
相信号入力端子（ＩＮ２）１０ｂにそれぞれ接続され、
ＦＥＴＪ11，Ｊ12のソースがＦＥＴＪ13のドレインに接
続され、ＦＥＴＪ11，Ｊ12のドレインがそれぞれ抵抗Ｒ
11，抵抗Ｒ12を介して電源端子ＶDD１７に接続されてい
る。また、ＦＥＴＪ13のソースは抵抗Ｒ13を介して接地
され、ゲートは定電流電源用バイアス端子Ｖcsに接続さ
れている。
13はＦＥＴ、Ｒ11〜Ｒ13は抵抗であり、ＦＥＴＪ11，Ｊ
12の各ゲートが正相信号入力端子（ＩＮ１）１０ａと逆
相信号入力端子（ＩＮ２）１０ｂにそれぞれ接続され、
ＦＥＴＪ11，Ｊ12のソースがＦＥＴＪ13のドレインに接
続され、ＦＥＴＪ11，Ｊ12のドレインがそれぞれ抵抗Ｒ
11，抵抗Ｒ12を介して電源端子ＶDD１７に接続されてい
る。また、ＦＥＴＪ13のソースは抵抗Ｒ13を介して接地
され、ゲートは定電流電源用バイアス端子Ｖcsに接続さ
れている。
【００１４】上記ソースフォロア１６ａにおいて、Ｊ1
4，Ｊ15はＦＥＴ、Ｒ14は抵抗であり、ＦＥＴＪ14のゲ
ートは上記抵抗Ｒ11とＦＥＴＪ11の接続点に接続され、
ドレインは電源端子ＶDD１７に接続され、ソースはＦＥ
ＴＪ15のドレインに接続されている。また、ＦＥＴＪ15
のソースは抵抗Ｒ14を介して接地され、ゲートは定電流
電源用バイアス端子Ｖcsに接続されている。
4，Ｊ15はＦＥＴ、Ｒ14は抵抗であり、ＦＥＴＪ14のゲ
ートは上記抵抗Ｒ11とＦＥＴＪ11の接続点に接続され、
ドレインは電源端子ＶDD１７に接続され、ソースはＦＥ
ＴＪ15のドレインに接続されている。また、ＦＥＴＪ15
のソースは抵抗Ｒ14を介して接地され、ゲートは定電流
電源用バイアス端子Ｖcsに接続されている。
【００１５】上記ソースフォロア１６ｂにおいて、Ｊ1
6，Ｊ17はＦＥＴ、Ｒ15は抵抗であり、ＦＥＴＪ16のゲ
ートは上記抵抗Ｒ12とＦＥＴＪ12の接続点に接続され、
ドレインは電源端子ＶDD１７に接続され、ソースはＦＥ
ＴＪ17のドレインに接続されている。また、ＦＥＴＪ17
のソースは抵抗Ｒ15を介して接地され、ゲートは定電流
電源用バイアス端子Ｖcsに接続されている。
6，Ｊ17はＦＥＴ、Ｒ15は抵抗であり、ＦＥＴＪ16のゲ
ートは上記抵抗Ｒ12とＦＥＴＪ12の接続点に接続され、
ドレインは電源端子ＶDD１７に接続され、ソースはＦＥ
ＴＪ17のドレインに接続されている。また、ＦＥＴＪ17
のソースは抵抗Ｒ15を介して接地され、ゲートは定電流
電源用バイアス端子Ｖcsに接続されている。
【００１６】上記信号分離回路１８において、Ｒａ，Ｒ
ｂは抵抗、Ｃａ，Ｃｂはキャパシタであり、上記ＦＥＴ
Ｊ14とＦＥＴＪ15の接続点ｎ11と、上記ＦＥＴＪ16とＦ
ＥＴＪ17の接続点ｎ12との間に、直列接続された抵抗Ｒ
ａとキャパシタＣａ，及び，直列接続された抵抗Ｒｂと
キャパシタＣｂが、互いに並列に接続されている。そし
て、抵抗ＲａとキャパシタＣａの接続点ｎａが出力信号
端子（ＯＵＴ１）２０ａに接続され、抵抗Ｒｂとキャパ
シタＣｂの接続点ｎｂが出力信号端子（ＯＵＴ２）２０
ｂに接続されている。
ｂは抵抗、Ｃａ，Ｃｂはキャパシタであり、上記ＦＥＴ
Ｊ14とＦＥＴＪ15の接続点ｎ11と、上記ＦＥＴＪ16とＦ
ＥＴＪ17の接続点ｎ12との間に、直列接続された抵抗Ｒ
ａとキャパシタＣａ，及び，直列接続された抵抗Ｒｂと
キャパシタＣｂが、互いに並列に接続されている。そし
て、抵抗ＲａとキャパシタＣａの接続点ｎａが出力信号
端子（ＯＵＴ１）２０ａに接続され、抵抗Ｒｂとキャパ
シタＣｂの接続点ｎｂが出力信号端子（ＯＵＴ２）２０
ｂに接続されている。
【００１７】尚、上記差動増幅回路１５はソースフォロ
ア１６ａ，１６ｂのＦＥＴＪ14とＦＥＴＪ16のゲートに
互いに逆相の信号を入力するための一手段として設けら
れたもので、ここでは正相信号入力端子（ＩＮ１）１０
ａと逆相信号入力端子（ＩＮ２）１０ｂに入力される入
力信号は、必ずしも逆相である必要はなく、どちらか一
方の信号端子をリファレンスとしてもよい。また、図中
Ｖ１，Ｖ２は、それぞれ上記ＦＥＴＪ14とＦＥＴＪ15の
接続点ｎ11と、上記ＦＥＴＪ16とＦＥＴＪ17の接続点ｎ
12における電圧を示している。
ア１６ａ，１６ｂのＦＥＴＪ14とＦＥＴＪ16のゲートに
互いに逆相の信号を入力するための一手段として設けら
れたもので、ここでは正相信号入力端子（ＩＮ１）１０
ａと逆相信号入力端子（ＩＮ２）１０ｂに入力される入
力信号は、必ずしも逆相である必要はなく、どちらか一
方の信号端子をリファレンスとしてもよい。また、図中
Ｖ１，Ｖ２は、それぞれ上記ＦＥＴＪ14とＦＥＴＪ15の
接続点ｎ11と、上記ＦＥＴＪ16とＦＥＴＪ17の接続点ｎ
12における電圧を示している。
【００１８】図２０は図１９の０°／９０°移相回路に
おける信号分離回路を構成する抵抗Ｒａ，Ｒｂとキャパ
シタＣａ，Ｃｂの値を、その出力電圧Ｖout1，Ｖout2が
目標とする周波数（即ち、設計周波数ｆo ）において互
いに直交するように設定した時の、上記ＦＥＴＪ14とＦ
ＥＴＪ15の接続点ｎ11における電圧Ｖ１と、上記ＦＥＴ
Ｊ16とＦＥＴＪ17の接続点ｎ12における電圧Ｖ２（＝−
Ｖ１）、及び、上記出力電圧Ｖout1，Ｖout2のベクトル
図であり、図中、Ｉａ，Ｉｂは、それぞれ抵抗Ｒａとキ
ャパシタＣａの接続点ｎａを流れる電流と、抵抗Ｒｂと
キャパシタＣｂの接続点ｎｂを流れる電流を示してい
る。尚、この図は電圧ベクトルＶ１とＩａ／ｊωＣａ
（ｊは虚数単位、ωは角周波数）のなす角φ１及び電圧
ベクトルＶ２とＲｂＩｂのなす角φ２を共に２２．５°
にした時のベクトル図であり、図中Δφが出力電圧Ｖou
t1とＶout2がなす位相差を示している。
おける信号分離回路を構成する抵抗Ｒａ，Ｒｂとキャパ
シタＣａ，Ｃｂの値を、その出力電圧Ｖout1，Ｖout2が
目標とする周波数（即ち、設計周波数ｆo ）において互
いに直交するように設定した時の、上記ＦＥＴＪ14とＦ
ＥＴＪ15の接続点ｎ11における電圧Ｖ１と、上記ＦＥＴ
Ｊ16とＦＥＴＪ17の接続点ｎ12における電圧Ｖ２（＝−
Ｖ１）、及び、上記出力電圧Ｖout1，Ｖout2のベクトル
図であり、図中、Ｉａ，Ｉｂは、それぞれ抵抗Ｒａとキ
ャパシタＣａの接続点ｎａを流れる電流と、抵抗Ｒｂと
キャパシタＣｂの接続点ｎｂを流れる電流を示してい
る。尚、この図は電圧ベクトルＶ１とＩａ／ｊωＣａ
（ｊは虚数単位、ωは角周波数）のなす角φ１及び電圧
ベクトルＶ２とＲｂＩｂのなす角φ２を共に２２．５°
にした時のベクトル図であり、図中Δφが出力電圧Ｖou
t1とＶout2がなす位相差を示している。
【００１９】この図より、図１９の０°／９０°移相回
路では、信号分離回路１８が全域通過型回路であること
から、出力電圧Ｖout1, Ｖout2の振幅は広帯域にわたっ
てＶ１，Ｖ２の振幅と等しくなることがわかる。しかし
ながら、信号分離回路１８の出力電圧Ｖout1，Ｖout2を
生成する電流パスが別々に設定されるため、９０°の位
相差を保つ周波数帯域をあまり広くすることができず、
また、ＩＣ化する際に抵抗Ｒａ，Ｒｂ、キャパシタＣ
ａ，Ｃｂの素子バラツキが起こった場合（即ち、製造時
に抵抗Ｒａ，Ｒｂ、キャパシタＣａ，Ｃｂの値が設計値
から外れた場合）、信号を正確に０°，９０°に分離す
ることができず、素子バラツキに対する直交性の耐性が
弱いという問題点がある。
路では、信号分離回路１８が全域通過型回路であること
から、出力電圧Ｖout1, Ｖout2の振幅は広帯域にわたっ
てＶ１，Ｖ２の振幅と等しくなることがわかる。しかし
ながら、信号分離回路１８の出力電圧Ｖout1，Ｖout2を
生成する電流パスが別々に設定されるため、９０°の位
相差を保つ周波数帯域をあまり広くすることができず、
また、ＩＣ化する際に抵抗Ｒａ，Ｒｂ、キャパシタＣ
ａ，Ｃｂの素子バラツキが起こった場合（即ち、製造時
に抵抗Ｒａ，Ｒｂ、キャパシタＣａ，Ｃｂの値が設計値
から外れた場合）、信号を正確に０°，９０°に分離す
ることができず、素子バラツキに対する直交性の耐性が
弱いという問題点がある。
【００２０】図２１は、微分回路と積分回路とから信号
分離回路を構成した０°／９０°移相回路の回路図であ
り、図において、２１０は０°／９０°移相回路であ
り、これは、ＶDD電源端子１７と接地間に並列に接続さ
れた、信号入力端子（ＩＮ）１０ｃから入力搬送波が入
力される２つのソースフォロア１６ｃ，１６ｄと、これ
ら２つのソースフォロア１６ｃ，１６ｄの出力を、互い
に９０°の移相差をもった２つの信号に分離して信号出
力端子（ＯＵＴ１）２０ａ，信号出力端子（ＯＵＴ２）
２０ｂに出力する信号分離回路１９とから構成されてい
る。そして、該信号分離回路１９は微分回路１９ａと積
分回路１９ｂとから構成されている。上記ソースフォロ
ア１６ｃにおいて、Ｊ21，Ｊ22はＦＥＴ、Ｒ21は抵抗で
あり、ＦＥＴＪ21のゲートは上記入力端子（ＩＮ）１０
ｃに接続され、ドレインは電源端子ＶDD１７に接続さ
れ、ソースはＦＥＴＪ22のドレインに接続されている。
また、ＦＥＴＪ22のソースは抵抗Ｒ21を介して接地さ
れ、ゲートは定電流電源用バイアス端子Ｖcs１４に接続
されている。
分離回路を構成した０°／９０°移相回路の回路図であ
り、図において、２１０は０°／９０°移相回路であ
り、これは、ＶDD電源端子１７と接地間に並列に接続さ
れた、信号入力端子（ＩＮ）１０ｃから入力搬送波が入
力される２つのソースフォロア１６ｃ，１６ｄと、これ
ら２つのソースフォロア１６ｃ，１６ｄの出力を、互い
に９０°の移相差をもった２つの信号に分離して信号出
力端子（ＯＵＴ１）２０ａ，信号出力端子（ＯＵＴ２）
２０ｂに出力する信号分離回路１９とから構成されてい
る。そして、該信号分離回路１９は微分回路１９ａと積
分回路１９ｂとから構成されている。上記ソースフォロ
ア１６ｃにおいて、Ｊ21，Ｊ22はＦＥＴ、Ｒ21は抵抗で
あり、ＦＥＴＪ21のゲートは上記入力端子（ＩＮ）１０
ｃに接続され、ドレインは電源端子ＶDD１７に接続さ
れ、ソースはＦＥＴＪ22のドレインに接続されている。
また、ＦＥＴＪ22のソースは抵抗Ｒ21を介して接地さ
れ、ゲートは定電流電源用バイアス端子Ｖcs１４に接続
されている。
【００２１】上記ソースフォロア１６ｄにおいて、Ｊ2
3，Ｊ24はＦＥＴ、Ｒ22は抵抗であり、ＦＥＴＪ23のゲ
ートは上記入力端子（ＩＮ）１０ｃに接続され、ドレイ
ンは電源端子ＶDD１７に接続され、ソースはＦＥＴＪ24
のドレインに接続されている。また、ＦＥＴＪ24のソー
スは抵抗Ｒ22を介して接地され、ゲートは定電流電源用
バイアス端子Ｖcs１４に接続されている。
3，Ｊ24はＦＥＴ、Ｒ22は抵抗であり、ＦＥＴＪ23のゲ
ートは上記入力端子（ＩＮ）１０ｃに接続され、ドレイ
ンは電源端子ＶDD１７に接続され、ソースはＦＥＴＪ24
のドレインに接続されている。また、ＦＥＴＪ24のソー
スは抵抗Ｒ22を介して接地され、ゲートは定電流電源用
バイアス端子Ｖcs１４に接続されている。
【００２２】上記微分回路１９ａにおいて、Ｒａは抵
抗、Ｃａはキャパシタであり、上記ＦＥＴＪ21とＦＥＴ
Ｊ22の接続点ｎ21と接地との間に、直列接続された抵抗
ＲａとキャパシタＣａが挿入され、抵抗Ｒａとキャパシ
タＣａの接続点ｎａが出力信号端子（ＯＵＴ１）２０ａ
に接続されている。
抗、Ｃａはキャパシタであり、上記ＦＥＴＪ21とＦＥＴ
Ｊ22の接続点ｎ21と接地との間に、直列接続された抵抗
ＲａとキャパシタＣａが挿入され、抵抗Ｒａとキャパシ
タＣａの接続点ｎａが出力信号端子（ＯＵＴ１）２０ａ
に接続されている。
【００２３】上記積分回路１９ｂにおいて、Ｒｂは抵
抗、Ｃｂはキャパシタであり、上記ＦＥＴＪ23とＦＥＴ
Ｊ24の接続点ｎ23と接地との間に、直列接続された抵抗
ＲｂとキャパシタＣｂが挿入され、抵抗Ｒｂとキャパシ
タＣｂの接続点ｎｂが出力信号端子（ＯＵＴ２）２０ｂ
に接続されている。
抗、Ｃｂはキャパシタであり、上記ＦＥＴＪ23とＦＥＴ
Ｊ24の接続点ｎ23と接地との間に、直列接続された抵抗
ＲｂとキャパシタＣｂが挿入され、抵抗Ｒｂとキャパシ
タＣｂの接続点ｎｂが出力信号端子（ＯＵＴ２）２０ｂ
に接続されている。
【００２４】尚、図中Ｖ１，Ｖ２は、それぞれ上記ＦＥ
ＴＪ21とＦＥＴＪ22の接続点ｎ21と、上記ＦＥＴＪ23と
ＦＥＴＪ24の接続点ｎ3 における電圧を示し、Ｖout1，
Ｖout2は信号出力端子（ＯＵＴ１）２０ａと信号出力端
子（ＯＵＴ２）２０ｂの出力電圧を示す。
ＴＪ21とＦＥＴＪ22の接続点ｎ21と、上記ＦＥＴＪ23と
ＦＥＴＪ24の接続点ｎ3 における電圧を示し、Ｖout1，
Ｖout2は信号出力端子（ＯＵＴ１）２０ａと信号出力端
子（ＯＵＴ２）２０ｂの出力電圧を示す。
【００２５】図２２は、上記図２１の０°／９０°移相
回路において、２つのソースフォロア１６ａ，１６ｄの
出力インピーダンスが十分低いとして、微分回路１９
ａ、積分回路１９ｂにおける抵抗Ｒａ，Ｒｂとキャパシ
タＣａ，Ｃｂの値を目標とする周波数（即ち、設計周波
数ｆo ）において、Ｒａ＝Ｒｂ＝Ｒ，Ｃａ＝Ｃｂ＝Ｃ，
ｆｏ＝１／（２πＲＣ） ……(1)の関係を満足するよ
うに設定した時のＶ１，Ｖ２（＝Ｖ１），Ｖout1，Ｖou
t2のベクトル図で、図２２(a) は周波数ｆ＝ｆｏにおけ
るベクトル図であり、図２２(b) はｆ＝ｆｏ以外の周波
数におけるベクトル図である。図中、Ｉａ，Ｉｂは、そ
れぞれ抵抗ＲａとキャパシタＣａの接続点ｎａを流れる
電流パスと、抵抗ＲｂとキャパシタＣｂの接続点ｎｂを
流れる電流を示し、θ１はＶ１とＶout1とがなす位相差
を、θ２はＶ１とＶout2とがなす位相差を示している。
また、Ｏは接地電位を表す点、Ａ，Ｂ，Ｐはベクトルの
終点を示している。
回路において、２つのソースフォロア１６ａ，１６ｄの
出力インピーダンスが十分低いとして、微分回路１９
ａ、積分回路１９ｂにおける抵抗Ｒａ，Ｒｂとキャパシ
タＣａ，Ｃｂの値を目標とする周波数（即ち、設計周波
数ｆo ）において、Ｒａ＝Ｒｂ＝Ｒ，Ｃａ＝Ｃｂ＝Ｃ，
ｆｏ＝１／（２πＲＣ） ……(1)の関係を満足するよ
うに設定した時のＶ１，Ｖ２（＝Ｖ１），Ｖout1，Ｖou
t2のベクトル図で、図２２(a) は周波数ｆ＝ｆｏにおけ
るベクトル図であり、図２２(b) はｆ＝ｆｏ以外の周波
数におけるベクトル図である。図中、Ｉａ，Ｉｂは、そ
れぞれ抵抗ＲａとキャパシタＣａの接続点ｎａを流れる
電流パスと、抵抗ＲｂとキャパシタＣｂの接続点ｎｂを
流れる電流を示し、θ１はＶ１とＶout1とがなす位相差
を、θ２はＶ１とＶout2とがなす位相差を示している。
また、Ｏは接地電位を表す点、Ａ，Ｂ，Ｐはベクトルの
終点を示している。
【００２６】図２２(a) において、△ＯＡＰ，△ＯＢＰ
は共に直角二等辺三角形で合同であり、∠ＡＯＰ＝∠Ａ
ＰＯ＝∠ＢＯＰ＝∠ＢＰＯ＝４５°である。従って、周
波数ｆ＝ｆｏにおいて微分回路１９ａは入力Ｖ１の位相
を＋４５°位相を進め、積分回路１９ｂは入力Ｖ２の位
相を−４５°遅らせるため、出力Ｖout1，Ｖout2の位相
差（θ１＋θ２）は９０°になることがわかる。ただ
し、この際出力Ｖout1，Ｖout2の振幅は微分回路１９ａ
の高域通過性、積分回路１９ｂの低域通過性のため、入
力Ｖ１（＝Ｖ２）の振幅より小さくなる。
は共に直角二等辺三角形で合同であり、∠ＡＯＰ＝∠Ａ
ＰＯ＝∠ＢＯＰ＝∠ＢＰＯ＝４５°である。従って、周
波数ｆ＝ｆｏにおいて微分回路１９ａは入力Ｖ１の位相
を＋４５°位相を進め、積分回路１９ｂは入力Ｖ２の位
相を−４５°遅らせるため、出力Ｖout1，Ｖout2の位相
差（θ１＋θ２）は９０°になることがわかる。ただ
し、この際出力Ｖout1，Ｖout2の振幅は微分回路１９ａ
の高域通過性、積分回路１９ｂの低域通過性のため、入
力Ｖ１（＝Ｖ２）の振幅より小さくなる。
【００２７】また、図２２(b) において、上記式(1) の
関係から、ＯＡ＝ＢＰ，ＡＰ＝ＯＢ，及び，∠ＯＡＰ＝
∠ＯＢＰ＝９０°が周波数に関係なく成り立つ。従っ
て、∠ＡＯＰ＝∠ＢＰＯ＝θ１，∠ＢＯＰ＝∠ＡＰＯ＝
θ２，∠ＯＡＰ＝∠ＯＢＰ＝９０°であり、三角形の内
角の和が１８０°であることを考慮すると、∠ＡＯＰ＋
∠ＢＯＰ＝θ１＋θ２＝９０°となり、ｆ＝ｆｏ以外の
周波数においても出力Ｖout1，Ｖout2の位相差（θ１＋
θ２）がやはり９０°に保たれることが分かる。しか
し、ここではＶout1，Ｖout2の振幅は異なっている。
関係から、ＯＡ＝ＢＰ，ＡＰ＝ＯＢ，及び，∠ＯＡＰ＝
∠ＯＢＰ＝９０°が周波数に関係なく成り立つ。従っ
て、∠ＡＯＰ＝∠ＢＰＯ＝θ１，∠ＢＯＰ＝∠ＡＰＯ＝
θ２，∠ＯＡＰ＝∠ＯＢＰ＝９０°であり、三角形の内
角の和が１８０°であることを考慮すると、∠ＡＯＰ＋
∠ＢＯＰ＝θ１＋θ２＝９０°となり、ｆ＝ｆｏ以外の
周波数においても出力Ｖout1，Ｖout2の位相差（θ１＋
θ２）がやはり９０°に保たれることが分かる。しか
し、ここではＶout1，Ｖout2の振幅は異なっている。
【００２８】図２３は図２１に示した０°／９０°移相
回路で微分回路１９ａと積分回路１９ｂを構成する抵抗
Ｒａ，Ｒｂ（＝Ｒａ）の抵抗値が設計値Ｒに対して、や
や大きくなった時、あるいは、キャパシタＣａ，Ｃｂ
（＝Ｃａ）の容量値が設計値Ｃに対してやや大きくなっ
たときのＶ１，Ｖ２（＝Ｖ１），Ｖout1，Ｖout2のベク
トル図であり、図中θ１はＶ１とＶout1とがなす位相差
を、θ２はＶ１とＶout2とがなす位相差を示している。
回路で微分回路１９ａと積分回路１９ｂを構成する抵抗
Ｒａ，Ｒｂ（＝Ｒａ）の抵抗値が設計値Ｒに対して、や
や大きくなった時、あるいは、キャパシタＣａ，Ｃｂ
（＝Ｃａ）の容量値が設計値Ｃに対してやや大きくなっ
たときのＶ１，Ｖ２（＝Ｖ１），Ｖout1，Ｖout2のベク
トル図であり、図中θ１はＶ１とＶout1とがなす位相差
を、θ２はＶ１とＶout2とがなす位相差を示している。
【００２９】この図より、回路素子、即ち、抵抗Ｒａ，
Ｒｂ，キャパシタＣａ，Ｃｂがばらついた場合は、Ｖ１
に対するＶout1のなす角度θ１は小さく、またＶ２に対
するＶout2のなす角度θ２は大きくなり、Ｖout1，Ｖou
t2の振幅は周波数ｆ＝ｆｏにおいて異なっているが、両
者の位相差の和θ１＋θ２はやはり９０°に保たれてい
ることがわかる。
Ｒｂ，キャパシタＣａ，Ｃｂがばらついた場合は、Ｖ１
に対するＶout1のなす角度θ１は小さく、またＶ２に対
するＶout2のなす角度θ２は大きくなり、Ｖout1，Ｖou
t2の振幅は周波数ｆ＝ｆｏにおいて異なっているが、両
者の位相差の和θ１＋θ２はやはり９０°に保たれてい
ることがわかる。
【００３０】図２４は図２１に示した０°／９０°移相
回路の入力周波数に対する出力信号Ｖout1，Ｖout2の振
幅特性を示した図であり、この図より、微分回路１９ａ
の高域通過特性と積分回路１９ｂの低域通過特性とによ
り、出力信号Ｖout1，Ｖout2の振幅が等しくなる周波数
はｆ＝ｆｏにおいてのみであることがわかる。
回路の入力周波数に対する出力信号Ｖout1，Ｖout2の振
幅特性を示した図であり、この図より、微分回路１９ａ
の高域通過特性と積分回路１９ｂの低域通過特性とによ
り、出力信号Ｖout1，Ｖout2の振幅が等しくなる周波数
はｆ＝ｆｏにおいてのみであることがわかる。
【００３１】
【発明が解決しようとする課題】以上説明したように、
微分回路と積分回路とで信号分離回路を構成してなる０
°／９０°移相回路は、ＩＣ化及びその小型化に適した
抵抗とキャパシタ、或いは、抵抗とキャパシタとトラン
ジスタでもって回路を構成することができ、しかも、そ
の動作特性は広帯域にわたって直交性を保つことがで
き、かつ、素子のバラツキに対する直交性の耐性も強
い。しかしながら、図２４の周波数特性からもわかるよ
うに、中心周波数ｆｏ以外での搬送波の振幅誤差が大き
く、該０°／９０°移相回路を用いて直交変調器を構成
した場合は、この振幅誤差の大きい搬送波がそのままダ
ブルバランスミキサに入力されることから依然としてス
プリアス成分を発生し、良好な変調特性を得ることがで
きないという問題点があった。この発明は、上記のよう
な問題点を解消するためになされたものであり、スプリ
アス成分の少ない優れた変調特性を持ち、そのＩＣ化を
容易且つ無調整に行うことができる直交変調器を得るこ
とを目的とする。
微分回路と積分回路とで信号分離回路を構成してなる０
°／９０°移相回路は、ＩＣ化及びその小型化に適した
抵抗とキャパシタ、或いは、抵抗とキャパシタとトラン
ジスタでもって回路を構成することができ、しかも、そ
の動作特性は広帯域にわたって直交性を保つことがで
き、かつ、素子のバラツキに対する直交性の耐性も強
い。しかしながら、図２４の周波数特性からもわかるよ
うに、中心周波数ｆｏ以外での搬送波の振幅誤差が大き
く、該０°／９０°移相回路を用いて直交変調器を構成
した場合は、この振幅誤差の大きい搬送波がそのままダ
ブルバランスミキサに入力されることから依然としてス
プリアス成分を発生し、良好な変調特性を得ることがで
きないという問題点があった。この発明は、上記のよう
な問題点を解消するためになされたものであり、スプリ
アス成分の少ない優れた変調特性を持ち、そのＩＣ化を
容易且つ無調整に行うことができる直交変調器を得るこ
とを目的とする。
【００３２】
【課題を解決するための手段】この発明にかかる直交変
調器は、０°／９０°移相回路として、抵抗とキャパシ
タ、或いは、抵抗とキャパシタとトランジスタで回路構
成され、その微分特性と積分特性とによって入力搬送波
を互いに９０°の位相差を有する２つの搬送波に分離す
る移相回路を用い、この移相回路とダブルバランスミキ
サとの間に、正弦波信号からなる上記２つの搬送波を一
定振幅を持つ方形波信号に波形変換する振幅補償回路を
設けたものである。
調器は、０°／９０°移相回路として、抵抗とキャパシ
タ、或いは、抵抗とキャパシタとトランジスタで回路構
成され、その微分特性と積分特性とによって入力搬送波
を互いに９０°の位相差を有する２つの搬送波に分離す
る移相回路を用い、この移相回路とダブルバランスミキ
サとの間に、正弦波信号からなる上記２つの搬送波を一
定振幅を持つ方形波信号に波形変換する振幅補償回路を
設けたものである。
【００３３】
【作用】この発明においては、ＩＣ化に適した回路素子
で構成され、しかも、広帯域特性と、回路素子の特性値
のバラツキに対する直交性の耐性が強い０°／９０°移
相回路を用い、更に、該０°／９０°移相回路からの出
力搬送波を一定振幅を持つ方形波信号に波形変換する振
幅補償回路を設けたから、高精度な直交性（即ち、位相
差が正確に９０°異なる）と同時に平衡性にも優れた
（即ち、振幅誤差の小さい）相補的搬送波をダブルバラ
ンスミキサに入力することが可能になり、スプリアス成
分の少ない優れた変調波を容易にかつ無調整に得ること
ができ、しかも、直交変調器のＩＣ化も容易になる。
で構成され、しかも、広帯域特性と、回路素子の特性値
のバラツキに対する直交性の耐性が強い０°／９０°移
相回路を用い、更に、該０°／９０°移相回路からの出
力搬送波を一定振幅を持つ方形波信号に波形変換する振
幅補償回路を設けたから、高精度な直交性（即ち、位相
差が正確に９０°異なる）と同時に平衡性にも優れた
（即ち、振幅誤差の小さい）相補的搬送波をダブルバラ
ンスミキサに入力することが可能になり、スプリアス成
分の少ない優れた変調波を容易にかつ無調整に得ること
ができ、しかも、直交変調器のＩＣ化も容易になる。
【００３４】
【実施例】実施例１． 図１は、この発明の実施例１による直交変調器の回路構
成を概略的に示すブロック図であり、図において、図１
５と同一符号は同一または相当する部分を示し、１００
は直交変調器であり、これは、入力端子１０に入力バッ
フア３０を介して接続された、微分回路と積分回路、或
いは、これら微分回路と積分回路に相当する回路からな
る信号分離回路を備えた０°／９０°移相回路１ａと、
０°／９０°移相回路１ａから出力される正弦波状の出
力搬送波を方形波状の搬送波に波形変換する振幅補償回
路４０ａ，４０ｂと、振幅補償回路４０ａ，４０ｂから
の出力搬送波にベースバンド信号を掛け合わせて変調を
行うダブルバランスミキサ２，３と、ダブルバランスミ
キサ２，３の変調信号を合成して信号出力端子（ＯＵ
Ｔ）２０に出力する同相合成器４とから構成されてい
る。また、図中５０は出力バッファ、６０は０°／９０
°移相回路１ａと振幅補償回路４０ａ，４０ｂを組み合
わせた回路構成部である移相回路部を示している。
成を概略的に示すブロック図であり、図において、図１
５と同一符号は同一または相当する部分を示し、１００
は直交変調器であり、これは、入力端子１０に入力バッ
フア３０を介して接続された、微分回路と積分回路、或
いは、これら微分回路と積分回路に相当する回路からな
る信号分離回路を備えた０°／９０°移相回路１ａと、
０°／９０°移相回路１ａから出力される正弦波状の出
力搬送波を方形波状の搬送波に波形変換する振幅補償回
路４０ａ，４０ｂと、振幅補償回路４０ａ，４０ｂから
の出力搬送波にベースバンド信号を掛け合わせて変調を
行うダブルバランスミキサ２，３と、ダブルバランスミ
キサ２，３の変調信号を合成して信号出力端子（ＯＵ
Ｔ）２０に出力する同相合成器４とから構成されてい
る。また、図中５０は出力バッファ、６０は０°／９０
°移相回路１ａと振幅補償回路４０ａ，４０ｂを組み合
わせた回路構成部である移相回路部を示している。
【００３５】ここで、ダブルバランスミキサ２はＩ（Ｉ
ｎ−ｐｈａｓｅ）−チャネル側のダブルバランスミキサ
で、同位相ベースバンド信号ＩＢＢが入力される。ま
た、ダブルバランスミキサ３はＱ（Ｑｕａｄｒａｔｕｒ
ｅ−Ｐｈａｓｅ）−チャネル側のダブルバランスミキサ
であり、直交位相ベースバンド信号ＱＢＢが入力され
る。
ｎ−ｐｈａｓｅ）−チャネル側のダブルバランスミキサ
で、同位相ベースバンド信号ＩＢＢが入力される。ま
た、ダブルバランスミキサ３はＱ（Ｑｕａｄｒａｔｕｒ
ｅ−Ｐｈａｓｅ）−チャネル側のダブルバランスミキサ
であり、直交位相ベースバンド信号ＱＢＢが入力され
る。
【００３６】一方、図２，図４は上記振幅補償回路４０
ａ，４０ｂを構成する場合に基本回路となる増幅回路の
回路構成図である。図２において、２００は増幅回路で
あり、これは、正相信号入力端子（ＴＡ）１０ｄと逆相
信号入力端子（ＴＢ）１０ｅに接続された差動増幅回路
４０ｃと、該差動増幅回路４０ｃの後段に接続され、該
差動増幅回路４０ｃの出力信号を出力端子（ＯＵＴＡ）
２０ｃと、出力端子（ＯＵＴＢ）２０ｄに出力する２つ
のソースフォロア４０ｄ，４０ｅとから構成されてい
る。
ａ，４０ｂを構成する場合に基本回路となる増幅回路の
回路構成図である。図２において、２００は増幅回路で
あり、これは、正相信号入力端子（ＴＡ）１０ｄと逆相
信号入力端子（ＴＢ）１０ｅに接続された差動増幅回路
４０ｃと、該差動増幅回路４０ｃの後段に接続され、該
差動増幅回路４０ｃの出力信号を出力端子（ＯＵＴＡ）
２０ｃと、出力端子（ＯＵＴＢ）２０ｄに出力する２つ
のソースフォロア４０ｄ，４０ｅとから構成されてい
る。
【００３７】上記差動増幅回路４０ｃにおいて、Ｊ１〜
Ｊ3 はＦＥＴ、Ｄ1 はダイオード、Ｒ1 〜Ｒ3 は抵抗で
あり、ＦＥＴＪ1 のゲートは正相信号入力端子（ＴＡ）
１０ｄに接続され、ソースはＦＥＴＪ3 のドレインに接
続され、ドレインは抵抗Ｒ1に接続されている。ＦＥＴ
Ｊ2 のゲートは逆相信号入力端子（ＴＢ）１０ｅに接続
され、ソースはＦＥＴＪ3 のドレインに接続され、ドレ
インは抵抗Ｒ2 に接続されている。ＦＥＴＪ3 のゲート
は定電流用バイアス端子１４に接続され、ソースは抵抗
Ｒ3 を介して接地されている。抵抗Ｒ1 ，Ｒ2 の一方の
端部はダイオードＤ1 を介して電源端子１７に接続され
ている。
Ｊ3 はＦＥＴ、Ｄ1 はダイオード、Ｒ1 〜Ｒ3 は抵抗で
あり、ＦＥＴＪ1 のゲートは正相信号入力端子（ＴＡ）
１０ｄに接続され、ソースはＦＥＴＪ3 のドレインに接
続され、ドレインは抵抗Ｒ1に接続されている。ＦＥＴ
Ｊ2 のゲートは逆相信号入力端子（ＴＢ）１０ｅに接続
され、ソースはＦＥＴＪ3 のドレインに接続され、ドレ
インは抵抗Ｒ2 に接続されている。ＦＥＴＪ3 のゲート
は定電流用バイアス端子１４に接続され、ソースは抵抗
Ｒ3 を介して接地されている。抵抗Ｒ1 ，Ｒ2 の一方の
端部はダイオードＤ1 を介して電源端子１７に接続され
ている。
【００３８】また、上記ソースフォロア４０ｄにおい
て、Ｊ4 ，Ｊ5 はＦＥＴ、Ｄ2 はダイオード、Ｒ4 は抵
抗であり、ＦＥＴＪ4 のゲートは上記抵抗Ｒ1 とＦＥＴ
Ｊ1 の接続点に接続され、ドレインは電源端子ＶDD１７
に接続され、ソースはダイオードＤ2 を介してＦＥＴＪ
5 のドレインに接続されている。また、ＦＥＴＪ5 のソ
ースは抵抗Ｒ4 を介して接地され、ゲートは定電流電源
用バイアス端子Ｖcsに接続されている。
て、Ｊ4 ，Ｊ5 はＦＥＴ、Ｄ2 はダイオード、Ｒ4 は抵
抗であり、ＦＥＴＪ4 のゲートは上記抵抗Ｒ1 とＦＥＴ
Ｊ1 の接続点に接続され、ドレインは電源端子ＶDD１７
に接続され、ソースはダイオードＤ2 を介してＦＥＴＪ
5 のドレインに接続されている。また、ＦＥＴＪ5 のソ
ースは抵抗Ｒ4 を介して接地され、ゲートは定電流電源
用バイアス端子Ｖcsに接続されている。
【００３９】また、上記ソースフォロア４０ｅにおい
て、Ｊ6 ，Ｊ7 はＦＥＴ、Ｄ3 はダイオード、Ｒ5 は抵
抗であり、ＦＥＴＪ6 のゲートは上記抵抗Ｒ2 とＦＥＴ
Ｊ2 の接続点に接続され、ドレインは電源端子ＶDD１７
に接続され、ソースはダイオードＤ3 を介してＦＥＴＪ
7 のドレインに接続されている。また、ＦＥＴＪ7 のソ
ースは抵抗Ｒ5 を介して接地され、ゲートは定電流電源
用バイアス端子Ｖcsに接続されている。
て、Ｊ6 ，Ｊ7 はＦＥＴ、Ｄ3 はダイオード、Ｒ5 は抵
抗であり、ＦＥＴＪ6 のゲートは上記抵抗Ｒ2 とＦＥＴ
Ｊ2 の接続点に接続され、ドレインは電源端子ＶDD１７
に接続され、ソースはダイオードＤ3 を介してＦＥＴＪ
7 のドレインに接続されている。また、ＦＥＴＪ7 のソ
ースは抵抗Ｒ5 を介して接地され、ゲートは定電流電源
用バイアス端子Ｖcsに接続されている。
【００４０】図４において、図２と同一符号は同一また
は相当する部分を示し、４００は増幅回路であり、これ
は、上記図２に示す増幅回路２００の差動増幅回路４０
ｃを、差動増幅回路４０ｆに置き換えた構成からなり、
差動増幅回路４０f は、図２に示す差動増幅回路４０ｃ
のＦＥＴＪ1 ，Ｊ2 とＦＥＴＪ3 との間に抵抗Ｒ6 ，Ｒ
7 を挿入して構成されている。
は相当する部分を示し、４００は増幅回路であり、これ
は、上記図２に示す増幅回路２００の差動増幅回路４０
ｃを、差動増幅回路４０ｆに置き換えた構成からなり、
差動増幅回路４０f は、図２に示す差動増幅回路４０ｃ
のＦＥＴＪ1 ，Ｊ2 とＦＥＴＪ3 との間に抵抗Ｒ6 ，Ｒ
7 を挿入して構成されている。
【００４１】ここでＲ6 ，Ｒ7 を数ｋΩ程度にした場
合、この増幅回路の差動利得はおおよそＲ1 ／Ｒ6 （た
だしＲ1 ＝Ｒ2 ，Ｒ6 ＝Ｒ7 ）で表され、Ｒ1 とＲ6 の
抵抗値を同程度にすると、この増幅回路の差動利得がほ
とんど１になるが、Ｒ1 とＲ6がない上記図２の増幅回
路２００に比して入力インピーダンスが高くなる。
合、この増幅回路の差動利得はおおよそＲ1 ／Ｒ6 （た
だしＲ1 ＝Ｒ2 ，Ｒ6 ＝Ｒ7 ）で表され、Ｒ1 とＲ6 の
抵抗値を同程度にすると、この増幅回路の差動利得がほ
とんど１になるが、Ｒ1 とＲ6がない上記図２の増幅回
路２００に比して入力インピーダンスが高くなる。
【００４２】上記振幅補償回路４０ａ，４０ｂは、これ
ら図２，図４に示した増幅回路を３段から４段縦続接続
し、全体として十分な電圧利得を持たせたもので、０°
／９０°移相回路１ａから出力された正弦波状の搬送波
を一定振幅を持つ方形波に波形変換することができる。
尚、上述したように、図４に示した増幅回路４００は、
図２に示す増幅回路２００よりも入力インピーダンスが
高くなるため、図４に示した増幅回路４００を、振幅補
償回路４０ａ，４０ｂの初段に設けた方が０°／９０°
移相回路１ａの動作特性上好ましい。
ら図２，図４に示した増幅回路を３段から４段縦続接続
し、全体として十分な電圧利得を持たせたもので、０°
／９０°移相回路１ａから出力された正弦波状の搬送波
を一定振幅を持つ方形波に波形変換することができる。
尚、上述したように、図４に示した増幅回路４００は、
図２に示す増幅回路２００よりも入力インピーダンスが
高くなるため、図４に示した増幅回路４００を、振幅補
償回路４０ａ，４０ｂの初段に設けた方が０°／９０°
移相回路１ａの動作特性上好ましい。
【００４３】また、図６は、図１の移相回路部６０の回
路構成をより具体的に示した回路図であり、図におい
て、６０ａは０°／９０°移相回路で、これは、図２１
に示した０°／９０°移相回路と同じ回路構成からなっ
ている。また、６０ｂ，６０ｃは図２，図４に示した増
幅回路により構成される振幅補償回路で、これは、入力
初段のバイアス回路７０ａ（７０ｂ）に、図４に示した
増幅回路４００と図２に示した増幅回路２００の２つを
この順に縦続接続して構成されている。また、Ｃc ，Ｃ
b は０°／９０°移相回路６０ａと振幅補償回路６０
ｂ，６０ｃを交流的に結合するキャパシタである。
路構成をより具体的に示した回路図であり、図におい
て、６０ａは０°／９０°移相回路で、これは、図２１
に示した０°／９０°移相回路と同じ回路構成からなっ
ている。また、６０ｂ，６０ｃは図２，図４に示した増
幅回路により構成される振幅補償回路で、これは、入力
初段のバイアス回路７０ａ（７０ｂ）に、図４に示した
増幅回路４００と図２に示した増幅回路２００の２つを
この順に縦続接続して構成されている。また、Ｃc ，Ｃ
b は０°／９０°移相回路６０ａと振幅補償回路６０
ｂ，６０ｃを交流的に結合するキャパシタである。
【００４４】上記バイアス回路７０ａにおいて、Ｄ4 〜
Ｄ8 はダイオード、Ｒ8 〜Ｒ16は抵抗、Ｃ1 はキャパシ
タであり、ダイオードＤ4 〜Ｄ6 ，抵抗Ｒ8 ，Ｒ9 ，ダ
イオードＤ7 ，Ｄ8 が電源端子（ＶDD）１７と接地との
間に直列接続され、抵抗Ｒ8，Ｒ9 の接続点はキャパシ
タＣ1 を介して接地されている。また、抵抗Ｒ10，Ｒ16
が上記増幅回路４００の正相信号入力端子（ＴＡ）と逆
相信号入力端子（ＴＢ）との間に直列接続され、これら
の接続点が抵抗Ｒ8 ，Ｒ9 の接続点に接続され、抵抗Ｒ
10と上記増幅回路４００の正相信号入力端子（ＴＡ）と
の接続点がキャパシタＣc を介して微分回路１９ａに接
続されている。ここで、逆相信号入力端子（ＴＢ）はＡ
Ｃ的に接地され、リファレンス端子となっている。
Ｄ8 はダイオード、Ｒ8 〜Ｒ16は抵抗、Ｃ1 はキャパシ
タであり、ダイオードＤ4 〜Ｄ6 ，抵抗Ｒ8 ，Ｒ9 ，ダ
イオードＤ7 ，Ｄ8 が電源端子（ＶDD）１７と接地との
間に直列接続され、抵抗Ｒ8，Ｒ9 の接続点はキャパシ
タＣ1 を介して接地されている。また、抵抗Ｒ10，Ｒ16
が上記増幅回路４００の正相信号入力端子（ＴＡ）と逆
相信号入力端子（ＴＢ）との間に直列接続され、これら
の接続点が抵抗Ｒ8 ，Ｒ9 の接続点に接続され、抵抗Ｒ
10と上記増幅回路４００の正相信号入力端子（ＴＡ）と
の接続点がキャパシタＣc を介して微分回路１９ａに接
続されている。ここで、逆相信号入力端子（ＴＢ）はＡ
Ｃ的に接地され、リファレンス端子となっている。
【００４５】また、上記バイアス回路７０ｂにおいて、
Ｄ9 〜Ｄ13はダイオード、Ｒ17〜Ｒ20は抵抗、Ｃ2 はキ
ャパシタであり、ダイオードＤ9 〜Ｄ11，抵抗Ｒ17，Ｒ
18，ダイオードＤ12，Ｄ13が電源端子（ＶDD）１７と接
地との間に直列接続され、抵抗Ｒ17，Ｒ18の接続点がキ
ャパシタＣ2 を介して接地されている。また、抵抗Ｒ1
9，Ｒ20が上記増幅回路４００の正相信号入力端子（Ｔ
Ａ）と逆相信号入力端子（ＴＢ）との間に直列接続さ
れ、これらの接続点が抵抗Ｒ17，Ｒ18の接続点に接続さ
れ、抵抗Ｒ19と上記増幅回路４００の正相信号入力端子
（ＴＡ）の接続点がキャパシタＣd を介して、微分回路
１９ｂに接続されている。ここで、逆相信号入力端子
（ＴＢ）はＡＣ的に接地され、リファレンス端子となっ
ている。
Ｄ9 〜Ｄ13はダイオード、Ｒ17〜Ｒ20は抵抗、Ｃ2 はキ
ャパシタであり、ダイオードＤ9 〜Ｄ11，抵抗Ｒ17，Ｒ
18，ダイオードＤ12，Ｄ13が電源端子（ＶDD）１７と接
地との間に直列接続され、抵抗Ｒ17，Ｒ18の接続点がキ
ャパシタＣ2 を介して接地されている。また、抵抗Ｒ1
9，Ｒ20が上記増幅回路４００の正相信号入力端子（Ｔ
Ａ）と逆相信号入力端子（ＴＢ）との間に直列接続さ
れ、これらの接続点が抵抗Ｒ17，Ｒ18の接続点に接続さ
れ、抵抗Ｒ19と上記増幅回路４００の正相信号入力端子
（ＴＡ）の接続点がキャパシタＣd を介して、微分回路
１９ｂに接続されている。ここで、逆相信号入力端子
（ＴＢ）はＡＣ的に接地され、リファレンス端子となっ
ている。
【００４６】次に、動作を説明する。０°／９０°移相
回路６０ａにおいて、微分回路１９ａは、ＦＥＴＪ21，
Ｊ22及び抵抗Ｒ21で構成された、駆動能力が高く出力イ
ンピーダンスが低いソースフォロア１６ｃによって駆動
され、同様に、積分回路１９ｂはＦＥＴＪ23，Ｊ24及び
抵抗Ｒ21で構成された、駆動能力が高く出力インピーダ
ンスの低いソースフォロア１６ｄによって駆動される。
即ち、入力信号端子１０ｃに入力された入力搬送波信号
は、一方が微分回路１９ａによって４５°位相が進めら
れ、他方が積分回路１９ｂによって４５°位相が遅らせ
られ、互いに９０°の位相差をもった直交する２つの搬
送波に分離される。そして、この２つの搬送波は、それ
ぞれ振幅補償回路６０ｂ，６０ｃに入力され、これら振
幅補償回路６０ｂ，６０ｃでもって、正弦波信号から方
形波信号に波形変換された後、Ｉ−チャネル側のダブル
バランスミキサ２とＱ−チャネル側のダブルバランスミ
キサ３で変調され、同相合成器４で合成されて出力端子
２０に出力される。
回路６０ａにおいて、微分回路１９ａは、ＦＥＴＪ21，
Ｊ22及び抵抗Ｒ21で構成された、駆動能力が高く出力イ
ンピーダンスが低いソースフォロア１６ｃによって駆動
され、同様に、積分回路１９ｂはＦＥＴＪ23，Ｊ24及び
抵抗Ｒ21で構成された、駆動能力が高く出力インピーダ
ンスの低いソースフォロア１６ｄによって駆動される。
即ち、入力信号端子１０ｃに入力された入力搬送波信号
は、一方が微分回路１９ａによって４５°位相が進めら
れ、他方が積分回路１９ｂによって４５°位相が遅らせ
られ、互いに９０°の位相差をもった直交する２つの搬
送波に分離される。そして、この２つの搬送波は、それ
ぞれ振幅補償回路６０ｂ，６０ｃに入力され、これら振
幅補償回路６０ｂ，６０ｃでもって、正弦波信号から方
形波信号に波形変換された後、Ｉ−チャネル側のダブル
バランスミキサ２とＱ−チャネル側のダブルバランスミ
キサ３で変調され、同相合成器４で合成されて出力端子
２０に出力される。
【００４７】このような本実施例の直交変調器では、Ｉ
Ｃ化が容易で、その回路素子の特性値が変動しても、広
帯域にわたって入力搬送波を互いに９０°の位相差をも
った２つの搬送波に分離して出力する、微分回路と積分
回路とから構成された０°／９０°移相回路６０ａと、
該０°／９０°移相回路６０ａで生じる振幅誤差を補償
する振幅補償回路６０ｂ，６０ｃとを有しているため、
ＩＣ化を容易に行え、しかも、高精度な直交性と同時に
平衡性にも優れた相補的搬送波がダブルバランスミキサ
２，３に入力されることから、スプリアス成分の少ない
優れた変調波スペクトルを得ることができる。また、微
分回路と積分回路とからなる０°／９０°移相回路６０
ａを２入力２出力の回路構成にしたことから、ＩＣ化す
る際の０°／９０°移相回路のチップ上に占める面積を
小さくでき、直交変調器ＩＣを小型化することができ
る。また、上記振幅補償回路６０ｂ，６０ｃでは、図４
に示した増幅回路４００を入力初段に設け、０°／９０
°移相回路６０ａから見た次段のインピーダンスを０°
／９０°移相回路のインピーダンスに比べて高くし、０
°／９０°移相回路６０ａへ与えるインピーダンスの影
響を極力小さくしているため、０°／９０°移相回路６
０ａをより理想的な状態で動作させることができる。
Ｃ化が容易で、その回路素子の特性値が変動しても、広
帯域にわたって入力搬送波を互いに９０°の位相差をも
った２つの搬送波に分離して出力する、微分回路と積分
回路とから構成された０°／９０°移相回路６０ａと、
該０°／９０°移相回路６０ａで生じる振幅誤差を補償
する振幅補償回路６０ｂ，６０ｃとを有しているため、
ＩＣ化を容易に行え、しかも、高精度な直交性と同時に
平衡性にも優れた相補的搬送波がダブルバランスミキサ
２，３に入力されることから、スプリアス成分の少ない
優れた変調波スペクトルを得ることができる。また、微
分回路と積分回路とからなる０°／９０°移相回路６０
ａを２入力２出力の回路構成にしたことから、ＩＣ化す
る際の０°／９０°移相回路のチップ上に占める面積を
小さくでき、直交変調器ＩＣを小型化することができ
る。また、上記振幅補償回路６０ｂ，６０ｃでは、図４
に示した増幅回路４００を入力初段に設け、０°／９０
°移相回路６０ａから見た次段のインピーダンスを０°
／９０°移相回路のインピーダンスに比べて高くし、０
°／９０°移相回路６０ａへ与えるインピーダンスの影
響を極力小さくしているため、０°／９０°移相回路６
０ａをより理想的な状態で動作させることができる。
【００４８】尚、この実施例では、差動増幅型の増幅回
路を３段縦続接続して振幅補償回路６０ｂ，６０ｃを構
成したが、振幅補償回路６０ｂ，６０ｃは単相駆動であ
るため、０°／９０°移相回路６０ａの出力電圧が小さ
い場合、波形変換に必要な利得を得るためには差動増幅
型の増幅回路の段数を更に増加させてもよい。
路を３段縦続接続して振幅補償回路６０ｂ，６０ｃを構
成したが、振幅補償回路６０ｂ，６０ｃは単相駆動であ
るため、０°／９０°移相回路６０ａの出力電圧が小さ
い場合、波形変換に必要な利得を得るためには差動増幅
型の増幅回路の段数を更に増加させてもよい。
【００４９】また、振幅補償回路６０ｂ，６０ｃの初段
の回路において単相から正相と逆相の両相の信号を得る
際に、入力振幅が小さい場合、差動増幅回路の差動対の
ＦＥＴのしきい値電圧のバラツキの影響により、正確な
正相と逆相の信号が得られなくなるという可能性があ
る。
の回路において単相から正相と逆相の両相の信号を得る
際に、入力振幅が小さい場合、差動増幅回路の差動対の
ＦＥＴのしきい値電圧のバラツキの影響により、正確な
正相と逆相の信号が得られなくなるという可能性があ
る。
【００５０】実施例２． 本実施例の直交変調器は、上記実施例１の直交変調器の
０°／９０°移相回路６０ａにおけるＦＥＴＪ21〜Ｊ24
をバイポーラトランジスタに置き換え、振幅補償回路６
０ｂ，６０ｃにおける増幅回路２００を図３に示す増幅
回路３００に置き換え、振幅補償回路６０ｂ，６０ｃに
おける増幅回路４００を図５に示す増幅回路５００に置
き換えて構成したものである。
０°／９０°移相回路６０ａにおけるＦＥＴＪ21〜Ｊ24
をバイポーラトランジスタに置き換え、振幅補償回路６
０ｂ，６０ｃにおける増幅回路２００を図３に示す増幅
回路３００に置き換え、振幅補償回路６０ｂ，６０ｃに
おける増幅回路４００を図５に示す増幅回路５００に置
き換えて構成したものである。
【００５１】図３において、図２と同一符号は同一また
は相当する部分を示し、３００は増幅回路であり、これ
は、正相信号入力端子（ＴＡ）１０ｄと逆相信号入力端
子（ＴＢ）１０ｅに接続された差動増幅回路４０ｃ′
と、該差動増幅回路４０ｃ′の後段に接続され、該差動
増幅回路４０ｃ′の出力を出力端子（ＯＵＴＡ）２０
ｃ，出力端子（ＯＵＴＢ）２０ｄに出力する２つのソー
スフォロア４０ｄ′，４０ｅ′とから構成されている。
は相当する部分を示し、３００は増幅回路であり、これ
は、正相信号入力端子（ＴＡ）１０ｄと逆相信号入力端
子（ＴＢ）１０ｅに接続された差動増幅回路４０ｃ′
と、該差動増幅回路４０ｃ′の後段に接続され、該差動
増幅回路４０ｃ′の出力を出力端子（ＯＵＴＡ）２０
ｃ，出力端子（ＯＵＴＢ）２０ｄに出力する２つのソー
スフォロア４０ｄ′，４０ｅ′とから構成されている。
【００５２】この増幅回路は、図２の増幅回路における
差動増幅回路４０ｃのＦＥＴＪ1 〜Ｊ3 をバイポーラト
ランジスタＴｒ1 〜Ｔｒ3 で置き換えて構成したもの
で、ソースフォロア４０ｄ′，４０ｅ′は、図２の増幅
回路におけるソースフォロア４０ｄ，４０ｅのＦＥＴＪ
4 〜Ｊ7 をバイポーラトランジスタＴｒ4 〜Ｔｒ7 で置
き換えて構成したものである。
差動増幅回路４０ｃのＦＥＴＪ1 〜Ｊ3 をバイポーラト
ランジスタＴｒ1 〜Ｔｒ3 で置き換えて構成したもの
で、ソースフォロア４０ｄ′，４０ｅ′は、図２の増幅
回路におけるソースフォロア４０ｄ，４０ｅのＦＥＴＪ
4 〜Ｊ7 をバイポーラトランジスタＴｒ4 〜Ｔｒ7 で置
き換えて構成したものである。
【００５３】図５において、図３，４と同一符号は同一
または相当する部分を示し、５００は増幅回路であり、
これは、正相信号入力端子（ＴＡ）１０ｄと逆相信号入
力端子（ＴＢ）１０ｅに接続された差動増幅回路４０
ｆ′と、該差動増幅回路４０ｆ′の後段に接続され、該
差動増幅回路４０ｆ′の出力を出力端子（ＯＵＴＡ）２
０ｃ，出力端子（ＯＵＴＢ）２０ｄに出力する２つのソ
ースフォロア４０ｄ′，４０ｅ′とから構成されてい
る。ここで、上記差動増幅回路４０ｆ′は、図４の増幅
回路における差動増幅回路４０ｆのＦＥＴＪ1 〜Ｊ3 を
バイポーラトランジスタＴｒ1 〜Ｔｒ3 で置き換えて構
成されたものである。
または相当する部分を示し、５００は増幅回路であり、
これは、正相信号入力端子（ＴＡ）１０ｄと逆相信号入
力端子（ＴＢ）１０ｅに接続された差動増幅回路４０
ｆ′と、該差動増幅回路４０ｆ′の後段に接続され、該
差動増幅回路４０ｆ′の出力を出力端子（ＯＵＴＡ）２
０ｃ，出力端子（ＯＵＴＢ）２０ｄに出力する２つのソ
ースフォロア４０ｄ′，４０ｅ′とから構成されてい
る。ここで、上記差動増幅回路４０ｆ′は、図４の増幅
回路における差動増幅回路４０ｆのＦＥＴＪ1 〜Ｊ3 を
バイポーラトランジスタＴｒ1 〜Ｔｒ3 で置き換えて構
成されたものである。
【００５４】このような本実施例の直交変調器において
も、上記実施例１の直交変調器と同様の効果を得ること
ができる。
も、上記実施例１の直交変調器と同様の効果を得ること
ができる。
【００５５】実施例３． 本実施例の直交変調器は、図１に示した直交変調器の移
相回路部６０を図７に示す回路により構成したものであ
る。図７において、６０ｄは微分回路と積分回路とを各
々２つ用いて構成した０°／９０°移相回路で、これ
は、正相信号入力端子（ＩＮＡ）１０ｇに接続された２
つのソースフォロア１６ｇ，１６ｈと、逆相逆相信号入
力端子（ＩＮＢ）１０ｆに接続された２つのソースフォ
ロア１６ｅ，１６ｆと、ソースフォロア１６ｅの出力を
受ける微分回路１９ｃと、ソースフォロア１６ｇの出力
を受ける微分回路１９ｄと、ソースフォロア１６ｆの出
力を受ける積分回路１９ｅと、ソースフォロア１６ｈの
出力を受ける積分回路１９ｆとから構成されている。ま
た、６０ｅは振幅補償回路で、これは、図６に示した振
幅補償回路６０ｂのバイアス回路７０ａを、バイアス回
路７０ｃに置き換えて構成されている。また、６０ｆは
振幅補償回路で、これは、図６に示した振幅補償回路６
０ｃのバイアス回路７０ｂを、バイアス回路７０ｄに置
き換えて構成されている。また、Ｃc1，Ｃc2，Ｃd1, Ｃ
d2は０°／９０°移相回路６０ａと振幅補償回路６０
ｅ，６０ｆを交流的に結合するキャパシタである。
相回路部６０を図７に示す回路により構成したものであ
る。図７において、６０ｄは微分回路と積分回路とを各
々２つ用いて構成した０°／９０°移相回路で、これ
は、正相信号入力端子（ＩＮＡ）１０ｇに接続された２
つのソースフォロア１６ｇ，１６ｈと、逆相逆相信号入
力端子（ＩＮＢ）１０ｆに接続された２つのソースフォ
ロア１６ｅ，１６ｆと、ソースフォロア１６ｅの出力を
受ける微分回路１９ｃと、ソースフォロア１６ｇの出力
を受ける微分回路１９ｄと、ソースフォロア１６ｆの出
力を受ける積分回路１９ｅと、ソースフォロア１６ｈの
出力を受ける積分回路１９ｆとから構成されている。ま
た、６０ｅは振幅補償回路で、これは、図６に示した振
幅補償回路６０ｂのバイアス回路７０ａを、バイアス回
路７０ｃに置き換えて構成されている。また、６０ｆは
振幅補償回路で、これは、図６に示した振幅補償回路６
０ｃのバイアス回路７０ｂを、バイアス回路７０ｄに置
き換えて構成されている。また、Ｃc1，Ｃc2，Ｃd1, Ｃ
d2は０°／９０°移相回路６０ａと振幅補償回路６０
ｅ，６０ｆを交流的に結合するキャパシタである。
【００５６】上記ソースフォロア１６ｅにおいて、Ｊ2
1，Ｊ22はＦＥＴ、Ｒ21は抵抗であり、ＦＥＴＪ21のゲ
ートは上記逆相逆相信号入力端子（ＩＮＢ）１０ｆに接
続され、ドレインは電源端子ＶDD１７に接続され、ソー
スはＦＥＴＪ22のドレインに接続されている。また、Ｆ
ＥＴＪ22のソースは抵抗Ｒ21を介して接地され、ゲート
は定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
1，Ｊ22はＦＥＴ、Ｒ21は抵抗であり、ＦＥＴＪ21のゲ
ートは上記逆相逆相信号入力端子（ＩＮＢ）１０ｆに接
続され、ドレインは電源端子ＶDD１７に接続され、ソー
スはＦＥＴＪ22のドレインに接続されている。また、Ｆ
ＥＴＪ22のソースは抵抗Ｒ21を介して接地され、ゲート
は定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
【００５７】また、上記ソースフォロア１６ｇにおい
て、Ｊ25，Ｊ26はＦＥＴ、Ｒ23は抵抗であり、ＦＥＴＪ
25のゲートは上記正相信号入力端子（ＩＮＡ）１０ｇに
接続され、ドレインは電源端子ＶDD１７に接続され、ソ
ースはＦＥＴＪ26のドレインに接続されている。また、
ＦＥＴＪ26のソースは抵抗Ｒ23を介して接地され、ゲー
トは定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
て、Ｊ25，Ｊ26はＦＥＴ、Ｒ23は抵抗であり、ＦＥＴＪ
25のゲートは上記正相信号入力端子（ＩＮＡ）１０ｇに
接続され、ドレインは電源端子ＶDD１７に接続され、ソ
ースはＦＥＴＪ26のドレインに接続されている。また、
ＦＥＴＪ26のソースは抵抗Ｒ23を介して接地され、ゲー
トは定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
【００５８】また、上記ソースフォロア１６ｆにおい
て、Ｊ23，Ｊ24はＦＥＴ、Ｒ22は抵抗である。ＦＥＴＪ
23のゲートは上記逆相信号入力端子（ＩＮＢ）１０ｆに
接続され、ドレインは電源端子ＶDD１７に接続され、ソ
ースはＦＥＴＪ24のドレインに接続されている。また、
ＦＥＴＪ24のソースは抵抗Ｒ22を介して接地され、ゲー
トは定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
て、Ｊ23，Ｊ24はＦＥＴ、Ｒ22は抵抗である。ＦＥＴＪ
23のゲートは上記逆相信号入力端子（ＩＮＢ）１０ｆに
接続され、ドレインは電源端子ＶDD１７に接続され、ソ
ースはＦＥＴＪ24のドレインに接続されている。また、
ＦＥＴＪ24のソースは抵抗Ｒ22を介して接地され、ゲー
トは定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
【００５９】また、上記ソースフォロア１６ｈにおい
て、Ｊ27，Ｊ28はＦＥＴ、Ｒ24は抵抗であり、ＦＥＴＪ
27のゲートは上記正相信号入力端子（ＩＮＡ）１０ｇに
接続され、ドレインは電源端子ＶDD１７に接続され、ソ
ースはＦＥＴＪ28のドレインに接続されている。また、
ＦＥＴＪ28のソースは抵抗Ｒ24を介して接地され、ゲー
トは定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
て、Ｊ27，Ｊ28はＦＥＴ、Ｒ24は抵抗であり、ＦＥＴＪ
27のゲートは上記正相信号入力端子（ＩＮＡ）１０ｇに
接続され、ドレインは電源端子ＶDD１７に接続され、ソ
ースはＦＥＴＪ28のドレインに接続されている。また、
ＦＥＴＪ28のソースは抵抗Ｒ24を介して接地され、ゲー
トは定電流電源用バイアス端子Ｖcs１４に接続されてい
る。
【００６０】また、上記微分回路１９ｃにおいて、Ｒａ
2 は抵抗、Ｃａ2 はキャパシタであり、上記ＦＥＴＪ2
1，ＦＥＴＪ22の接続点と接地との間に、直列接続され
た抵抗Ｒａ2 とキャパシタＣａ2 が接続されている。
2 は抵抗、Ｃａ2 はキャパシタであり、上記ＦＥＴＪ2
1，ＦＥＴＪ22の接続点と接地との間に、直列接続され
た抵抗Ｒａ2 とキャパシタＣａ2 が接続されている。
【００６１】また、上記微分回路１９ｄにおいて、Ｒａ
1 は抵抗、Ｃａ1 はキャパシタであり、上記ＦＥＴＪ2
5，ＦＥＴＪ26の接続点と接地との間に、直列接続され
た抵抗Ｒａ1 とキャパシタＣａ1 が接続されている。
1 は抵抗、Ｃａ1 はキャパシタであり、上記ＦＥＴＪ2
5，ＦＥＴＪ26の接続点と接地との間に、直列接続され
た抵抗Ｒａ1 とキャパシタＣａ1 が接続されている。
【００６２】また、上記積分回路１９ｅにおいて、Ｒｂ
2 は抵抗、Ｃｂ2 はキャパシタであり、上記ＦＥＴＪ2
3，ＦＥＴＪ24の接続点と接地との間に、直列接続され
た抵抗Ｒｂ2 とキャパシタＣｂ2 が接続されている。
2 は抵抗、Ｃｂ2 はキャパシタであり、上記ＦＥＴＪ2
3，ＦＥＴＪ24の接続点と接地との間に、直列接続され
た抵抗Ｒｂ2 とキャパシタＣｂ2 が接続されている。
【００６３】また、上記積分回路１９ｆにおいて、Ｒｂ
1 は抵抗、Ｃｂ1 はキャパシタであり、上記ＦＥＴＪ2
7，ＦＥＴＪ28の接続点と接地との間に、直列接続され
た抵抗Ｒｂ1 とキャパシタＣｂ1 が接続されている。
1 は抵抗、Ｃｂ1 はキャパシタであり、上記ＦＥＴＪ2
7，ＦＥＴＪ28の接続点と接地との間に、直列接続され
た抵抗Ｒｂ1 とキャパシタＣｂ1 が接続されている。
【００６４】また、上記バイアス回路７０ｃは、上記図
６に示したバイアス回路７０ａと基本的な回路構成は同
じであり、このバイアス回路７０ｃでは、正相信号入力
端子（ＴＡ）と逆相信号入力端子（ＴＢ）との間に直列
接続された抵抗Ｒ10，Ｒ16のうちの抵抗Ｒ10と、正相信
号入力端子（ＴＡ）の接続点がキャパシタＣc1を介して
微分回路１９ｄに接続され、抵抗Ｒ16と逆相信号入力端
子（ＴＢ）の接続点がキャパシタＣc2を介して微分回路
１９ｃに接続されている。
６に示したバイアス回路７０ａと基本的な回路構成は同
じであり、このバイアス回路７０ｃでは、正相信号入力
端子（ＴＡ）と逆相信号入力端子（ＴＢ）との間に直列
接続された抵抗Ｒ10，Ｒ16のうちの抵抗Ｒ10と、正相信
号入力端子（ＴＡ）の接続点がキャパシタＣc1を介して
微分回路１９ｄに接続され、抵抗Ｒ16と逆相信号入力端
子（ＴＢ）の接続点がキャパシタＣc2を介して微分回路
１９ｃに接続されている。
【００６５】また、上記バイアス回路７０ｄは、上記図
６に示したバイアス回路７０ｂと基本的な回路構成は同
じであり、このバイアス回路７０ｄでは、正相信号入力
端子（ＴＡ）と逆相信号入力端子（ＴＢ）との間に直列
接続された抵抗Ｒ19，Ｒ20のうちの抵抗Ｒ19と、正相信
号入力端子（ＴＡ）の接続点がキャパシタＣd1を介して
積分回路１９ｆに接続され、抵抗Ｒ20と逆相信号入力端
子（ＴＢ）の接続点がキャパシタＣd2を介して積分回路
１９ｆに接続されている。
６に示したバイアス回路７０ｂと基本的な回路構成は同
じであり、このバイアス回路７０ｄでは、正相信号入力
端子（ＴＡ）と逆相信号入力端子（ＴＢ）との間に直列
接続された抵抗Ｒ19，Ｒ20のうちの抵抗Ｒ19と、正相信
号入力端子（ＴＡ）の接続点がキャパシタＣd1を介して
積分回路１９ｆに接続され、抵抗Ｒ20と逆相信号入力端
子（ＴＢ）の接続点がキャパシタＣd2を介して積分回路
１９ｆに接続されている。
【００６６】次に、動作について説明する。上記０°／
９０°移相回路６０ｄにおいて、微分回路１９ｃ，１９
ｄ、積分回路１９ｅ，１９ｆは、駆動能力が高く出力イ
ンピーダンスが低いソースフォロア１６ｅ〜１６ｈによ
って駆動される。この０°／９０°移相回路６０ｄへの
入力は、正相信号からなる搬送波と逆相信号からなる搬
送波信号の２相の搬送波が必要であるが、これは該０°
／９０°移相回路６０ｄの前段に設ける入力バッフアを
差動増幅回路等を用いて構成することにより、容易に得
ることができる。そして、正相入力端子（ＩＮＡ）１０
ｇに入力された正相の入力搬送波は、一方が微分回路１
６ｇによって４５°位相が進められ、他方が積分回路１
６ｈによって４５°位相が遅らされ、互いに９０°の位
相差をもった直交する２つの搬送波に分離され、また、
逆相入力端子（ＩＮＢ）１０ｆに入力された逆相の入力
搬送波も同様に、一方が微分回路１６ｅによって４５°
位相が進められ、他方が積分回路１６ｆによって４５°
位相が遅らされ、互いに９０°の位相差をもった直交す
る２つの搬送波に分離され、その結果、０°，９０°，
１８０°，２７０°の４相の搬送波に分離された直交搬
送波が得られる。そして、この４つの搬送波は、振幅補
償回路６０ｅ，６０ｆでもって、正弦波信号から方形波
信号に波形変換された後、上記実施例１と同様にＩ−チ
ャネル側のダブルバランスミキサ２とＱ−チャネル側の
ダブルバランスミキサ３で変調され、同相合成器４で合
成されて出力端子２０に出力される。
９０°移相回路６０ｄにおいて、微分回路１９ｃ，１９
ｄ、積分回路１９ｅ，１９ｆは、駆動能力が高く出力イ
ンピーダンスが低いソースフォロア１６ｅ〜１６ｈによ
って駆動される。この０°／９０°移相回路６０ｄへの
入力は、正相信号からなる搬送波と逆相信号からなる搬
送波信号の２相の搬送波が必要であるが、これは該０°
／９０°移相回路６０ｄの前段に設ける入力バッフアを
差動増幅回路等を用いて構成することにより、容易に得
ることができる。そして、正相入力端子（ＩＮＡ）１０
ｇに入力された正相の入力搬送波は、一方が微分回路１
６ｇによって４５°位相が進められ、他方が積分回路１
６ｈによって４５°位相が遅らされ、互いに９０°の位
相差をもった直交する２つの搬送波に分離され、また、
逆相入力端子（ＩＮＢ）１０ｆに入力された逆相の入力
搬送波も同様に、一方が微分回路１６ｅによって４５°
位相が進められ、他方が積分回路１６ｆによって４５°
位相が遅らされ、互いに９０°の位相差をもった直交す
る２つの搬送波に分離され、その結果、０°，９０°，
１８０°，２７０°の４相の搬送波に分離された直交搬
送波が得られる。そして、この４つの搬送波は、振幅補
償回路６０ｅ，６０ｆでもって、正弦波信号から方形波
信号に波形変換された後、上記実施例１と同様にＩ−チ
ャネル側のダブルバランスミキサ２とＱ−チャネル側の
ダブルバランスミキサ３で変調され、同相合成器４で合
成されて出力端子２０に出力される。
【００６７】このような本実施例の直交変調器では、実
施例１の直交変調器と同様の効果が得られるとともに、
振幅補償回路６０ｅ，６０ｆが正相信号と逆相信号を受
けて駆動する両相駆動であるため、上記実施例１の直交
変調器にくらべて入力搬送波の振幅を２倍利用すること
ができ、小さな振幅の入力搬送波に対しても高い動作能
力でもって動作することができる。また、両相駆動であ
ることから、増幅回路４００，２００における差動増幅
回路の差動対のＦＥＴのしきい値電圧のバラツキによる
信号の位相に及ぼす影響が小さくなり、回路の利得を低
下させるような高周波に対して有利に動作することがで
きる。
施例１の直交変調器と同様の効果が得られるとともに、
振幅補償回路６０ｅ，６０ｆが正相信号と逆相信号を受
けて駆動する両相駆動であるため、上記実施例１の直交
変調器にくらべて入力搬送波の振幅を２倍利用すること
ができ、小さな振幅の入力搬送波に対しても高い動作能
力でもって動作することができる。また、両相駆動であ
ることから、増幅回路４００，２００における差動増幅
回路の差動対のＦＥＴのしきい値電圧のバラツキによる
信号の位相に及ぼす影響が小さくなり、回路の利得を低
下させるような高周波に対して有利に動作することがで
きる。
【００６８】尚、４入力４出力の回路構成からなる０°
／９０°移相回路６０ｄを備えたこの直交変調器では、
実際に直交変調器をＩＣ化する場合、チップ上を占める
０°／９０°移相回路６０ｄの面積が図６に示した０°
／９０°移相回路６０ａのそれより大きくなり、微分回
路１９ｃ，１９ｄにおける抵抗及びキャパシタと、積分
回路１９ｅ，１９における抵抗及びキャパシタとを図６
に示した０°／９０°移相回路６０ａのそれに比べて近
接して配置させることができないため、ＩＣ化する際の
製造時において、これら抵抗やキャパシタの抵抗値や容
量値が目標とする値からずれしまうと、信号を精度良く
９０°の位相差を有する２つの信号に分離することが困
難になる。従って、実施例１の直交変調器に比べて、信
号を９０°の位相差を有する２つの信号に分離する直交
性の耐性が弱い。
／９０°移相回路６０ｄを備えたこの直交変調器では、
実際に直交変調器をＩＣ化する場合、チップ上を占める
０°／９０°移相回路６０ｄの面積が図６に示した０°
／９０°移相回路６０ａのそれより大きくなり、微分回
路１９ｃ，１９ｄにおける抵抗及びキャパシタと、積分
回路１９ｅ，１９における抵抗及びキャパシタとを図６
に示した０°／９０°移相回路６０ａのそれに比べて近
接して配置させることができないため、ＩＣ化する際の
製造時において、これら抵抗やキャパシタの抵抗値や容
量値が目標とする値からずれしまうと、信号を精度良く
９０°の位相差を有する２つの信号に分離することが困
難になる。従って、実施例１の直交変調器に比べて、信
号を９０°の位相差を有する２つの信号に分離する直交
性の耐性が弱い。
【００６９】実施例４． 本実施例の直交変調器は、上記実施例３の直交変調器の
０°／９０°移相回路６０ｄにおけるＦＥＴＪ21〜Ｊ28
をバイポーラトランジスタに置き換え、振幅補償回路６
０ｅ，６０ｆにおける増幅回路２００を図３に示す増幅
回路３００に置き換え、振幅補償回路６０ｅ，６０ｆに
おける増幅回路４００を図５に示す増幅回路５００に置
き換えて構成したものである。
０°／９０°移相回路６０ｄにおけるＦＥＴＪ21〜Ｊ28
をバイポーラトランジスタに置き換え、振幅補償回路６
０ｅ，６０ｆにおける増幅回路２００を図３に示す増幅
回路３００に置き換え、振幅補償回路６０ｅ，６０ｆに
おける増幅回路４００を図５に示す増幅回路５００に置
き換えて構成したものである。
【００７０】このような本実施例の直交変調器において
も、上記実施例３の直交変調器と同様の効果を得ること
ができる。
も、上記実施例３の直交変調器と同様の効果を得ること
ができる。
【００７１】実施例５． 図８は、この発明の実施例５による直交変調器の移相回
路部の構成を示した回路図であり、図において、図６，
図１９と同一符号は同一または相当する部分を示し、８
０が０°／９０°移相回路である。この実施例の直交変
調器は、実施例１の直交変調器における移相回路部６０
の０°／９０°移相回路６０ｄを０°／９０°移相回路
８０で置き換えたものである。
路部の構成を示した回路図であり、図において、図６，
図１９と同一符号は同一または相当する部分を示し、８
０が０°／９０°移相回路である。この実施例の直交変
調器は、実施例１の直交変調器における移相回路部６０
の０°／９０°移相回路６０ｄを０°／９０°移相回路
８０で置き換えたものである。
【００７２】０°／９０°移相回路８０は、図１９に示
した０°／９０°移相回路の信号分離回路１８を信号分
離回路１９ｇで置き換えて構成されたもので、ソースフ
ォロア１６ａ，１６ｂの接続点ｎ11，接続点ｎ12間に抵
抗Ｒａ，Ｒｂを直列接続した第１の直列体と、キャパシ
タＣａ，Ｃｂを直列接続した第２の直列体を直列接続さ
れて信号分離回路１９ｇが構成され、抵抗Ｒａ，Ｒｂの
接続点ｎｒとキャパシタＣａ，Ｃｂの接続点ｎｃが、そ
れぞれキャパシタＣc ，Ｃd を介して振幅補償回路６０
ｂ，６０ｃに接続されている。また、キャパシタＣc ，
Ｃd は、０°／９０°移相回路８０の出力と、振幅補償
回路６０ｂ，６０ｃをＡＣ的に結合するために設けられ
ている。
した０°／９０°移相回路の信号分離回路１８を信号分
離回路１９ｇで置き換えて構成されたもので、ソースフ
ォロア１６ａ，１６ｂの接続点ｎ11，接続点ｎ12間に抵
抗Ｒａ，Ｒｂを直列接続した第１の直列体と、キャパシ
タＣａ，Ｃｂを直列接続した第２の直列体を直列接続さ
れて信号分離回路１９ｇが構成され、抵抗Ｒａ，Ｒｂの
接続点ｎｒとキャパシタＣａ，Ｃｂの接続点ｎｃが、そ
れぞれキャパシタＣc ，Ｃd を介して振幅補償回路６０
ｂ，６０ｃに接続されている。また、キャパシタＣc ，
Ｃd は、０°／９０°移相回路８０の出力と、振幅補償
回路６０ｂ，６０ｃをＡＣ的に結合するために設けられ
ている。
【００７３】ここで、信号分離回路１９ｇは、上記接続
点ｎ11を基準にして接続点ｎｒをみた場合、積分回路の
回路構成であり、上記接続点ｎ12を基準にして接続点ｎ
ｃをみた場合、微分回路の構成であり、微分回路の特性
と積分回路の特性とを合わせもった回路として働く。
点ｎ11を基準にして接続点ｎｒをみた場合、積分回路の
回路構成であり、上記接続点ｎ12を基準にして接続点ｎ
ｃをみた場合、微分回路の構成であり、微分回路の特性
と積分回路の特性とを合わせもった回路として働く。
【００７４】尚、図中Ｖ１，Ｖ２は各々ノードｎ11，ノ
ードｎ12の電圧を示し、ＶR ，ＶCはノードｎｒ，ｎｃ
の電圧で信号分離回路１９ｇの出力を示している。ま
た、図中、差動増幅回路１５はソースフォロア１６ａ，
１６ｂのＦＥＴＪ14，Ｊ16のゲートに互いに逆相の信号
を入力するための一手段として設けられたもので、ここ
では、正相入力端子（ＩＮ１）１０ａと逆相入力端子
（ＩＮ２）１０ｂに入力される入力信号は、必ずしも逆
相である必要はなく、どちらか一方の信号端子をリファ
レンスとしてもよい。
ードｎ12の電圧を示し、ＶR ，ＶCはノードｎｒ，ｎｃ
の電圧で信号分離回路１９ｇの出力を示している。ま
た、図中、差動増幅回路１５はソースフォロア１６ａ，
１６ｂのＦＥＴＪ14，Ｊ16のゲートに互いに逆相の信号
を入力するための一手段として設けられたもので、ここ
では、正相入力端子（ＩＮ１）１０ａと逆相入力端子
（ＩＮ２）１０ｂに入力される入力信号は、必ずしも逆
相である必要はなく、どちらか一方の信号端子をリファ
レンスとしてもよい。
【００７５】以下、この０°／９０°移相回路８０が実
施例１の図６に示した微分回路と積分回路で構成された
０°／９０°移相回路６０ａと同等の特性を有すること
を説明する。図９は図８の０°／９０°移相回路のソー
スフォロア１６ａ，１６ｂの出力インピーダンスが十分
低いとして、信号分離回路１９ｇの抵抗Ｒａ，Ｒｂ及び
キャパシタＣａ，Ｃｂの値を目標とする周波数（即ち、
設計周波数ｆｏ）において、Ｒａ＝Ｒｂ＝Ｒ、Ｃａ＝Ｃ
ｂ＝Ｃ、ｆｏ＝１／（２πＲＣ）……(1)を満足するよ
うに設定した時の入力電圧Ｖ１、Ｖ２（＝−Ｖ１）と出
力電圧ＶR，ＶC のベクトル図で、図９(a) は周波数ｆ
＝ｆｏにおけるベクトル図、図９(b) は周波数ｆ＝ｆｏ
以外の周波数（ここではｆ＞ｆｏ）におけるベクトル図
である。図中、Ｉは上記信号分離回路１９ｇを流れる電
流、即ち、接続点ｎR ，ｎCを流れる電流を示し、Δφ
は出力電圧ＶR と入力電圧ＶC とがなす位相差を示し、
Ｏは接地電位を表す点、Ａ，Ｂ，Ｑ，Ｐはベクトルの終
点を示している。
施例１の図６に示した微分回路と積分回路で構成された
０°／９０°移相回路６０ａと同等の特性を有すること
を説明する。図９は図８の０°／９０°移相回路のソー
スフォロア１６ａ，１６ｂの出力インピーダンスが十分
低いとして、信号分離回路１９ｇの抵抗Ｒａ，Ｒｂ及び
キャパシタＣａ，Ｃｂの値を目標とする周波数（即ち、
設計周波数ｆｏ）において、Ｒａ＝Ｒｂ＝Ｒ、Ｃａ＝Ｃ
ｂ＝Ｃ、ｆｏ＝１／（２πＲＣ）……(1)を満足するよ
うに設定した時の入力電圧Ｖ１、Ｖ２（＝−Ｖ１）と出
力電圧ＶR，ＶC のベクトル図で、図９(a) は周波数ｆ
＝ｆｏにおけるベクトル図、図９(b) は周波数ｆ＝ｆｏ
以外の周波数（ここではｆ＞ｆｏ）におけるベクトル図
である。図中、Ｉは上記信号分離回路１９ｇを流れる電
流、即ち、接続点ｎR ，ｎCを流れる電流を示し、Δφ
は出力電圧ＶR と入力電圧ＶC とがなす位相差を示し、
Ｏは接地電位を表す点、Ａ，Ｂ，Ｑ，Ｐはベクトルの終
点を示している。
【００７６】図９(a) において、抵抗とキャパシタの各
々の電圧ベクトルＲａＩ（ＲｂＩ），Ｉ／ｊωＣａ（Ｉ
／ｊωＣｂ）の位相が９０°異なるので、△ＡＢＣは、
ＡＢ＝ＢＣ，∠ＡＢＣ＝９０°の直角二等辺三角形であ
り、また、上記式(1) により、ＡＰ＝ＰＢ＝ＢＱ＝Ｑ
Ｃ，∠ＡＯＰ＝∠ＣＯＱ＝４５°が成り立つことから、
ＯＰ＝ＯＱ、かつ、∠ＰＯＱ＝Δφ＝９０°が成り立
つ。従って、出力電圧ＶR，ＶC の振幅が相等しく、出
力電圧ＶR 、ＶC の位相差は９０°になることがわか
る。ただし、出力電圧ＶR ，ＶC の振幅は入力電圧Ｖ１
（＝Ｖ２）の振幅より小さくなる。
々の電圧ベクトルＲａＩ（ＲｂＩ），Ｉ／ｊωＣａ（Ｉ
／ｊωＣｂ）の位相が９０°異なるので、△ＡＢＣは、
ＡＢ＝ＢＣ，∠ＡＢＣ＝９０°の直角二等辺三角形であ
り、また、上記式(1) により、ＡＰ＝ＰＢ＝ＢＱ＝Ｑ
Ｃ，∠ＡＯＰ＝∠ＣＯＱ＝４５°が成り立つことから、
ＯＰ＝ＯＱ、かつ、∠ＰＯＱ＝Δφ＝９０°が成り立
つ。従って、出力電圧ＶR，ＶC の振幅が相等しく、出
力電圧ＶR 、ＶC の位相差は９０°になることがわか
る。ただし、出力電圧ＶR ，ＶC の振幅は入力電圧Ｖ１
（＝Ｖ２）の振幅より小さくなる。
【００７７】また、図９(b) において、点Ｐ，Ｑはそれ
ぞれＡＢ，ＢＣの中点より取り出しているので、ＡＰ＝
ＰＢ，ＢＱ＝ＱＣであり、また、ＯＡ＝ＯＣは変わらな
いのでＯＱ//ＡＢ, ＯＰ//ＢＣが成り立つ。従って、△
ＯＡＰ，△ＣＯＱは共に直角三角形で□ＯＰＢＱが長方
形になり、∠ＰＯＱ＝Δφ＝９０°が成り立ち、出力電
圧ＶR 、ＶC の位相差は９０°になることがわかる。し
かし、ＯＰ，ＯＱはその長さが異なり、出力電圧ＶR ，
ＶC の振幅は異なる。
ぞれＡＢ，ＢＣの中点より取り出しているので、ＡＰ＝
ＰＢ，ＢＱ＝ＱＣであり、また、ＯＡ＝ＯＣは変わらな
いのでＯＱ//ＡＢ, ＯＰ//ＢＣが成り立つ。従って、△
ＯＡＰ，△ＣＯＱは共に直角三角形で□ＯＰＢＱが長方
形になり、∠ＰＯＱ＝Δφ＝９０°が成り立ち、出力電
圧ＶR 、ＶC の位相差は９０°になることがわかる。し
かし、ＯＰ，ＯＱはその長さが異なり、出力電圧ＶR ，
ＶC の振幅は異なる。
【００７８】また、図１０は図８の０°／９０°移相回
路の入力周波数に対する出力信号（電圧）ＶR ，ＶC の
振幅特性を示したものであり、この図は、出力信号ＶR
は低域通過特性を受け、出力信号ＶC は高域通過特性を
受けることから、出力信号ＶR ，ＶC の振幅が相等しく
なる周波数は、ｆ＝ｆｏにおいてのみであることを示し
ている。
路の入力周波数に対する出力信号（電圧）ＶR ，ＶC の
振幅特性を示したものであり、この図は、出力信号ＶR
は低域通過特性を受け、出力信号ＶC は高域通過特性を
受けることから、出力信号ＶR ，ＶC の振幅が相等しく
なる周波数は、ｆ＝ｆｏにおいてのみであることを示し
ている。
【００７９】また、図１１は図８の０°／９０°移相回
路の信号分離回路１９ｇを構成する抵抗値Ｒａ（＝Ｒ
ｂ）が目標とする値、即ち、設計値Ｒに対して、ΔＲだ
け大きくなった時の入力電圧Ｖ１，Ｖ２（＝−Ｖ１）と
出力電圧ＶR ，ＶC のベクトル図であり、図中、Δφは
出力電圧ＶR と入力電圧ＶC とがなす位相差を示してい
る。図１１よりＶ１に対するＶR のなす角は大きく、ま
たＶ２（＝−Ｖ１）に対するＶC のなす角は小さくな
り、また、ＶR ，ＶC の振幅は周波数ｆ＝ｆｏにおいて
異なっているが、両者の位相差Δφは９０°に保たれて
いることを示している。
路の信号分離回路１９ｇを構成する抵抗値Ｒａ（＝Ｒ
ｂ）が目標とする値、即ち、設計値Ｒに対して、ΔＲだ
け大きくなった時の入力電圧Ｖ１，Ｖ２（＝−Ｖ１）と
出力電圧ＶR ，ＶC のベクトル図であり、図中、Δφは
出力電圧ＶR と入力電圧ＶC とがなす位相差を示してい
る。図１１よりＶ１に対するＶR のなす角は大きく、ま
たＶ２（＝−Ｖ１）に対するＶC のなす角は小さくな
り、また、ＶR ，ＶC の振幅は周波数ｆ＝ｆｏにおいて
異なっているが、両者の位相差Δφは９０°に保たれて
いることを示している。
【００８０】図１２は図８の０°／９０°移相回路の信
号分離回路１９ｇを構成するキャパシタの容量Ｃａ（＝
Ｃｂ）が設計値Ｃに対してΔＣだけ小さくなったときの
入力電圧Ｖ１，Ｖ２（＝−Ｖ１）と出力電圧ＶR ，ＶC
のベクトル図であり、図中Δφは出力電圧ＶR と入力電
圧ＶC とがなす位相差を示している。図１２よりＶ１に
対するＶR のなす角は小さく、またＶ２（＝−Ｖ１）に
対するＶC のなす角は大きくなり、またＶR 、ＶC の振
幅は周波数ｆ＝ｆｏにおいて異なっているが、両者の位
相差Δφは９０°に保たれていることを示している。
号分離回路１９ｇを構成するキャパシタの容量Ｃａ（＝
Ｃｂ）が設計値Ｃに対してΔＣだけ小さくなったときの
入力電圧Ｖ１，Ｖ２（＝−Ｖ１）と出力電圧ＶR ，ＶC
のベクトル図であり、図中Δφは出力電圧ＶR と入力電
圧ＶC とがなす位相差を示している。図１２よりＶ１に
対するＶR のなす角は小さく、またＶ２（＝−Ｖ１）に
対するＶC のなす角は大きくなり、またＶR 、ＶC の振
幅は周波数ｆ＝ｆｏにおいて異なっているが、両者の位
相差Δφは９０°に保たれていることを示している。
【００８１】以上図１０、図１１、１２に示されるよう
に、この０°／９０°移相回路は、抵抗とキャパシタと
トランジスタだけで構成でき、小型でＩＣ化に適し、そ
の動作特性は広帯域にわたって信号の直交性を保ち、か
つ素子バラツキに対する直交性の耐性が強いという利点
を持つ反面、中心周波数以外では振幅誤差を生じ、それ
は中心周波数を離れるほど大きくなるという、微分回路
と積分回路を利用した図６に示した０°／９０°移相回
路６０ａと同等の特性を有する。
に、この０°／９０°移相回路は、抵抗とキャパシタと
トランジスタだけで構成でき、小型でＩＣ化に適し、そ
の動作特性は広帯域にわたって信号の直交性を保ち、か
つ素子バラツキに対する直交性の耐性が強いという利点
を持つ反面、中心周波数以外では振幅誤差を生じ、それ
は中心周波数を離れるほど大きくなるという、微分回路
と積分回路を利用した図６に示した０°／９０°移相回
路６０ａと同等の特性を有する。
【００８２】このように本実施例の直交変調器は、上記
実施例１の直交変調器の０°／９０°移相回路６０ａ
を、該０°／９０°移相回路６０ａと同等の動作特性を
示す上記図８に示した０°／９０°移相回路８０に置き
換えて構成したもので、上記実施例１の直交変調器と同
様の効果を得ることができる。
実施例１の直交変調器の０°／９０°移相回路６０ａ
を、該０°／９０°移相回路６０ａと同等の動作特性を
示す上記図８に示した０°／９０°移相回路８０に置き
換えて構成したもので、上記実施例１の直交変調器と同
様の効果を得ることができる。
【００８３】実施例６． 本実施例の直交変調器は、上記実施例５の直交変調器の
０°／９０°移相回路８０におけるＦＥＴＪ11〜Ｊ17を
バイポーラトランジスタに置き換え、振幅補償回路６０
ａ，６０ｂにおける増幅回路２００を図３に示す増幅回
路３００に置き換え、振幅補償回路６０ａ，６０ｂにお
ける増幅回路４００を図５に示す増幅回路５００に置き
換えて構成したものである。
０°／９０°移相回路８０におけるＦＥＴＪ11〜Ｊ17を
バイポーラトランジスタに置き換え、振幅補償回路６０
ａ，６０ｂにおける増幅回路２００を図３に示す増幅回
路３００に置き換え、振幅補償回路６０ａ，６０ｂにお
ける増幅回路４００を図５に示す増幅回路５００に置き
換えて構成したものである。
【００８４】このような本実施例の直交変調器において
も、上記実施例５の直交変調器と同様の効果を得ること
ができる。
も、上記実施例５の直交変調器と同様の効果を得ること
ができる。
【００８５】実施例７． 図１３は、この発明の実施例７による直交変調器の移相
回路部の構成を示した回路図であり、図において、図７
と同一符号は同一または相当する部分を示し、１３０が
０°／９０°移相回路である。この実施例の直交変調器
は、実施例３の直交変調器における移相回路部６０の０
°／９０°移相回路６０ｄを０°／９０°移相回路１３
０で置き換えたものである。
回路部の構成を示した回路図であり、図において、図７
と同一符号は同一または相当する部分を示し、１３０が
０°／９０°移相回路である。この実施例の直交変調器
は、実施例３の直交変調器における移相回路部６０の０
°／９０°移相回路６０ｄを０°／９０°移相回路１３
０で置き換えたものである。
【００８６】０°／９０°移相回路１３０は、正相信号
入力端子（ＩＮＡ）１０ｆ，逆相信号入力端子（ＩＮ
Ｂ）１０ｇにそれぞれ接続された位相分割回路１８ａ，
１８ｂと、これら位相分割回路１８ａ，１８ｂに接続さ
れ、振幅補償回路に互いに９０°の位相差をもった搬送
波を分離して出力する信号分離回路１９ｈ，１９ｉとか
ら構成されている。
入力端子（ＩＮＡ）１０ｆ，逆相信号入力端子（ＩＮ
Ｂ）１０ｇにそれぞれ接続された位相分割回路１８ａ，
１８ｂと、これら位相分割回路１８ａ，１８ｂに接続さ
れ、振幅補償回路に互いに９０°の位相差をもった搬送
波を分離して出力する信号分離回路１９ｈ，１９ｉとか
ら構成されている。
【００８７】上記位相分割回路１８ａにおいて、Ｒ30，
Ｒ31は抵抗、Ｊ29はＦＥＴであり、ＦＥＴＪ29のゲート
は正相入力端子（ＩＮＡ）１０ｆに接続され、ドレイン
は抵抗Ｒ30を介して電源端子１７に接続され、ソースは
抵抗Ｒ31を介して接地されている。
Ｒ31は抵抗、Ｊ29はＦＥＴであり、ＦＥＴＪ29のゲート
は正相入力端子（ＩＮＡ）１０ｆに接続され、ドレイン
は抵抗Ｒ30を介して電源端子１７に接続され、ソースは
抵抗Ｒ31を介して接地されている。
【００８８】また、上記位相分割回路１８ｂにおいて、
Ｒ32，Ｒ33は抵抗、Ｊ30はＦＥＴであり、ＦＥＴＪ30の
ゲートは逆相入力端子（ＩＮＢ）１０ｇに接続され、ド
レインは抵抗Ｒ32を介して電源端子１７に接続され、ソ
ースは抵抗Ｒ33を介して接地されている。
Ｒ32，Ｒ33は抵抗、Ｊ30はＦＥＴであり、ＦＥＴＪ30の
ゲートは逆相入力端子（ＩＮＢ）１０ｇに接続され、ド
レインは抵抗Ｒ32を介して電源端子１７に接続され、ソ
ースは抵抗Ｒ33を介して接地されている。
【００８９】また、上記信号分離回路１９ｈにおいて、
Ｒａ，Ｒｂは抵抗、Ｃａ，Ｃｂはキャパシタであり、抵
抗Ｒａ，Ｒｂを直列接続した直列体と、キャパシタＣ
ａ，Ｃｂを直列接続した直列体が、上記位相分割回路１
８ａにおけるＦＥＴＪ29のドレインと抵抗Ｒ30との接続
点ｎ1aと、上記位相分割回路１８ｂにおけるＦＥＴＪ30
のドレインと抵抗Ｒ32との接続点ｎ1bの間に直列接続さ
れている。また、直列接続された抵抗Ｒａ，Ｒｂの接続
点ｎR1はキャパシタＣC1を介して振幅補償回路６０ｅに
接続され、直列接続された抵抗Ｒａ，Ｒｂの接続点ｎC1
はキャパシタＣC2を介して振幅補償回路６０ｅに接続さ
れている。
Ｒａ，Ｒｂは抵抗、Ｃａ，Ｃｂはキャパシタであり、抵
抗Ｒａ，Ｒｂを直列接続した直列体と、キャパシタＣ
ａ，Ｃｂを直列接続した直列体が、上記位相分割回路１
８ａにおけるＦＥＴＪ29のドレインと抵抗Ｒ30との接続
点ｎ1aと、上記位相分割回路１８ｂにおけるＦＥＴＪ30
のドレインと抵抗Ｒ32との接続点ｎ1bの間に直列接続さ
れている。また、直列接続された抵抗Ｒａ，Ｒｂの接続
点ｎR1はキャパシタＣC1を介して振幅補償回路６０ｅに
接続され、直列接続された抵抗Ｒａ，Ｒｂの接続点ｎC1
はキャパシタＣC2を介して振幅補償回路６０ｅに接続さ
れている。
【００９０】また、上記信号分離回路１９ｉにおいて、
Ｒｃ，Ｒｄは抵抗、Ｃｅ，Ｃｆはキャパシタであり、抵
抗Ｒｃ，Ｒｄを直列接続した直列体と、キャパシタＣ
ｅ，Ｃｆを直列接続した直列体が、上記位相分割回路１
８ａにおけるＦＥＴＪ29のソースと抵抗Ｒ31との接続点
ｎ2aと、上記位相分割回路１８ｂにおけるＦＥＴＪ30の
ソースと抵抗Ｒ33との接続点ｎ2bの間に直列接続されて
いる。ここで、直列接続された抵抗Ｒｃ，Ｒｄの接続点
ｎR2はキャパシタＣd1を介して振幅補償回路６０ｆに接
続され、直列接続されたキャパシタＣｅ，Ｃｆの接続点
ｎC2はキャパシタＣd2を介して振幅補償回路６０ｆに接
続されている。
Ｒｃ，Ｒｄは抵抗、Ｃｅ，Ｃｆはキャパシタであり、抵
抗Ｒｃ，Ｒｄを直列接続した直列体と、キャパシタＣ
ｅ，Ｃｆを直列接続した直列体が、上記位相分割回路１
８ａにおけるＦＥＴＪ29のソースと抵抗Ｒ31との接続点
ｎ2aと、上記位相分割回路１８ｂにおけるＦＥＴＪ30の
ソースと抵抗Ｒ33との接続点ｎ2bの間に直列接続されて
いる。ここで、直列接続された抵抗Ｒｃ，Ｒｄの接続点
ｎR2はキャパシタＣd1を介して振幅補償回路６０ｆに接
続され、直列接続されたキャパシタＣｅ，Ｃｆの接続点
ｎC2はキャパシタＣd2を介して振幅補償回路６０ｆに接
続されている。
【００９１】尚、正相信号入力端子（ＩＮＡ）１０ｆと
逆相信号入力端子（ＩＮＢ）１０ｇに入力される互いに
逆相の入力搬送波は、これらの前段に図示しない差動増
幅回路を配置することによって得られる。また、図中Ｖ
１ａ，Ｖ２ａ，Ｖ１ｂ，Ｖ２ｂ，ＶR1，ＶC1，ＶR2，Ｖ
C2は、それぞれ、接続点ｎ1a，ｎ2a，ｎ1b，ｎ2b，ｎR
1，ｎC1，ｎR2，ｎC2における電圧である。
逆相信号入力端子（ＩＮＢ）１０ｇに入力される互いに
逆相の入力搬送波は、これらの前段に図示しない差動増
幅回路を配置することによって得られる。また、図中Ｖ
１ａ，Ｖ２ａ，Ｖ１ｂ，Ｖ２ｂ，ＶR1，ＶC1，ＶR2，Ｖ
C2は、それぞれ、接続点ｎ1a，ｎ2a，ｎ1b，ｎ2b，ｎR
1，ｎC1，ｎR2，ｎC2における電圧である。
【００９２】図１４は、図１３の移相回路１３０の目標
とする周波数（即ち、設計周波数ｆｏ）におけるＶ１
ａ、Ｖ２ａ（＝−Ｖ１ａ）、Ｖ１ｂ、Ｖ２ｂ（＝−Ｖ１
ｂ）、ＶR1、ＶR2、ＶC1、ＶC2のベクトル図であり、図
において、ΔφａはＶR1とＶC1間の位相差、ΔφｂはＶ
R2とＶC1間の位相差、ΔφｃはＶR2とＶC2間の位相差、
ΔφｄはＶC2とＶR1間の位相差を示している。
とする周波数（即ち、設計周波数ｆｏ）におけるＶ１
ａ、Ｖ２ａ（＝−Ｖ１ａ）、Ｖ１ｂ、Ｖ２ｂ（＝−Ｖ１
ｂ）、ＶR1、ＶR2、ＶC1、ＶC2のベクトル図であり、図
において、ΔφａはＶR1とＶC1間の位相差、ΔφｂはＶ
R2とＶC1間の位相差、ΔφｃはＶR2とＶC2間の位相差、
ΔφｄはＶC2とＶR1間の位相差を示している。
【００９３】この図１４は、移相回路１３０の動作原理
は図８に示した移相回路８０の動作原理と同じであり、
設計周波数ｆｏにおいてＶR1、ＶR2、ＶC1、ＶC2の振幅
が相等しく、また互いの位相差Δφａ、Δφｂ、Δφ
ｃ、Δφｄが９０°になることを示している。従って、
この移相回路１３０も広帯域にわたって直交性を保つこ
とができ、素子のバラツキにも強いという利点をもつ反
面、４つの出力信号の周波数特性は、設定した中心周波
数以外では等しくなく、中心周波数を離れるほど振幅誤
差が大きくなる。つまり、この移相回路１３０も図８に
示した０°／９０°移相回路と同様に、微分回路と積分
回路を利用した０°／９０°移相回路と同等の特性を有
する移相回路と言える。
は図８に示した移相回路８０の動作原理と同じであり、
設計周波数ｆｏにおいてＶR1、ＶR2、ＶC1、ＶC2の振幅
が相等しく、また互いの位相差Δφａ、Δφｂ、Δφ
ｃ、Δφｄが９０°になることを示している。従って、
この移相回路１３０も広帯域にわたって直交性を保つこ
とができ、素子のバラツキにも強いという利点をもつ反
面、４つの出力信号の周波数特性は、設定した中心周波
数以外では等しくなく、中心周波数を離れるほど振幅誤
差が大きくなる。つまり、この移相回路１３０も図８に
示した０°／９０°移相回路と同様に、微分回路と積分
回路を利用した０°／９０°移相回路と同等の特性を有
する移相回路と言える。
【００９４】このように本実施例の直交変調器は、上記
実施例２の直交変調器の０°／９０°移相回路６０ｄ
を、該０°／９０°移相回路６０ｄと同等の動作特性を
示す上記図１３に示した０°／９０°移相回路１３０に
置き換えて構成したものであり、上記実施例２の直交変
調器と同様の効果を得ることができる。
実施例２の直交変調器の０°／９０°移相回路６０ｄ
を、該０°／９０°移相回路６０ｄと同等の動作特性を
示す上記図１３に示した０°／９０°移相回路１３０に
置き換えて構成したものであり、上記実施例２の直交変
調器と同様の効果を得ることができる。
【００９５】実施例８． 本実施例の直交変調器は、上記実施例７の直交変調器の
０°／９０°移相回路１３０におけるＦＥＴＪ11〜Ｊ17
をバイポーラトランジスタに置き換え、振幅補償回路６
０ｅ，６０ｆにおける増幅回路２００を図３に示す増幅
回路３００に置き換え、振幅補償回路６０ｅ，６０ｆに
おける増幅回路４００を図５に示す増幅回路５００に置
き換えて構成したものである。
０°／９０°移相回路１３０におけるＦＥＴＪ11〜Ｊ17
をバイポーラトランジスタに置き換え、振幅補償回路６
０ｅ，６０ｆにおける増幅回路２００を図３に示す増幅
回路３００に置き換え、振幅補償回路６０ｅ，６０ｆに
おける増幅回路４００を図５に示す増幅回路５００に置
き換えて構成したものである。
【００９６】このような本実施例の直交変調器において
も、上記実施例５の直交変調器と同様の効果を得ること
ができる。
も、上記実施例５の直交変調器と同様の効果を得ること
ができる。
【００９７】
【発明の効果】以上のように この発明によれば、ＩＣ
化に適した回路素子で構成され、しかも、広帯域特性
と、回路素子の特性値のバラツキに対する直交性の耐性
が強い０°／９０°移相回路を用い、かつ、該０°／９
０°移相回路からの正弦波からなる出力搬送波を一定振
幅を持つ方形波信号に波形変換する振幅補償回路を設け
たので、高精度な直交性と同時に平衡性にも優れた相補
的搬送波をダブルバランスミキサに入力することが可能
になり、その結果、スプリアス成分の少ない優れた変調
波が容易かつ無調整に得られ、しかも、そのＩＣ化も容
易に行える直交変調器が得られる効果がある。
化に適した回路素子で構成され、しかも、広帯域特性
と、回路素子の特性値のバラツキに対する直交性の耐性
が強い０°／９０°移相回路を用い、かつ、該０°／９
０°移相回路からの正弦波からなる出力搬送波を一定振
幅を持つ方形波信号に波形変換する振幅補償回路を設け
たので、高精度な直交性と同時に平衡性にも優れた相補
的搬送波をダブルバランスミキサに入力することが可能
になり、その結果、スプリアス成分の少ない優れた変調
波が容易かつ無調整に得られ、しかも、そのＩＣ化も容
易に行える直交変調器が得られる効果がある。
【図１】この発明の実施例１による直交変調器の構成を
示すブロック図である。
示すブロック図である。
【図２】図１に示す振幅補償回路を構成する増幅回路の
回路図である。
回路図である。
【図３】この発明の実施例２，４，６，８による直交変
調器の振幅補償回路を構成する増幅回路の回路図であ
る。
調器の振幅補償回路を構成する増幅回路の回路図であ
る。
【図４】図１に示す振幅補償回路を構成する増幅回路の
回路図である。
回路図である。
【図５】この発明の実施例２，４，６，８による直交変
調器の振幅補償回路を構成する増幅回路の回路図であ
る。
調器の振幅補償回路を構成する増幅回路の回路図であ
る。
【図６】図１に示す移相回路部の具体的な回路構成を示
す回路図である。
す回路図である。
【図７】この発明の実施例３による直交変調器の移相回
路部の具体的な回路構成を示す回路図である。
路部の具体的な回路構成を示す回路図である。
【図８】この発明の実施例５による直交変調器の移相回
路部の具体的な回路構成を示す回路図である。
路部の具体的な回路構成を示す回路図である。
【図９】図８に示す０°／９０°移相回路の動作を説明
するためのベクトル図である。
するためのベクトル図である。
【図１０】図８に示す０°／９０°移相回路の出力信号
の周波数特性を示す図である。
の周波数特性を示す図である。
【図１１】図８に示す０°／９０°移相回路の動作を説
明するためのベクトル図である。
明するためのベクトル図である。
【図１２】図８に示す０°／９０°移相回路の動作を説
明するためのベクトル図である。
明するためのベクトル図である。
【図１３】この発明の実施例７による直交変調器の移相
回路部の具体的な回路構成を示す回路図である。
回路部の具体的な回路構成を示す回路図である。
【図１４】図１３に示す０°／９０°移相回路の動作を
説明するためのベクトル図である。
説明するためのベクトル図である。
【図１５】従来の直交変調器の構成を示すブロック図で
ある。
ある。
【図１６】図１５の０°／９０°移相回路の構成を示す
回路図である。
回路図である。
【図１７】図１５の０°／９０°移相回路の構成を示す
回路図である。
回路図である。
【図１８】図１５の０°／９０°移相回路の構成を示す
回路図である。
回路図である。
【図１９】図１５の０°／９０°移相回路の構成を示す
回路図である。
回路図である。
【図２０】図１９の０°／９０°移相回路の動作を説明
するためのベクトル図である。
するためのベクトル図である。
【図２１】図１５の０°／９０°移相回路の構成を示す
回路図である。
回路図である。
【図２２】図２１の０°／９０°移相回路の動作を説明
するためのベクトル図である。
するためのベクトル図である。
【図２３】図２１の０°／９０°移相回路の動作を説明
するためのベクトル図である。
するためのベクトル図である。
【図２４】図２１の０°／９０°移相回路の出力信号の
周波数特性を示す図である。
周波数特性を示す図である。
１，１ａ，６０ａ，８０，１３０，１６０，１７０，１
８０，１９０，２１００°／９０°移相回路 ２，３ ダブルバランスミキサ ４ 同相合成器 ５，６ ベースバンド信号入力端子 ７ａ 同相電力分離回路 ７ｂ 低域通過フィルタ ７ｃ 高域通過フィルタ ８ 基板 ９ａ，９ｂ 結合線路導体 ９ｃ 接地導体 １１ａ〜１１ｄ，１３ａ〜１３ｄ ポート １２ａ 分岐線路導体 １２ｂ 接地導体 １０，１０ａ，１０ｂ，１０ｃ 信号入力端子 １０ｄ，１０ｇ 正相信号入力端子 １０ｅ，１０ｆ 逆相信号入力端子 １４，１４ａ 定電流バイアス端子 １５，４０ｃ，４０ｃ′，４０ｆ，４０ｆ′ 差動増
幅回路 １６ａ〜１６ｈ，４０ｄ，４０ｅ，４０ｄ′，４０ｅ′
ソースフォロア １７ 電源端子 １９ａ，１９ｃ，１９ｄ 微分回路 １９ｂ，１９ｅ，１９ｆ 積分回路 １８，１９，１９ｇ〜１９ｉ 信号分離回路 ２０，２０ａ〜２０ｆ 信号出力端子 ３０ 入力バッファ ４０ａ，４０ｂ，６０ｂ，６０ｃ，６０ｅ，６０ｆ
振幅補償回路 ５０ 出力バッファ ６０ 移相回路部 ７０ａ、７０ｂ バイアス回路 １００，１５０ 直交変調器 ２００，３００，４００，５００ 増幅回路
８０，１９０，２１００°／９０°移相回路 ２，３ ダブルバランスミキサ ４ 同相合成器 ５，６ ベースバンド信号入力端子 ７ａ 同相電力分離回路 ７ｂ 低域通過フィルタ ７ｃ 高域通過フィルタ ８ 基板 ９ａ，９ｂ 結合線路導体 ９ｃ 接地導体 １１ａ〜１１ｄ，１３ａ〜１３ｄ ポート １２ａ 分岐線路導体 １２ｂ 接地導体 １０，１０ａ，１０ｂ，１０ｃ 信号入力端子 １０ｄ，１０ｇ 正相信号入力端子 １０ｅ，１０ｆ 逆相信号入力端子 １４，１４ａ 定電流バイアス端子 １５，４０ｃ，４０ｃ′，４０ｆ，４０ｆ′ 差動増
幅回路 １６ａ〜１６ｈ，４０ｄ，４０ｅ，４０ｄ′，４０ｅ′
ソースフォロア １７ 電源端子 １９ａ，１９ｃ，１９ｄ 微分回路 １９ｂ，１９ｅ，１９ｆ 積分回路 １８，１９，１９ｇ〜１９ｉ 信号分離回路 ２０，２０ａ〜２０ｆ 信号出力端子 ３０ 入力バッファ ４０ａ，４０ｂ，６０ｂ，６０ｃ，６０ｅ，６０ｆ
振幅補償回路 ５０ 出力バッファ ６０ 移相回路部 ７０ａ、７０ｂ バイアス回路 １００，１５０ 直交変調器 ２００，３００，４００，５００ 増幅回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−72658（ＪＰ，Ａ) 特開 平４−287542（ＪＰ，Ａ) 特開 平２−246567（ＪＰ，Ａ) 特開 平１−297907（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (5)
- 【請求項１】 入力搬送波を互いに９０°の位相差を有
する２つの正弦波信号からなる搬送波に分離する０°／
９０°移相回路と、該０°／９０°移相回路により得ら
れる上記２つの搬送波のそれぞれにベースバンド信号を
掛け合わせて変調を行うダブルバランスミキサとを備え
てなる直交変調器において、 上記０°／９０°移相回路は、 互いに逆相の信号が入力される２つの信号入力端子を有
し、 各信号入力端子に、微分回路と積分回路を１個づつ接続
して 構成され、その微分動作と積分動作によって上記２
つの搬送波を生成し、 上記０°／９０°移相回路の後段に、上記２つの正弦波
信号からなる搬送波を一定振幅を持つ方形波信号に波形
変換する振幅補償回路を設けたことを特徴とする直交変
調器。 - 【請求項２】 入力搬送波を互いに９０°の位相差を有
する２つの正弦波信号からなる搬送波に分離する０°／
９０°移相回路と、該０°／９０°移相回路により得ら
れる上記２つの搬送波のそれぞれにベースバンド信号を
掛け合わせて変調を行うダブルバランスミキサとを備え
てなる直交変調器において、 上記０°／９０°移相回路は、 互いに逆相の信号が入力される２つの信号入力端子を有
し、 上記２つの信号入力端子間に、同じ抵抗値を有する２つ
の抵抗を相互に直列接続した第１の直列体と、同じ容量
値を有する２つのキャパシタを相互に直列接続した第２
の直列体が直列接続され、上記２つの抵抗の接続点と上
記２つのキャパシタの接続点に信号出力端子が設けら
れ、 上記０°／９０°移相回路の後段に、上記２つの正弦波
信号からなる搬送波を一定振幅を持つ方形波信号に波形
変換する振幅補償回路を設けた ことを特徴とする直交変
調器。 - 【請求項３】 入力搬送波を互いに９０°の位相差を有
する２つの正弦波信号からなる搬送波に分離する０°／
９０°移相回路と、該０°／９０°移相回路により得ら
れる上記２つの搬送波のそれぞれにベースバンド信号を
掛け合わせて変調を行うダブルバランスミキサとを備え
てなる直交変調器において、 上記０°／９０°移相回路は、 互いに逆相の信号が入力される第１，第２の信号入力端
子を有し、 そのドレインが第１の抵抗を介して電源に接続され、そ
のソースが該第１の抵抗と同じ抵抗値を有する第２の抵
抗を介して接地された第１のＦＥＴのゲートが、上記第
１の信号入力端子に接続され、 そのドレインが第３の抵抗を介して電源に接続され、そ
のソースが該第３の抵抗と同じ抵抗値を有する第４の抵
抗を介して接地された第２のＦＥＴのゲートが、上記第
１の信号入力端子に接続され、 上記第１のＦＥＴのドレインと第１の抵抗の接続点と、
上記第２のＦＥＴのドレインと第３の抵抗の接続点との
間に、同じ抵抗値を有する第５，第６の抵抗を相互に直
列接続した第１の直列体と、同じ容量値を有する第１，
第２のキャパシタを相互に直列接続した第２の直列体が
直列接続され、 上記第１のＦＥＴのソースと第２の抵抗の接続点と、上
記第２のＦＥＴのソースと第４の抵抗の接続点との間
に、同じ抵抗値を有する第７，第８の抵抗を相互に直列
接続した第３の直列体と、同じ容量値を有する第３，第
４のキャパシタを相互に直列接続した第４の直列体が直
列接続され、 上記第５，第６の抵抗の接続点，上記第１，第２のキャ
パシタの接続点，上記第７，第８の抵抗の接続点，及
び，上記第３，第４のキャパシタの接続点に信号出力端
子が設けられ、 上記０°／９０°移相回路の後段に、上記２つの正弦波
信号からなる搬送波を一定振幅を持つ方形波信号に波形
変換する振幅補償回路を設け たことを特徴とする直交変
調器。 - 【請求項４】 入力搬送波を互いに９０°の位相差を有
する２つの正弦波信号からなる搬送波に分離する０°／
９０°移相回路と、該０°／９０°移相回路により得ら
れる上記２つの搬送波のそれぞれにベースバンド信号を
掛け合わせて変調を行うダブルバランスミキサとを備え
てなる直交変調器において、 上記０°／９０°移相回路は、 互いに逆相の信号が入力される第１，第２の信号入力端
子を有し、 そのコレクタが第１の抵抗を介して電源に接続され、そ
のエミッタが該第１の 抵抗と同じ抵抗値を有する第２の
抵抗を介して接地された第１のバイポーラトランジスタ
のベースが、上記第１の信号入力端子に接続され、 そのコレクタが第３の抵抗を介して電源に接続され、そ
のエミッタが該第３の抵抗と同じ抵抗値を有する第４の
抵抗を介して接地された第２のバイポーラトランジスタ
のベースが、上記第１の信号入力端子に接続され、 上記第１のバイポーラトランジスタのコレクタと第１の
抵抗の接続点と、上記第２のバイポーラトランジスタの
コレクタと第３の抵抗の接続点との間に、同じ抵抗値を
有する第５，第６の抵抗を相互に直列接続した第１の直
列体と、同じ容量値を有する第１，第２のキャパシタを
相互に直列接続した第２の直列体が直列接続され、 上記第１のバイポーラトランジスタのエミッタと第２の
抵抗の接続点と、上記第２のバイポーラトランジスタの
エミッタと第４の抵抗の接続点との間に、同じ抵抗値を
有する第７，第８の抵抗を相互に直列接続した第３の直
列体と、同じ容量値を有する第３，第４のキャパシタを
相互に直列接続した第４の直列体が直列接続され、 上記第５，第６の抵抗の接続点，上記第１，第２のキャ
パシタの接続点，上記第７，第８の抵抗の接続点，及
び，上記第３，第４のキャパシタの接続点に信号出力端
子が設けられ、 上記０°／９０°移相回路の後段に、上記２つの正弦波
信号からなる搬送波を一定振幅を持つ方形波信号に波形
変換する振幅補償回路を設けた ことを特徴とする直交変
調器。 - 【請求項５】 請求項１に記載の直交変調器において、上記振幅補償回路は、 前記２つの信号入力端子の一方の入力端子に接続される
微分回路の出力及び前記２つの信号入力端子の他方の入
力端子に接続される微分回路の出力に接続され、該２つ
の出力について差動増幅を行う第１の差動増幅回路と、 前記一方の入力端子に接続される積分回路の出力及び前
記他方の入力端子に接続される積分回路の出力に接続さ
れ、該２つの出力について差動増幅を行う第２の差動増
幅回路と、を備えた ことを特徴とする直交変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01612593A JP3330171B2 (ja) | 1993-02-03 | 1993-02-03 | 直交変調器 |
| US08/130,551 US5367271A (en) | 1993-02-03 | 1993-10-01 | Quadrature modulator having phase shift and amplitude compensation circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01612593A JP3330171B2 (ja) | 1993-02-03 | 1993-02-03 | 直交変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232925A JPH06232925A (ja) | 1994-08-19 |
| JP3330171B2 true JP3330171B2 (ja) | 2002-09-30 |
Family
ID=11907790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01612593A Expired - Lifetime JP3330171B2 (ja) | 1993-02-03 | 1993-02-03 | 直交変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5367271A (ja) |
| JP (1) | JP3330171B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2729261A1 (fr) * | 1995-01-11 | 1996-07-12 | Alcatel Telspace | Estimateur d'un defaut de fonctionnement d'un modulateur en quadrature et etage de modulation l'utilisant |
| US5875396A (en) | 1995-11-13 | 1999-02-23 | Wytec, Incorporated | Multichannel radio frequency transmission system to deliver wideband digital data into independent sectorized service areas |
| JP3314726B2 (ja) | 1998-07-17 | 2002-08-12 | 日本電気株式会社 | 位相シフト回路、それを用いた移相回路、発振回路、及びイメージリジェクションミキサ |
| US6850575B1 (en) * | 1999-11-24 | 2005-02-01 | Synergy Microwave Corporation | Single side band modulator |
| US6700453B2 (en) | 2002-06-18 | 2004-03-02 | Nokia Corporation | Amplitude imbalance compensation of quadrature modulator |
| KR100548345B1 (ko) * | 2003-05-13 | 2006-02-02 | 엘지전자 주식회사 | 소프트 결정 방식을 이용한 복조 방법 |
| CN101599751B (zh) * | 2009-06-25 | 2012-04-18 | 中国科学院微电子研究所 | 一种基于nmos晶体管的90°移相器 |
| JP5537461B2 (ja) * | 2011-02-17 | 2014-07-02 | 株式会社東芝 | 送信器及び送受信器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587036A (en) * | 1978-12-26 | 1980-07-01 | Nippon Steel Corp | Analyzer for iron oxide |
| US5119399A (en) * | 1990-09-28 | 1992-06-02 | Hewlett-Packard Co. | Quadrature measurement and calibration of a vector modulator |
| EP0503588B1 (en) * | 1991-03-11 | 1997-10-01 | Nippon Telegraph And Telephone Corporation | Quadrature amplitude modulator with distortion compensation |
-
1993
- 1993-02-03 JP JP01612593A patent/JP3330171B2/ja not_active Expired - Lifetime
- 1993-10-01 US US08/130,551 patent/US5367271A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232925A (ja) | 1994-08-19 |
| US5367271A (en) | 1994-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5015770B2 (ja) | 回路の、または回路に関連する改善 | |
| US5995819A (en) | Frequency converter and radio receiver using same | |
| US7110740B2 (en) | Mixer circuit, receiver circuit, and frequency comparison circuit | |
| US6636085B2 (en) | Phase shifter with an RC polyphase filter | |
| JPH10247952A (ja) | 位相変調器 | |
| US20070026835A1 (en) | Multiplier and radio communication apparatus using the same | |
| JP3330171B2 (ja) | 直交変調器 | |
| US8330506B2 (en) | Frequency multiplier circuit | |
| EP1289125A2 (en) | Double balance mixer circuit and orthogonal demodulation circuit using the same | |
| Chiou et al. | Lumped-element compensated high/low-pass balun design for MMIC double-balanced mixer | |
| US10097389B1 (en) | Signal modulator | |
| JP2726202B2 (ja) | 移相回路 | |
| DE60027898D1 (de) | Frequenzumsetzer | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US5736840A (en) | Phase shifter and communication system using the phase shifter | |
| Otaka et al. | A low local input 1.9 GHz Si-bipolar quadrature modulator with no adjustment | |
| JP2003032047A (ja) | 周波数逓倍装置 | |
| JP4053108B2 (ja) | 半導体集積回路 | |
| JP2763889B2 (ja) | 単側帯波変調器 | |
| CA2446483A1 (en) | Demodulator and receiver using it | |
| Liu | A 2.7-V dual-frequency single-sideband mixer [for PCS] | |
| JPH09205382A (ja) | 周波数変換器およびこれを用いた無線受信機 | |
| US10284289B1 (en) | Signal modulator | |
| JP3501949B2 (ja) | バラン | |
| JP4255875B2 (ja) | 広帯域４５度移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |