JP3329967B2 - 発光ダイオード及び光依存性抵抗器に置き換えるための電子回路 - Google Patents
発光ダイオード及び光依存性抵抗器に置き換えるための電子回路Info
- Publication number
- JP3329967B2 JP3329967B2 JP31353894A JP31353894A JP3329967B2 JP 3329967 B2 JP3329967 B2 JP 3329967B2 JP 31353894 A JP31353894 A JP 31353894A JP 31353894 A JP31353894 A JP 31353894A JP 3329967 B2 JP3329967 B2 JP 3329967B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- high voltage
- resistor
- variable impedance
- opto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
Landscapes
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、概して高電圧トランジ
スタ用途に関し、より詳細には、光アイソレータ・トラ
ンジスタが入力発光ダイオードにより制御されて、高電
圧光依存性抵抗器（ＬＤＲ）により制御される発光ダイ
オード（ＬＥＤ）を一般に使用する用途に使用される直
列の高電圧ＭＯＳＦＥＴをターンオンする回路に関す
る。
スタ用途に関し、より詳細には、光アイソレータ・トラ
ンジスタが入力発光ダイオードにより制御されて、高電
圧光依存性抵抗器（ＬＤＲ）により制御される発光ダイ
オード（ＬＥＤ）を一般に使用する用途に使用される直
列の高電圧ＭＯＳＦＥＴをターンオンする回路に関す
る。
【０００２】
【従来の技術】図１は、光依存性抵抗器により制御され
る既存の発光ダイオードを示す。発光ダイオードすなわ
ちＬＥＤ１０は、光依存性抵抗器すなわちＬＤＲ１４に
光線を照射する位置に配置される。ＬＤＲ１４は、基体
１６上に取り付けられる。ＬＥＤ１０が光線１２をＬＤ
Ｒ１４に照射するとき、ＬＤＲ１４の抵抗は変化する。
ＬＤＲ１４の抵抗は、光線１２の強度に直線的に依存す
る。
る既存の発光ダイオードを示す。発光ダイオードすなわ
ちＬＥＤ１０は、光依存性抵抗器すなわちＬＤＲ１４に
光線を照射する位置に配置される。ＬＤＲ１４は、基体
１６上に取り付けられる。ＬＥＤ１０が光線１２をＬＤ
Ｒ１４に照射するとき、ＬＤＲ１４の抵抗は変化する。
ＬＤＲ１４の抵抗は、光線１２の強度に直線的に依存す
る。
【０００３】残念ながら、ＬＤＲ１４の応答時間は長
く、この素子は温度変化に対して敏感である。入力発光
ダイオードにより制御されて直列の高電圧ＭＯＳＦＥＴ
をターンオンする光アイソレータ・トランジスタを使用
する新しい回路が設計され、既存のＬＤＲに置き換えら
れている。この新しい回路は、応答時間がより短くて温
度変化に対してより敏感でない。
く、この素子は温度変化に対して敏感である。入力発光
ダイオードにより制御されて直列の高電圧ＭＯＳＦＥＴ
をターンオンする光アイソレータ・トランジスタを使用
する新しい回路が設計され、既存のＬＤＲに置き換えら
れている。この新しい回路は、応答時間がより短くて温
度変化に対してより敏感でない。
【０００４】
【発明が解決しようとする課題】したがって、本発明の
主たる目的は、応答時間がより短くて温度変化に対して
より敏感でないＬＥＤ／ＬＤＲ素子に対する置換回路を
提供することである。
主たる目的は、応答時間がより短くて温度変化に対して
より敏感でないＬＥＤ／ＬＤＲ素子に対する置換回路を
提供することである。
【０００５】
【課題を解決するための手段】簡潔に述べれば、本発明
によれば、入力発光ダイオードにより制御されて、可変
インピーダンスを提供するために使用することができ
る、直列の高電圧ＭＯＳＦＥＴをターンオンする光アイ
ソレータ・トランジスタが提供される。
によれば、入力発光ダイオードにより制御されて、可変
インピーダンスを提供するために使用することができ
る、直列の高電圧ＭＯＳＦＥＴをターンオンする光アイ
ソレータ・トランジスタが提供される。
【０００６】
【実施例】図１は、ＬＥＤ／ＬＤＲの側面図である。
【０００７】図２は、光アイソレータ・トランジスタを
使用した可変インピーダンス回路の図である。
使用した可変インピーダンス回路の図である。
【０００８】図３は、図２に示される光アイソレータ・
トランジスタを使用した可変インピーダンス回路に対す
る一連の電流曲線のグラフである。
トランジスタを使用した可変インピーダンス回路に対す
る一連の電流曲線のグラフである。
【０００９】図４は、図２に示される光アイソレータ・
トランジスタを使用した可変インピーダンス回路の簡単
化した図である。
トランジスタを使用した可変インピーダンス回路の簡単
化した図である。
【００１０】図５は、図２に示される光アイソレータ・
トランジスタを使用した別の可変インピーダンス回路の
図である。
トランジスタを使用した別の可変インピーダンス回路の
図である。
【００１１】図６は、図２に示される光アイソレータ・
トランジスタを使用した別の可変インピーダンス回路の
図である。
トランジスタを使用した別の可変インピーダンス回路の
図である。
【００１２】電子応用回路は、低電圧部と高電圧部のよ
うに、回路の一部を他部分から電気的に絶縁するために
光アイソレータを採用する。信号の伝達を維持しながら
電気的な相互作用や繊細な回路のあり得る損傷を防止す
る電子応用回路の二つの電気的に絶縁された部分の間
に、一方向の光学的リンクが維持される。
うに、回路の一部を他部分から電気的に絶縁するために
光アイソレータを採用する。信号の伝達を維持しながら
電気的な相互作用や繊細な回路のあり得る損傷を防止す
る電子応用回路の二つの電気的に絶縁された部分の間
に、一方向の光学的リンクが維持される。
【００１３】ここで図２を参照すると、入力ＬＥＤ２２
により制御される光アイソレータ・トランジスタ２０か
らなる光学的に制御された可変インピーダンス回路１８
が示される。光アイソレータ・トランジスタ２０は、直
列の高電圧ＭＯＳＦＥＴ２４，２６，２８をターンオン
及びターンオフするために使用される。直列の高電圧Ｍ
ＯＳＦＥＴ２４，２６，２８は、バイアス抵抗器３２，
３４，３６に縦続接続される。縦続接続された高電圧Ｍ
ＯＳＦＥＴ２４，２６，２８とバイアス抵抗器３２，３
４，３６のサブ回路に対する正ノードはノード５５であ
り、負ノードは５７である。直列の高電圧ＭＯＳＦＥＴ
２４，２６，２８とバイアス抵抗器３２，３４，３６の
動作と製造の完全な説明が、代理人整理番号Ｄ／９３２
８９（米国特許出願第０８／１７０８４８号）のゼロッ
クス・コーポレイション（本願と共通の譲受人）に譲渡
されたモハメド・モジャラディ（Ｍｏｈａｍｅｄ Ｍｏ
ｊａｒａｄｉ）とチュアン・ボー（Ｔｕａｎ Ｖｏ）に
よる”積層構造の高電圧トランジスタ・ユニット（Ｓｔ
ａｃｋｅｄ Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉ
ｓｔｏｒ Ｕｎｉｔ）”という題名の継続中の米国特許
出願に含まれている。”積層構造の高電圧トランジスタ
・ユニット”に含まれる情報は、ここに参照のため組み
入れられる。この回路においては、直列の高電圧ＭＯＳ
ＦＥＴ２４，２６，２８は、ＮＭＯＳ素子として示され
ているが、この回路はＰＭＯＳを使用して製造すること
もできる。
により制御される光アイソレータ・トランジスタ２０か
らなる光学的に制御された可変インピーダンス回路１８
が示される。光アイソレータ・トランジスタ２０は、直
列の高電圧ＭＯＳＦＥＴ２４，２６，２８をターンオン
及びターンオフするために使用される。直列の高電圧Ｍ
ＯＳＦＥＴ２４，２６，２８は、バイアス抵抗器３２，
３４，３６に縦続接続される。縦続接続された高電圧Ｍ
ＯＳＦＥＴ２４，２６，２８とバイアス抵抗器３２，３
４，３６のサブ回路に対する正ノードはノード５５であ
り、負ノードは５７である。直列の高電圧ＭＯＳＦＥＴ
２４，２６，２８とバイアス抵抗器３２，３４，３６の
動作と製造の完全な説明が、代理人整理番号Ｄ／９３２
８９（米国特許出願第０８／１７０８４８号）のゼロッ
クス・コーポレイション（本願と共通の譲受人）に譲渡
されたモハメド・モジャラディ（Ｍｏｈａｍｅｄ Ｍｏ
ｊａｒａｄｉ）とチュアン・ボー（Ｔｕａｎ Ｖｏ）に
よる”積層構造の高電圧トランジスタ・ユニット（Ｓｔ
ａｃｋｅｄ Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉ
ｓｔｏｒ Ｕｎｉｔ）”という題名の継続中の米国特許
出願に含まれている。”積層構造の高電圧トランジスタ
・ユニット”に含まれる情報は、ここに参照のため組み
入れられる。この回路においては、直列の高電圧ＭＯＳ
ＦＥＴ２４，２６，２８は、ＮＭＯＳ素子として示され
ているが、この回路はＰＭＯＳを使用して製造すること
もできる。
【００１４】光学的に制御される可変インピーダンス回
路１８は、抵抗器３８と抵抗器４０も含む。抵抗器３８
は、直列の高電圧ＭＯＳＦＥＴ２４，２６，２８の中の
高電圧ＭＯＳＦＥＴ２４の入力ゲート４２から、光アイ
ソレータ・トランジスタ２０のエミッタ４４に接続され
る。この抵抗器は、光アイソレータ・トランジスタ２０
のコレクタ４８に対するバイアス電圧を生成するために
使用され、光アイソレータ・トランジスタ２０がその能
動領域で動作し、その飽和領域に入らないようにするこ
とを確実にする。抵抗器３８は、高電圧ＭＯＳＦＥＴ２
４の入力ゲート４２にも正確なバイアス電圧を与え、高
電圧ＭＯＳＦＥＴ２４がターンオンのままになることを
確実にする。
路１８は、抵抗器３８と抵抗器４０も含む。抵抗器３８
は、直列の高電圧ＭＯＳＦＥＴ２４，２６，２８の中の
高電圧ＭＯＳＦＥＴ２４の入力ゲート４２から、光アイ
ソレータ・トランジスタ２０のエミッタ４４に接続され
る。この抵抗器は、光アイソレータ・トランジスタ２０
のコレクタ４８に対するバイアス電圧を生成するために
使用され、光アイソレータ・トランジスタ２０がその能
動領域で動作し、その飽和領域に入らないようにするこ
とを確実にする。抵抗器３８は、高電圧ＭＯＳＦＥＴ２
４の入力ゲート４２にも正確なバイアス電圧を与え、高
電圧ＭＯＳＦＥＴ２４がターンオンのままになることを
確実にする。
【００１５】抵抗器４０は、光アイソレータ・トランジ
スタ２０のベース４６から光アイソレータ・トランジス
タ２０のエミッタ４４に接続される。抵抗器４０は、光
アイソレータ・トランジスタ２０のベース４６における
電圧をバイアスするためにも使用され、能動領域におけ
る動作を確実にする。これに加えて、抵抗器４０は、高
電圧移動表面電荷の移動により生じる回路からのノイズ
を濾波する。光アイソレータ・トランジスタ２０の他の
商用バージョンは、耐ノイズ性のフローティング・ベー
スを有しており、抵抗器４０を必要としない。
スタ２０のベース４６から光アイソレータ・トランジス
タ２０のエミッタ４４に接続される。抵抗器４０は、光
アイソレータ・トランジスタ２０のベース４６における
電圧をバイアスするためにも使用され、能動領域におけ
る動作を確実にする。これに加えて、抵抗器４０は、高
電圧移動表面電荷の移動により生じる回路からのノイズ
を濾波する。光アイソレータ・トランジスタ２０の他の
商用バージョンは、耐ノイズ性のフローティング・ベー
スを有しており、抵抗器４０を必要としない。
【００１６】直列の高電圧ＭＯＳＦＥＴ２４，２６，２
８は、高電圧ＭＯＳＦＥＴ２４のソース５０を光アイソ
レータ・トランジスタ２０にそのコレクタ４８において
接続することにより、光アイソレータ・トランジスタ２
０に接続される。直列の高電圧ＭＯＳＦＥＴ２４，２
６，２８の他の電気的端部は、光学的に制御される可変
インピーダンス回路１８の正のノード５４となる。抵抗
器３８、抵抗器４０、及び光アイソレータ・トランジス
タ２０のエミッタ４４の電気的接続は、光学的に制御さ
れる可変インピーダンス回路１８の負のノード５６とし
て一緒に接続される。
８は、高電圧ＭＯＳＦＥＴ２４のソース５０を光アイソ
レータ・トランジスタ２０にそのコレクタ４８において
接続することにより、光アイソレータ・トランジスタ２
０に接続される。直列の高電圧ＭＯＳＦＥＴ２４，２
６，２８の他の電気的端部は、光学的に制御される可変
インピーダンス回路１８の正のノード５４となる。抵抗
器３８、抵抗器４０、及び光アイソレータ・トランジス
タ２０のエミッタ４４の電気的接続は、光学的に制御さ
れる可変インピーダンス回路１８の負のノード５６とし
て一緒に接続される。
【００１７】図３は、光学的に制御される可変インピー
ダンス回路１８に対する典型的な一連の曲線５８を示
す。水平軸は電圧を示す。垂直軸は電流を示す。各曲線
５８は異なった電圧により生成される。曲線５８が水平
軸と交差する点は、光学的に制御される可変インピーダ
ンス回路１８に対するＶDD on min である。
ダンス回路１８に対する典型的な一連の曲線５８を示
す。水平軸は電圧を示す。垂直軸は電流を示す。各曲線
５８は異なった電圧により生成される。曲線５８が水平
軸と交差する点は、光学的に制御される可変インピーダ
ンス回路１８に対するＶDD on min である。
【００１８】図４は、解析のための簡単化した光学的に
制御される可変インピーダンス回路６０を示し、そこで
は、直列の高電圧ＭＯＳＦＥＴ２４，２６，２８とバイ
アス抵抗器３２，３４，３６は、ゲート８０、ドレイン
７８、ソース７６、バイアス抵抗器６８、正のノード８
９、及び負のノード８７を備えた単一の高電圧ＭＯＳＦ
ＥＴ６６により示されている。光学的に制御される可変
インピーダンス回路６０は、入力ＬＥＤ６４により制御
される、ベース７０、コレクタ７２、及びエミッタ７４
を備えた光アイソレータ・トランジスタ６２を含む。抵
抗器８２は、高電圧ＭＯＳＦＥＴ６６のゲート８０と光
アイソレータ・トランジスタ６２のエミッタ７４の間に
接続される。抵抗器８４は、光アイソレータ・トランジ
スタ６２のエミッタ７４と光アイソレータ・トランジス
タ６２のベース７０の間に接続される。耐ノイズ性フロ
ーティング・ベースとともに光アイソレータ・トランジ
スタ６２が使用される場合には、抵抗器８４を除去する
ことができる。抵抗器８２と光アイソレータ・トランジ
スタ６２のエミッタ７４と抵抗器８４を接続するノード
は、負のノード８６である。抵抗器６８と高電圧ＭＯＳ
ＦＥＴ６６のドレイン７８を接続するノードは、正のノ
ード８８である。
制御される可変インピーダンス回路６０を示し、そこで
は、直列の高電圧ＭＯＳＦＥＴ２４，２６，２８とバイ
アス抵抗器３２，３４，３６は、ゲート８０、ドレイン
７８、ソース７６、バイアス抵抗器６８、正のノード８
９、及び負のノード８７を備えた単一の高電圧ＭＯＳＦ
ＥＴ６６により示されている。光学的に制御される可変
インピーダンス回路６０は、入力ＬＥＤ６４により制御
される、ベース７０、コレクタ７２、及びエミッタ７４
を備えた光アイソレータ・トランジスタ６２を含む。抵
抗器８２は、高電圧ＭＯＳＦＥＴ６６のゲート８０と光
アイソレータ・トランジスタ６２のエミッタ７４の間に
接続される。抵抗器８４は、光アイソレータ・トランジ
スタ６２のエミッタ７４と光アイソレータ・トランジス
タ６２のベース７０の間に接続される。耐ノイズ性フロ
ーティング・ベースとともに光アイソレータ・トランジ
スタ６２が使用される場合には、抵抗器８４を除去する
ことができる。抵抗器８２と光アイソレータ・トランジ
スタ６２のエミッタ７４と抵抗器８４を接続するノード
は、負のノード８６である。抵抗器６８と高電圧ＭＯＳ
ＦＥＴ６６のドレイン７８を接続するノードは、正のノ
ード８８である。
【００１９】動作において、正のノード８８或いは負の
ノード８６のいずれかが所定の電位に固定される。解析
のため、正のノード８８が所定の電位Ｖd に固定される
と仮定する。高電圧ＭＯＳＦＥＴ６６を通して流れる電
流、したがって、高電圧ＭＯＳＦＥＴ６６により回路に
対して示されるインピーダンスは、図３に示されるよう
に、ゲート８０とソース７６の間の電圧降下（Ｖgs）に
より決定される。高電圧ＭＯＳＦＥＴ６６のゲート８０
とソース７６における電圧は、光アイソレータ・トラン
ジスタ６２により制御されるので、高電圧ＭＯＳＦＥＴ
６６のインピーダンスは、入力ＬＥＤ６４により光アイ
ソレータ・トランジスタ６２を駆動することにより調整
することができる。光アイソレータ・トランジスタ６２
と、したがって、光学的に制御される可変インピーダン
ス回路６０は、図１に示される慣用のＬＥＤ／ＬＤＲよ
りも迅速に応答する。
ノード８６のいずれかが所定の電位に固定される。解析
のため、正のノード８８が所定の電位Ｖd に固定される
と仮定する。高電圧ＭＯＳＦＥＴ６６を通して流れる電
流、したがって、高電圧ＭＯＳＦＥＴ６６により回路に
対して示されるインピーダンスは、図３に示されるよう
に、ゲート８０とソース７６の間の電圧降下（Ｖgs）に
より決定される。高電圧ＭＯＳＦＥＴ６６のゲート８０
とソース７６における電圧は、光アイソレータ・トラン
ジスタ６２により制御されるので、高電圧ＭＯＳＦＥＴ
６６のインピーダンスは、入力ＬＥＤ６４により光アイ
ソレータ・トランジスタ６２を駆動することにより調整
することができる。光アイソレータ・トランジスタ６２
と、したがって、光学的に制御される可変インピーダン
ス回路６０は、図１に示される慣用のＬＥＤ／ＬＤＲよ
りも迅速に応答する。
【００２０】正確な動作を確実にするために、光アイソ
レータ・トランジスタ６２が能動領域で動作し、高電圧
ＭＯＳＦＥＴ６６が常にターンオンするように、抵抗器
８２の値は注意深く選択されなければならない。抵抗器
８２に対する正確な値は、以下の式により計算すること
ができる。
レータ・トランジスタ６２が能動領域で動作し、高電圧
ＭＯＳＦＥＴ６６が常にターンオンするように、抵抗器
８２の値は注意深く選択されなければならない。抵抗器
８２に対する正確な値は、以下の式により計算すること
ができる。
【００２１】１） Ｒ82＝〔（Ｖt66 ＋Ｖsat62 ）（Ｒ
68）〕÷〔Ｖdd on min −（Ｖt66 ＋Ｖsat62 ）〕 ここで、 Ｒ82＝抵抗器８２の抵抗値 Ｖt66 ＝高電圧ＭＯＳＦＥＴ６６のターンオン電圧 Ｖsat62 ＝光アイソレータ・トランジスタ６２の飽和電
圧 Ｒ68＝抵抗器６８の抵抗値 Ｖdd on min ＝図３からのトランジスタの最小ターンオ
ン電圧である。
68）〕÷〔Ｖdd on min −（Ｖt66 ＋Ｖsat62 ）〕 ここで、 Ｒ82＝抵抗器８２の抵抗値 Ｖt66 ＝高電圧ＭＯＳＦＥＴ６６のターンオン電圧 Ｖsat62 ＝光アイソレータ・トランジスタ６２の飽和電
圧 Ｒ68＝抵抗器６８の抵抗値 Ｖdd on min ＝図３からのトランジスタの最小ターンオ
ン電圧である。
【００２２】図２における回路は、同様に動作する。直
列の高電圧ＭＯＳＦＥＴ２４，２６，２８とバイアス抵
抗器３２，３４，３６は、光学的に制御される可変イン
ピーダンス回路１８の電圧範囲を拡張するために使用さ
れる。直列の高電圧ＭＯＳＦＥＴ２４，２６，２８とバ
イアス抵抗器３２，３４，３６は、単一の高電圧ＭＯＳ
ＦＥＴより高い高圧電圧において同じ機能を果たす。
列の高電圧ＭＯＳＦＥＴ２４，２６，２８とバイアス抵
抗器３２，３４，３６は、光学的に制御される可変イン
ピーダンス回路１８の電圧範囲を拡張するために使用さ
れる。直列の高電圧ＭＯＳＦＥＴ２４，２６，２８とバ
イアス抵抗器３２，３４，３６は、単一の高電圧ＭＯＳ
ＦＥＴより高い高圧電圧において同じ機能を果たす。
【００２３】抵抗器３８に対する正確な値の式は、 ２） Ｒ38＝〔（Ｖt24,26,28 ＋Ｖsat20 ）（Ｒ
eff32,34,36）〕÷〔Ｖdd on min −（Ｖt24,26,28 ＋
Ｖsat20 ）〕 である。
eff32,34,36）〕÷〔Ｖdd on min −（Ｖt24,26,28 ＋
Ｖsat20 ）〕 である。
【００２４】ここで、 Ｒ38＝抵抗器８２の抵抗値 Ｖt24,26,28 ＝高電圧ＭＯＳＦＥＴ２４，２６，２８の
ターンオン電圧の和 Ｖsat20 ＝光アイソレータ・トランジスタ２０の飽和電
圧 Ｒeff32,34,36 ＝抵抗器３２，３４，３６の実効抵抗値 Ｖdd on min ＝図３からのトランジスタの最小ターンオ
ン電圧である。
ターンオン電圧の和 Ｖsat20 ＝光アイソレータ・トランジスタ２０の飽和電
圧 Ｒeff32,34,36 ＝抵抗器３２，３４，３６の実効抵抗値 Ｖdd on min ＝図３からのトランジスタの最小ターンオ
ン電圧である。
【００２５】図２における光アイソレータ・トランジス
タ２０及び図４における光アイソレータ・トランジスタ
６２は、バイポーラ・トランジスタで実施されるように
示されているが、それらはＭＯＳＦＥＴを使用して実施
することもできる。光アイソレータ・トランジスタ２０
をＭＯＳＦＥＴで実施する場合と、バイポーラ・トラン
ジスタで実施する場合の動作上の主たる差は、バイポー
ラ・トランジスタは、ＭＯＳＦＥＴトランジスタには現
れない固有の利得を有していることである。
タ２０及び図４における光アイソレータ・トランジスタ
６２は、バイポーラ・トランジスタで実施されるように
示されているが、それらはＭＯＳＦＥＴを使用して実施
することもできる。光アイソレータ・トランジスタ２０
をＭＯＳＦＥＴで実施する場合と、バイポーラ・トラン
ジスタで実施する場合の動作上の主たる差は、バイポー
ラ・トランジスタは、ＭＯＳＦＥＴトランジスタには現
れない固有の利得を有していることである。
【００２６】図２に示される光アイソレータ・トランジ
スタを使用した可変インピーダンス回路に対する二つの
別の回路が、図５と図６に示される。図２において使用
された同じ素子には、同じ参照番号が付されている。
スタを使用した可変インピーダンス回路に対する二つの
別の回路が、図５と図６に示される。図２において使用
された同じ素子には、同じ参照番号が付されている。
【００２７】図５は、抵抗器３８の代わりにツェナー・
ダイオード９０を使用し、高電圧ＭＯＳＦＥＴ２４と光
アイソレータ・トランジスタ２０をバイアスする。抵抗
器３８をツェナー・ダイオード９０で置き換えたとき、
光学的に制御される可変抵抗回路１８が正しく動作する
ことを確実にするために、どの程度の値が適正であるか
の同様な考慮がなされる。ツェナー・ダイオード９０に
対する正確な値は、以下の式で表すことができる。
ダイオード９０を使用し、高電圧ＭＯＳＦＥＴ２４と光
アイソレータ・トランジスタ２０をバイアスする。抵抗
器３８をツェナー・ダイオード９０で置き換えたとき、
光学的に制御される可変抵抗回路１８が正しく動作する
ことを確実にするために、どの程度の値が適正であるか
の同様な考慮がなされる。ツェナー・ダイオード９０に
対する正確な値は、以下の式で表すことができる。
【００２８】３） （Ｖt24,26,28 ＋Ｖsat20 ）＜ＶZ
≦Ｖbrここで、 Ｖt24,26,28 ＝高電圧ＭＯＳＦＥＴ２４，２６，２８の
ターンオン電圧の和 ＶZ ＝ツェナー・ダイオードの値 Ｖt20 ＝光アイソレータ・トランジスタ２０のブレーク
ダウン電圧である。
≦Ｖbrここで、 Ｖt24,26,28 ＝高電圧ＭＯＳＦＥＴ２４，２６，２８の
ターンオン電圧の和 ＶZ ＝ツェナー・ダイオードの値 Ｖt20 ＝光アイソレータ・トランジスタ２０のブレーク
ダウン電圧である。
【００２９】しかしながら、ツェナー・ダイオードはノ
イズを回路に与え、また、何らかの発振を出力に生成す
るかもしれない。図６に示される第２の別案は、ツェナ
ー・ダイオード９０をＭＯＳＦＥＴ９２，９４，９６で
置き換えることにより、ツェナー・ダイオード９０のノ
イズを除去する。ＭＯＳＦＥＴ９２，９４，９６は、一
般にダイオードとして動作するように接続され、図５に
おいて使用されるツェナー・ダイオード９０のノイズの
問題に悩まされない。
イズを回路に与え、また、何らかの発振を出力に生成す
るかもしれない。図６に示される第２の別案は、ツェナ
ー・ダイオード９０をＭＯＳＦＥＴ９２，９４，９６で
置き換えることにより、ツェナー・ダイオード９０のノ
イズを除去する。ＭＯＳＦＥＴ９２，９４，９６は、一
般にダイオードとして動作するように接続され、図５に
おいて使用されるツェナー・ダイオード９０のノイズの
問題に悩まされない。
【図面の簡単な説明】
【図１】 ＬＥＤ／ＬＤＲの側面図である。
【図２】 光アイソレータ・トランジスタを使用した可
変インピーダンス回路の図である。
変インピーダンス回路の図である。
【図３】 図２に示される光アイソレータ・トランジス
タを使用した可変インピーダンス回路に対する一連の電
流曲線のグラフである。
タを使用した可変インピーダンス回路に対する一連の電
流曲線のグラフである。
【図４】 図２に示される光アイソレータ・トランジス
タを使用した可変インピーダンス回路の簡単化した図で
ある。
タを使用した可変インピーダンス回路の簡単化した図で
ある。
【図５】 図２に示される光アイソレータ・トランジス
タを使用した別の可変インピーダンス回路の図である。
タを使用した別の可変インピーダンス回路の図である。
【図６】 図２に示される光アイソレータ・トランジス
タを使用した別の可変インピーダンス回路の図である。
タを使用した別の可変インピーダンス回路の図である。
１０ 発光ダイオード、１２ 光線、１４ 光依存性抵
抗器、１６ 基体、１８可変インピーダンス回路、２０
光アイソレータ・トランジスタ、２２ 入力ＬＥＤ、
２４，２６，２８ ＭＯＳＦＥＴ、３２，３４，３６
バイアストランジスタ、３８，４０ 抵抗器、４２ ゲ
ート、４４ エミッタ、４６ ベース、４８ コレク
タ、５０ ソース、５４ 正のノード、５５，５７ ノ
ード、５６負のノード、５８ 曲線、６０ 可変インピ
ーダンス回路、６２ 光アイソレータ・トランジスタ、
６４ 入力ＬＥＤ、６６ ＭＯＳＦＥＴ、６８ バイア
ス抵抗器、７０ ベース、７４ エミッタ、７６ ソー
ス、７８ ドレイン、８０ゲート、８２，８４ 抵抗
器、８６，８７ 負のノード、８８，８９ 正のノー
ド、９０ ツェナー・ダイオード、９２，９４，９６
ＭＯＳＦＥＴ
抗器、１６ 基体、１８可変インピーダンス回路、２０
光アイソレータ・トランジスタ、２２ 入力ＬＥＤ、
２４，２６，２８ ＭＯＳＦＥＴ、３２，３４，３６
バイアストランジスタ、３８，４０ 抵抗器、４２ ゲ
ート、４４ エミッタ、４６ ベース、４８ コレク
タ、５０ ソース、５４ 正のノード、５５，５７ ノ
ード、５６負のノード、５８ 曲線、６０ 可変インピ
ーダンス回路、６２ 光アイソレータ・トランジスタ、
６４ 入力ＬＥＤ、６６ ＭＯＳＦＥＴ、６８ バイア
ス抵抗器、７０ ベース、７４ エミッタ、７６ ソー
ス、７８ ドレイン、８０ゲート、８２，８４ 抵抗
器、８６，８７ 負のノード、８８，８９ 正のノー
ド、９０ ツェナー・ダイオード、９２，９４，９６
ＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き 審査官 柳下 勝幸 (56)参考文献 特開 平２−172319（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H03H 11/02
Claims (1)
- 【請求項１】 下記のものを含む可変インピーダンス回
路： ａ）ゲート端子、ドレイン端子、及びソース端子を備え
たバイアスされたトランジスタ手段、 ｂ）入力及び出力を有するバイアス手段、 ｃ）コレクタ、エミッタ電流を出力するエミッタ、及び
ベースを備えた光電トランジスタ手段、 ｄ）所定電位の正の端部ノード、 ｅ）正の端部ノード電圧より低い所定の電圧の負の端部
ノード、 ｆ）前記正の端部ノードに電気的に接続された前記バイ
アスされたトランジスタ手段のドレイン端子、 ｇ）前記バイアス手段の入力に電気的に接続された前記
バイアスされたトランジスタ手段のゲート端子、 ｈ）前記光電トランジスタのコレクタに電気的に接続さ
れた前記トランジスタ手段のソース、 ｉ）前記バイアス手段の出力と前記負の端部ノードに電
気的に接続された前記光電トランジスタのエミッタ、 ｊ）発光手段、 ｋ）エミッタ電流量を変えるために前記発光手段からの
光に応答するエミッタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/169,023 US5381018A (en) | 1993-12-20 | 1993-12-20 | Electronic circuit to replace a light emitting diode and a light dependent resistor |
| US169023 | 1993-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212205A JPH07212205A (ja) | 1995-08-11 |
| JP3329967B2 true JP3329967B2 (ja) | 2002-09-30 |
Family
ID=22613965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31353894A Expired - Fee Related JP3329967B2 (ja) | 1993-12-20 | 1994-12-16 | 発光ダイオード及び光依存性抵抗器に置き換えるための電子回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5381018A (ja) |
| EP (1) | EP0660513B1 (ja) |
| JP (1) | JP3329967B2 (ja) |
| DE (1) | DE69425549T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600149A (en) * | 1995-10-30 | 1997-02-04 | Xerox Corporation | Power supply regulator |
| DE102004039619B3 (de) | 2004-08-06 | 2005-08-25 | Atmel Germany Gmbh | Schaltungsanordnung mit aktiven Bauelementen und hoher Durchbruchspannung |
| JP4060840B2 (ja) * | 2004-10-01 | 2008-03-12 | 松下電器産業株式会社 | 発光ダイオード駆動用半導体回路、及びそれを有する発光ダイオード駆動装置 |
| JP4818738B2 (ja) * | 2006-01-20 | 2011-11-16 | パナソニック株式会社 | 発光ダイオード駆動装置 |
| DE102008035075A1 (de) | 2008-07-28 | 2010-02-04 | Siemens Aktiengesellschaft | Schalteinrichtung und Schaltungsanordnungen zum Schalten bei einer hohen Betriebsspannung |
| JP2016148879A (ja) * | 2015-02-10 | 2016-08-18 | パワーサプライテクノロジー株式会社 | 高圧電源装置 |
| US10033347B2 (en) * | 2015-05-21 | 2018-07-24 | Steven E. Summer | DC/DC electrical configuration for operating over a large span of input voltages |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4358717A (en) * | 1980-06-16 | 1982-11-09 | Quietlite International, Ltd. | Direct current power source for an electric discharge lamp |
| US4357544A (en) * | 1980-12-22 | 1982-11-02 | Westinghouse Electric Corp. | Variable impedance circuit |
| US4766471A (en) * | 1986-01-23 | 1988-08-23 | Energy Conversion Devices, Inc. | Thin film electro-optical devices |
| US4682061A (en) * | 1986-05-01 | 1987-07-21 | Honeywell Inc. | MOSFET transistor switch control |
-
1993
- 1993-12-20 US US08/169,023 patent/US5381018A/en not_active Expired - Lifetime
-
1994
- 1994-12-16 JP JP31353894A patent/JP3329967B2/ja not_active Expired - Fee Related
- 1994-12-19 DE DE69425549T patent/DE69425549T2/de not_active Expired - Fee Related
- 1994-12-19 EP EP94120142A patent/EP0660513B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07212205A (ja) | 1995-08-11 |
| DE69425549D1 (de) | 2000-09-21 |
| EP0660513B1 (en) | 2000-08-16 |
| EP0660513A2 (en) | 1995-06-28 |
| US5381018A (en) | 1995-01-10 |
| DE69425549T2 (de) | 2001-01-04 |
| EP0660513A3 (en) | 1995-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0621694B1 (en) | Low power interface circuit | |
| US5004936A (en) | Non-loading output driver circuit | |
| US6734706B2 (en) | Circuit for driving a power device | |
| JPH0119297B2 (ja) | ||
| US5057722A (en) | Delay circuit having stable delay time | |
| US4717847A (en) | TTL compatible CMOS input buffer | |
| KR920005356B1 (ko) | 출력회로 | |
| JP3329967B2 (ja) | 発光ダイオード及び光依存性抵抗器に置き換えるための電子回路 | |
| US6586975B2 (en) | Semiconductor device | |
| US5075579A (en) | Level shift circuit for achieving a high-speed processing and an improved output current capability | |
| US5517107A (en) | On-chip variance detection for integrated circuit devices | |
| JP3319879B2 (ja) | 半導体装置 | |
| US5023479A (en) | Low power output gate | |
| US20020075056A1 (en) | Subthreshold cmos integrator | |
| EP0432472B1 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JPH0552092B2 (ja) | ||
| US5164614A (en) | Low power bias voltage generating circuit comprising a current mirror | |
| JP2639350B2 (ja) | 演算増幅器 | |
| KR100530933B1 (ko) | 레벨 변환 회로 | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| KR20010033631A (ko) | 전계-효과 트랜지스터를 전환하는 방법 및 장치 | |
| JP2615965B2 (ja) | スイッチング装置およびインバータ | |
| US6054880A (en) | Circuit with high-voltage output stage | |
| JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
| US6492866B1 (en) | Electronic circuit with bulk biasing for providing accurate electronically controlled resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020607 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |