JP3328193B2 - 半導体ウエーハの製造方法 - Google Patents

半導体ウエーハの製造方法

Info

Publication number
JP3328193B2
JP3328193B2 JP19255598A JP19255598A JP3328193B2 JP 3328193 B2 JP3328193 B2 JP 3328193B2 JP 19255598 A JP19255598 A JP 19255598A JP 19255598 A JP19255598 A JP 19255598A JP 3328193 B2 JP3328193 B2 JP 3328193B2
Authority
JP
Japan
Prior art keywords
wafer
grinding
chamfering
sided
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19255598A
Other languages
English (en)
Other versions
JP2000031099A (ja
Inventor
啓一 岡部
忠弘 加藤
▲禎▼之 大國
久 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimasu Semiconductor Industry Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Mimasu Semiconductor Industry Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mimasu Semiconductor Industry Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Mimasu Semiconductor Industry Co Ltd
Priority to JP19255598A priority Critical patent/JP3328193B2/ja
Priority to US09/348,276 priority patent/US6284658B1/en
Priority to EP99113276A priority patent/EP0971398A1/en
Publication of JP2000031099A publication Critical patent/JP2000031099A/ja
Application granted granted Critical
Publication of JP3328193B2 publication Critical patent/JP3328193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10P90/12

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエーハ、
特に単結晶シリコンウエーハの製造方法に関する。
【0002】
【従来の技術】従来一般に、半導体ウエーハの製造方法
は、図5に示すように、単結晶引き上げ装置により引き
上げられた単結晶インゴットをスライスして薄円板状の
ウエーハを得るスライス工程Eと、スライスしたウエー
ハの欠けや割れを防止するためにウエーハの外周エッジ
部を面取りする面取工程Fと、面取りしたウエーハの表
面を平坦化するラッピング工程Lと、面取りおよびラッ
ピングにより残留する加工変質層を除去する湿式エッチ
ング工程Hと、エッチングしたウエーハの表面を鏡面化
する鏡面研磨工程K等からなっている。なお、個々の工
程間には様々な洗浄や付加価値工程が加わることもある
が、基本的には上記フローで行なわれている。また、特
開平8−66850号公報には、スライシング工程−平
面研削工程−面取り工程−ポリッシング工程の順序で加
工を行なう技術が開示されている。
【0003】近年、平坦化工程として、上記ラッピング
工程Lに代えて平面研削盤あるいは両面同時平面研削盤
を使用した研削工程によりウエーハを高精度に平坦化
し、ウエーハの厚さのバラツキやうねりをなくするよう
な加工工程も採用されるようになってきている。平面研
削盤としては、ウエーハを高速回転するチャックテーブ
ル上に支持し、カップ型の砥石をウエーハに連続的に切
り込ませて研削を行なうインフィード型平面研削盤が一
般に知られている。
【0004】また、両面同時平面研削盤としては、高速
駆動される上段砥石と下段砥石との間に、該砥石と逆方
向に低速駆動されるキャリヤに載置した複数のアズカッ
トウエーハを順次送り込み加工させる毎葉式両面研削
盤、あるいは、上下の研削砥石を各々上定盤と下定盤に
取り付け、上下の砥石間には複数のウエーハをキャリヤ
のウエーハ受け孔に載置して介在させ、下定盤の回転と
上定盤の加圧により複数枚のウエーハを同時両面研削を
行なうバッチ式両面研削盤等が知られている(特開平9
−260314号公報参照)。
【0005】
【発明が解決しようとする課題】上記スライス工程は、
ワイヤソーあるいは円形内周刃によってインゴットより
薄円板状のウエーハを切り出す方式が一般的である。ワ
イヤソーで切り出されたウエーハ表面には、ワイヤの往
復に伴う微小の厚さ変動やうねりが刻まれている。円形
内周刃による切断はワイヤソーによる切断よりは厚さ変
動やうねりの度合いが小さいが、大口径のウエーハの切
断には向いていないので、もっぱら小口径のウエーハの
切断に使用されている。上記のように厚さ変動やうねり
があり、厚さ精度に問題があるウエーハに対して面取工
程を行なうと、以下のように面取部の幅にバラツキが生
じるという問題があった。
【0006】即ち、図6に示すように、研削ステージ2
に保持されたウエーハ1を低速回転させながら、高速回
転する砥石3に押し当てることにより面取部の研削を行
なう場合、ウエーハ1の厚さにバラツキがあると面取幅
Xのバラツキとなって現れる。具体的にいうと、面取部
4の角度をθ、面取幅をX、面取高さをYとすると、X
Y(tanθ) -1 で表される。標準的なウエーハ(実
線で示す)1より厚みが大きい鎖線で示すウエーハの場
合、面取時の荷重を同じとすると面取幅はX1と広くな
る。また、標準的なウエーハより厚みが小さいと面取幅
は狭くなる。前記θが一般的な22°の角度の面取りに
おいては、10μmの厚さムラが約25μmの面取幅の
バラツキとなって現れてしまう。面取幅にバラツキがあ
ると、ウエーハ1の外周の限界まで素子を形成すること
が困難であるため、近年に至って面取部の加工品質に対
する要求が増えてきている。
【0007】しかしながら、図5に示す従来法では、ラ
ッピング工程Lがあるため、面取工程Fはラッピング工
程Lの前、すなわち、スライス工程Eの直後に行なわざ
るを得ず、厚さバラツキの大きいうちに面取りしなけれ
ばならないため上述のように面取幅にバラツキが発生す
ることが避けられなかった。図7は、横軸に面取幅精
度、縦軸に相対度数を取ったヒストグラムを示してお
り、図7(a)は面取機の精度から求められる理論精
度、図7(b)は従来法による面取工程を行なった場合
の面取幅バラツキの状態を測定した結果を示している。
該図で明らかなように従来法では面取幅精度が劣ってい
る。
【0008】さて平面研削盤による平坦化工程を採用す
る方式では、図5の従来工程とは異なった工程を採用で
き、これに対応したフローも提案されている。しかしな
がら、従来は、いずれも生産性や高平坦度を念頭に検討
されており、面取部品質についてはあまり考慮がはらわ
れていない。
【0009】本発明は上述の点に着目してなされたもの
で、少なくとも一回の両面同時平面研削の後に面取り工
程を行なうことにより、またエッチング工程を省略し、
面取り部の精度向上をはかった半導体ウエーハの製造方
法を提供することを目的とする。
【0010】
【課題を解決するための手段】前記の目的を達成するべ
く、本発明は、単結晶インゴットをスライスして薄円板
状のウエーハを得るスライス工程と、ウエーハの表面を
平坦化する平面研削工程と、ウエーハの外周エッジ部を
面取りする面取工程と、ウエーハの表面を鏡面化する研
磨工程とを含む半導体ウエーハの製造方法において、前
記面取工程の前に、両面研削盤によりウエーハの両面を
同時に研削する両面同時平面一次研削工程が存在し、
の後に前記面取工程を行なった後に片面吸着によりカッ
プ型砥石によるインフィード方式の片面研削により二次
研削工程を行なうことを特徴とし、特に 前記面取工程
を行なった後に片面吸着によりカップ型砥石によるイン
フィード方式の片面研削により二次研削工程を行ない、
エッチング工程を省略出来ることを特徴とする。即ち、
面取工程は両面同時平面研削工程の後に行なうことが必
須であるが、必要に応じて両面同時平面研削工程の前に
ばり除去と外径安定化の為に予備面取りを行なうことも
可能である。
【0011】また、本発明は、単結晶インゴットをスラ
イスして薄円板状のウエーハを得るスライス工程と、ウ
エーハの表面を平坦化する平面研削工程と、ウエーハの
外周エッジ部を面取りする面取工程と、ウエーハの表面
を鏡面化する研磨工程とを含む半導体ウエーハの製造方
法において、 前記面取工程の前に、両面研削盤によりウ
エーハの両面を同時に研削する両面同時一次平面研削工
程が存在し、その後に前記面取工程を行なった後に仕上
げ砥石による両面同時研削により二次研削工程を行なう
ことを特徴とし、特に前記面取工程後に高番手の仕上げ
砥石による両面同時研削により二次研削工程を行ない、
エッチング工程を省略出来ることを特徴とする。
【0012】本発明によれば、両面同時平面研削工程の
後に面取工程を行なうようにしたので、両面同時平面研
削工程で平坦化され、厚さバラツキやうねりの小さくな
ったウエーハに面取加工することになり、面取装置の本
来の機械精度を引出し、面取形状の安定した外周部を持
つウエーハが得られる。また、両面同時研削を行なうこ
とにより、表裏両面のうねりを取ることが出来、片面研
削で平坦化した際に問題となるスライス時のうねりも除
去することが出来る。また、面取工程後に高番手の砥石
を用いることでエッチング工程を省略することも可能で
ある。
【0013】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を例示的に説明する。ただし、この実施の形態
に記載されている構造部品の寸法、材質、形状、相対位
置などは特に特定的な記載がない限りは、この発明の範
囲をそれのみに限定する趣旨ではなく、単なる説明例に
過ぎない。
【0014】図1において、ワイヤソーまたは内周刃で
スライスされたウエーハは、一次両面同時平面研削工程
G1において両面同時研削されて平坦化される。この両
面同時研削は、周知の両面研削盤を使用することができ
る。一次両面同時研削工程G1で平坦化されたウエーハ
に面取工程Fで面取り加工を施した後、さらに二次研削
工程G2を施す。この二次研削工程G2で仕上げがなさ
れるため、前記エッチング工程Hは省略することも可能
である。
【0015】一次両面研削工程G1においてウエーハ表
面の厚さ変動やうねりは除去されているため、二次研削
工程G2では片面吸着によりウエーハを固定しても図2
に示すようなうねりは生じない。したがって、二次研削
工程G2は高い平坦度を得やすいインフィード型平面研
削盤を用いるのが効果的である。また、二次研削工程G
2は、インフィード型平面研削盤に代えて仕上げ砥石に
よる両面同時研削でもよい。この場合、仕上げ用の高番
手の砥石を用いることが好ましい。このフローで加工を
行なったウエーハは、面取りの際に研削による高平坦化
がなされており、面取り装置の精度を生かした高精度な
面取りが可能となる。
【0016】ここで一次の研削を本発明のような両面同
時研削を行なわず、真空吸着などを用いてウエーハの面
を固定した上で研削を行なう方式を用いた時は、以下の
ような問題が発生する。ワイヤソーで切断されたウエー
ハは、図2に示すように、ワイヤの往復に伴う微小な厚
さ変動やうねり1aが刻まれており、このウエーハ1を
平面研削盤の真空式の吸着テーブル2に固定して研削を
行なった場合、次のような現象が生じる。即ち、厚さ変
動やうねり1aを持ったウエーハ1は、(a)のように
真空作用で変形されて吸着テーブル2に隙間なく密着
し、この状態で研削が行なわれると、吸着を解除する前
においては、(b)のように表面は平滑1bに研削され
ているが、吸着が解除されると、吸着で変形していた形
状が本来の形状に復元し、その結果、(c)のように研
削面に厚さ変動やうねり1aの形状が移り、うねり形状
をもったウエーハ1になりやすい。
【0017】このようなうねりをもったウエーハ1を面
取り加工すると、ウエーハの外周部と砥石の当たる位置
が異なるため、図6で述べた厚さムラの場合と同様に面
取幅のバラツキとなって現れる。したがって、ワイヤソ
ーで切断したウエーハの場合は、片面吸着による研削は
不向きで、この場合は両面研削盤によりウエーハの両面
から同時に研削するのが好ましい。両面同時平面研削の
利点は、ウエーハのうねりを効果的に除去することがで
きると共に、両面を同時加工するため、加工時間が短く
て済むという利点もある。
【0018】本発明の方法による面取工程を行なった場
合の面取幅バラツキの状態を測定した結果を図3に示し
ている。なお、図3は、横軸に面取幅精度、縦軸に相対
度数を取ったヒストグラムを示している。該図で明らか
なように、本発明方法では理想的なウエーハを加工した
ときの精度(図7(a)参照)とほぼ同様の面取幅精度
が得られた。以下に各種の加工装置の組合わせでウエー
ハの加工を行ない、面取部品質、ウエーハうねりについ
て評価を行なった。
【0019】〔実施例1〕ワイヤソーで切断されたウエ
ーハを、両面研削盤で両面同時平面研削(一次両面同時
平面研削)してウエーハを平坦に加工した後、面取り加
工を施し、さらに片面吸着によりカップ型砥石によるイ
ンフィード研削による平面研削(二次研削)で仕上げ、
最後に研磨を行なった。 〔実施例2〕ワイヤソーで切断されたウエーハを、両面
研削盤で両面同時平面研削(一次両面研削)してウエー
ハを平坦に加工した後、面取り加工を施し、さらに仕上
げ砥石による両面同時研削(二次研削)で仕上げ、最後
に研磨を行なった。
【0020】比較のため、従来法による加工を行なった
例についても評価を行なった。 〔比較例1〕内周刃で切断されたウエーハに、面取り加
工を施した後ラッピングにより平坦化し、エッチングお
よび研磨を行なった(図5の従来法)。 〔比較例2〕内周刃で切断されたウエーハを、面取り加
工を行なった後に真空片面吸着を用いた平面研削盤で研
削してウエーハを平坦に加工し、エッチングおよび研磨
を行なった。 〔比較例3〕ワイヤソーで切断されたウエーハを、面取
り加工を行なった後に真空片面吸着を用いた平面研削盤
で研削してウエーハを平坦に加工し、エッチングおよび
研磨を行なった。
【0021】上記実施例および比較例による評価(面取
部品質、ウエーハうねり)の結果を図4に示している。
なお、ウエーハうねりは、ウエーハの外観で判断した。
図4において、◎は十分に良好、○は良好、△は不充分
であるが使用は可能、×は不足を示している。上記評価
結果から明らかなように、実施例1および2は、面取部
品質およびウエーハうねりについて良好であった。ま
た、比較例1〜比較例3は、全て面取部品質が不充分で
あった。
【0022】
【発明の効果】以上、詳述したように、本発明によれ
ば、少なくとも1回の両面同時平面研削工程の後に面取
工程を行なうようにしたので、両面同時平面研削工程で
平坦化され、厚さバラツキやうねりの小さくなったウエ
ーハに面取加工することになり、面取機の本来の機械精
度を引出し、面取形状の安定した外周部を持つウエーハ
が得られる。また、インフィード研削などの片面研削ま
たは仕上げ砥石による両面同時研削での二次研削を行な
うことにより、エッチング工程を省くことができると共
に、加工工程を変えるだけで面取装置は従来のものをそ
のまま使用できるので、低コストで高精度のウエーハが
得られる。
【図面の簡単な説明】
【図1】 本発明の半導体ウエーハの製造方法の実施の
形態を示すフローチャートである。
【図2】 真空片面吸着を用いた平面研削の説明図であ
る。
【図3】 本発明の製造方法により得られたウエーハの
面取幅精度を示すヒストグラムである。
【図4】 本発明の実施例および比較例により得られた
ウエーハの面取部品質およびウエーハうねりの評価をし
た結果の表図である。
【図5】 従来の半導体ウエーハの製造方法のフローチ
ャートである。
【図6】 面取部加工状態の説明図である。
【図7】 (a)は理想的ウエーハの面取幅精度を示す
ヒストグラム、(b)は従来の製造方法により得られた
ウエーハの面取幅精度を示すヒストグラムである。
【符号の説明】
1 ウエーハ 4 面取部 E スライス工程 F 面取工程 G1 一次両面同時平面研削工程 G2 二次研削工程 K 研磨工程
フロントページの続き (72)発明者 岡部 啓一 長野県更埴市大字屋代1393番地 長野電 子工業株式会社内 (72)発明者 加藤 忠弘 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社 半導体 白河研究所内 (72)発明者 大國 ▲禎▼之 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社 半導体 白河研究所内 (72)発明者 大嶋 久 新潟県中頚城郡頚城村大字城野腰新田 596番地2 直江津電子工業株式会社内 (56)参考文献 特開 平9−270397(JP,A) 特開 平9−270400(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 単結晶インゴットをスライスして薄円板
    状のウエーハを得るスライス工程と、ウエーハの表面を
    平坦化する平面研削工程と、ウエーハの外周エッジ部を
    面取りする面取工程と、ウエーハの表面を鏡面化する研
    磨工程とを含む半導体ウエーハの製造方法において、 前記面取工程の前に、両面研削盤によりウエーハの両面
    を同時に研削する両面同時平面一次研削工程が存在し、
    その後に前記面取工程を行なった後に片面吸着により
    ップ型砥石によるインフィード方式の片面研削により二
    次研削工程を行なうことを特徴とする半導体ウエーハの
    製造方法。
  2. 【請求項2】 前記面取工程を行なった後に片面吸着に
    よりカップ型砥石によるインフィード方式の片面研削に
    より二次研削工程を行ない、エッチング工程を省略した
    ことを特徴とする請求項1記載の半導体ウエーハの製造
    方法。
  3. 【請求項3】 単結晶インゴットをスライスして薄円板
    状のウエーハを得るスライス工程と、ウエーハの表面を
    平坦化する平面研削工程と、ウエーハの外周エッジ部を
    面取りする面取工程と、ウエーハの表面を鏡面化する研
    磨工程とを含む半導体ウエーハの製造方法において、 前記面取工程の前に、両面研削盤によりウエーハの両面
    を同時に研削する両面同時一次平面研削工程が存在し、
    その後に前記面取工程を行なった後に仕上げ砥石による
    両面同時研削により二次研削工程を行なうことを特徴と
    する半導体ウエーハの製造方法。
  4. 【請求項4】 前記面取工程後に高番手の仕上げ砥石に
    よる両面同時研削により二次研削工程を行ない、エッチ
    ング工程を省略したことを特徴とする請求項3記載の半
    導体ウエーハの製造方法。
JP19255598A 1998-07-08 1998-07-08 半導体ウエーハの製造方法 Expired - Lifetime JP3328193B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP19255598A JP3328193B2 (ja) 1998-07-08 1998-07-08 半導体ウエーハの製造方法
US09/348,276 US6284658B1 (en) 1998-07-08 1999-07-07 Manufacturing process for semiconductor wafer
EP99113276A EP0971398A1 (en) 1998-07-08 1999-07-08 Manufacturing process for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19255598A JP3328193B2 (ja) 1998-07-08 1998-07-08 半導体ウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2000031099A JP2000031099A (ja) 2000-01-28
JP3328193B2 true JP3328193B2 (ja) 2002-09-24

Family

ID=16293233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19255598A Expired - Lifetime JP3328193B2 (ja) 1998-07-08 1998-07-08 半導体ウエーハの製造方法

Country Status (3)

Country Link
US (1) US6284658B1 (ja)
EP (1) EP0971398A1 (ja)
JP (1) JP3328193B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2192609A1 (en) 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
US8277283B2 (en) 2008-06-13 2012-10-02 Sumco Corporation Wafer polishing method and wafer produced thereby

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
US7001827B2 (en) * 2003-04-15 2006-02-21 International Business Machines Corporation Semiconductor wafer front side protection
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
DE102006037267B4 (de) 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
JP2009302412A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP5521582B2 (ja) * 2010-01-28 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US8712575B2 (en) * 2010-03-26 2014-04-29 Memc Electronic Materials, Inc. Hydrostatic pad pressure modulation in a simultaneous double side wafer grinder
JP6187579B2 (ja) * 2013-02-19 2017-08-30 株式会社Sumco 半導体ウェーハの加工方法
DE102017215705A1 (de) 2017-09-06 2019-03-07 Siltronic Ag Vorrichtung und Verfahren zum doppelseitigen Schleifen von Halbleiterscheiben
EP3900876B1 (de) 2020-04-23 2024-05-01 Siltronic AG Verfahren zum schleifen einer halbleiterscheibe
CN116214280A (zh) * 2023-04-06 2023-06-06 深圳市晶峰晶体科技有限公司 一种晶体谐振器晶片的加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS6381934A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd ウエハおよびその製造方法
JPH0837169A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JP3055401B2 (ja) 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3339545B2 (ja) 1996-05-22 2002-10-28 信越半導体株式会社 半導体ウエーハの製造方法
JP4066202B2 (ja) * 1996-10-04 2008-03-26 Sumco Techxiv株式会社 半導体ウェハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8277283B2 (en) 2008-06-13 2012-10-02 Sumco Corporation Wafer polishing method and wafer produced thereby
EP2192609A1 (en) 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer

Also Published As

Publication number Publication date
US6284658B1 (en) 2001-09-04
EP0971398A1 (en) 2000-01-12
JP2000031099A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
JP3328193B2 (ja) 半導体ウエーハの製造方法
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
JP3620554B2 (ja) 半導体ウェーハ製造方法
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
JP3664593B2 (ja) 半導体ウエーハおよびその製造方法
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP3658454B2 (ja) 半導体ウェハの製造方法
US6753256B2 (en) Method of manufacturing semiconductor wafer
EP1755156B1 (en) Process for producing silicon wafers
JP3828176B2 (ja) 半導体ウェハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
JPH10180624A (ja) ラッピング装置及び方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP4224871B2 (ja) 半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPH1131670A (ja) 半導体基板の製造方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JPH09102477A (ja) 半導体ウェ−ハおよびその製造方法
JPH11188585A (ja) ウェーハの研削加工方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term