JP3320644B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3320644B2 JP3320644B2 JP30289897A JP30289897A JP3320644B2 JP 3320644 B2 JP3320644 B2 JP 3320644B2 JP 30289897 A JP30289897 A JP 30289897A JP 30289897 A JP30289897 A JP 30289897A JP 3320644 B2 JP3320644 B2 JP 3320644B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- electrode pad
- layer
- aluminum electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に関
し、特にアルミ電極パッドの構造と絶縁膜とアルミ電極
パッドとを被覆するパッシベーション膜の構造に関する
ものである。The present invention relates to a semiconductor device, and more particularly to a structure of an aluminum electrode pad and a structure of a passivation film covering an insulating film and an aluminum electrode pad.
【０００２】[0002]
【従来の技術】従来の半導体装置においては、金属配線
層であるアルミ層とそれを被覆するパッシベーション層
の構造について、それぞれの膜厚は多様であり、それぞ
れの目的に応じた膜厚に設定されていた。これにより、
アルミ層とパッシベーション層の膜厚の大小関係は一定
でなく、アルミ層の方が厚かったり、パッシベーション
層の方が厚かったりと様々であった（特開昭６２−９４
９６４号公報、特開平６−２７５６０４号公報等）。2. Description of the Related Art In a conventional semiconductor device, the structures of an aluminum layer as a metal wiring layer and a passivation layer covering the aluminum layer are various, and are set to thicknesses according to respective purposes. I was This allows
The magnitude relationship between the film thicknesses of the aluminum layer and the passivation layer was not constant, and there were various cases, such as the aluminum layer being thicker or the passivation layer being thicker (Japanese Patent Laid-Open No. 62-94).
964, JP-A-6-275604, etc.).
【０００３】このとき、特にアルミ電極パッド上に金属
突起を形成して、この突起を他の配線と接続することに
より電気信号を外部とやり取りする構成を持った半導体
装置において、電極パッド上の金属突起と他の配線を接
続する際の加圧と加熱によって発生する応力が、アルミ
電極パッドへ伝播し、アルミが膨張する現象が起こる。
その結果、従来の半導体装置では、アルミ電極パッドの
端部において、アルミがパッシベーション膜を押し破り
パッシベーションクラックを発生し、半導体装置の信頼
性を損なうという問題点があった。At this time, particularly in a semiconductor device having a structure in which a metal projection is formed on an aluminum electrode pad and an electrical signal is exchanged with the outside by connecting the projection to another wiring, the metal projection on the electrode pad is formed. The stress generated by pressurization and heating when connecting the projection to another wiring is propagated to the aluminum electrode pad, causing a phenomenon that aluminum expands.
As a result, in the conventional semiconductor device, at the end of the aluminum electrode pad, aluminum pushes through the passivation film to cause a passivation crack, thereby deteriorating the reliability of the semiconductor device.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、前期従来の
課題を解決するものであり、機械構造的に高い信頼性を
有した半導体装置を提供することを目的とする。SUMMARY OF THE INVENTION The object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor device having high mechanical structure and high reliability.
【０００５】[0005]
【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の半導体装置は、半導体基板上の絶縁
膜上に形成したアルミ電極パッドと、絶縁膜とアルミ電
極パッドとを被覆するパッシベーション膜とを具備し、
パッシベーション膜がアルミ電極パッドのアルミ膜厚よ
り厚く且つ１層又は２層以上（好ましくは１〜２層）の
材料層からなる膜であり、さらに、アルミ電極パッドが
アルミ膜の端部に単数または複数の段差（好ましくは１
〜２の段差）を具備することを特徴とする。According to a first aspect of the present invention, there is provided a semiconductor device comprising: an aluminum electrode pad formed on an insulating film on a semiconductor substrate; and an insulating film and the aluminum electrode pad. And a passivation film for coating,
Film Der made of the material layer of the passivation film is thick and one or more layers of aluminum film thickness of the aluminum electrode pad (preferably 1 to 2 layers) is, further, an aluminum electrode pad
One or more steps (preferably 1 step) are provided at the end of the aluminum film.
２2 steps) .
【０００６】また、前記課題を解決するために、本発明
の第２の半導体装置は、半導体基板上の絶縁膜上に形成
したアルミ電極パッドと、絶縁膜とアルミ電極パッドと
を被覆するパッシベーション膜とを具備し、パッシベー
ション膜がアルミ電極パッドのアルミ膜厚より厚く且つ
１層又は２層以上（好ましくは１〜２層）の材料層から
なる膜であり、さらに、アルミ電極パッドがアルミ膜の
端部付近に、アルミ膜の下層においてアルミ膜に段差を
形成するための凸部（突起）を具備することを特徴とす
る。 In order to solve the above-mentioned problems, the present invention
Of the second semiconductor device is formed on the insulating film on the semiconductor substrate
Aluminum electrode pad, insulating film and aluminum electrode pad
And a passivation film for covering the
Film is thicker than the aluminum film thickness of the aluminum electrode pad and
From one or more (preferably 1-2) material layers
The aluminum electrode pad is made of aluminum film
Near the edge, a step in the aluminum film below the aluminum film
Characterized by having a convex portion (projection) for forming.
You.
【０００７】また、前記課題を解決するために、本発明
の第３の半導体装置は、半導体基板上の絶縁膜上に形成
したアルミ電極パッドと、絶縁膜とアルミ電極パッドと
を被覆するパッシベーション膜とを具備し、パッシベー
ション膜がアルミ電極パッドのアルミ膜厚より厚く且つ
１層又は２層以上（好ましくは１〜２層）の材料層から
なる膜であり、さらに、アルミ電極パッドがアルミ膜の
端部付近に、アルミ膜の下層においてアルミ膜に段差を
形成するための凹部（へこみ）を具備することを特徴と
する。 In order to solve the above problems, the present invention
Of the third semiconductor device is formed on the insulating film on the semiconductor substrate
Aluminum electrode pad, insulating film and aluminum electrode pad
And a passivation film for covering the
Film is thicker than the aluminum film thickness of the aluminum electrode pad and
From one or more (preferably 1-2) material layers
The aluminum electrode pad is made of aluminum film
Near the edge, a step in the aluminum film below the aluminum film
It is characterized by having a concave portion (dent) for forming
I do.
【０００８】また、本発明の第１〜第３の半導体装置に
おいて、パッシベーション膜が電極パッドのアルミ膜厚
より０．１〜０．３μｍ厚いことが好ましい。 Further , according to the first to third semiconductor devices of the present invention,
The passivation film is the aluminum film thickness of the electrode pad
It is preferable that the thickness is 0.1 to 0.3 μm thicker.
【０００９】また、本発明の第１〜第３の半導体装置に
おいて、パッシベーション膜の材料が窒化シリコン膜、
シリコン酸化膜、膜中にリンを含む酸化膜、膜中に窒素
を含む酸化膜、膜中にリンと窒素の混合物を含む酸化
膜、及びポリイミド膜からなる群より選ばれる１種以上
であることが好ましい。 Further , according to the first to third semiconductor devices of the present invention,
In addition, the material of the passivation film is a silicon nitride film,
Silicon oxide film, oxide film containing phosphorus in the film, nitrogen in the film
Oxidation film containing a mixture of phosphorus and nitrogen
One or more selected from the group consisting of a film and a polyimide film
It is preferred that
【００１０】[0010]
【発明の実施の形態】以下、本発明の半導体装置の第一
の実施形態について図面を参照して説明する。図１
（ａ）〜（ｇ）は、本発明の第一の実施形態についてそ
の製造工程に沿って説明するための工程断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of a semiconductor device according to the present invention will be described with reference to the drawings. FIG.
(A)-(g) is process sectional drawing for demonstrating the 1st embodiment of this invention along the manufacturing process.
【００１１】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図１（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図１
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミに限られず、Ａｌ−Ｓｉ
−Ｃｕ合金なども挙げられる。First, an interlayer insulating film 2 such as silicon dioxide is formed on the surface of a silicon substrate 1 (FIG. 1A), and an aluminum wiring layer 3 having a thickness of 1.0 μm is formed thereon (FIG. 1).
(B) >>. At this time, an aluminum electrode pad 3 is formed.
Aluminum material is not limited to pure aluminum, but Al-Si
A Cu alloy;
【００１２】次に、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐ
ｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン
膜４を１．２μｍの膜厚でアルミ電極パッドを含む全面
に成長させる《図１（ｃ）》。このときパッシベーショ
ン膜はアルミ電極パッドの端部を充分に被覆しているも
のとする。Next, CVD (chemical vapor)
A silicon nitride film 4 is grown on the entire surface including the aluminum electrode pad to a thickness of 1.2 μm by an our deposition method (FIG. 1C). At this time, it is assumed that the passivation film sufficiently covers the end of the aluminum electrode pad.
【００１３】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図１（ｄ）》。Next, an opening 7 where aluminum is exposed is formed in the passivation film of the aluminum electrode pad portion by a dry etching method (FIG. 1D).
【００１４】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図１（ｅ）》、その上
に電解めっき法により金バンプ９を形成する《図１
（ｆ）》。パッシベーション層の膜総厚１０はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚１１
より厚い構造となる《図１（ｇ）》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。Next, a barrier metal 8 is formed on the aluminum electrode pad including the exposed aluminum portion (FIG. 1E), and a gold bump 9 is formed thereon by electrolytic plating (FIG. 1).
(F) >>. The total thickness 10 of the passivation layer is equal to the thickness 11 of the aluminum layer at the end of the aluminum layer of the aluminum electrode pad.
A thicker structure (FIG. 1 (g)). Thereby, the passivation layer can suppress the stress in the lateral direction generated in the aluminum layer.
【００１５】次に、本発明の半導体装置の第二の実施形
態について図面を参照して説明する。図２（ａ）〜
（ｈ）は、本発明の第二の実施形態についてその製造工
程に沿って説明するための工程断面図である。Next, a second embodiment of the semiconductor device of the present invention will be described with reference to the drawings. FIG.
(H) is a step cross-sectional view for describing the second embodiment of the present invention along the manufacturing steps.
【００１６】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図２（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図２
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミに限られず、Ａｌ−Ｓｉ
−Ｃｕ合金なども挙げることができる。First, an interlayer insulating film 2 such as silicon dioxide is formed on the surface of a silicon substrate 1 (FIG. 2A), and an aluminum wiring layer 3 having a thickness of 1.0 μm is formed thereon (FIG. 2).
(B) >>. At this time, an aluminum electrode pad 3 is formed.
Aluminum material is not limited to pure aluminum, but Al-Si
—Cu alloy and the like can also be mentioned.
【００１７】次に、ＣＶＤ法により窒化シリコン膜４を
０．８μｍ《図２（ｃ）》、リンドープシリコン酸化膜
５を０．５μｍ《図２（ｄ）》の膜厚でアルミ電極パッ
ドを含む全面に成長させる。このときパッシベーション
膜はアルミ電極パッドの端部を充分に被覆しているもの
とする。Next, the aluminum electrode pad is formed to a thickness of 0.8 μm (FIG. 2C) and a thickness of 0.5 μm of the phosphorus-doped silicon oxide film 5 (FIG. 2D) by the CVD method. Grow over the entire surface, including. At this time, it is assumed that the passivation film sufficiently covers the end of the aluminum electrode pad.
【００１８】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図２（ｅ）》。Next, an opening 7 where aluminum is exposed is formed in the passivation film of the aluminum electrode pad portion by a dry etching method (FIG. 2E).
【００１９】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図２（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図２
（ｇ）》。パッシベーション層の膜総厚１０はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚１１
より厚い構造となる《図２（ｈ）》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。Next, a barrier metal 8 is formed on the aluminum electrode pad including the exposed aluminum portion (FIG. 2F), and a gold bump 9 is formed thereon by electrolytic plating (FIG. 2).
(G) >>. The total thickness 10 of the passivation layer is equal to the thickness 11 of the aluminum layer at the end of the aluminum layer of the aluminum electrode pad.
A thicker structure (FIG. 2 (h)). Thereby, the passivation layer can suppress the stress in the lateral direction generated in the aluminum layer.
【００２０】次に、本発明の半導体装置の第三の実施形
態について図面を参照して説明する。図３（ａ）〜
（ｈ）は、本発明の第三の実施形態についてその製造工
程に沿って説明するための工程断面図である。Next, a third embodiment of the semiconductor device of the present invention will be described with reference to the drawings. FIG.
(H) is a step sectional view for describing the third embodiment of the present invention along the manufacturing steps.
【００２１】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図３（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図３
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミには限られず、Ａｌ−Ｓ
ｉ−Ｃｕ合金などが挙げられる。First, an interlayer insulating film 2 such as silicon dioxide is formed on the surface of a silicon substrate 1 (FIG. 3A), and an aluminum wiring layer 3 having a thickness of 1.0 μm is formed thereon (FIG. 3).
(B) >>. At this time, an aluminum electrode pad 3 is formed.
Aluminum material is not limited to pure aluminum, but Al-S
An i-Cu alloy or the like can be used.
【００２２】次に、アルミ電極パッドの端部にウェット
エッチ法またはドライエッチ法により段差１２を形成す
る《図３（ｃ）》。Next, a step 12 is formed at the end of the aluminum electrode pad by a wet etching method or a dry etching method (FIG. 3C).
【００２３】次に、ＣＶＤ法により窒化シリコン膜４を
１．２μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図３（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。Next, a silicon nitride film 4 is grown to a thickness of 1.2 μm on the entire surface including the aluminum electrode pads by the CVD method (FIG. 3D). At this time, it is assumed that the passivation film sufficiently covers the end of the aluminum electrode pad.
【００２４】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図３（ｅ）》。Next, an opening 7 where aluminum is exposed is formed in the passivation film of the aluminum electrode pad portion by a dry etching method (FIG. 3E).
【００２５】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図３（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図３
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に複数の段差１３が存在し、アルミ層端部が末
広がり構造になっていることにより《図３（ｈ）》、ア
ルミ層からパッシベーションに至る横方向への応力によ
って、アルミ層がパッシベーション層の上へ押し上げら
れることを防ぐことができる。Next, a barrier metal 8 is formed on the aluminum electrode pad including the exposed aluminum portion (FIG. 3 (f)), and a gold bump 9 is formed thereon by electrolytic plating (FIG. 3).
(G) >>. At the end of the aluminum layer of the aluminum electrode pad,
A plurality of steps 13 are present in the aluminum layer, and the end of the aluminum layer has a divergent structure << FIG. 3 (h) >>. The aluminum layer is formed into a passivation layer by a lateral stress from the aluminum layer to the passivation. Can be prevented from being pushed up.
【００２６】次に、本発明の半導体装置の第四の実施形
態について図面を参照して説明する。図４（ａ）〜
（ｈ）は、本発明の第四の実施形態についてその製造工
程に沿って説明するための工程断面図である。Next, a fourth embodiment of the semiconductor device of the present invention will be described with reference to the drawings. FIG.
(H) is a step sectional view for describing the fourth embodiment of the present invention along the manufacturing steps.
【００２７】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図４（ａ）》、その
上に厚さ０．５μｍのポリシリコン層６を、次の工程で
形成される、アルミ電極パッド端部の下に配置される位
置に形成する《図４（ｂ）》。その上に厚さ１．０μｍ
のアルミ配線層３を形成する《図４（ｃ）》。このとき
アルミ電極パッド３が形成される。アルミ材料として
は、純アルミには限られず、Ａｌ−Ｓｉ−Ｃｕ合金など
も挙げられる。First, an interlayer insulating film 2 such as silicon dioxide is formed on the surface of a silicon substrate 1 (FIG. 4A), and a polysilicon layer 6 having a thickness of 0.5 μm is formed thereon by the following steps. Formed at a position to be formed below the end of the aluminum electrode pad << FIG. 4 (b) >>. 1.0μm thick
Is formed (FIG. 4C). At this time, an aluminum electrode pad 3 is formed. The aluminum material is not limited to pure aluminum, but may be an Al-Si-Cu alloy.
【００２８】次に、ＣＶＤ法による窒化シリコン膜４を
１．３μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図４（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。Next, a silicon nitride film 4 is grown to a thickness of 1.3 μm by CVD on the entire surface including the aluminum electrode pads (FIG. 4D). At this time, it is assumed that the passivation film sufficiently covers the end of the aluminum electrode pad.
【００２９】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図４（ｅ）》。Next, an opening 7 in which aluminum is exposed is formed in the passivation film of the aluminum electrode pad portion by a dry etching method (FIG. 4E).
【００３０】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図４（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図４
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に凸部１４が存在することにより《図４
（ｈ）》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。Next, a barrier metal 8 is formed on the aluminum electrode pad including the exposed aluminum portion (FIG. 4F), and a gold bump 9 is formed thereon by electrolytic plating (FIG. 4F).
(G) >>. At the end of the aluminum layer of the aluminum electrode pad,
Due to the presence of the protrusions 14 in the aluminum layer, FIG.
(H) >>, with respect to the lateral stress generated in the aluminum layer,
This can be dispersed and the stress in the lateral direction leading to passivation can be reduced.
【００３１】次に、本発明の半導体装置の第五の実施形
態について図面を参照して説明する。図５（ａ）〜
（ｈ）は、本発明の第五の実施形態についてその製造工
程に沿って説明するための工程断面図である。Next, a fifth embodiment of the semiconductor device of the present invention will be described with reference to the drawings. FIG.
(H) is a step sectional view for describing the fifth embodiment of the present invention along the manufacturing steps.
【００３２】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成する《図５（ａ）》。次
に層間絶縁膜２のアルミ電極パッド端部の下に配置され
る位置に深さ０．５μｍのへこみを、ドライエッチ法に
より形成する《図５（ｂ）》。その上に厚さ１．０μｍ
のアルミ配線層３を形成する《図５（ｃ）》。このとき
アルミ電極パッド３が形成される。アルミ材料として
は、純アルミには限られず、Ａｌ−Ｓｉ−Ｃｕ合金など
も挙げられる。First, an interlayer insulating film 2 such as silicon dioxide is formed on the surface of the silicon substrate 1 (FIG. 5A). Next, a dent having a depth of 0.5 μm is formed by dry etching at a position located below the end of the aluminum electrode pad of the interlayer insulating film 2 (FIG. 5B). 1.0μm thick
The aluminum wiring layer 3 is formed << FIG. 5 (c) >>. At this time, an aluminum electrode pad 3 is formed. The aluminum material is not limited to pure aluminum, but may be an Al-Si-Cu alloy.
【００３３】次に、ＣＶＤ法による窒化シリコン膜４を
１．３μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図５（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。Next, a silicon nitride film 4 is grown to a thickness of 1.3 μm on the entire surface including the aluminum electrode pads by the CVD method (FIG. 5D). At this time, it is assumed that the passivation film sufficiently covers the end of the aluminum electrode pad.
【００３４】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図５（ｅ）》。Next, an opening 7 in which aluminum is exposed is formed in the passivation film of the aluminum electrode pad portion by a dry etching method (FIG. 5E).
【００３５】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図５（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図５
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に凹部１５が存在することにより《図５
（ｈ）》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。Next, a barrier metal 8 is formed on the aluminum electrode pad including the exposed aluminum portion (FIG. 5F), and a gold bump 9 is formed thereon by an electrolytic plating method (FIG. 5).
(G) >>. At the end of the aluminum layer of the aluminum electrode pad,
Due to the presence of the recess 15 in the aluminum layer, FIG.
(H) >>, with respect to the lateral stress generated in the aluminum layer,
This can be dispersed and the stress in the lateral direction leading to passivation can be reduced.
【００３６】[0036]
【発明の効果】上述したように本発明によれば、半導体
装置のアルミ電極パッドとパッシベーション膜の構造に
おいて、パッシベーション層の膜厚をアルミ層の膜厚よ
り厚く形成する、または、アルミ電極パッドのアルミ層
端部に段差を形成する、またはアルミ層端部付近のアル
ミ層に段差を形成することにより、アルミ電極パッドに
発生する応力が横方向に伝播し、アルミ層端部に至った
ときにパッシベーション層が応力に耐える構造を有する
か、応力を低減する構造を有することによりパッシベー
ションクラックの発生を低減することができる。As described above, according to the present invention, in the structure of the aluminum electrode pad and the passivation film of the semiconductor device, the thickness of the passivation layer is formed larger than the thickness of the aluminum layer, or When a step is formed at the end of the aluminum layer or a step is formed in the aluminum layer near the end of the aluminum layer, the stress generated in the aluminum electrode pad propagates in the horizontal direction and reaches the end of the aluminum layer. When the passivation layer has a structure that withstands stress or has a structure that reduces stress, generation of passivation cracks can be reduced.
【図１】本発明の第一の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｇ）に分図して示す工
程断面図である。FIGS. 1A to 1G are cross-sectional views illustrating a process according to a first embodiment of the present invention along a manufacturing process thereof. FIGS.
【図２】本発明の第二の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。FIGS. 2A to 2H are process cross-sectional views separately illustrating FIGS. 2A to 2H for describing a second embodiment of the present invention along the manufacturing process.
【図３】本発明の第三の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。FIGS. 3A to 3H are process cross-sectional views separately shown in FIGS. 3A to 3H for describing a third embodiment of the present invention along the manufacturing process.
【図４】本発明の第四の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。FIGS. 4A to 4H are process cross-sectional views separately shown in FIGS. 4A to 4H for describing a fourth embodiment of the present invention along its manufacturing steps.
【図５】本発明の第五の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。FIGS. 5A to 5H are cross-sectional process views illustrating a fifth embodiment of the present invention along (a) to (h) in order to explain the manufacturing process.
１ シリコン基板 ２ 層間絶縁膜 ３ アルミ電極パッド（アルミ配線層） ４ 窒化シリコン膜パッシベーション層 ５ リンドープシリコン酸化膜パッシベーション層 ６ ポリシリコン膜 ７ 開口部 ８ バリアメタル ９ 金バンプ １０ パッシベーション膜総厚 １１ アルミ膜厚 １２ アルミ電極パッド端部のウェットエッチ法または
ドライエッチ法による段差 １３ アルミ電極パッド端部段差 １４ アルミ層凸部 １５ アルミ層凹部Reference Signs List 1 silicon substrate 2 interlayer insulating film 3 aluminum electrode pad (aluminum wiring layer) 4 silicon nitride film passivation layer 5 phosphorus-doped silicon oxide film passivation layer 6 polysilicon film 7 opening 8 barrier metal 9 gold bump 10 total passivation film thickness 11 aluminum Film thickness 12 Step of aluminum electrode pad end by wet etching or dry etching 13 Step of aluminum electrode pad end 14 Aluminum layer convex 15 Aluminum layer concave
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−9577（ＪＰ，Ａ) 特開 昭63−312646（ＪＰ，Ａ) 特開 昭57−126150（ＪＰ，Ａ) 特開 平１−298747（ＪＰ，Ａ) 特開 平２−73647（ＪＰ，Ａ) 特開 平４−122025（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/304 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-51-9577 (JP, A) JP-A-63-312646 (JP, A) JP-A-57-126150 (JP, A) 298747 (JP, A) JP-A-2-73647 (JP, A) JP-A-4-122025 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/60 H01L 21 / 304
Claims (3)
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ１層又は
２層以上の材料層からなる膜であり、さらに、アルミ電
極パッドがアルミ膜の端部に単数または複数の段差を具
備することを特徴とする半導体装置。An aluminum electrode pad formed on an insulating film on a semiconductor substrate, and a passivation film covering the insulating film and the aluminum electrode pad, wherein the passivation film is thicker than the aluminum film thickness of the aluminum electrode pad. Ri film der comprising one or more layers of material layers, further, aluminum electrolytic
The pole pad has one or more steps at the end of the aluminum film.
Wherein a is Bei.
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ１層又は
２層以上の材料層からなる膜であり、さらに、アルミ電
極パッドがアルミ膜の端部付近に、アルミ膜の下層にお
いてアルミ膜に段差を形成するための凸部を具備するこ
とを特徴とする半導体装置。2. An Al film formed on an insulating film on a semiconductor substrate.
Cover the electrode pad, insulating film and aluminum electrode pad.
And a passivation film.
Is thicker than the aluminum film thickness of the aluminum electrode pad and is one layer or
A film composed of two or more material layers.
The pole pad is located near the edge of the aluminum film and under the aluminum film.
And the aluminum film is provided with projections for forming steps.
A semiconductor device characterized by the following .
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ１層又は
２層以上の材料層からなる膜であり、さらに、アルミ電
極パッドがアルミ膜の端部付近に、アルミ膜の下層にお
いてアルミ膜に段差を形成するための凹部を具備するこ
とを特徴とする半導体装置。3. An Al film formed on an insulating film on a semiconductor substrate.
Cover the electrode pad, insulating film and aluminum electrode pad.
And a passivation film.
Is thicker than the aluminum film thickness of the aluminum electrode pad and is one layer or
A film composed of two or more material layers.
The pole pad is located near the edge of the aluminum film and under the aluminum film.
And have a recess for forming a step in the aluminum film.
A semiconductor device characterized by the following .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30289897A JP3320644B2 (en) | 1997-11-05 | 1997-11-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30289897A JP3320644B2 (en) | 1997-11-05 | 1997-11-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145171A JPH11145171A (en) | 1999-05-28 |
| JP3320644B2 true JP3320644B2 (en) | 2002-09-03 |
Family
ID=17914444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30289897A Expired - Fee Related JP3320644B2 (en) | 1997-11-05 | 1997-11-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3320644B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715943B1 (en) | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | Liquid crystal display device and method for manufacturing the same |
| KR100943896B1 (en) | 2003-02-20 | 2010-02-24 | 엘지전자 주식회사 | Method for Manufacturing Chemical Compound Semiconductor Device |
| JP2007067087A (en) * | 2005-08-30 | 2007-03-15 | Sony Corp | Semiconductor device and manufacturing method therefor |
| KR100744238B1 (en) | 2005-09-06 | 2007-07-30 | 동부일렉트로닉스 주식회사 | Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device |
| JP5138248B2 (en) | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device and manufacturing method thereof |
| JP5192171B2 (en) | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device and manufacturing method thereof |
| JP2010245411A (en) * | 2009-04-09 | 2010-10-28 | Hitachi Ltd | Semiconductor device |
| JP6249933B2 (en) * | 2014-12-10 | 2017-12-20 | 三菱電機株式会社 | Semiconductor element, semiconductor device, and method of manufacturing semiconductor element |
| JP2018014414A (en) * | 2016-07-21 | 2018-01-25 | トヨタ自動車株式会社 | Semiconductor device |
-
1997
- 1997-11-05 JP JP30289897A patent/JP3320644B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145171A (en) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| US7145235B2 (en) | Hermetic passivation structure with low capacitance | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US5785236A (en) | Advanced copper interconnect system that is compatible with existing IC wire bonding technology | |
| JP3320644B2 (en) | Semiconductor device | |
| JPH05121409A (en) | Bump electrode for integrated circuit device | |
| JPH07114214B2 (en) | Semiconductor device | |
| JPH10199925A (en) | Semiconductor device and manufacturing method thereof | |
| JP4803964B2 (en) | Electrode structure | |
| JP2782801B2 (en) | Wiring structure of semiconductor device | |
| US6417568B1 (en) | Semiconductor device | |
| JPH0837289A (en) | Semiconductor device and manufacture thereof | |
| JPH11121458A (en) | Semiconductor device | |
| JPH0230137A (en) | Method forming wiring of semiconductor device | |
| JPH05291408A (en) | Semiconductor device and its manufacture | |
| JPH03101233A (en) | Electrode structure and its manufacture | |
| JPH04258125A (en) | Semiconductor device | |
| JPH06151355A (en) | Semiconductor device and manufacture thereof | |
| JPH07130732A (en) | Semiconductor device and its manufacture | |
| JPH05347358A (en) | Semiconductor device and manufacture thereof | |
| JP2002246411A (en) | Semiconductor device and its manufacturing method | |
| JP3135169B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS63107141A (en) | Manufacture of semiconductor device | |
| JP2803188B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH05243323A (en) | Semiconductor device and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |