JP3320414B2 - スイッチキャパシタ零交差点検出器を有するトーン受信機 - Google Patents

スイッチキャパシタ零交差点検出器を有するトーン受信機

Info

Publication number
JP3320414B2
JP3320414B2 JP50174293A JP50174293A JP3320414B2 JP 3320414 B2 JP3320414 B2 JP 3320414B2 JP 50174293 A JP50174293 A JP 50174293A JP 50174293 A JP50174293 A JP 50174293A JP 3320414 B2 JP3320414 B2 JP 3320414B2
Authority
JP
Japan
Prior art keywords
capacitor
switch
inverting input
tone receiver
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50174293A
Other languages
English (en)
Other versions
JPH06503220A (ja
Inventor
ロルフ フリードリッヒ フィリップ ベッカー
イアープ ムルダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH06503220A publication Critical patent/JPH06503220A/ja
Application granted granted Critical
Publication of JP3320414B2 publication Critical patent/JP3320414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
    • H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
    • H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
    • H04Q1/453—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling in which m-out-of-n signalling frequencies are transmitted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1536—Zero-crossing detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 本発明は、反転入力端および非反転入力端を有する増
幅回路を含む零交差点検出器を具えるトーン受信機に関
するものである。このような受信機は既知であり、例え
ば1979年12月発行の“IEEE Journal of Solid State C
ircuits",Vol.SC−14,No.6の論文“Ａ monolithic dua
l tone multifrequency receiver"に記載されている。
これらのトーン受信機はDTMF（Dual Tone Multi Freque
ncy）信号のような、電話技術で一般に用いられている
トーン信号を検出するために電話機に用いることができ
る。
反転入力端および非反転入力端を有する増幅回路はオ
フセット電圧を表わしうる特性を有している。すなわ
ち、２つの入力端間の電圧差が零である場合に、零に等
しくない電圧を出力端に生ぜしめることができる。この
オフセット電圧は零交差点検出器の動作に悪影響を及ぼ
す。その理由は、増幅器／比較器入力の零レベルが、設
定すべき正及び負の入力しきい値電圧間の対称位置をも
はや占めなくなる為である。これにより、比較器として
作用する増幅回路が、設定されたしきい値よりも小さな
小妨害信号により附勢されるという影響が生じるおそれ
がある。
本発明の目的は、オフセット電圧が補償され、オフセ
ット電圧による悪影響を無くした前述した種類のトーン
受信機を提供せんとするにある。
本発明は、前記の零交差点検出器が、 ※ 一端が第３オン／オフスイッチを経て増幅回路の非
反転入力端に接続される第３キャパシタと、 ※ この第３キャパシタの他端に接続され、一定の大き
さのステップより成るしきい値電圧信号を生じるしきい
値電圧源と、 ※ 一端が第３キャパシタと第３オン／オフスイッチと
の相互接続点に接続され、他端が基準電圧源に接続され
た第４オン／オフスイッチと を具え、制御回路により、第３及び第４オン／オフスイ
ッチを第２及び第１オン／オフスイッチとそれぞれ同相
で開放及び閉成させるようにしたことを特徴とする。
２つのスイッチの第１制御位相では、第１スイッチが
閉成（すなわち導通）し、第２スイッチが開放する。従
って、第２キャパシタは増幅回路に接続されず、増幅回
路の出力端はその反転入力端に直接接続される。その結
果、第１キャパシタがオフセット電圧まで充電される。
これらスイッチの第２制御位相では、第１スイッチが開
放し、第２スイッチが閉成される。従って、第１キャパ
シタの最初の電荷が第１及び第２キャパシタ間に分配さ
れる。これらの位相が繰返される為、第２キャパシタが
最終的にオセフット電圧まで充電される。この状態で且
つ零交差点検出器に入力信号が無い場合には、増幅回路
の双方の入力端にオフセット電圧が存在する。すなわ
ち、非反転入力端に実際のオフセット電圧が存在し、反
転入力端にこの実際のオフセット電圧と同じ大きさで第
２キャパシタの両端間にある電圧が存在する。その結
果、入力信号の電圧が零の場合出力電圧も零となる。
上述した手段による追加の利点は、入力信号に存在す
るいかなる直流電圧成分も阻止されるということであ
る。このような直流電圧成分もオフセット電圧と同じ悪
影響を及ぼすおそれがある。
本発明によるトーン受信機の一実施例では、前記の零
交差点検出器が、 ※ 一端が第３オン／オフスイッチを経て増幅回路の非
反転入力端に接続される第３キャパシタと、 ※ この第３キャパシタの他端に接続され、一定の大き
さのステップより成るしきい値電圧信号を生じるしきい
値電圧源と、 ※ 一端が第３キャパシタと第３オン／オフスイッチと
の相互接続点に接続され、他端が基準電圧源に接続され
た第４オン／オフスイッチと を具え、制御回路により、第３及び第４オン／オフスイ
ッチを第２及び第１オン／オフスイッチとそれぞれ同相
で開放及び閉成させるようにしたことを特徴とする。
これらの手段により、零交差点検出器がしきい値電圧
を発生せしめ、雑音のようなわずかな妨害信号が零交差
点検出器を動作せしめないようにしうる。このしきい値
電圧はヒステリシス特性を呈する。すなわち、零交差点
検出器が、例えば信号が正のしきい値電圧を上方に越え
るのに反応して一旦動作せしめられると、しきい値電圧
が負となり、又これらの逆が行われる。このことは、し
きい値電圧付近で変化する信号により零交差点検出器を
頻繁に反転させることがなくなるという点で有利なこと
である。
しきい値電圧発生器は常に電圧ステップを発生する
為、第1,第２及び第３キャパシタの直列の組合せが充電
される。又、第１及び第３キャパシタは常に放電され
る。その理由は、第１キャパシタは第１スイッチにより
増幅回路の出力端子に常に接続され、第３キャパシタは
第４スイッチにより基準電圧源に常に接続されている為
である。しかし、第２キャパシタは絶えず放電されず、
その結果零交差点検出器の適正動作が悪影響を受けるお
それがある。この状態を回避するために、本発明の他の
実施例によるトーン受信機では、トーン受信機が、前記
のしきい値電圧信号の前記のステップに続く第２オン／
オフスイッチのスイッチ・オン期間内で、このステップ
と大きさが同じで極性が逆の他の電圧ステップを生じる
手段を具えているようにする。大きさが同じで極性が逆
のこの電圧ステップは充電されたのと同じ電荷だけ第３
キャパシタを放電させる。
図面を参照して本発明を更に説明する。
第１図は本発明によるトーン受信機のブロック線図を
示す。
第２図は本発明によるトーン受信機に用いる零交差点
検出器を示す。
第１図に示すトーン受信機は電話機に用いることがで
きる。到来信号は逆エイリアシングフィルタ４に供給さ
れる。このフィルタの機能は信号のサンプリング中に生
じる混合周波数を除去することにある。このフィルタの
出力端は、帯域分離して不所望な信号を除去する２つの
フィルタ６及び８に接続されている。DTMFモードではこ
れら２つのフィルタが固定の帯域通過周波数で動作し、
信号トーンモードではこれらフィルタの一方がスイッチ
・オフされる。この場合、他方のフィルタは80Hz〜3400
Hzの範囲にある多数の周波数帯域内で調整しうる。フィ
ルタ６及び８の出力信号は零交差点検出器10及び12に供
給される。これらの検出器は第２図につき詳細に説明す
る。各零交差点検出器の出力信号はデジタルプロセッサ
16に供給され、このデジタルプロセッサにより信号を評
価し、零交差点検出を含む種々の回路素子を制御する。
第１図に示す各ブロックには、例えば3.58MHzの周波数
の水晶発振器２から生じるクロック信号が供給される。
クロック信号の正確な周波数及び位相は分周兼制御回路
14で生ぜしめられる。第１図の種々のブロックの入力端
にはこれらの各ブロックに供給される信号形態が線図的
に示されている。
第２図は、第１図に示す検出器10のような零交差点検
出器を一層詳細に示す。この零交差点検出器は、反転入
力端22及び非反転入力端24を有する増幅器兼比較器とし
て作用する増幅回路20を有する。この非反転入力端24は
スイッチ58により基準電圧源（図示せず）の端子26に接
続される。増幅回路は更に、スイッチ32を含む帰還ルー
プ28を有し、この帰還ループは増幅回路の出力端30と反
転入力端22との間に位置している。零交差点検出器の信
号入力端38と反転入力端22との間にはキャパシタ36とス
イッチ40との直列回路が位置している。
非反転入力端24はスイッチ44及びキャパシタ42を経て
しきい値電圧源46にも接続されている。基準電圧源の端
子26と、キャパシタ42及びスイッチ44間の相互接続点と
の間には他のスイッチ48が挿入されている。しきい値電
圧源46は、電流源50と、電流源52及びスイッチ54の直列
回路との並列回路を有している。これら２つの電流源は
これらの電流を順バイアスダイオード56に供給する。
この零交差点検出器におけるスイッチはそれ自体既知
のCMOSゲートとして構成するのが好ましい。CMOSトラン
ジスタの利点は、開放（非導通）状態でこれらCMOSトラ
ンジスタのドレイン及びソース間の抵抗が極めて高く、
制御電極はこれがドレイン−ソース通路に容量結合され
ている為にこの制御電極を駆動する素子から殆ど電荷を
引込まないということである。
零交差点検出の動作を説明するために、非反転入力端
がスイッチ58及び端子26を経て一定電圧の基準電圧源に
接続されているものと仮定する。零交差点検出器のスイ
ッチは受信すべき信号に比べて高い周波数、例えば数百
KHzで駆動される。零交差点検出器の動作間隔の最初の
位相では、複数のスイッチが閉成（すなわち導通）す
る。これらのスイッチを図２中に記号“o"、すなわち奇
数“odd"の“o"で表わし、一方他のスイッチを記号
“e"、すなわち偶数“even"の“e"で表わしている。偶
数位相スイッチは奇数位相スイッチに対し逆位相の関
係、すなわち一方の種類のスイッチが開放すると他方の
種類のスイッチが閉成し、一方の種類のスイッチが閉成
すると他方の種類のスイッチが開放する関係にある。ス
イッチ54のみが、後述するように、前述した制御型のも
のではない。
零交差点検出器は以下のようにオフセット電圧補償回
路として動作する。
零交差点検出器の動作の最初の位相では、スイッチ58
が閉成され、非反転入力端24がスイッチ58を経て基準電
圧源の端子26に接続されている。この非反転入力端にお
けるオフセット電圧は電圧源60により記号的に示してあ
る。この位相ではスイッチ32も閉成している為、反転入
力端22は出力端30に接続されている。帰還差動増幅器は
その２つの入力端を常に同じ電圧に駆動しようとする
為、オフセット電圧はキャパシタ34の両端間に存在す
る。次の位相では、スイッチ32が開放し、スイッチ44及
び40が閉成する。これによりキャパシタ34の電荷が部分
的にキャパシタ36に流れ、その結果このキャパシタ36が
充電される。次の位相では、キャパシタ34が再びオフセ
ット電圧に充電され、その後次の位相でこのオフセット
電圧の一部が再びキャパシタ36に移る。この処理は全オ
フセット電圧がキャパシタ36の両端間に現われるまで継
続される。入力端38に入力信号が存在しないものとする
と、反転入力端に接続された側のキャパシタ36の端部が
オフセット電圧のレベルになり、従って反転入力端を有
する。非反転入力端を有する場合もこのようになる為、
２つの非反転及び反転入力端間にもはや電圧差が生ぜ
ず、オフセット効果ももはや生じない。
零交差点検出器は入力信号中に存在するいかなる直流
成分VDCをも阻止するということを認識するために、入
力端24が基準電圧源の端子に接続されているものと仮定
する。スイッチ32が開放し、スイッチ40が閉成すると、
キャパシタ36及び34は直流成分VDCにより充電される。
次の位相では、これら２つのスイッチが逆転される為、
キャパシタ34の電荷が零となり、キャパシタ36の電荷は
維持される。次の位相では、直流成分VDCが再びこれら
２つのキャパシタを充電し、その後キャパシタ34が放電
される。この処理は、直流成分VDCがキャパシタ36の両
端間に存在するまで継続され、このことは入力信号中の
直流成分が阻止されるということを意味する。
本発明による零交差点検出器は、入力信号が一旦しき
い値電圧を越えると、このしきい値電圧が逆の正負符号
の値に反転されるようにした当該しきい値電圧を発生す
るものである。このヒステリシスの効果は、ある時間の
間しきい値電圧の付近に留まっている信号により零交差
点検出器が常に逆転されるのを回避する。しきい値電圧
は以下のようにして生ぜしめられる。
偶数位相中（従ってスイッチ44及び40が閉成されてい
る際）、スイッチ54が開放又は閉成状態のいずれかにあ
る。いずれの場合でも、ダイオード56を流れる電流は１
ステップ（１段階）の大きさだけ変化し、ダイオードの
両端間に存在する電圧も（わずかな）１ステップ変化を
呈する。この電圧ステップはキャパシタ42によりキャパ
シタ34に伝達される。キャパシタ34は２つのキャパシタ
42及び36のいずれより可成り小さい。このことは、電圧
ステップの殆ど全てがキャパシタ34の両端間に存在する
ということを意味する。比較器として作用する増幅器20
を逆転させるためには、入力電圧がキャパシタ34の両端
間に存在するこの電圧を越える必要がある。従って、こ
の処理がしきい値電圧を生ぜしめる。
比較器が一旦逆転されると、この逆転は零交差点検出
器に接続されたデジタルプロセッサ（第１図参照）によ
り検出される。このデジタルプロセッサは例えばスイッ
チ54の動作を制御する。最初、正のしきい値電圧が設定
されていたものとする。入力信号がこのしきい値電圧を
越えると、零交差点検出器が逆転される。この逆転がデ
ジタルプロセッサにより検出され、これに応答してこの
デジタルプロセッサがスイッチ54を制御してこのスイッ
チを偶数位相の開始時に閉成させる。この位相の直後に
スイッチ54が開放し、しきい値電圧源46が負の電流ステ
ップを、従って負の電圧ステップをも生ぜしめる。この
負の電圧ステップは前述したようにキャパシタ34の両端
間に現われるようになり、従って比較器を逆転させるに
は入力信号がより一層負の値を有する必要がある。従っ
て、この処理により負のしきい値電圧を生ぜしめる。
しきい値電圧源46の電流ステップが偶数位相の終了直
前に逆の順序で再び得られるようにするのが有利であ
る。その結果、電流ステップを流すすべてのキャパシタ
が逆の電流ステップにより放電される。このようにする
ことにより、特に零交差点検出器の全動作サイクル中に
放電されないキャパシタ36が許容しえない程度に高い電
圧値まで充電されることがなくなる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−138806（ＪＰ，Ａ) 特開 平１−235403（ＪＰ，Ａ) 特開 昭60−239110（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45 H04Q 1/30 - 1/50

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも１つの零交差点検出器（10）を
    有するトーン受信機において、 この零交差点検出器が、 ※ 反転入力端（22）と非反転入力端（24）とを有し増
    幅器及び比較器として用いられる増幅回路（20）であっ
    て、非反転入力端が基準電圧源（26）に結合され、前記
    の増幅回路がその出力端（30）と反転入力端（22）との
    間に第１オン／オフスイッチ（32）を含む帰還ループを
    含んでいる当該増幅回路（20）と、 ※ 前記の反転入力端（22）及び非反転入力端（24）間
    の第１キャパシタ（34）と、 ※ 零交差点検出器の信号入力端（38）と増幅回路（2
    0）との間の第２キャハシタ（36）と、 ※ この第２キャパシタ（36）と直列に接続された第２
    オン／オフスイッチ（40）と、 ※ 前記の２つのオン／オフスイッチ（32,40）を互い
    に逆位相で開放及び閉成させる制御回路（14,16）と を含んでいることを特徴とするトーン受信機。
  2. 【請求項２】請求の範囲第１項に記載のトーン受信機に
    おいて、前記の零交差点検出器が、 ※ 一端が第３オン／オフスイッチ（44）を経て増幅回
    路（20）の非反転入力端（24）に接続される第３キャパ
    シタ（42）と、 ※ この第３キャパシタ（42）の他端に接続され、一定
    の大きさのステップより成るしきい値電圧信号を生じる
    しきい値電圧源（46）と、 ※ 一端が第３キャパシタ（42）と第３オン／オフスイ
    ッチ（44）との相互接続点に接続され、他端が基準電圧
    源（26）に接続された第４オン／オフスイッチ（48）と
    を 具え、制御回路（14,16）により、第３及び第４オン／
    オフスイッチ（44,48）を第２及び第１オン／オフスイ
    ッチ（40,32）とそれぞれ同相で開放及び閉成させるよ
    うにしたことを特徴とするトーン受信機。
  3. 【請求項３】請求の範囲第２項に記載のトーン受信機に
    おいて、トーン受信機が、前記のしきい値電圧信号の前
    記のステップに続く第２オン／オフスイッチ（40）のス
    イッチ・オン期間内で、このステップと大きさが同じで
    極性が逆の他の電圧ステップを生じる手段（14,16）を
    具えていることを特徴とするトーン受信機。
  4. 【請求項４】請求の範囲第１項に記載のトーン受信機に
    おいて、第１キャパシタ（34）が増幅回路（20）の入力
    段の寄生キャパシタンスを以って構成されていることを
    特徴とするトーン受信機。
JP50174293A 1991-07-01 1992-07-01 スイッチキャパシタ零交差点検出器を有するトーン受信機 Expired - Fee Related JP3320414B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP91201679 1991-07-01
EP91201679.7 1991-07-01
PCT/NL1992/000115 WO1993001687A1 (en) 1991-07-01 1992-07-01 Tone receiver comprising a switch capacitor zero crossing detector

Publications (2)

Publication Number Publication Date
JPH06503220A JPH06503220A (ja) 1994-04-07
JP3320414B2 true JP3320414B2 (ja) 2002-09-03

Family

ID=8207748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50174293A Expired - Fee Related JP3320414B2 (ja) 1991-07-01 1992-07-01 スイッチキャパシタ零交差点検出器を有するトーン受信機

Country Status (7)

Country Link
US (1) US5359652A (ja)
EP (1) EP0546173B1 (ja)
JP (1) JP3320414B2 (ja)
KR (1) KR100256382B1 (ja)
DE (1) DE69217853T2 (ja)
SG (1) SG44877A1 (ja)
WO (1) WO1993001687A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69320630T2 (de) * 1993-09-14 1999-01-14 Sgs Thomson Microelectronics Offset-Verminderung in einer Nulldetektorschaltung
GB2292046B (en) * 1994-07-26 1999-03-03 Nokia Mobile Phones Ltd Automatic NAM programmer
FI106328B (fi) 1996-02-08 2001-01-15 Nokia Mobile Phones Ltd Menetelmä ja piirijärjestely vastaanotetun signaalin käsittelemiseksi
DE19653189C2 (de) * 1996-12-19 1999-04-15 Sgs Thomson Microelectronics Analogsignal-Rechtecksignal-Umformvorrichtung mit Offset-Kompensation
US6538502B2 (en) * 2000-12-27 2003-03-25 Intel Corporation High bandwidth switched capacitor input receiver
KR20030037660A (ko) * 2001-11-07 2003-05-14 현대자동차주식회사 차량의 전자 메카니컬 밸브 시스템의 실린더 휴지 제어 방법
US7756495B2 (en) * 2005-09-29 2010-07-13 Intel Corporation High speed receiver
KR100858313B1 (ko) * 2007-01-05 2008-09-11 (주)위더스비젼 제로 크로스 검출기 및 오디오 장치의 뮤트 신호 발생기
CA2623061A1 (en) * 2007-03-02 2008-09-02 Sean C. Carroll Zero crossing circuit
AT507324B1 (de) * 2008-10-02 2012-05-15 Siemens Ag Schaltwandler und verfahren zum betreiben des schaltwandlers
US20100194447A1 (en) * 2009-02-05 2010-08-05 James Garrett Zero input bias current, auto-zeroed buffer for a sample and hold circuit
US8493098B1 (en) * 2012-03-14 2013-07-23 Honeywell International Inc. Systems and methods for compensating the input offset voltage of a comparator
CN103424605A (zh) 2012-05-19 2013-12-04 快捷半导体(苏州)有限公司 一种零电流检测电路和方法、及电压变换电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697782A (en) * 1971-09-20 1972-10-10 Gen Motors Corp Two-state zero-crossing detector
US4176286A (en) * 1978-03-08 1979-11-27 Bei Electronics, Inc. Signal translator with squelch
US4191862A (en) * 1978-08-07 1980-03-04 Rolm Corporation Dual frequency tone decoder
US4237390A (en) * 1978-09-28 1980-12-02 National Semiconductor Corporation Switching comparator
US4345169A (en) * 1980-10-27 1982-08-17 Siemens Corporation Zero crossing detector
US4523107A (en) * 1982-04-23 1985-06-11 Motorola, Inc. Switched capacitor comparator
JPS60142613A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 波形整形回路
JPS6215918A (ja) * 1985-07-15 1987-01-24 Nec Corp 比較器
US4716319A (en) * 1986-08-04 1987-12-29 Motorola, Inc. Switched capacitor filter for low voltage applications
US4707624A (en) * 1986-09-10 1987-11-17 National Semiconductor Corp. Offset cancellation scheme for a differential reset stabilized latch
DE3723919A1 (de) * 1987-07-18 1989-01-26 Philips Patentverwaltung Vergleichsschaltung
US4906996A (en) * 1988-12-02 1990-03-06 John Fluke Mfg. Co., Inc. Analog-to-digital converter with offset voltage polarity inversion
US5182476A (en) * 1991-07-29 1993-01-26 Motorola, Inc. Offset cancellation circuit and method of reducing pulse pairing

Also Published As

Publication number Publication date
DE69217853T2 (de) 1997-10-09
US5359652A (en) 1994-10-25
KR100256382B1 (ko) 2000-05-15
KR930701901A (ko) 1993-06-12
WO1993001687A1 (en) 1993-01-21
EP0546173A1 (en) 1993-06-16
SG44877A1 (en) 1997-12-19
DE69217853D1 (de) 1997-04-10
EP0546173B1 (en) 1997-03-05
JPH06503220A (ja) 1994-04-07

Similar Documents

Publication Publication Date Title
JP3320414B2 (ja) スイッチキャパシタ零交差点検出器を有するトーン受信機
US4987387A (en) Phase locked loop circuit with digital control
EP0053014A1 (en) Clock generator circuit
EP0415649A2 (en) Compensated phase locked loop circuit
US5841822A (en) Band-pass sigma-delta converter and commutating filter therefor
US5680072A (en) Differential interpolating switched capacitor filter and method
JP2003018223A (ja) 差分信号伝達回路
EP0735669B1 (en) Switched capacitor differential circuits
JP3212721B2 (ja) 積分効果を有する位相判別整流器構成及びそれを利用した電圧制御発振器を有するｐｌｌ
EP0243792B1 (en) Offset corrected amplifier
CA1202694A (en) Switched capacitor oscillator
KR940000702B1 (ko) 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법
US5892375A (en) Comparator with small signal suppression circuitry
US5963885A (en) Sensing circuit
US5774004A (en) Hysteresis limiter for canceling offset by dynamically varying a reference voltage
US6060913A (en) Electrical system with small signal suppression circuitry
JPH08102643A (ja) 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したｐｌｌ回路
JPH06276090A (ja) Ｐｌｌ回路
JPH1051272A (ja) 同調制御方式
US20220407476A1 (en) Dc-blocking amplifier with aliasing tone cancellation circuit
KR960009963B1 (ko) 타이머 발진기
JPH01191548A (ja) 周波数検波式復調回路
IE50382B1 (en) Circuit for deriving a reset signal
RU1793558C (ru) Устройство дл восстановлени посто нной составл ющей
US5977802A (en) Circuit for processing vertical synchronization signals including a polarity detection circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees