JP3320280B2 - マルチ電子源の製造方法及び画像表示装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマルチ電子源の製造
方法及び該マルチ電子源を適用した画像表示装置の製造
方法に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。

【０００３】ＦＥ型の例としては、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ ｅｍｉ
ｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒｏ
ｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌ
ｄ ｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓ ｗｉｔｈ ｍ
ｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐ
ｈｙｓ．，４７，５２４８（１９７６）などが知られて
いる。

【０００４】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆ ｔｕｎ
ｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知
られている。

【０００５】また、表面伝導型放出素子としては、たと
えば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１
９６５）や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2 Ｏ3 ／
ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］や、カ
ーボン薄膜によるもの［荒木久 他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２５に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００９】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。

【００１０】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。

【００１２】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。

【００１３】発明者らは、たとえば図２６に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。

【００１４】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２および列方向配
線４００３は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗４００４および４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６ｘ６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００１６】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２および列方向配
線４００３に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の１行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線４００２には選択電
圧Ｖｓを印加し、同時に非選択の行の行方向配線４００
２には非選択電圧Ｖｎｓを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
圧Ｖｅを印加する。この方法によれば、配線抵抗４００
４および４００５による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印
加され、また非選択行の表面伝導型放出素子にはＶｅ−
Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Ｖｅを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Ｖｅを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。

【００１７】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源にはいろいろな用
途が考えられており、たとえば画像情報に応じた電圧信
号を適宜印加すれば、画像表示装置用の電子源として応
用できるものと期待される。

【００１８】一方、発明者らは表面伝導型放出素子の特
性を改善するための研究を鋭意行った結果、製造工程に
おいて通電活性化処理を行なうことが効果的であること
を見出した。

【００１９】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、導電性薄膜に電流を流
して該薄膜を局所的に破壊もしくは変形もしくは変質さ
せて亀裂を形成する処理（通電フォーミング処理）を行
なう。この後さらに通電活性化処理を行なうことにより
電子放出特性を大幅に改善することが可能である。

【００２０】すなわち、通電活性化処理とは通電フォー
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。例えば、適宜の分圧の有
機物が存在し、全圧が１０のマイナス４乗ないし１０の
マイナス５乗［ｔｏｒｒ］の真空雰囲気中において、電
圧パルスを定期的に印加することにより、電子放出部の
近傍に単結晶グラファイト、多結晶グラファイト、非晶
質カーボン、のいずれかか、もしくはその混合物を５０
０［オングストローム］以下の膜厚で堆積させる。ただ
し、この条件はほんの一例であって、表面伝導型放出素
子の材質や形状により適宜変更されるべきであるのは言
うまでもない。

【００２１】このような処理を行なうことにより、通電
フォーミング直後と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上増加させることが可能
である。なお、通電活性化終了後には、真空雰囲気中の
有機物の分圧を低減させるのが望ましい。

【００２２】したがって、上述の多数の表面伝導型放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行なう
のが望ましいことは言うまでもない。

【００２３】しかしながら上述した従来の表面伝導型放
出素子のように、製造工程において通電によるフォーミ
ング、（活性化）を行う電子放出素子を画像形成装置に
応用する場合には、以下のような問題があった。

【００２４】平板型ＣＲＴをはじめとして、表面伝導型
放出素子を応用した各種画像形成パネルにおいては、当
然のことながら高品位・高精細な画像が望まれる。これ
を実現するには、例えば単純マトリクス配線された多数
の表面伝導型放出素子を用いる。このため、行および列
の数が数百〜数千にも達する非常に多くの素子配列が必
要となり、かつ各表面伝導型放出素子の素子特性が均一
であることが望まれる。

【００２５】しかしながら、例えば、印加する電圧波形
などをはじめとするフォーミングの条件によって、表面
伝導型放出素子の電子放出特性が変化する場合がある。
更に、単純マトリクス配線の場合、特定の１素子のみを
フォーミングしようとしても他の表面伝導型放出素子へ
の電流回り込みが発生してしまう。従って、他の未フォ
ーミングの表面伝導型放出素子に影響を与えずに、１素
子毎に電流を集中させてフォーミングすることは極めて
困難である。従って、全ての表面伝導型放出素子を同一
条件でフォーミングできなくなり、表面伝導型放出素子
の素子特性がばらついてしまうという問題があった。

【００２６】そこで、発明者らは、行列状にマトリクス
配線された表面伝導型放出素子を複数のグループに分割
し、グループ単位に順次フォーミング用の電圧を印加し
てゆく方法による高抵抗化処理を行った。

【００２７】即ち、図２７に示すようなＭ行Ｎ列のマル
チ表面伝導型放出素子に対して、例えば１行単位で順次
フォーミング用電圧を印加した。図中ＥＹ1〜ＥＹNおよ
びＥＸ1〜ＥＸMは配線取り出し電極である。

【００２８】図２８は、図２７に示すマルチ表面伝導型
放出素子に対して、例えば２行目の表面伝導型放出素子
（図中、黒色で示す）にフォーミング用電圧を印加する
場合の例を示す図である。図２８で示される様に電極Ｅ
Ｘ2にはフォーミング用の電圧源を接続し、他の電極に
はグランドレベル、即ち０Ｖを接続する。この方法によ
れば、原理的には２行目の表面伝導型放出素子だけにフ
ォーミング用電圧が印加され、他の表面伝導型放出素子
には電圧が印加されたり電流が回り込んだりすることは
ない。実際にこの方法でフォーミングを行い、さらに上
述の通電活性化を、通電フォーミングと同様に同方向か
ら同方法で順次行ったところ、表面伝導型放出素子の電
子放出特性の均一化がみられた。

【００２９】それでも電子放出特性のバラツキを完全に
なくすることは困難であり、特にマトリクスの片側に沿
って、電子放出特性の劣る素子が分布してしまうという
問題があった。より具体的には、フォーミング時に給電
端から遠かった側、即ち図２８においては右側の表面伝
導型放出素子の放出特性が劣っていた。

【００３０】従って、このマトリクス電子源を画像形成
装置の電子源として用いた場合には、画像の片側の輝度
あるいは濃度が不足することとなり、不都合が生じてし
まっていた。

【００３１】発明者等は、上述した問題点の発生原因に
ついて鋭意研究し、その発生原因を以下のように究明し
た。

【００３２】上述した図２８に示す方法では、原理的に
は上述したように１行の表面伝導型放出素子だけにフォ
ーミング用電圧を印加することができるが、配線電極Ｅ
Ｘ1〜ＥＸM，ＥＹ1〜ＥＹNの電気抵抗は実際には０では
ないため、従ってそこに電流が流れる際には電圧降下が
発生する。そこで、図２８においてフォーミング用電圧
を印加している２行目の表面伝導型放出素子群に着目
し、その配線抵抗を含めたモデルを図２９に示す。

【００３３】図２９において、Ｆ1〜ＦNは表面伝導型放
出素子、ｒ1〜ｒNは行方向配線ＥＸ2における各部の配
線抵抗、ｒyは各列配線ＥＹ1〜ＥＹNの給電端子から表
面伝導型放出素子までの配線抵抗である。一般には、行
配線ＥＸ2は一定の線幅、厚さ、材料で形成するように
設計されるため、製造上のバラツキを除けばｒ1〜ｒNは
等しいと考えてよい。また各列配線ＥＹ1〜ＥＹNは一般
にはどれも等しく設計されるので、製造上のバラツキを
除けば各配線の抵抗ｒyは等しいと考えてよい。

【００３４】図２９に示すモデルに流れる電流を説明す
るための図を、図３０に示す。図３０において、フォー
ミング用電源から供給される電流をＩ、各表面伝導型放
出素子Ｆ1〜ＦNに流れる電流をそれぞれｉ1〜ｉNとした
とき、

【００３５】

【数１】

【００３６】なる関係がある。

【００３７】また、行方向の各部の配線抵抗ｒ1〜ｒNに
流れる電流を、それぞれｉr1〜ｉrNとしたとき、

【００３８】

【数２】

【００３９】と表すことができる。

【００４０】即ち、例えばｒ1に流れる電流ｉr1は全表
面伝導型放出素子に流れる電流の和と等しく、ｒ2に流
れる電流ｉr2は全表面伝導型放出素子に流れる電流の和
から表面伝導型放出素子Ｆ1に流れる電流ｉ1を差し引い
たものと等しい。また、ｒNに流れる電流ｉrNは表面伝
導型放出素子ＦNに流れる電流ｉNと一致する。従って、
行方向配線に関しては、フォーミング用電源に近い部分
ほど大きな電流が流れることが分かる。

【００４１】各配線抵抗ｒ1〜ｒNでは、各々に流れる電
流に応じて電圧降下が発生するため、各表面伝導型放出
素子にかかる電圧は図３４の（ａ）に示すグラフの様に
なる。尚、図３４の（ａ）において、横軸は各表面伝導
型放出素子の番号を、縦軸は各表面伝導型放出素子にか
かる電圧を示す。尚、縦軸のＥfはフォーミング用電源
の出力電圧である。

【００４２】図３４の（ａ）によれば、フォーミング用
電源に近い表面伝導型放出素子ほど大きな電圧がかかる
ことが分かる。従って、フォーミング用電源の出力電圧
を０Ｖから徐々に上昇させていった場合、同一行の表面
伝導型放出素子であっても全素子同時にフォーミング
（高抵抗化）が生じるのではなく、電源に近いＦ1から
順にフォーミングが生じてゆくことが分かる。

【００４３】以下、Ｆ1からＦNまでがフォーミングされ
る経過を、図３４の（ｂ）を参照して順を追って説明す
る。

【００４４】まず、フォーミング用電源の出力電圧Ｅ
を、図示の様に時間とともに直線的に上昇させてゆく。
すると、各表面伝導型放出素子には上述した図３４の
（ａ）で説明したような比率で電圧が印加される。ここ
で、各表面伝導型放出素子がＶformの大きさの電圧によ
りフォーミングされるものとすれば、時間Ｔf1におい
て、まず表面伝導型放出素子Ｆ1がフォーミングされ
る。表面伝導型放出素子Ｆ1の抵抗値は、フォーミング
された後に大幅に高くなる。モデルを簡単化するため、
フォーミング後の表面伝導型放出素子には電流が流れな
いとすれば、表面伝導型放出素子Ｆ1がフォーミングさ
れた時点でのモデルは図３１に示す様になる。

【００４５】図３１に示すように表面伝導型放出素子Ｆ
1がフォーミングされても、抵抗ｒ1で発生する電圧降下
はあまり大きく変化しない。なぜなら、例えばＮ＝１０
００であったとすれば、Ｆ1がフォーミングされても抵
抗ｒ1には残り９９９素子分の電流が依然として流れて
いるため、変化の比率が小さいからである。これは言い
換えれば、表面伝導型放出素子Ｆ1がフォーミングされ
て高抵抗化した際、残りの未フォーミング素子に印加さ
れる電圧はあまり変化しないということである。

【００４６】そして、フォーミング用電源の出力電圧を
更に時間とともに直線的に大きくしていくと、表面伝導
型放出素子Ｆ2，Ｆ3，…の順に次々とＶformの大きさの
電圧に達し、順次高抵抗化してゆく。

【００４７】ここで、表面伝導型放出素子ＦN-2までフ
ォーミングされたモデルを図３２に、また表面伝導型放
出素子ＦN-1までフォーミングされたモデルを図３３に
それぞれ示す。両モデルを比較すると、表面伝導型放出
素子ＦN-1がフォーミングされる前後で配線抵抗ｒ1〜ｒ
N-2で生ずる電圧降下が大きな比率で変化することが理
解できる。即ち、配線抵抗に流れる電流が、フォーミン
グ前後で２素子分から１素子分に、約５０％変化するか
らである。これは、言い換えれば、表面伝導型放出素子
ＦN-1がフォーミングされて高抵抗化した瞬間に、表面
伝導型放出素子ＦNにかかる電圧が飛躍的に上昇すると
いうことである。

【００４８】即ち、表面伝導型放出素子ＦNに印加され
る電圧は、図３４の（ｂ）のＦN印加電圧のグラフに示
すように、最初は直線的に上昇するが時間の経過ととも
に急激に上昇速度が早くなり、Ｖformに至るわけであ
る。このように、素子への印加電圧が短時間に急速に上
昇した場合、例えば急速な電力投入による加熱などの理
由により正常なフォーミングが行われず、活性化しにく
い素子となってしまい、結果として良好な電子放出特性
が得られなくなる。

【００４９】以上、両端の表面伝導型放出素子を例に挙
げることによりモデルを簡単化して説明を行ったが、よ
り厳密な回路モデルを用いて解析した結果でも同様の傾
向となることを、発明者らは見出している。

【００５０】即ち、一般には行配線の給電端子から近い
表面伝導型放出素子は、他の表面伝導型放出素子がフォ
ーミングされてもその影響を受けにくく、ほぼ電源の出
力電圧に準じた電圧が印加されるが、逆に給電端子から
遠い表面伝導型放出素子では、他の表面伝導型放出素子
がフォーミングされてゆくにつれ印加電圧が急激に上昇
する傾向があるといえる。このため、上述したように給
電端子から遠い側に特性の劣る表面伝導型放出素子が分
布する結果となってしまうことが分かる。

【００５１】尚、上記図２９〜図３３に示した各モデル
では、直流電圧を直線的に上昇して印加した場合につい
ての説明を行ったが、例えばパルス状電圧の振幅を直線
的に上昇して印加した場合にも、同様に問題が発生する
ことについて説明できる。

【００５２】また、以上単純マトリクス配線の片側電極
取り出しの場合について説明を行ったが、両側電極取り
出しの場合にも同様の問題が生じる。図３５の（ａ）
に、この場合の等価配線図を示し、各素子にかかる電圧
分布を図３５の（ｂ）に示す。図３５によれば、両側電
極取り出しの場合には、片側電極取り出しの場合と異な
り、両側から順次フォーミングが起こることが分かる。
この場合は、片側取り出しで説明したのと同様の理由に
より中央部の表面伝導型放出素子の特性が悪くなり、従
って輝度分布が大きい低品位の画像が表示されてしま
う。

【００５３】また、マルチ表面伝導型放出素子の画像表
示装置として、図３６の（ａ）に示す梯子状に配線した
表面伝導型放出素子を多数並べたもの（以降梯子型配線
と呼ぶ）についても、発明者らは鋭意研究を行っている
が、上述した単純マトリクス配線と同様な問題が発生し
ている（片側電極取り出しの場合）。このときの電圧分
布を図３６の（ｂ）に示すが、給電電極側から順にフォ
ーミングが起こることは明らかである。

【００５４】また、梯子型配線基板において給電端子と
接地端子を交互に取り出した場合を図３７の（ａ）に示
し、この場合の電圧分布を図３７の（ｂ）に示す。この
場合は、両側からフォーミングが起こることが分かる。

【００５５】発明者らは以上説明したとおり種々の配線
方法の画像表示装置をフォーミング活性化、評価してき
たが、上述した問題が共通して起こり、更に高品位な画
像表示装置を得られるには至っていなかった。

【００５６】本発明は上述した課題を解決するためにな
されたものであり、複数の電子源、複数の行方向配線及
び列方向配線でマトリクス回路を形成してなるマルチ電
子源において、各素子の電子放出特性を均一とするフォ
ーミング、活性化処理が可能なマルチ電子源の製造方法
並びに画像表示装置の製造方法を提供することを目的と
する。

【００５７】また、本発明の目的は、フォーミング処理
で与えられた特性が比較的均一となっている複数の導電
性薄膜を単位に活性化処理を行い、活性化処理後におい
て全導電性薄膜の特性をより均一化することを可能とす
ることにある。

【００５８】

【課題を解決するための手段】上記の目的を達成する本
発明のマルチ電子源の製造方法は、複数の電子源、複数
の行方向配線及び列方向配線でマトリクス回路を形成し
てなるマルチ電子源の製造方法であって、前記複数の行
方向配線の各行方向配線に接続された複数の導電性薄膜
を単位として、各導電性薄膜に所定の通電フォーミング
処理を施し、各導電性薄膜に電子放出部を形成する形成
工程と、前記形成工程で電子放出部が形成された各導電
性薄膜を、前記複数の列方向配線の各列方向配線に接続
された複数の導電性薄膜を単位として、各導電性薄膜の
前記電子放出部に通電を行なって、その近傍に炭素もし
くは炭素化合物を堆積せしめる通電活性化処理を施す活
性化工程とを備える。

【００５９】上記の構成によれば、行方向配線に接続さ
れた複数の導電性薄膜を単位として通電フォーミング処
理が施される。そして、通電フォーミング処理が施され
た各導電性薄膜について、今度は列方向配線に接続され
た複数の導電性薄膜を単位として通電活性化処理が施さ
れる。行方向配線に接続された導電性薄膜を単位として
フォーミングを行ったので、列方向配線に接続された各
導電性薄膜は、ほぼ等しいフォーミング条件でフォーミ
ングされている。活性化処理が列方向配線に接続された
導電性薄膜を単位として行われるので、この活性化処理
の結果、全ての導電性薄膜についてほぼ均一な特性を与
えることができる。

【００６０】また、好ましくは、前記活性化工程は、選
択された列方向配線に接続された複数の導電性薄膜に対
して、該複数の導電性薄膜からの電子放出量が飽和する
まで前記通電活性化処理を施してその飽和値を獲得し、
他の列方向配線に接続された複数の導電性薄膜に対して
は、その電子放出量が前記飽和値に達するまで前記通電
活性化処理を行う。すべての素子群について放出電流が
飽和するまで活性化処理を行うことができるからであ
る。

【００６１】また、好ましくは、前記選択された列方向
配線とは、フォーミング電圧の給電端から最も遠い列方
向配線である。最もフォーミング条件の悪い素子群の飽
和電流を基準とするので、すべての素子群が確実に到達
しうる飽和電流値を得ることができるからである。

【００６２】また、好ましくは、前記活性化処理におい
て、各列方向配線に接続された複数の導電性薄膜を単位
として通電活性化処理の処理条件を変更する変更工程を
更に備える。フォーミング状態がほぼ等しい複数の導電
性薄膜を単位として活性化処理を行うので、各列方向配
線に接続された複数の導電性薄膜を単位として処理条件
を適切に変更することで、効果的かつ良好な活性化処理
が可能となる。

【００６３】また、好ましくは、前記活性化工程は、前
記形成工程における通電フォーミングの給電端に近い順
に列方向配線を選択して通電活性化処理を実行し、選択
された列方向配線が給電端より遠ざかるのに従ってガス
圧を上昇する。ガス圧を上昇させることで、各素子が活
性化されやすくなるからである。

【００６４】また、好ましくは、前記活性化工程におけ
るガス圧の上昇は、有機ガスを注入することで行う。

【００６５】以上のように、行方向のライン単位で順次
通電フォーミングされた各導電性薄膜は、その方向と直
交する列方向のライン単位で通電活性化される。以上の
方法によると通電フォーミング時に給電端子からの距離
の違いによるライン内での特性のばらつきが生じても、
それと直交する方向、すなわち通電活性化時のライン内
では、ほぼ均一な特性をもつ導電性薄膜が得られること
となる。そしてその特性に応じた条件で通電活性化を行
なうことにより、通電活性化時のライン間での電子放出
特性を均一にすることが可能となりうる。そして結果的
に全ての導電性薄膜の特性の均一化が可能となり、均一
なマルチ電子源、つまり高品位な画像形成装置を得るこ
とができる。

【００６６】更に、本発明によれば、マルチ電子源を製
造する製造方法を適用した画像表示装置の製造方法が提
供される。

【００６７】なお、本発明において、マトリクス配線に
おける行方向、列方向は、単にマトリクス配線における
２つの配線方向を区別するのに用いたものである。

【００６８】

【発明の実施の形態】以下に添付の図面を参照して本発
明の好適な実施の形態を説明する。

【００６９】本発明の実施形態によるフォーミング処
理、通電活性化処理を説明する前に、本発明を適用する
マルチ電子源と該マルチ電子源を用いた画像表示装置に
ついて図１３〜図２３を用いて説明することにする。

【００７０】（表示パネルの構成と製造法）本発明を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。

【００７１】図１３は、実施形態に用いた表示パネルの
斜視図である。同図では、内部構造を示すためにパネル
の１部を切り欠いて示している。

【００７２】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００７３】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮｘＭ個形成されている。（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０
００以上の数を設定することが望ましい。本実施形態に
おいては、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記
ＮｘＭ個の表面伝導型放出素子は、Ｍ本の行方向配線１
００３とＮ本の列方向配線１００４により単純マトリク
ス配線されている。前記、１００１〜１００４によって
構成される部分をマルチ電子ビーム源と呼ぶ。なお、マ
ルチ電子ビーム源の製造方法や構造については、後で詳
しく述べる。

【００７４】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００７５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図１
４の（ａ）に示すようにストライプ状に塗り分けられ、
蛍光体のストライプの間には黒色の導電体１０１０が設
けてある。黒色の導電体１０１０を設ける目的は、電子
ビームの照射位置に多少のずれがあっても表示色にずれ
が生じないようにする事や、外光の反射を防止して表示
コントラストの低下を防ぐ事、電子ビームによる蛍光膜
のチャージアップを防止する事などである。黒色の導電
体１０１０には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。

【００７６】また、３原色の蛍光体の塗り分け方は前記
図１４の（ａ）に示したストライプ状の配列に限られる
ものではなく、たとえば図１４の（ｂ）に示すようなデ
ルタ状配列や、それ以外の配列であってもよい。なお、
モノクロームの表示パネルを作成する場合には、単色の
蛍光体材料を蛍光膜１００８に用いればよく、また黒色
導電材料は必ずしも用いなくともよい。

【００７７】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００７８】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００７９】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００８０】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００８１】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【００８２】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本画
像表示装置に用いるマルチ電子ビーム源は、表面伝導型
放出素子を単純マトリクス配線した電子源であれば、表
面伝導型放出素子の材料や形状あるいは製法に制限はな
い。しかしながら、発明者らは、表面伝導型放出素子の
中では、電子放出部もしくはその周辺部を微粒子膜から
形成したものが電子放出特性に優れ、しかも製造が容易
に行えることを見いだしている。したがって、高輝度で
大画面の画像表示装置のマルチ電子ビーム源に用いるに
は、最も好適であると言える。そこで、上記実施形態の
表示パネルにおいては、電子放出部もしくはその周辺部
を微粒子膜から形成した表面伝導型放出素子を用いた。
そこで、まず好適な表面伝導型放出素子について基本的
な構成と製法および特性を説明し、その後で多数の素子
を単純マトリクス配線したマルチ電子ビーム源の構造に
ついて述べる。

【００８３】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００８４】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１５に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【００８５】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。

【００８６】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【００８７】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００８８】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００８９】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００９０】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００９１】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，などをはじ
めとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，Ｃ
ｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物
や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，
などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。

【００９２】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００９３】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１５の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００９４】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１５においては模式的に示した。

【００９５】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００９６】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００９７】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１５においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【００９８】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００９９】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【０１００】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０１０１】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１６の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図１５と同一である。

【０１０２】１）まず、図１６の（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。

【０１０３】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０１０４】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【０１０５】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である（具体的に
は、本実施形態では主要元素としてＰｄを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。）。

【０１０６】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１０７】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【０１０８】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０１０９】通電方法をより詳しく説明するために、図
１７に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【０１１０】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【０１１１】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０１１２】４）次に、図１６の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。

【０１１３】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【０１１４】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１１５】通電方法をより詳しく説明するために、図
１８の（ａ）に、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。

【０１１６】図１６の（ｄ）に示す１１１４は該表面伝
導型放出素子から放出される放出電流Ｉｅを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１８の（ｂ）に示すが、活性化電
源１１１２からパルス電圧を印加しはじめると、時間の
経過とともに放出電流Ｉｅは増加するが、やがて飽和し
てほとんど増加しなくなる。このように、放出電流Ｉｅ
がほぼ飽和した時点で活性化用電源１１１２からの電圧
印加を停止し、通電活性化処理を終了する。

【０１１７】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【０１１８】以上のようにして、図１６の（ｅ）に示す
平面型の表面伝導型放出素子を製造した。

【０１１９】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【０１２０】図１９は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。

【０１２１】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１５の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2 のような電気的に絶
縁性の材料を用いる。

【０１２２】次に、垂直型の表面伝導型放出素子の製法
について図２０を参照して説明する。図２０の（ａ）〜
（ｆ）は、製造工程を説明するための断面図で、各部材
の表記は前記図１０６と同一である。

【０１２３】１）まず、図２０の（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０１２４】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１２５】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１２６】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１２７】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１２８】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１６の（ｃ）を用いて説明した平面型の通電フォー
ミング処理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１６の（ｄ）を用いて説明した平面型の
通電活性化処理と同様の処理を行えばよい。） 以上のようにして、図２０の（ｆ）に示す垂直型の表面
伝導型放出素子を製造した。

【０１２９】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１３０】図２１に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１３１】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１３２】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１３３】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１３４】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１３５】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１３６】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１３７】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１３８】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１３９】図２２に示すのは、前記図１３の表示パネ
ルに用いたマルチ電子ビーム源の平面図である。基板上
には、前記図１５で示したものと同様な表面伝導型放出
素子が配列され、これらの素子は行方向配線電極１００
３と列方向配線電極１００４により単純マトリクス状に
配線されている。行方向配線電極１００３と列方向配線
電極１００４の交差する部分には、電極間に絶縁層（不
図示）が形成されており、電気的な絶縁が保たれてい
る。

【０１４０】図２２のＡ−Ａ’に沿った断面を、図２３
に示す。

【０１４１】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１４２】以上説明したように、本実施形態のマルチ
電子源の製造過程においては、フォーミング処理と通電
活性化処理が存在し、これらの処理が表示パネルを形成
した後の電子放出（即ち表示特性）に大きな影響を与え
る。以下、図１〜図１２を参照して本発明の実施形態を
説明するが、以下の実施形態の説明では、これらフォー
ミング処理、通電活性化処理を適切に行うための装置、
方法を示す。

【０１４３】＜実施形態１＞図１は、本実施形態におけ
るフォーミング、活性化を行なうための電気回路の概略
構成を示したブロック図である。図１において９は表面
伝導型放出素子であり、電子放出部形成用薄膜にフォー
ミング、活性化処理を実行することにより電子放出部を
含む薄膜を形成するようにしたものである。表面伝導型
放出素子９はｍ×ｎのマトリクス配置となっており、表
面伝導型放出素子９を多数個備えるマルチ電子ビーム源
１０（以下電子源１０と称する）を構成する。

【０１４４】７、８はパルス発生電源及び制御スイッチ
ング回路である。パルス発生電源及び制御スイッチング
回路７は、 行方向に並ぶ端子ＤＹ１〜ＤＹｎ（これらの端子は
夫々列方向配線に接続される）に通電フォーミングパル
スを印加するかグランドにするかを切り換えるスイッチ
素子と、 通電フォーミング、通電活性化を行なうために端子
ＤＹ１〜ＤＹｎを選択するスイッチ素子と、 それらの切り換え動作及びパルスの波高、幅、周
期、発生タイミングなどを制御する回路からなる。

【０１４５】パルス発生電源及び制御スイッチング回路
８は列方向に並ぶ端子ＤＸ１〜ＤＸｎ（これらの端子
は、夫々行方向配線に接続される）に対してパルス発生
電源及び制御スイッチング回路７と同じ働きをする。ま
た、パルス発生電源及び制御スイッチング回路７、８
は、複数の端子を同時に選択する事も可能である。ま
た、１１は、制御用ＣＰＵであり、パルス発生電源及び
制御スイッチング回路７、８による通電処理、接続切換
を制御する。

【０１４６】図２は、電子源１０の全マトリクス中の６
×６マトリクスを抽出した図である。説明上各表面伝導
型放出素子を区別するためにＤ（１，１）、Ｄ（２，
１）ないしはＤ（６，６）のように、各素子の位置を示
す（Ｘ，Ｙ）座標を示している。

【０１４７】本実施形態では、行方向に沿って１ライン
ずつ順に通電フォーミングする。まず、図２のＤＸ１上
に接続されたＤ（１，１）、Ｄ（１，２），Ｄ（１，
３）、Ｄ（１，４）、Ｄ（１，５）、Ｄ（１，６）の各
表面伝導型放出素子を通電フォーミングするために、パ
ルス発生電源及び制御スイッチング回路８により端子Ｄ
Ｘ１を選択してフォーミングパルスを印加する。ここで
ＤＸ１以外の端子（ＤＸ２〜ＤＸ６、ＤＹ１〜ＤＹ６）
はＧＮＤとする。このような電位の与え方により単純マ
トリクス配線において所望の表面伝導型放出素子だけに
電圧を印加することができる。

【０１４８】フォーミングパルスは、図１７におけるＴ
１（パルス幅）を１ミリ秒、Ｔ２（パルス間隔）を１０
ミリ秒として三角波を印加するようにして、波高値の昇
圧レートは毎秒０．１Ｖとする。そして、約１×１０マ
イナス６乗ｔｏｒｒの真空雰囲気下で、波高値０Ｖから
１４Ｖまでフォーミングパルスの印加を行った。なお、
上述の通電条件は、本実施形態の表面伝導型放出素子に
関する好ましい方法であり、表面伝導型放出素子の設計
を変更した場合には、それに応じて条件を適宜変更する
のが望ましい。

【０１４９】つづいて、ＤＸ２上に接続されたＤ（２，
１）、Ｄ（２，２）、Ｄ（２，３）、Ｄ（２，４）、Ｄ
（２，５）、Ｄ（２，６）の各表面伝導型放出素子を通
電フォーミングするために、端子ＤＸ２を選択し、その
他の素子はＧＮＤとして同様にしてフォーミングパルス
を印加する。

【０１５０】以上のような処理を繰り返して、図２にお
いて上から下に向かってＤＸ６まで１ラインずつ順にフ
ォーミングを完了させる。図３は６×６マトリクスを通
電フォーミングする際のタイムチャートである。

【０１５１】以上の通電フォーミング処理を完了した時
点では、課題で述べたとおり、給電端子ＤＸｍからの距
離の違いによって行方向配線に沿ったライン内（図２に
おいては横方向）では、特性にばらつきがあることが考
えられる。

【０１５２】しかしながら、上記通電フォーミング処理
によれば、列方向配線に沿ったライン内（図２において
は縦方向）では、ほぼ同様の通電フォーミングが実行さ
れることになるから、ほぼ特性のそろった表面伝導型放
出素子が並ぶことになる。従って、本実施形態１では、
次の通電活性化におて、フォーミング時のラインと直交
する方向、つまりほぼ特性のそろった表面伝導型放出素
子が並ぶ列方向配線に沿って（図２の縦方向）通電活性
化を行なう。

【０１５３】即ち、まず図２のＤＹ６上に接続されたＤ
（１，６）、Ｄ（２，６）、Ｄ（３，６）、Ｄ（４，
６）、Ｄ（５，６）、Ｄ（６，６）の各表面伝導型放出
素子を通電活性化するために、図１のパルス発生電源及
び制御スイッチング回路７、８により端子ＤＹ６を選択
して活性化パルスを印加する。ここで、その他の端子は
ＧＮＤに接続される。

【０１５４】活性化パルスは、図１８の（ａ）における
矩形波の、Ｔ１（パルス幅）を１ミリ秒、Ｔ２（パルス
間隔）を１０ミリ秒、波高値Ｖａｃを１４Ｖとして、約
１×１０マイナス５乗ｔｏｒｒの真空雰囲気下で印加し
た。また活性化中は、後述する方法で放出電流Ｉｅをモ
ニタしながら行った。そして、Ｉｅ値が完全に飽和する
まで十分に時間をかけ（本実施形態では９０分）活性化
した。

【０１５５】つづいて、図２のＤＹ５上に接続されたＤ
（１，５）、Ｄ（２，５）、Ｄ（３，５）、Ｄ（４，
５）、Ｄ（５，５）、Ｄ（６，５）の各表面伝導型放出
素子を通電活性化するために、ＤＹ５を選択し活性化パ
ルスを印加し、その他の端子はＧＮＤとする。以下同様
にして、図２において右から左に向かってＤＹ１まで１
ラインずつ順に活性化していく。ここで２ライン目以降
（本実施形態ではＤＹ５からＤＹ１）を活性化する際
は、ＤＹ６のラインで飽和したＩｅの値に到達したとこ
ろで終了する。図４は、６×６マトリクスを通電活性化
する際のタイムチャートである。

【０１５６】またこの場合の各列の活性化時間とＩｅの
関係を図５に示す。活性化列が進むに従って、すなわち
通電フォーミング時の給電端子に近づくに従って、通電
活性化時間が短くなっていくことがわかる。

【０１５７】上述のような方法を、全マトリクス中で行
なうことにより、均一な電子源を作成することが可能と
なる。特に、通電フォーミング処理において条件の悪い
素子（本例ではＤＹ６の列方向配線上に並ぶ素子）の飽
和値に合わせて他の素子をフォーミングするので、各素
子の特性をより確実にそろえることができる。

【０１５８】図６は上述した実施形態１による通電フォ
ーミング処理、通電活性化処理を実現するための構成を
表すブロック図である。同図において、パルス発生電源
及び制御スイッチング回路７、８と、電子源１０は図１
で説明した通りである。また、アノード１１１４、電流
計１１１６、高圧電源１１１５は、通電活性化処理にお
ける放出電流Ｉｅを計測するための構成であり、図１６
の（ｄ）で上述した通りである。

【０１５９】４は排気系であり、上述したフォーミング
処理時の真空雰囲気（１０のマイナス６乗Ｔｏｒｒ）や
通電活性化処理時の真空雰囲気（１０のマイナス５乗Ｔ
ｏｒｒ）を提供する。

【０１６０】３は制御装置であり、上述したフォーミン
グ処理、通電活性化処理の実行を制御する。制御装置３
としては、例えばパーソナルコンピュータを用いること
ができる。１はＣＰＵであり、メモリ２に格納された制
御プログラムに従って、上述のフォーミング処理、通電
活性化処理を実行する。なお、排気系４による排気処理
も制御装置３によって制御されるように構成してもよ
い。この場合、電子源を納めたチャンバー内の圧力を制
御装置３に取り込むようにして、当該チャンバー内の圧
力状態を制御でき、以下に説明するフォーミング処理か
ら活性化処理までの工程を自動的に実行させることがで
きる。

【０１６１】以上のような構成における本実施形態１の
処理を図７、図８のフローチャートを参照して説明す
る。図７、図８は実施形態１におけるフォーミング処
理、活性化処理の手順を表すフローチャートである。な
お、このフローチャートで示される制御を実現するため
の制御プログラムはメモリ２に格納され、ＣＰＵ１によ
って実行される。

【０１６２】図７のステップＳ１１〜ステップＳ１５で
は、フォーミング処理が実行される。まず、ステップＳ
１１において処理カウンタｋに初期値１をセットする。
なお、処理カウンタｋはフォーミング処理においてどの
行方向配線を選択するかを決定するものである。また、
上記図６における制御装置３が排気系４を制御するよう
に構成した場合は、通電フォーミング処理の開始に先立
って、排気系４を駆動し、チャンバー内をフォーミング
処理に適した圧力にセットする。

【０１６３】ステップＳ１２では、フォーミングを行う
行方向配線として端子ＤＸｋ（ｋは処理カウンタｋの
値）を選択するとともに、他の端子をＧＮＤに接続す
る。この状態で、ステップＳ１３においてフォーミング
パルスを印加する。以上の処理は、制御装置３がパルス
発生電源及び制御スイッチング回路７及び８を制御する
ことで実現する。

【０１６４】フォーミングパルスの印加を終了すると、
ステップＳ１４へ進み、次の行方向配線を選択するため
に処理カウンタｋを１つ増加する。そして、ステップＳ
１５において、全行方向配線についてフォーミング処理
を終えたか否かを判断し、未処理の行方向配線があれば
ステップＳ１２へ戻る。一方、全ての行についてフォー
ミング処理を終えたら、引き続き通電活性化処理を行う
ためにステップＳ１６へ進む。

【０１６５】ステップＳ１６では、処理カウンタｋに列
方向配線の数ｎをセットする。通電活性化処理では、処
理カウンタｋは処理すべき列方向配線を選択するのに用
いられる。なお、上記図６における制御装置３が排気系
４を制御するように構成した場合は、通電フォーミング
処理の終了後、通電活性化処理の開始前に排気系４を駆
動し、チャンバー内を通電活性化処理に適した圧力にセ
ットする。

【０１６６】ステップＳ１７〜Ｓ２４では通電活性化処
理が実行される。まず、ステップＳ１７では処理カウン
タｋに従って処理すべき列方向配線ＤＹｋを選択し、他
の端子をＧＮＤに接続する。そして、ステップＳ１８に
おいて、選択した列方向配線（ＤＹｋ）に対して通電活
性化処理のための電圧を印加する。以上の処理は、制御
装置３がパルス発生電源及び制御スイッチング回路７及
び８を制御することで実現されることは、フォーミング
処理と同じである。

【０１６７】ステップＳ１９では現在選択されている列
方向配線がｎ番目であるか否かを判断する。選択中の列
方向配線がｎ番目（ＤＹｎ）であれば、処理はステップ
Ｓ２０へ進む。ここで、ｎ番目の列方向配線とは、フォ
ーミング電圧を印加した端子（ＤＸ１〜ＤＸｍ）から一
番遠い列方向配線である。ステップＳ２０では、電流計
１１１６によって放出電流Ｉｅをモニタし、Ｉｅが飽和
するまで活性化処理を行う。なお、Ｉｅが飽和したか否
かの判定は、Ｉｅの変化率が所定値以下になったか否か
で行う。

【０１６８】Ｉｅが飽和したと判定されるとステップＳ
２０からステップＳ２１へ進み、その飽和値をαとして
記憶する。その後ステップＳ２３へ進み、次の列方向配
線を選択するために処理カウンタｋを１つ増加する。

【０１６９】一方、処理カウンタｋが２以上の場合は、
ステップＳ１９からステップＳ２２へ進む。ステップＳ
２２では、活性化電圧を印加しながら電流計１１１６の
値をモニタし、計測された放出電流が先のステップＳ２
１で獲得した飽和電流値αに到達したか否かを判断す
る。放出電流が飽和電流αを越えると、当該列方向配線
における活性化処理を終え、ステップＳ２３へ進む。上
述したようにステップＳ２３では、次の列方向配線を選
択するために処理カウンタｋを１つ増加する。

【０１７０】ステップＳ２４では、すべての列について
活性化処理を終えたか否かを判断し、未処理の列が存在
すればステップＳ１７へ戻る。一方、すべての列につい
て処理を終了していれば、そのまま本処理を終了する。

【０１７１】以上のように本実施形態１によれば、行単
位でフォーミング処理を行い、その後の活性化処理をフ
ォーミング処理が比較的同一条件で実行された列単位で
行うので、フォーミング処理と活性化処理を経た後の各
表面伝導型放出素子の特性を揃えることが可能となる。
また、活性化処理の終了を、放出電流が所定値に達した
か否かで管理するので、効果的に素子の特性を揃えるこ
とができる。更に、活性化処理の終了を決定するための
放出電流の値を、最もフォーミング条件の悪い素子列に
よる放出電流の飽和値としたので、すべての素子列にお
いてこの飽和値に到達することが可能となり、各素子の
特性をより確実に揃えることが可能である。

【０１７２】なお上述の通電条件は、本実施形態の表面
伝導型放出素子に関する好ましい方法であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。

【０１７３】また本実施形態の通電フォーミングはライ
ン単位であれば上記の限りではなく、複数ライン同時で
も、またそれらをパルス間隔の間に走査して行ってもよ
い。通電活性化においても同様で、通電フォーミングし
たラインと直交するライン単位であれば、ばらつきが許
容される範囲内で複数ラインでもよく、また走査して行
ってもよい。もちろん上記実施形態で、行と列が逆でも
よい。

【０１７４】＜実施形態２＞以下に添付の図面を参照し
て本発明の第２の実施形態についてフォーミング、活性
化処理の部分のみ説明する。

【０１７５】図９は実施形態２におけるフォーミング、
活性化処理を行なうための電子回路の概略構成を示した
ブロック図である。実施形態１によるフォーミング、活
性化処理の構成（図１）と異なる点は、列方向に並ぶ端
子ＤＸ１とＤＸ１’ないしＤＸｎとＤＸｎ’のように、
行方向配線の取り出し端子が両側に設けられている点で
ある。

【０１７６】通電フォーミング方法も、実施形態１と全
く同じであるが、本実施形態では両側取り出しのため、
図３５で述べた通り、通電フォーミング後、給電端子か
ら離れた中央寄りになるほど活性化しにくい表面伝導型
放出素子が並ぶこととなる。ただし列方向配線に沿った
ライン内（図９における縦方向）では、ほぼ特性が揃う
のは実施形態１と同じである。

【０１７７】次にフォーミング時のラインと直交する方
向、つまりほぼ特性のそろった表面伝導型放出素子が並
ぶ列方向（図９の縦方向）に沿って通電活性化を行な
う。活性化する表面伝導型放出素子の選択方法、活性化
パルスは実施形態１と同じである。通電活性化する順番
は、まず約１×１０マイナス５乗ｔｏｒｒの真空雰囲気
下において、ＤＹ１、つまり活性化しやすいラインより
はじめ、ほぼＩｅが飽和したところで終了する。そして
次にＤＹ６、ＤＹ２、ＤＹ５と内側に向かって、つまり
活性化しにくいラインに向かって行い、ＤＹ１のＩｅに
到達したところで終了する。

【０１７８】その際、活性化ラインが内側に進むに従っ
て真空雰囲気下に有機ガス（本実施形態の場合アセトン
を用いた。）を徐々に圧力が高くなるよう導入し、最終
的に約１×１０マイナス２乗ｔｏｒｒとした。この圧力
範囲においては、圧力が高いほど活性化時間が短く、ま
た放出電流Ｉｅの到達する飽和電流値も大きくなること
を、本発明者らは実験的に確かめている。なお、１×１
０マイナス２乗ｔｏｒｒ程度の圧力であれば、放出電流
に対する影響はない。

【０１７９】つまり本実施形態２の通電活性化では、１
ライン目を図３のＤＹ１のように行った後、他のライン
をその時間−Ｉｅカーブに近くなるように有機ガスを導
入しながら行なわれる。

【０１８０】図１０は実施形態２におけるフォーミング
処理、活性化処理を実現するための構成を表すブロック
図である。同図において、実施形態１（図６）と同じ構
成には同一の参照番号が付してあり、ここではそれらの
説明を省略する。

【０１８１】図１０において、１１は導入ガスであるア
セトンが貯えられている容器である。流量系１２は制御
装置１６からの制御信号に従って、容器１１に貯えられ
ている導入ガス（アセトン）を電子源１０が格納されて
いるチャンバー（不図示）へ供給する。１３は圧力系で
あり、電子源１０を格納するチャンバー内の圧力を計測
し、その結果を制御装置１６へ出力する。なお、行方向
配線の両側取り出しは図示を省略してある。

【０１８２】１６は制御装置であり、例えばパーソナル
コンピュータ等で実現できる。制御装置１６は、ＣＰＵ
１４を有し、メモリ１５に格納された制御プログラムを
実行する。メモリ１５には、後述する図１１のフローチ
ャートで示される制御を実現するための制御プログラム
が格納されている。制御装置１６は、圧力計１３より得
られるチャンバー内の圧力に基づいて、排気系４を制御
し、チャンバー内の圧力を適正に保つ。

【０１８３】なお導入ガスはアセトンに限ったわけでは
なく、カーボン系のガスが適宜選択して用いられる。導
入ガスとしては、例えば次のようなもの化合物が挙げら
れる。即ち、アルカン、アルケン、アルキンの脂肪属炭
化水素類、芳香属炭化水素類、アルコール類、アルデヒ
ド類、ケトン類、アミン類、フェノール、カルボン、ス
ルホン酸等の有機酸類等を用いることができる。

【０１８４】具体的には、メタン、エタン、エチレン、
プロパン、ブタン、ブタジエン、ｎ−ヘキサン、１−ヘ
キセン、ｎ−オクタン、ｎ−デカン、ｎ−ドデカン、ベ
ンゼン、ニトロベンゼン、トルエン、ｏ−キシレン、ベ
ンゾニトリル、クロロエチレン、トリクロロエチレン、
メタノール、エタノール、イソプロピルアルコール、エ
チレングリコール、グリセリン、ホルムアルデヒト、ア
セトアルデヒド、プロパナール、アセトン、エチルメチ
ルケトン、ジエチルケトン、メチルアミン、エチルアミ
ン、エチレンジアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が挙げられる。

【０１８５】図１１は実施形態２における通電活性化処
理の手順を表すフローチャートである。ステップＳ５０
で示されるように、通電フォーミング処理（図９に示し
たように行方向配線の両端に電圧を印加する）を終了す
ると、ステップＳ５１〜ステップＳ６２で示される通電
活性化処理が行われる。なお、上記図１０における制御
装置１６が排気系４を制御するように構成した場合は、
通電フォーミング処理の開始に先立って、排気系４を駆
動し、チャンバー内をフォーミング処理に適した圧力に
セットしてから、フォーミング処理を行う。そして、通
電フォーミング処理の終了後、通電活性化処理の開始前
に排気系４を駆動し、チャンバー内を通電活性化処理に
適した圧力にセットする。

【０１８６】まず、ステップＳ５１では、処理カウンタ
ｋに初期値である１をセットする。そして、ステップＳ
５２において、処理カウンタｋの値に基づいて活性化電
圧を印加する列方向配線（ＤＹｋ）を選択するととも
に、他の端子を全てＧＮＤに接続する。ステップＳ５３
では、選択した列方向配線に活性化電圧を印加する。

【０１８７】ステップＳ５４では、現在の処理カウンタ
ｋが１であるかどうかを判断し、ｋ＝１であれば、各列
毎の活性化処理の完了を判断するための放出電流の飽和
値αを決定するためにステップＳ５５へ進む。ステップ
Ｓ５５では、電流計１１１６によって放出電流Ｉｅをモ
ニタしながら第１番目の列の活性化処理を行い、Ｉｅが
飽和したか否かを判断する。Ｉｅが飽和したと判断され
たら、ステップＳ５６へ進み、その時点のＩｅの値を飽
和値αとして保持する。

【０１８８】ステップＳ５４でｋ＝１でなければ、ステ
ップＳ５７へ進み、電流計１１１６によってＩｅを監視
し、Ｉｅがαに到達した時点で、その列に対する活性化
処理を終了する。

【０１８９】ステップＳ５８〜ステップＳ６１では、活
性化処理を施すべき列の選択と、導入ガスの注入制御を
行う。活性化処理を施すべき列の選択順序は、ステップ
Ｓ５８〜Ｓ６０で決定されるように、ｋ＝１、ｎ、２、
ｎ−１、３、ｎ−２、…というように選択する。即ち、
両外側の列方向配線から順次中央の列方向配線へと選択
される。そして、活性化処理を行う列方向配線が１段内
側へ進むごとに、ステップＳ６１によって、アセトンが
導入される。

【０１９０】ステップＳ６２では、全ての列について通
電活性化処理を行ったか否かを判断し、未処理の列があ
ればステップＳ５２へ戻る。ステップＳ６２ですべての
列について通電活性化処理を終えていれば本処理を終了
する。以上のように、実施形態２ではフォーミング条件
のよい素子の活性化電流の飽和値αを用いるが、これは
徐々に注入される有機ガスによって活性化条件が良好に
なるからである。即ち、フォーミング条件のよい素子
を、相対的には活性化条件の悪い状態で活性化を行って
飽和電流値αを求め、これを目標とすることで、活性化
処理による均一な電子放出特性の獲得を行うものであ
る。

【０１９１】図１２は実施形態２における導入ガスの注
入制御を説明する図である。図１２では、図２に示した
ような６×６マトリクスの電子源に対する注入制御を表
す。通電活性化処理を行う列方向配線の選択順序は、上
述したように、両外側の配線から順次選択してくので、
ＤＹ１、ＤＹ６、ＤＹ２、…、ＤＹ４となる。そして、
処理が内側へ進むごとに、即ち、ＤＹ２、ＤＹ３が選択
されるタイミングで導入ガスの注入が行われる。

【０１９２】上述のような方法を、全マトリクス中で行
なうことにより、均一な電子源を作成することが可能と
なる。

【０１９３】なお上述の通電条件は、本実施形態の表面
伝導型放出素子に関する好ましい方法であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。

【０１９４】また本実施形態の通電フォーミングはライ
ン単位であれば上記の限りではなく、複数ライン同時で
も、またそれをパルス間隔の間に走査して行ってもよ
い。通電活性化においても同様で、通電フォーミングし
たラインと直交するライン単位であれば、ばらつきが許
容される範囲内で複数ラインでもよく、また走査して行
ってもよい。もちろん上記実施形態で、行と列が逆でも
よい。

【０１９５】なお本発明の実施形態では１）通電活性化
時間、２）真空雰囲気、を変化させた例を説明したが、
これに限らずたとえば通電パルスのｄｕｔｙや電圧など
を変化させても、またそれらを複数組み合わせることも
考えられ、要はライン間のＩｅをそろえられるような活
性化法であればよい。もちろん、実施形態１の活性化手
順を、有機ガス一定圧力雰囲気中（例えば１×１０のマ
イナス２乗Ｔｏｒｒ）で行うようにしても良い。

【０１９６】＜画像形成装置への応用例＞図２４は、前
記説明の製造方法による表面伝導型放出素子を電子ビー
ム源として用いたディスプレイパネルに、例えばテレビ
ジョン放送をはじめとする種々の画像情報源より提供さ
れる画像情報を表示できるように構成した多機能表示装
置の一例を示すための図である。

【０１９７】図中、２１００はディスプレイパネル、２
１０１はディスプレイパネルの駆動回路、２１０２はデ
ィスプレイコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８および２１０９および２１１０は画像メモリイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。

【０１９８】なお、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信，分離，再生，処理，記憶などに関する回路や
スピーカなどについては説明を省略する。

【０１９９】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０２００】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の処方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０２０１】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路２１１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。

【０２０２】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。

【０２０３】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０２０４】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０２０５】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０２０６】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０２０７】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだ出し専用
メモリや、画像処理を行うためのプロセッサなどをはじ
めとして画像の生成に必要な回路が組み込まれている。

【０２０８】本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンタ入出力すること
も可能である。

【０２０９】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０２１０】例えば、マルチプレクサ２１０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ２１０２に対して制御信号を発生し、画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。

【０２１１】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０２１２】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０２１３】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。

【０２１４】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック，バーコードリーダー，音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０２１５】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同してがぞの
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０２１６】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。

【０２１７】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０２１８】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。

【０２１９】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）を制御す
るための信号を駆動回路２１０１に対して出力する。

【０２２０】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０２２１】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０２２２】以上、各部の機能を説明したが、図２４に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。

【０２２３】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後、マルチプレクサ２１０３において適宜選択さ
れ、駆動回路２１０１に入力される。一方、ディスプレ
イコントローラ２１０２は、表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は、上記画像信号と制御信号
に基づいてディスプレイパネル２１００に駆動信号を印
加する。

【０２２４】これにより、ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。

【０２２５】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施形態の説明で
は特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。

【０２２６】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。

【０２２７】なお、上記図２４は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものではない事は言うまでもない。例えば、図２４
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に、使用目
的によってはさらに構成要素を追加しても良い。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０２２８】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。

【０２２９】

【発明の効果】以上説明したように、本発明によれば、
多数の表面伝導型放出素子をマトリクス配線した電子源
において、各素子の電子放出特性を均一とするフォーミ
ング、活性化処理が可能となる。即ち、本発明によれ
ば、フォーミング処理で与えられた特性が比較的均一と
なっている素子群を単位に活性化処理を行い、活性化処
理後において全素子の特性をより均一化することが可能
となる。

【０２３０】

【図面の簡単な説明】

【図１】本実施形態におけるフォーミング、活性化を行
なうための電気回路の概略構成を示したブロック図であ
る。

【図２】電子源１０の全マトリクス中の６×６マトリク
スを抽出した図である。

【図３】６×６マトリクスを通電フォーミングする際の
タイムチャートである。

【図４】６×６マトリクスを通電活性化する際のタイム
チャートである。

【図５】実施形態１における各列の活性化時間と放出電
流Ｉｅの関係を示す図である。

【図６】実施形態１による通電フォーミング処理、通電
活性化処理を実現するための構成を表すブロック図であ
る。

【図７】実施形態１におけるフォーミング処理、活性化
処理の手順を表すフローチャートである。

【図８】実施形態１におけるフォーミング処理、活性化
処理の手順を表すフローチャートである。

【図９】実施形態２におけるフォーミング、活性化処理
を行なうための電子回路の概略構成を示したブロック図
である。

【図１０】実施形態２におけるフォーミング処理、活性
化処理を実現するための構成を表すブロック図である。

【図１１】実施形態２における通電活性化処理の手順を
表すフローチャートである。

【図１２】実施形態２における導入ガスの注入制御を説
明する図である。

【図１３】本発明の実施形態に用いた表示パネルの斜視
図である。

【図１４】図１３の表示パネルのフェースプレート上の
蛍光体、黒色導電材の配置形態を説明する図である。

【図１５】平面型の表面伝導型放出素子の構成を説明す
るための平面図（ａ）および断面図（ｂ）である。

【図１６】図１５の表面伝導型放出素子の製造工程を説
明する図である。

【図１７】フォーミング用電源１１１０から印加する適
宜の電圧波形の一例を示す図である。

【図１８】表面伝導型放出素子に対する活性化処理を説
明する図である。

【図１９】垂直型の表面伝導型放出素子の模式的な断面
図である。

【図２０】図１９に示した垂直型の表面伝導型放出素子
の製造過程を説明する図である。

【図２１】表示装置に用いた素子の、（放出電流Ｉｅ）
対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）
対（素子印加電圧Ｖｆ）特性の典型的な例を示す図であ
る。

【図２２】図１３の表示パネルに適用したマルチ電子源
を表す図である。

【図２３】図２２のマルチ電子源におけるＡ−Ａ’断面
を表す図である。

【図２４】本実施形態のマルチ電子ビーム源を適用した
多機能表示装置の一例を示す図である。

【図２５】前述のＭ．Ｈａｒｔｗｅｌｌらによる素子の
平面図を示す図である。

【図２６】電子ビーム源をマトリクス配線状に配して構
成されたマルチ電子ビーム源を表す図である。

【図２７】Ｍ行Ｎ列のマルチ表面伝導型放出素子を示す
図である。

【図２８】図２７に示すマルチ表面伝導型放出素子に対
して、２行目の表面伝導型放出素子にフォーミング用電
圧を印加する場合の例を示す図である。

【図２９】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。

【図３０】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。

【図３１】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。

【図３２】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。

【図３３】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。

【図３４】各素子へのフォーミング電圧の印加状態を説
明する図である。

【図３５】両側電極取り出しでフォーミング電圧を印加
した場合の等価配線図と各素子にかかる電圧分布を示す
図である。

【図３６】表面伝導型放出素子を梯子状に配置してフォ
ーミング電圧を印加した場合の等価配線図と各素子にか
かる電圧分布を示す図である。

【図３７】表面伝導型放出素子を梯子状に配置して、給
電端子と接地端子を両端に設けてフォーミング電圧を印
加した場合の等価配線図と各素子にかかる電圧分布を示
す図である。

【符号の説明】

１ ＣＰＵ ２ メモリ ３ 制御装置 ４ 排気系 ７、８ パルス発生電源及び制御スイッチング回路 １０ 電子源 １１１４ アノード １１１５ 高圧電源 １１１６ 電流計

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 複数の電子源、複数の行方向配線及び列
   方向配線でマトリクス回路を形成してなるマルチ電子源
   の製造方法であって、 前記複数の行方向配線の各行方向配線に接続された複数
   の導電性薄膜を単位として、各導電性薄膜に所定の通電
   フォーミング処理を施し、各導電性薄膜に電子放出部を
   形成する形成工程と、 前記形成工程で電子放出部が形成された各導電性薄膜
   を、前記複数の列方向配線の各列方向配線に接続された
   複数の導電性薄膜を単位として、各導電性薄膜の前記電
   子放出部に通電を行なって、その近傍に炭素もしくは炭
   素化合物を堆積せしめる通電活性化処理を施す活性化工
   程とを備えることを特徴とするマルチ電子源の製造方
   法。
2. 【請求項２】 前記活性化工程は、 選択された列方向配線に接続された複数の導電性薄膜に
   対して、該複数の導電性薄膜からの電子放出量が飽和す
   るまで前記通電活性化処理を施してその飽和値を獲得
   し、 他の列方向配線に接続された複数の導電性薄膜に対して
   は、その電子放出量が前記飽和値に達するまで前記通電
   活性化処理を行うことを特徴とする請求項１に記載のマ
   ルチ電子源の製造方法。
3. 【請求項３】 前記選択された列方向配線とは、フォー
   ミング電圧の給電端から最も遠い列方向配線であること
   を特徴とする請求項２に記載のマルチ電子源の製造方
   法。
4. 【請求項４】 前記活性化処理において、各列方向配線
   に接続された複数の導電性薄膜を単位として通電活性化
   処理の処理条件を変更する変更工程を更に備えることを
   特徴とする請求項１に記載のマルチ電子源の製造方法。
5. 【請求項５】 前記活性化工程は、 前記形成工程における通電フォーミングの給電端に近い
   順に列方向配線を選択して通電活性化処理を実行し、 選択された列方向配線が給電端より遠ざかるのに従って
   ガス圧を上昇することを特徴とする請求項１に記載のマ
   ルチ電子源の製造方法。
6. 【請求項６】 前記活性化工程におけるガス圧の上昇
   は、有機ガスを注入することで行うことを特徴とする請
   求項５に記載のマルチ電子源の製造方法。
7. 【請求項７】 複数の電子源、複数の行方向配線及び列
   方向配線でマトリクス回路を形成してなるマルチ電子源
   と、該マルチ電子源からの電子ビームの照射により発光
   する蛍光体とを備えた画像表示装置を製造する製造方法
   であって、前記マルチ電子源が請求項１乃至６のいずれかに記載の
   製造方法によって製造される ことを特徴とする画像表示
   装置の製造方法。