JP3316434B2 - 表示用マイクロコンピュータ - Google Patents
表示用マイクロコンピュータInfo
- Publication number
- JP3316434B2 JP3316434B2 JP32454897A JP32454897A JP3316434B2 JP 3316434 B2 JP3316434 B2 JP 3316434B2 JP 32454897 A JP32454897 A JP 32454897A JP 32454897 A JP32454897 A JP 32454897A JP 3316434 B2 JP3316434 B2 JP 3316434B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- ram
- contents
- display ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表示パネル（液晶
パネル等）に所定キャラクタを表示させる表示用マイク
ロコンピュータに関する。
パネル等）に所定キャラクタを表示させる表示用マイク
ロコンピュータに関する。
【０００２】
【従来の技術】液晶パネルに表示されるキャラクタ（文
字、数字、絵等）はドットの集合体であり、液晶パネル
の１画面分の表示キャラクタに対応するドットデータは
表示用ＲＡＭ（スタティックＲＡＭ構造）に格納され
る。例えば、１ドットデータは、論理値「１」の時に点
灯を指示し且つ論理値「０」の時に消灯を指示するもの
とする。尚、表示用ＲＡＭのアドレスは液晶パネルの表
示位置と１対１に対応している。即ち、液晶パネルの位
置Ａにキャラクタ表示を行う場合、液晶パネルの位置Ａ
に対応する表示用ＲＡＭのアドレスが指定され、ドット
データが読み出される。そして、当該ドットデータに基
づいて、液晶パネルを構成するコモン電極及びセグメン
ト電極が選択駆動され、液晶表示が実行される。尚、上
記の液晶表示の為の表示駆動手段はマイクロコンピュー
タのチップ上に集積化される。
字、数字、絵等）はドットの集合体であり、液晶パネル
の１画面分の表示キャラクタに対応するドットデータは
表示用ＲＡＭ（スタティックＲＡＭ構造）に格納され
る。例えば、１ドットデータは、論理値「１」の時に点
灯を指示し且つ論理値「０」の時に消灯を指示するもの
とする。尚、表示用ＲＡＭのアドレスは液晶パネルの表
示位置と１対１に対応している。即ち、液晶パネルの位
置Ａにキャラクタ表示を行う場合、液晶パネルの位置Ａ
に対応する表示用ＲＡＭのアドレスが指定され、ドット
データが読み出される。そして、当該ドットデータに基
づいて、液晶パネルを構成するコモン電極及びセグメン
ト電極が選択駆動され、液晶表示が実行される。尚、上
記の液晶表示の為の表示駆動手段はマイクロコンピュー
タのチップ上に集積化される。
【０００３】
【発明が解決しようとする課題】しかしながら、前記マ
イクロコンピュータを内蔵した液晶表示機器の電源が何
らかの要因を受けて使用者の意図に反して停電又は瞬停
した場合、表示用ＲＡＭは揮発性の特性を有する為、そ
の時の表示用ＲＡＭの内容は全てクリアされてしまう。
従って、電源が復帰した場合、本来ならば停電又は瞬停
時の内容から液晶表示を継続したいところではあるが、
実際は初期状態から液晶表示を始めなければならず、初
期状態から停電又は瞬停までの表示用ＲＡＭの内容を無
駄にしてしまう問題があった。
イクロコンピュータを内蔵した液晶表示機器の電源が何
らかの要因を受けて使用者の意図に反して停電又は瞬停
した場合、表示用ＲＡＭは揮発性の特性を有する為、そ
の時の表示用ＲＡＭの内容は全てクリアされてしまう。
従って、電源が復帰した場合、本来ならば停電又は瞬停
時の内容から液晶表示を継続したいところではあるが、
実際は初期状態から液晶表示を始めなければならず、初
期状態から停電又は瞬停までの表示用ＲＡＭの内容を無
駄にしてしまう問題があった。
【０００４】そこで、本発明は、電源が使用者の意図に
反して停電又は瞬停した後に復帰した場合は、電源が停
電又は瞬停した時点の内容から液晶表示を継続できる様
にした表示用マイクロコンピュータを提供することを目
的とする。
反して停電又は瞬停した後に復帰した場合は、電源が停
電又は瞬停した時点の内容から液晶表示を継続できる様
にした表示用マイクロコンピュータを提供することを目
的とする。
【０００５】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、表示パネルに表示す
べきキャラクタの為のキャラクタデータが前記表示パネ
ルの表示位置に１対１に対応するアドレスに書き込まれ
る表示用ＲＡＭと、前記表示用ＲＡＭの読み出しデータ
をラッチするラッチ回路と、前記ラッチ回路のラッチデ
ータに対応するキャラクタを前記表示パネルに表示させ
る駆動回路と、を備えた表示用マイクロコンピュータに
おいて、データの一括又は部分的な電気消去が可能であ
ると共にデータの書き込み及び読み出しが可能な特性を
有し、前記表示用ＲＡＭと１対１に対応するアドレスを
有する不揮発性メモリと、前記表示用ＲＡＭと同一内容
を前記不揮発性メモリに書き込ませる制御回路と、を備
えたことを特徴とする。
解決する為に成されたものであり、表示パネルに表示す
べきキャラクタの為のキャラクタデータが前記表示パネ
ルの表示位置に１対１に対応するアドレスに書き込まれ
る表示用ＲＡＭと、前記表示用ＲＡＭの読み出しデータ
をラッチするラッチ回路と、前記ラッチ回路のラッチデ
ータに対応するキャラクタを前記表示パネルに表示させ
る駆動回路と、を備えた表示用マイクロコンピュータに
おいて、データの一括又は部分的な電気消去が可能であ
ると共にデータの書き込み及び読み出しが可能な特性を
有し、前記表示用ＲＡＭと１対１に対応するアドレスを
有する不揮発性メモリと、前記表示用ＲＡＭと同一内容
を前記不揮発性メモリに書き込ませる制御回路と、を備
えたことを特徴とする。
【０００６】前記制御回路は計数回路を内蔵し、前記計
数回路が予め定められた時間を計数する毎に、前記表示
用ＲＡＭの内容を前記不揮発性メモリに書き込ませるこ
とを特徴とする。前記計数回路が計数する前記時間は、
前記表示用ＲＡＭの内容を変更するタイミングの周期よ
り短いことを特徴とする。
数回路が予め定められた時間を計数する毎に、前記表示
用ＲＡＭの内容を前記不揮発性メモリに書き込ませるこ
とを特徴とする。前記計数回路が計数する前記時間は、
前記表示用ＲＡＭの内容を変更するタイミングの周期よ
り短いことを特徴とする。
【０００７】前記制御回路は、表示用マイクロコンピュ
ータの電源電圧が前記表示用ＲＡＭのデータ保持電圧よ
り下降しその後前記表示用ＲＡＭのデータ保持電圧より
上昇した時、前記不揮発性メモリの内容を前記表示用Ｒ
ＡＭに書き込ませることを特徴とする。前記不揮発性メ
モリはフラッシュメモリであることを特徴とする。
ータの電源電圧が前記表示用ＲＡＭのデータ保持電圧よ
り下降しその後前記表示用ＲＡＭのデータ保持電圧より
上昇した時、前記不揮発性メモリの内容を前記表示用Ｒ
ＡＭに書き込ませることを特徴とする。前記不揮発性メ
モリはフラッシュメモリであることを特徴とする。
【０００８】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の表示用マイクロコンピュ
ータを示すブロック図である。図１において、（１）は
液晶パネルであり、ｍ本のコモン電極とｎ本のセグメン
ト電極とをマトリクス配置し、コモン電極及びセグメン
ト電極の交点のドットを点灯又は消灯させて所定キャラ
クタを表示するものである。（２）は表示用ＲＡＭであ
り、液晶パネル（１）の１画面分のキャラクタを構成す
る表示データ即ちドットデータが液晶パネル（１）の表
示位置に１対１に対応するアドレスに書き込まれるもの
である。表示用ＲＡＭ（２）に書き込まれると共に読み
出されるドットデータは、論理値「１」の時に点灯を指
示し且つ論理値「０」の時に消灯を指示し、液晶パネル
（１）の１画面分の表示内容の全部又は一部を変更しな
ければならなくなった時、変更内容のみが書き換えられ
る。尚、表示用ＲＡＭ（２）からのドットデータの読み
出し速度は、液晶パネル（１）の１画面分の液晶表示が
完了するまでの周波数が予め定められた交番周波数とな
る様に設定されている。（３）はパラレルシリアル変換
回路であり、表示用ＲＡＭ（２）から読み出されるワー
ド単位（１ワードが８ビットの場合は１バイト単位）の
ドットデータをパラレル状態からシリアル状態へ変換す
るものである。（４）はｎビットのシフトレジスタであ
り、パラレルシリアル変換回路（３）から出力されるシ
リアルデータをドットクロックＤＣＬＫに同期して順次
シフトし、液晶パネル（１）の１行分のｎドットデータ
を保持するものである。（５）はｎビットのラッチ回路
であり、シフトレジスタ（４）に保持されたｎビットの
ドットデータをラッチクロックＬＣＬＫに同期してラッ
チするものである。（６）は駆動回路であり、液晶パネ
ル（１）の１行単位でコモン電極を順次選択すると共に
ラッチ回路（５）のラッチデータに応じてセグメント電
極を選択するものである。即ち、駆動回路（６）は、選
択されたコモン電極及びセグメント電極の交差位置を点
灯させる。この動作をｍ回繰り返すと、液晶パネル
（１）の１画面分のキャラクタ表示が完了する。
的に説明する。図１は本発明の表示用マイクロコンピュ
ータを示すブロック図である。図１において、（１）は
液晶パネルであり、ｍ本のコモン電極とｎ本のセグメン
ト電極とをマトリクス配置し、コモン電極及びセグメン
ト電極の交点のドットを点灯又は消灯させて所定キャラ
クタを表示するものである。（２）は表示用ＲＡＭであ
り、液晶パネル（１）の１画面分のキャラクタを構成す
る表示データ即ちドットデータが液晶パネル（１）の表
示位置に１対１に対応するアドレスに書き込まれるもの
である。表示用ＲＡＭ（２）に書き込まれると共に読み
出されるドットデータは、論理値「１」の時に点灯を指
示し且つ論理値「０」の時に消灯を指示し、液晶パネル
（１）の１画面分の表示内容の全部又は一部を変更しな
ければならなくなった時、変更内容のみが書き換えられ
る。尚、表示用ＲＡＭ（２）からのドットデータの読み
出し速度は、液晶パネル（１）の１画面分の液晶表示が
完了するまでの周波数が予め定められた交番周波数とな
る様に設定されている。（３）はパラレルシリアル変換
回路であり、表示用ＲＡＭ（２）から読み出されるワー
ド単位（１ワードが８ビットの場合は１バイト単位）の
ドットデータをパラレル状態からシリアル状態へ変換す
るものである。（４）はｎビットのシフトレジスタであ
り、パラレルシリアル変換回路（３）から出力されるシ
リアルデータをドットクロックＤＣＬＫに同期して順次
シフトし、液晶パネル（１）の１行分のｎドットデータ
を保持するものである。（５）はｎビットのラッチ回路
であり、シフトレジスタ（４）に保持されたｎビットの
ドットデータをラッチクロックＬＣＬＫに同期してラッ
チするものである。（６）は駆動回路であり、液晶パネ
ル（１）の１行単位でコモン電極を順次選択すると共に
ラッチ回路（５）のラッチデータに応じてセグメント電
極を選択するものである。即ち、駆動回路（６）は、選
択されたコモン電極及びセグメント電極の交差位置を点
灯させる。この動作をｍ回繰り返すと、液晶パネル
（１）の１画面分のキャラクタ表示が完了する。
【０００９】さて、（７）はフラッシュメモリ（不揮発
性メモリ）であり、データの全部又は一部の電気消去が
可能であると共にデータの書き込み及び読み出しが可能
な特性を有する。フラッシュメモリ（７）は表示用ＲＡ
Ｍ（２）と同一アドレス数を有し、フラッシュメモリ
（７）のアドレスは表示用ＲＡＭ（２）のアドレスと１
対１に対応する。（８）は制御回路であり、表示用ＲＡ
Ｍ（２）及びフラッシュメモリ（７）に対するドットデ
ータの書き込み動作及び読み出し動作を制御するもので
ある。制御回路（８）はタイマ回路（９）を内蔵してい
る。即ち、制御回路（８）は、タイマ回路（９）がオー
バーフロー信号を出力する毎に、表示用ＲＡＭ（２）の
内容を読み込み、この読み込み内容をフラッシュメモリ
（７）に書き込む。タイマ回路（９）はオーバーフロー
信号を出力すると共に初期値に戻り、計数を繰り返すも
のである。尚、図２に示す様に、タイマ回路（９）が計
数を開始してからオーバーフロー信号を出力するまでの
時間Ｔ’は、液晶パネル（１）の表示変更タイミングの
周期Ｔより短く設定される。例えば、時刻ｔ１で電源が
停電又は瞬停し、時刻ｔ２で電源が復帰した場合を考え
る。この場合、表示用ＲＡＭ（２）の内容は時刻ｔ０で
書き換えられ、フラッシュメモリ（７）の内容もこの時
の表示用ＲＡＭ（２）の内容に書き換えられている。従
って、時刻ｔ２以降でフラッシュメモリ（７）の内容を
表示用ＲＡＭ（２）に書き込めば、電源が停電又は瞬停
した時の内容から液晶表示を継続できる。例えば、液晶
表示が周期的に変化する様な装置に用いて好適である。
また、制御回路（８）は、フラッシュメモリ（７）に対
する表示用ＲＡＭ（２）のデータ書き込みが完了した時
に論理値「１」となる不揮発性のフラグ（１０）も内蔵
している。
性メモリ）であり、データの全部又は一部の電気消去が
可能であると共にデータの書き込み及び読み出しが可能
な特性を有する。フラッシュメモリ（７）は表示用ＲＡ
Ｍ（２）と同一アドレス数を有し、フラッシュメモリ
（７）のアドレスは表示用ＲＡＭ（２）のアドレスと１
対１に対応する。（８）は制御回路であり、表示用ＲＡ
Ｍ（２）及びフラッシュメモリ（７）に対するドットデ
ータの書き込み動作及び読み出し動作を制御するもので
ある。制御回路（８）はタイマ回路（９）を内蔵してい
る。即ち、制御回路（８）は、タイマ回路（９）がオー
バーフロー信号を出力する毎に、表示用ＲＡＭ（２）の
内容を読み込み、この読み込み内容をフラッシュメモリ
（７）に書き込む。タイマ回路（９）はオーバーフロー
信号を出力すると共に初期値に戻り、計数を繰り返すも
のである。尚、図２に示す様に、タイマ回路（９）が計
数を開始してからオーバーフロー信号を出力するまでの
時間Ｔ’は、液晶パネル（１）の表示変更タイミングの
周期Ｔより短く設定される。例えば、時刻ｔ１で電源が
停電又は瞬停し、時刻ｔ２で電源が復帰した場合を考え
る。この場合、表示用ＲＡＭ（２）の内容は時刻ｔ０で
書き換えられ、フラッシュメモリ（７）の内容もこの時
の表示用ＲＡＭ（２）の内容に書き換えられている。従
って、時刻ｔ２以降でフラッシュメモリ（７）の内容を
表示用ＲＡＭ（２）に書き込めば、電源が停電又は瞬停
した時の内容から液晶表示を継続できる。例えば、液晶
表示が周期的に変化する様な装置に用いて好適である。
また、制御回路（８）は、フラッシュメモリ（７）に対
する表示用ＲＡＭ（２）のデータ書き込みが完了した時
に論理値「１」となる不揮発性のフラグ（１０）も内蔵
している。
【００１０】以下、図３を用いてフラッシュメモリ
（７）の書き込み動作を説明する。先ず、タイマ回路
（９）が計数を開始し（ステップ１）、タイマ回路
（９）からのオーバーフロー信号の有無を判断する（ス
テップ２）。オーバーフロー信号がない場合はオーバー
フロー信号の有無の判断を繰り返すが（ステップ２Ｎ
Ｏ）、オーバーフロー信号が有った場合は、当該信号が
タイマ割り込み要求信号として作用する。即ち、メイン
ルーチンプログラムを中断すると共にこの時のＲＯＭの
アドレスデータを待避させ、ＲＯＭのアドレスをジャン
プさせて前記タイマ割り込み要求に応答するサブルーチ
ンプログラムの実行に移行する（ステップ２ＹＥＳ）。
具体的には、表示用ＲＡＭ（２）の内容を制御回路
（８）に読み込み（ステップ３）、その後、制御回路
（８）に読み込んだ表示用ＲＡＭ（２）の内容をフラッ
シュメモリ（７）に書き込む（ステップ４）。即ち、表
示用ＲＡＭ（２）及びフラッシュメモリ（７）の内容は
同一となる。フラッシュメモリ（７）への書き込みが完
了すると、フラグ（１０）に論理値「１」をセットし、
一連のサブルーチンプログラムを終了する（ステップ
５）。この時、タイマ回路（８）は再び計数動作を開始
し、一方、ＲＯＭの待避アドレスが指定されメインルー
チンプログラム処理に復帰する。以後、タイマ回路
（９）がオーバーフロー信号を出力する毎にサブルーチ
ンプログラム処理を繰り返す。
（７）の書き込み動作を説明する。先ず、タイマ回路
（９）が計数を開始し（ステップ１）、タイマ回路
（９）からのオーバーフロー信号の有無を判断する（ス
テップ２）。オーバーフロー信号がない場合はオーバー
フロー信号の有無の判断を繰り返すが（ステップ２Ｎ
Ｏ）、オーバーフロー信号が有った場合は、当該信号が
タイマ割り込み要求信号として作用する。即ち、メイン
ルーチンプログラムを中断すると共にこの時のＲＯＭの
アドレスデータを待避させ、ＲＯＭのアドレスをジャン
プさせて前記タイマ割り込み要求に応答するサブルーチ
ンプログラムの実行に移行する（ステップ２ＹＥＳ）。
具体的には、表示用ＲＡＭ（２）の内容を制御回路
（８）に読み込み（ステップ３）、その後、制御回路
（８）に読み込んだ表示用ＲＡＭ（２）の内容をフラッ
シュメモリ（７）に書き込む（ステップ４）。即ち、表
示用ＲＡＭ（２）及びフラッシュメモリ（７）の内容は
同一となる。フラッシュメモリ（７）への書き込みが完
了すると、フラグ（１０）に論理値「１」をセットし、
一連のサブルーチンプログラムを終了する（ステップ
５）。この時、タイマ回路（８）は再び計数動作を開始
し、一方、ＲＯＭの待避アドレスが指定されメインルー
チンプログラム処理に復帰する。以後、タイマ回路
（９）がオーバーフロー信号を出力する毎にサブルーチ
ンプログラム処理を繰り返す。
【００１１】次に、図４を用いてフラッシュメモリ
（７）の読み出し動作を説明する。先ず、メインルーチ
ンプログラムを実行中、電源電圧が停電又瞬停しその後
復帰した場合、電源電圧が復帰する過程で低電圧検出電
圧を通過した時点で表示用ＲＡＭ（２）の内容を停電又
は瞬停前の内容とする為の割り込み要求が発生する。当
該割り込み要求に従い、メインルーチンプログラム処理
を中断すると共にこの時のＲＯＭのアドレスデータを待
避させ、ＲＯＭのアドレスをジャンプさせてサブルーチ
ンプログラム処理に移行する。即ち、フラグ（１０）が
論理値「１」であるかどうかを判断する（ステップ
１）。フラグ（１０）が論理値「０」の場合は、タイマ
回路（９）からのオーバーフロー信号の出力前に電源が
停電又は瞬停したものと判断し、表示用ＲＡＭ（２）の
内容の変更は行わない（ステップ１ＮＯ）。一方、フラ
グ（１０）が論理値「１」の場合（ステップ１ＹＥ
Ｓ）、フラッシュメモリ（７）の内容を制御回路（８）
に読み込み（ステップ２）、その後、制御回路（８）に
読み込んだフラッシュメモリ（７）の内容を表示用ＲＡ
Ｍ（２）に書き込み、一連のサブルーチンプログラム処
理を終了する（ステップ３）。そして、ＲＯＭの待避ア
ドレスが指定され、メインルーチンプログラムに復帰す
る。
（７）の読み出し動作を説明する。先ず、メインルーチ
ンプログラムを実行中、電源電圧が停電又瞬停しその後
復帰した場合、電源電圧が復帰する過程で低電圧検出電
圧を通過した時点で表示用ＲＡＭ（２）の内容を停電又
は瞬停前の内容とする為の割り込み要求が発生する。当
該割り込み要求に従い、メインルーチンプログラム処理
を中断すると共にこの時のＲＯＭのアドレスデータを待
避させ、ＲＯＭのアドレスをジャンプさせてサブルーチ
ンプログラム処理に移行する。即ち、フラグ（１０）が
論理値「１」であるかどうかを判断する（ステップ
１）。フラグ（１０）が論理値「０」の場合は、タイマ
回路（９）からのオーバーフロー信号の出力前に電源が
停電又は瞬停したものと判断し、表示用ＲＡＭ（２）の
内容の変更は行わない（ステップ１ＮＯ）。一方、フラ
グ（１０）が論理値「１」の場合（ステップ１ＹＥ
Ｓ）、フラッシュメモリ（７）の内容を制御回路（８）
に読み込み（ステップ２）、その後、制御回路（８）に
読み込んだフラッシュメモリ（７）の内容を表示用ＲＡ
Ｍ（２）に書き込み、一連のサブルーチンプログラム処
理を終了する（ステップ３）。そして、ＲＯＭの待避ア
ドレスが指定され、メインルーチンプログラムに復帰す
る。
【００１２】以上より、電源が停電又は瞬停し、その
後、電源が復帰した場合であっても、表示用ＲＡＭ
（２）の内容を電源が停電又は瞬停した時点の内容から
継続表示できることになる。
後、電源が復帰した場合であっても、表示用ＲＡＭ
（２）の内容を電源が停電又は瞬停した時点の内容から
継続表示できることになる。
【００１３】
【発明の効果】本発明によれば、電源が停電又は瞬停
し、その後、電源が復帰した場合であっても、表示用Ｒ
ＡＭの内容を電源が停電又は瞬停した時点の内容から継
続表示できる利点が得られる。
し、その後、電源が復帰した場合であっても、表示用Ｒ
ＡＭの内容を電源が停電又は瞬停した時点の内容から継
続表示できる利点が得られる。
【図１】本発明の表示用マイクロコンピュータを示すブ
ロック図である。
ロック図である。
【図２】図１の動作を示すタイムチャートである。
【図３】図１のフラッシュメモリの書き込み動作を示す
フローチャートである。
フローチャートである。
【図４】図１のフラッシュメモリの読み出し動作を示す
フローチャートである。
フローチャートである。
【符号の説明】 （１） 液晶パネル （２） 表示用ＲＡＭ （５） ラッチ回路 （６） 駆動回路 （７） フラッシュメモリ （８） 制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 550 G09G 3/20 631 G09G 3/20 670 G09G 3/36
Claims (4)
- 【請求項１】 表示パネルに表示すべきキャラクタの
為のキャラクタデータが前記表示パネルの表示位置に１
対１に対応するアドレスに書き込まれる表示用ＲＡＭ
と、前記表示用ＲＡＭの読み出しデータをラッチするラ
ッチ回路と、前記ラッチ回路のラッチデータに対応する
キャラクタを前記表示パネルに表示させる駆動回路と、
を備えた表示用マイクロコンピュータにおいて、 データの一括又は部分的な電気消去が可能であると共に
データの書き込み及び読み出しが可能な特性を有し、前
記表示用ＲＡＭと１対１に対応するアドレスを有する不
揮発性メモリと、 前記表示用ＲＡＭと同一内容を前記不揮発性メモリに書
き込ませる制御回路と、 を備え、 前記制御回路は、表示用マイクロコンピュータの電源電
圧が前記表示用ＲＡＭのデータ保持電圧より下降しその
後前記表示用ＲＡＭのデータ保持電圧より上昇した時、
前記不揮発性メモリの内容を前記表示用ＲＡＭに書き込
ませる ことを特徴とする表示用マイクロコンピュータ。 - 【請求項２】 前記制御回路は計数回路を内蔵し、前
記計数回路が予め定められた時間を計数する毎に、前記
表示用ＲＡＭの内容を前記不揮発性メモリに書き込ませ
ることを特徴とする請求項１記載の表示用マイクロコン
ピュータ。 - 【請求項３】 前記計数回路が計数する前記時間は、
前記表示用ＲＡＭの内容を変更するタイミングの周期よ
り短いことを特徴とする請求項２記載の表示用マイクロ
コンピュータ。 - 【請求項４】 前記不揮発性メモリはフラッシュメモ
リであることを特徴とする請求項１記載の表示用マイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32454897A JP3316434B2 (ja) | 1997-11-26 | 1997-11-26 | 表示用マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32454897A JP3316434B2 (ja) | 1997-11-26 | 1997-11-26 | 表示用マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161248A JPH11161248A (ja) | 1999-06-18 |
| JP3316434B2 true JP3316434B2 (ja) | 2002-08-19 |
Family
ID=18167047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32454897A Expired - Fee Related JP3316434B2 (ja) | 1997-11-26 | 1997-11-26 | 表示用マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316434B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501480B2 (ja) * | 2004-03-19 | 2010-07-14 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器 |
| WO2007029475A1 (ja) * | 2005-09-09 | 2007-03-15 | Sharp Kabushiki Kaisha | 被操縦物用情報表示システム、並びに、このシステムを組み込んだ操縦席用モジュールおよび被操縦物 |
| JP2010267136A (ja) * | 2009-05-15 | 2010-11-25 | Rohm Co Ltd | データ処理装置 |
-
1997
- 1997-11-26 JP JP32454897A patent/JP3316434B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11161248A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663745A (en) | Display driving device | |
| JP3316434B2 (ja) | 表示用マイクロコンピュータ | |
| JP2005140959A (ja) | 表示装置及びこれを用いた携帯機器 | |
| JP4599049B2 (ja) | 表示装置及びこれを用いた携帯機器 | |
| JPH06186942A (ja) | 表示装置 | |
| JP4644156B2 (ja) | メモリ性液晶のリセット方法及び液晶表示装置 | |
| JP3544734B2 (ja) | マルチパネルのパラメータ初期化時設定装置および初期化時設定方法 | |
| AU646717B2 (en) | Week-day and/or time display system for a data display radio pager | |
| JPH11161557A (ja) | 表示用マイクロコンピュータ | |
| JPH07181928A (ja) | ドットｌｃｄ表示システム | |
| JP2007508595A (ja) | 双安定ディスプレイのグレーレベルの遷移波形を含む参照表 | |
| JPH11161462A (ja) | 表示用マイクロコンピュータ | |
| JPH11161556A (ja) | 表示用マイクロコンピュータ | |
| JP3523938B2 (ja) | 表示制御装置 | |
| JP3331683B2 (ja) | 表示駆動回路 | |
| JPH11119739A (ja) | 表示データの記憶装置 | |
| KR100894047B1 (ko) | 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치 | |
| JPH11119738A (ja) | 表示データの記憶装置 | |
| JP3392785B2 (ja) | 表示装置 | |
| JP2943067B1 (ja) | 表示制御方法及び装置 | |
| GB2267987A (en) | Alphabetic display | |
| JP2522925B2 (ja) | マイクロコンピユ−タ | |
| JP2994867B2 (ja) | 電子装置 | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| KR100328897B1 (ko) | 표시용마이크로컴퓨터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |