JP3314843B2 - AC measuring device - Google Patents

AC measuring device

Info

Publication number
JP3314843B2
JP3314843B2 JP04948695A JP4948695A JP3314843B2 JP 3314843 B2 JP3314843 B2 JP 3314843B2 JP 04948695 A JP04948695 A JP 04948695A JP 4948695 A JP4948695 A JP 4948695A JP 3314843 B2 JP3314843 B2 JP 3314843B2
Authority
JP
Japan
Prior art keywords
signal
output
period
measured
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04948695A
Other languages
Japanese (ja)
Other versions
JPH08248069A (en
Inventor
久 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP04948695A priority Critical patent/JP3314843B2/en
Publication of JPH08248069A publication Critical patent/JPH08248069A/en
Application granted granted Critical
Publication of JP3314843B2 publication Critical patent/JP3314843B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、交流信号の実効値,平
均値整流実効値校正,単純平均値或いは有効電力等をデ
ジタル演算により測定する交流測定装置に関するのであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AC measuring apparatus for measuring an effective value, an average value rectified effective value calibration, a simple average value or an active power of an AC signal by digital operation.

【0002】[0002]

【従来の技術】交流信号の実効値,平均値整流実効値校
正(入力信号に対して全波整流を行ってその平均値を求
め、それにπ/21/2倍したもの),単純平均値或いは
有効電力等を総和平均により求める場合、データの捕捉
期間が交流信号の整数倍でないと、図4の斜線で示す如
く誤差が生じる。この問題を解決する方法として、従来
被測定交流信号の周期を予め測定し、その周期の整数倍
の期間データの捕捉を行うようにしていた。しかし、こ
の方法では、周期測定とデータ捕捉に同時性が無いた
め、周期が変化した場合にデータの捕捉期間が被測定周
期の整数倍にならないという問題があった。
2. Description of the Related Art Effective value and average value rectification of AC signal RMS value calibration (performing full-wave rectification on an input signal to obtain its average value and multiplying it by π / 2 1/2 ), simple average value Alternatively, when the active power and the like are obtained by sum total averaging, an error occurs as shown by hatching in FIG. 4 unless the data acquisition period is an integral multiple of the AC signal. As a method for solving this problem, conventionally, the period of the AC signal to be measured is measured in advance, and data is captured for a period that is an integral multiple of the period. However, in this method, there is a problem that the period of data acquisition does not become an integral multiple of the period to be measured when the period changes because the period measurement and the data acquisition are not synchronized.

【0003】[0003]

【発明が解決しようとする課題】本発明の目的は、交流
信号を測定する場合、データの捕捉期間が常に被測定信
号の整数倍になるように改良された交流測定装置を提供
することを目的としたものである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an improved AC measuring apparatus in which, when measuring an AC signal, the data acquisition period is always an integral multiple of the signal to be measured. It is what it was.

【0004】[0004]

【課題を解決するための手段】本発明は、被測定の交流
信号をA/D変換器によりディジタル信号に変換したの
ち演算回路に加えて演算し、その演算結果を表示器で表
示するようにした装置において、そのD端子に所定の期
間ハイレベルになる信号を加えると共にCK端子に前記
被測定の交流信号が波形整形されたのち加えられその出
力が前記演算回路のポートに加えられるフリップ・フロ
ップを設け、このフリップ・フロップの出力がハイレベ
ルの期間前記演算回路で被測定交流信号の測定値を計算
するように構成したことを特徴としたものである。
According to the present invention, an AC signal to be measured is converted into a digital signal by an A / D converter, and the digital signal is added to an arithmetic circuit and arithmetically operated, and the arithmetic result is displayed on a display. In the above apparatus, a signal which becomes high level for a predetermined period is added to the D terminal, and the AC signal to be measured is shaped after being applied to the CK terminal, and the output is applied to the port of the arithmetic circuit. And the arithmetic circuit calculates the measured value of the measured AC signal while the output of the flip-flop is at a high level.

【0005】[0005]

【作用】このような本発明では、被測定の交流信号の周
期の整数倍の期間、ハイレベルになる信号によりデータ
の捕捉が行われる。
According to the present invention, data is captured by a signal which is at a high level for a period which is an integral multiple of the period of the AC signal to be measured.

【0006】[0006]

【実施例】以下、本発明の実施例について詳細に説明す
る。図1は本発明の前提となる装置の一例を示すブロッ
ク図である。図において、1は被測定の交流信号Vinが
印加される端子、2はVinを適当な値の電圧に変換する
入力回路、3は入力回路2の出力をディジタル信号に変
換するA/D変換器、4はA/D変換器3の出力から被
測定信号Viの実効値,平均値整流実効値校正,単純平
均値等を演算によって求める演算回路(ディジタル・シ
グナル・プロセッサ)である。5はマイクロプロセッ
サ、6は表示器で、この表示器はマイクロプロセッサ5
の制御の基に、演算回路4の出力を表示する。
Embodiments of the present invention will be described below in detail. FIG. 1 is a block diagram showing an example of a device on which the present invention is based. In the figure, 1 is a terminal to which an AC signal Vin to be measured is applied, 2 is an input circuit for converting Vin to a voltage of an appropriate value, and 3 is an A / D converter for converting the output of the input circuit 2 to a digital signal. Numeral 4 denotes an arithmetic circuit (digital signal processor) for calculating the effective value, average value rectification effective value calibration, simple average value, and the like of the measured signal Vi from the output of the A / D converter 3. 5 is a microprocessor, 6 is a display, and this display is a microprocessor 5
The output of the arithmetic circuit 4 is displayed under the control of.

【0007】7はサンプリング・クロックを発生するサ
ンプリング・クロック発生器、8はDタイプのフリップ
・フロップ、9はアンド・ゲートである。このゲートは
サンプリング・クロック発生器7とフリップ・フロップ
8の出力を入力とし、その出力はサンプリング・クロッ
クとしてA/D変換器3に与えられる。10は入力回路
2の出力を波形整形する波形整形回路で、その出力はフ
リップ・フロップ8のクロック入力端子CKに加えられ
る。11は所定の期間,即ち被測定信号Viの複数周期
にわたる期間,ハイレベルの信号を出力する仮測定期間
発生器で、この発生器の出力はフリップ・フロップ8の
D入力端子に加えられている。
Reference numeral 7 denotes a sampling clock generator for generating a sampling clock, 8 denotes a D-type flip-flop, and 9 denotes an AND gate. This gate receives the output of the sampling clock generator 7 and the output of the flip-flop 8, and the output is supplied to the A / D converter 3 as a sampling clock. Reference numeral 10 denotes a waveform shaping circuit for shaping the output of the input circuit 2, and the output is applied to the clock input terminal CK of the flip-flop 8. Reference numeral 11 denotes a temporary measurement period generator for outputting a high-level signal for a predetermined period, that is, a period extending over a plurality of cycles of the signal under test Vi. The output of this generator is applied to the D input terminal of the flip-flop 8. .

【0008】このような構成装置の動作を図2の波形図
を用いて説明する。図2の(イ)に端子1に加えられる
被測定の交流信号Vinを示す。この信号Vinは入力回路
2で適当な値の電圧に変換された後、A/D変換器3に
入力されると共に波形整形回路10に加えられて図2の
(ロ)に示す如く波形整形される。この波形整形回路の
出力はフリップ・フロップ8のCK端子に加えられる。
一方、仮測定期間発生器11は図2の(ハ)に示す如く
予め定めた所定の期間ハイレベル信号を出力し、そのハ
イレベル信号はフリップ・フロップ8のD入力端子に加
えられる。フリップ・フロップ8のCK端子には被測定
の入力Vinを波形整形した信号が加えられており、その
結果この波形整形信号の立ち上がり,即ち図2の(ニ)
に示す如く、被測定信号Vinの周期の整数倍の期間フリ
ップ・フロップ8のQ出力はハイレベルとなる。このハ
イレベル出力により、アンド・ゲート9のゲートが開
き、その間図2の(ホ)で示すサンプリング・クロック
発生器7からのサンプリング・クロックはそのゲートを
通過する。アンド・ゲート9を通過したクロックを図2
の(ヘ)に示す。このクロックはサンプリング信号とし
てA/D変換器3に加えられ、これにより被測定信号V
inはディジタル信号に変換される。A/D変換器3の出
力は演算回路4に加えられて被測定信号Vinの実効値,
平均値整流実効値校正,単純平均値等を演算によって求
められ、その値はマイクロプロセッサ5の制御の基に表
示器6で表示される。
The operation of such a configuration device will be described with reference to the waveform diagram of FIG. FIG. 2A shows the measured AC signal Vin applied to the terminal 1. This signal Vin is converted into a voltage of an appropriate value by the input circuit 2 and then input to the A / D converter 3 and applied to the waveform shaping circuit 10 where the waveform is shaped as shown in FIG. You. The output of this waveform shaping circuit is applied to the CK terminal of the flip-flop 8.
On the other hand, the tentative measurement period generator 11 outputs a high level signal for a predetermined period as shown in FIG. A signal obtained by shaping the waveform of the input Vin to be measured is added to the CK terminal of the flip-flop 8. As a result, the rise of the waveform shaping signal, that is, (d) in FIG.
As shown in the figure, the Q output of the flip-flop 8 is at a high level for a period that is an integral multiple of the cycle of the signal under test Vin. This high level output opens the gate of the AND gate 9, during which the sampling clock from the sampling clock generator 7 shown in FIG. 2E passes through the gate. The clock that has passed through the AND gate 9 is shown in FIG.
(F). This clock is applied to the A / D converter 3 as a sampling signal, whereby the signal under test V
in is converted to a digital signal. The output of the A / D converter 3 is applied to an arithmetic circuit 4 to obtain the effective value of the signal under measurement Vin,
Average value rectification effective value calibration, simple average value, and the like are obtained by calculation, and the values are displayed on the display 6 under the control of the microprocessor 5.

【0009】このような構成の装置においては、A/D
変換器3には常に被測定信号Vinの周期の整数倍の期間
のみサンプリング・クロックが送られるので、Vinの周
期の整数倍の期間のみデータの捕捉が行われる。
In the device having such a configuration, the A / D
Since the sampling clock is always sent to the converter 3 only during a period that is an integral multiple of the cycle of the signal under test Vin, data is captured only during a period that is an integral multiple of the cycle of Vin.

【0010】図3は本発明装置の実施例のブロック図で
ある。図1の装置においては、サンプリング・クロック
発生器7の出力はアンド・ゲート9を介してA/D変換
器3に与えたが、図3の本発明装置においてはサンプリ
ング・クロック発生器7の出力はサンプリング信号とし
て直接A/D変換器3に与えられている。また、図1の
装置においては、フリップ・フロップ8の出力はアンド
・ゲート9のゲートを開閉するする為に用いられたが、
図3においてはフリップ・フロップ8の出力はディジタ
ル・シグナル・プロセッサ4の入力ポートに加えられて
いる。図3において他の部分は図1と同一であるので、
図1と同一符号を付してそれらの再説明は省略する。
FIG. 3 is a block diagram showing an embodiment of the apparatus of the present invention. In the apparatus shown in FIG. 1, the output of the sampling clock generator 7 is supplied to the A / D converter 3 via the AND gate 9, but in the apparatus of the present invention shown in FIG. Is directly supplied to the A / D converter 3 as a sampling signal. 1, the output of the flip flop 8 is used to open and close the gate of the AND gate 9.
In FIG. 3, the output of flip-flop 8 is applied to the input port of digital signal processor 4. The other parts in FIG. 3 are the same as those in FIG.
1 are given the same reference numerals as in FIG. 1 and their re-description is omitted.

【0011】図3に示す本発明装置において、A/D変
換器3はサンプリング・クロック発生器7の出力により
常に被測定信号VinのA/D変換を行い、その出力は演
算回路(ディジタル・シグナル・プロセッサ)4に与え
られている。一方、演算回路4の入力ポートにはフリッ
プ・フロップ8のQ出力が加えられ、演算回路4はフリ
ップ・フロップ8のQ出力の状態を読み取ることが出来
るようになっている。演算回路4はA/D変換器3の出
力を読むとき、フリップ・フロップ8のQ出力も読み取
り、Q出力が“ハイ”レベルであるならば、被測定信号
Vinの測定値を計算する為のデータとすることにより、
Vinの周期の整数倍の期間のみ、データの捕捉が行われ
る。
In the apparatus of the present invention shown in FIG. 3, the A / D converter 3 always performs A / D conversion of the signal under test Vin based on the output of the sampling clock generator 7, and its output is an arithmetic circuit (digital signal). Processor 4). On the other hand, the Q output of the flip-flop 8 is applied to the input port of the arithmetic circuit 4, so that the arithmetic circuit 4 can read the state of the Q output of the flip-flop 8. When reading the output of the A / D converter 3, the arithmetic circuit 4 also reads the Q output of the flip-flop 8, and if the Q output is at the "high" level, calculates the measured value of the signal under test Vin. By using data,
Data is captured only during a period that is an integral multiple of the cycle of Vin.

【0012】[0012]

【発明の効果】本発明によれば、被測定信号の整数倍の
期間ハイレベルになる信号を発生するように構成したこ
とにより、データ捕捉期間を常に被測定信号の周期の整
数倍にすることができ、その結果周期が変化している交
流信号の実効値,或いは平均値等を総和平均により求め
る場合でも、誤差を少なくそれらを求めることができる
測定装置が得られる効果がある。
According to the present invention, by generating a signal which is at a high level for an integral multiple of the signal under test, the data acquisition period is always set to an integral multiple of the period of the signal under test. As a result, even when the effective value or the average value of the AC signal whose period is changed is obtained by the sum total averaging, there is an effect that a measuring device capable of obtaining the error with a small error can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の前提となる装置の一例を示したブロッ
ク図である。
FIG. 1 is a block diagram showing an example of a device on which the present invention is based.

【図2】図1の装置の動作を説明する為の波形図であ
る。
FIG. 2 is a waveform chart for explaining the operation of the device of FIG.

【図3】本発明の一実施例を示すブロック図である。FIG. 3 is a block diagram showing one embodiment of the present invention.

【図4】従来装置の特性を説明する為の図である。FIG. 4 is a diagram for explaining characteristics of a conventional device.

【符号の説明】[Explanation of symbols]

1 入力端子 2 入力回路 3 A/D変換器 4 演算回路 5 マイクロプロセッサ 6 表示器 7 サンプリング・クロック発生器 8 フリップ・フロップ 9 アンド・ゲート 10 波形整形回路 11 仮測定期間発生器 DESCRIPTION OF SYMBOLS 1 Input terminal 2 Input circuit 3 A / D converter 4 Arithmetic circuit 5 Microprocessor 6 Display 7 Sampling clock generator 8 Flip flop 9 AND gate 10 Waveform shaping circuit 11 Temporary measurement period generator

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被測定の交流信号をA/D変換器によりデ
ィジタル信号に変換したのち演算回路に加えて演算し、
その演算結果を表示器で表示するようにした装置におい
て、 そのD端子に所定の期間ハイレベルになる信号を加える
と共にCK端子に前記被測定の交流信号が波形整形され
たのち加えられその出力が前記演算回路のポートに加え
られるフリップ・フロップを設け、このフリップ・フロ
ップの出力がハイレベルの期間前記演算回路で被測定交
流信号の測定値を計算するように構成したことを特徴と
する交流測定装置。
An AC signal to be measured is converted into a digital signal by an A / D converter, and the digital signal is added to an arithmetic circuit and arithmetically operated.
In a device in which the calculation result is displayed on a display, a signal that goes high for a predetermined period is added to the D terminal, and the AC signal to be measured is added to the CK terminal after the waveform is shaped, and the output is applied. AC measurement, characterized in that a flip-flop to be applied to a port of the arithmetic circuit is provided, and the measured value of the AC signal to be measured is calculated by the arithmetic circuit while the output of the flip-flop is at a high level. apparatus.
JP04948695A 1995-03-09 1995-03-09 AC measuring device Expired - Lifetime JP3314843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04948695A JP3314843B2 (en) 1995-03-09 1995-03-09 AC measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04948695A JP3314843B2 (en) 1995-03-09 1995-03-09 AC measuring device

Publications (2)

Publication Number Publication Date
JPH08248069A JPH08248069A (en) 1996-09-27
JP3314843B2 true JP3314843B2 (en) 2002-08-19

Family

ID=12832495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04948695A Expired - Lifetime JP3314843B2 (en) 1995-03-09 1995-03-09 AC measuring device

Country Status (1)

Country Link
JP (1) JP3314843B2 (en)

Also Published As

Publication number Publication date
JPH08248069A (en) 1996-09-27

Similar Documents

Publication Publication Date Title
JPH0312173U (en)
JP3314843B2 (en) AC measuring device
JPH11202003A (en) Rms converter, method and apparatus for measuring rms of power line signal at high rate
JP3284146B2 (en) Waveform data calculation device
JPH1010163A (en) Effective voltage value measuring apparatus
JP3284145B2 (en) PLL synchronous measuring device
JP3085496B2 (en) Sampling type measuring device
JP2000055953A (en) Apparatus for measuring circuit element
JP2002090393A (en) Input circuit for measuring instrument
JP3316121B2 (en) Reactive energy meter
JPH0315961B2 (en)
JPH0654331B2 (en) Power converter voltage and current detection method
JPH07110349A (en) Measuring device for phase angle
JPH0894677A (en) Method for sampling detecting ac signal in circuit element-measuring device
JPH0430551B2 (en)
JPH0249573Y2 (en)
JPS623734Y2 (en)
JPH01239473A (en) Electronic type watthour meter
JP2607113B2 (en) A / D conversion method
JPS60188858A (en) Effective value meter
JPH0980086A (en) Ac signal voltage measuring apparatus
JPH04299269A (en) Measuring apparatus for wide-band effective value
JPH0646199B2 (en) Power factor meter
JPS5948659A (en) Multiplexing measuring apparatus of electric circuit
JPH01168900U (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

EXPY Cancellation because of completion of term