JP3313778B2 - 画像処理装置及び画像処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置及び画像
処理方法に関する。

【０００２】

【従来の技術】近年のフルカラー画像形成装置の高画質
化に伴って本来複写されるべきでない性格の原稿が複写
されてしまう危険性が増してきている。このような問題
を回避するために、原稿の内容を判定し、複写すべきで
ない画像については、画像形成を禁止する技術が提案さ
れている。

【０００３】

【発明が解決しようとする課題】しかしながら、複写を
禁止したい原稿としては、紙幣や収入印紙、切手等様々
な種類があり、しかも、日本のものに限らず、外国のも
のも存在する。また、紙幣等は、デザインが変更される
ことがあり、そのすべての場合について、すべての原稿
を判定するように装置を構成することは困難であった。

【０００４】そこで、本発明は原稿の判定による複写禁
止の技術を補完し、有効に特定原稿の複写を阻止するこ
とができる画像処理装置及び画像処理方法を提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、本発明の画像処理装置は、入力画像と特定画像が類
似しているかどうかを判定する判定手段と、機種固有の
情報に基づいて前記入力画像を変調する変調手段と、前
記入力画像を記録媒体上に画像形成する形成手段と、前
記判定手段により前記入力画像と前記特定画像が類似し
ていると判定された場合には前記形成手段による画像形
成を中止し、前記判定手段により前記入力画像と前記特
定画像が類似していないと判定された場合には前記変調
手段による変調を禁止し、前記形成手段による画像形成
を行い、前記判定手段による判定が不可能の場合には前
記変調手段による変調を行い、前記形成手段による画像
形成を行うように、前記変調手段、及び前記形成手段に
制御信号を出力する制御手段とを有することを特徴とす
る。また、上記課題を解決するため、本発明の画像処理
方法は、入力画像と特定画像が類似しているかどうかを
判定する判定工程と、機種固有の情報に基づいて前記入
力画像を変調する変調工程と、前記入力画像を記録媒体
上に画像形成する形成工程と、前記判定工程により前記
入力画像と前記特定画像が類似していると判定された場
合には前記形成工程による画像形成を中止し、前記判定
工程により前記入力画像と前記特定画像が類似していな
いと判定された場合には前記変調工程による変調を禁止
し、前記形成工程による画像形成を行い、前記判定工程
による判定が不可能の場合には前記変調工程による変調
を行い、前記形成工程による画像形成を行うように制御
信号を出力する制御工程とを有することを特徴とする。

【０００６】

【実施例】〈実施例１〉図１は、本発明を実施したフル
カラー複写装置の画像処理の構成を示した図である。同
図において１は画像データの読み取りを行うラインセン
サ、２はシェーディング、補正、変倍などを行う画像処
理回路、３は画像データを２値化する２値化回路、４は
特定の画像を蓄えるための記憶装置、５はラインセンサ
１による入力画像と記憶装置４内の特定の画像が類似し
ているかどうかを判定する判定回路、６は機種特有の情
報を蓄えるＲＡＭ、７は２値化されたデータの変調を行
う変調回路、８はインクヘッド駆動回路、９はインクヘ
ッド、１０はＲＡＭに機種特有の情報を送り、また判定
回路５の判定結果によりインクヘッド駆動回路８に制御
信号を与える中央演算処理装置である。

【０００７】ラインセンサ１により読み込まれたデータ
は画像処理回路２により画像処理を施され２値化回路３
により２値化処理を行われると同時に判定回路５に入力
される。

【０００８】判定回路５が入力画像と記憶装置４の判定
データの特徴を比較し、両データが類似していると判定
すると、その判定結果が中央演算処理装置１０に入力さ
れ、それによって中央演算処理装置１０はインクヘッド
駆動回路８に制御信号を出力する。この制御信号によ
り、インクヘッド駆動回路８は、印字を中止し、判定結
果が出るまでにすでに印字を行ったデータの塗りつぶし
等の処理を行う。

【０００９】また、判定回路５が、入力画像と判定デー
タが類似でないと判定、または判定不可能の場合は、中
央演算処理装置１０は制御信号を出力せず、画像データ
は画像処理回路により画像処理を施され、２値化回路３
により２値化処理が行われた後、変調回路７によりＲＡ
Ｍ６内の機種固有のデータを基に画像データの変調が行
われる。インクヘッド駆動回路８は、インクヘッド９を
駆動し、変調回路７から出力された画像データにより記
録紙上に画像形成を行う。

【００１０】〈実施例２〉図２は、本発明を実施したフ
ルカラー複写装置の画像処理の構成を示した図である。
同図において１は画像データの読み取りを行うラインセ
ンサ、２はシェーディング、補正、変倍などを行う画像
処理回路、３は画像データを２値化する２値化回路、４
は特定の画像を蓄えるための記憶装置、５はラインセン
サ１による入力画像と記憶装置４内の特定の画像が類似
しているかどうかを判定する判定回路、６は機種特有の
情報を蓄えるＲＡＭ、７は２値化されたデータの変調を
行う変調回路、８はインクヘッド駆動回路、９はインク
ヘッド、１０はＲＡＭに機種特有の情報を送り、また判
定回路５の判定結果により変調回路７またはインクヘッ
ド駆動回路８に制御信号を与える中央演算処理装置であ
る。

【００１１】ラインセンサ１により読み込まれたデータ
は画像処理回路２により画像処理を施され、２値化回路
３により２値化処理が行われると同時に判定回路５に入
力される。

【００１２】判定回路５が入力画像と記憶装置４の判定
データの特徴を比較し、両データが類似していると判定
すると、その判定結果が中央演算処理装置１０に入力さ
れ、それによって中央演算処理装置１０はインクヘッド
駆動回路８に制御信号を出力する。この制御信号によ
り、インクヘッド駆動回路８は、印字を中止し、判定結
果が出るまでにすでに印字を行ったデータの塗りつぶし
等の処理を行う。

【００１３】また、入力画像と判定データがまったく異
なるものであると判定すると、その判定結果により中央
演算処理装置１０は変調回路７に制御信号を出力し、変
調回路７によるデータの変調を禁止する。よって、画像
処理回路２によって画像処理を施され、２値化回路２に
よって２値化された画像データは変調回路７で変調が行
われずにインクヘッド駆動回路８に送られ、インクヘッ
ド９によって印字が行われる。

【００１４】さらに、前述のどちらにも属さない、類似
の判定が不可能の場合は、画像データは画像処理回路２
により画像処理を施され、２値化回路３により２値化処
理を行われた後、変調回路７によってＲＯＭ６内の機種
固有のデータを基に画像データを変調され、インクヘッ
ド駆動回路８に送られ、インクヘッド９によって、記録
紙上に画像形成が行われる。

【００１５】以上説明したように上記実施例によれば、
有価証券と確定できるものは複写が不可能となり、かつ
有価証券に類似した画像については情報を画像に付加す
ることによって、出力画像をもとに使用された装置の特
定に利用できるという効果がある。

【００１６】〈実施例３〉図３は、本発明の第３の実施
例の係るフルカラー複写装置の画像処理回路の構成を示
すブロック図である。同図において、３１０１はＣＣＤ
ラインセンサ、３１０２は画像処理回路、３１０３は２
値化回路、３１０４はＲＯＭ、３１０５は変調回路、３
１０６は濃度判定回路、３１０７はインクヘッド駆動回
路、３１０８はインクヘッド、３１０９はタイミング信
号生成回路、３１１０は電源回路、そして、３１１１は
先入れ先出しメモリ（ＦＩＦＯ）である。

【００１７】ＣＣＤラインセンサ３１０１は、その読み
取り方向に垂直な方向に、原稿に対して相対移動しなが
ら、原稿から反射、もしくは透過してきた光を色分解し
たものを捕らえ、それを電気信号に変換する。こうして
得られたフルカラーの色信号は、画像処理回路３１０２
において信号処理を施した後、２値化回路３１０３にて
擬似中間調処理による２値化を施す。また、濃度判定回
路３１０６は、画像信号の濃度を判定し、付加情報を加
える変調回路３１０５の動作を制御する。この変調回路
３１０５はＲＯＭ３１０４の内容を参照し、その情報を
もとに、２値化された画像信号のドット位置を変化さ
せ、画像に付加情報を付け加える。

【００１８】ＦＩＦＯメモリ３１１１は、濃度判定回路
３１０６における画像遅延を補償するために設けられて
いる。変調回路３１０５で情報を付加された２値信号
は、インクヘッド駆動回路３１０７で、各出力色別のイ
ンクヘッド３１０８を駆動することにより記録紙（不図
示）上にインクを吐出させ、フルカラー画像の形成を行
う。また、タイミング信号生成回路３１０９は、基本と
なる画像クロック及びそれに伴う各種のクロック信号、
タイミング信号を生成して各部へ与える。なお、電源回
路３１１０は、本画像処理回路の各部に、その動作に必
要な電力を供給するためのものである。３１１２は特定
画像の判定回路であり、ラインセンサ３１０１によって
入力された画像が判定画像の場合には、ヘッド駆動部３
１０７へ判定信号を送り、ヘッドの駆動を停止させる
か、黒ベタとなるようにする。

【００１９】ここで、判定回路３１１２の構成は後述の
第６の実施例と同様である。

【００２０】図４は、図３の画像処理回路３１０２の内
部構成を示すブロック図である。同図において、３２０
１はＡ／Ｄコンバータ、３２０２はシェーディング補正
回路、３２０３は濃度変換回路、３２０４はマスキング
・ＵＣＲ回路、３２０５はフィルタ回路、３２０６はγ
補正回路である。ＣＣＤラインセンサ３１０１から入力
された赤・緑・青（Ｒ，Ｇ，Ｂ）の色分解画像信号は、
Ａ／Ｄコンバータ３２０１によりデジタル信号に変換さ
れ、シェーディング補正回路３２０２により光量分布や
ＣＣＤラインセンサの感度ムラの補正を受けた後、濃度
変換回路３２０３によって明暗の信号ＲＧＢからシアン
・マゼンタ・イエロー（Ｃ，Ｍ，Ｙ）の濃度信号へと変
換される。

【００２１】マスキング・ＵＣＲ回路３２０４はＣＭＹ
信号から黒信号（Ｋ）を生成するとともに、色補正のた
めのマスキング演算と下色除去（ＵＣＲ）を実行する。
こうして得られたＣＭＹＫの信号に対して、フィルタ回
路３２０５は、エッジ強調あるいはスムージング処理を
行い、γ補正回路３２０６からの出力の非線型性を補正
する。

【００２２】以上の如く処理される信号、及びその結果
得られる信号は、図５に示すように、ＲＧＢまたはＣＭ
ＹＫの各色の信号が連続しているものであり、ＲＧＢ信
号の場合は、非画像信号区間（図中のＸ）を含み、それ
ぞれ４クロックで１画素の色分解信号を形成し、カラー
セレクト信号ＣＳＥＬ１，０に同期して切り替わる。こ
れらの信号の基本周期は、画像クロックＶｃｋにより規
定され、ラインごとの繰り返し周期は、同期信号Ｈｓｙ
ｎｃで規定される。また、画像信号に、付加情報の付加
位置を示すマークラインを挿入するラインではＭａｒｋ
信号が、画像信号を変調するラインではＣｏｄｉｎｇ信
号が、それぞれその該当するラインを識別するために供
給される。

【００２３】また、タイミング信号生成回路３１０９
は、付加情報の生成のために必要となるＲｅｓｅｔ信号
及びＵｐ／Ｄｏｗｎ信号も生成し、供給している。副走
査方向に生成されるＣｏｄｉｎｇ，Ｍａｒｋ，Ｒｅｓｅ
ｔ，Ｕｐ／Ｄｏｗｎの信号は、画像出力中に一定周期で
繰り返し生成され、それに従って、画像信号中に情報が
繰り返し付加される。

【００２４】タイミング信号生成回路３１０９の初期値
を、複写動作ごとに同一値にリセットしないことによっ
て、画像中に情報が付加される位置を一定にしないよう
に動作する。このように、タイミング信号生成回路３１
０９は、一連のタイミング信号を供給し、装置全体が画
像信号に関して同期して動作している。

【００２５】ここで、タイミング信号生成回路につい
て、その詳細を説明する。

【００２６】図１６は、タイミング信号生成回路３１０
９の構成を示すブロック図である。同図において、４４
０１−１，４４０１−２はカウンタであり、４４２０−
１，４４０２−２はルックアップテーブルである。カウ
ンタ４４０１−１は、主走査方向のタイミング信号を生
成するためのものであり、Ｈｓｙｎｃによりリセットさ
れてからＶｃｋをカウントして、その出力によりルック
アップテーブル４４０２−１を参照する。

【００２７】ルックアップテーブル４４０２−１は、Ｒ
ＯＭまたはＲＡＭであって、内部にラインの先頭から順
番に生成するべきＣＳＥＬ０，ＣＳＥＬ１，Ｈｓｙｎｃ
のパターンが書き込まれており、カウンタからの参照に
したがって順番にタイミング信号を生成する。

【００２８】一方、カウンタ４４０１−２及びルックア
ップテーブル４４０２−２は、副走査方向にタイミング
信号を生成するものであり、Ｈｓｙｎｃをカウントする
ことによって主走査方向と同様な動作を副走査方向に関
して行う。このとき、主走査方向と異なり、複写動作ご
とにカウンタ４４０１−２を一定値にリセットしないこ
とによって、出力ごとに副走査方向の情報付加位置が一
定の場所にならないよう動作する。

【００２９】なお、複写動作ごとにカウンタ４４０１−
２の初期値を設定し直して、情報付加位置が一定になら
ないように操作するように構成することも可能である。

【００３０】このようにして情報を繰り返し付加し、か
つ、付加する位置を、複写動作ごとに分散することで、
特定のインクヘッドの動作不良や画像濃度が情報付加に
は不適当な領域があった場合でも、出力画像のいずれか
によって付加情報を復元できる可能性を増すことができ
る。特に、インクヘッドのノズル数と繰り返し周期を互
いに素な関係とすることは効果的である。

【００３１】図６は、変調回路３１０５の内部構成を示
す図である。同図において、３４０１はドット位置修正
回路、３４０２はマーク付加回路、３４０４−１，３４
０４−２はセレクタである、入力された画像信号は、ド
ット位置修正回路３４０１とマーク付加回路３４０２へ
それぞれ供給され、セレクタ３４０４−１は、濃度判定
信号に応じて画像信号自身、またはドット位置修正回路
３４０１によりドットの位置を修正された画像信号のい
ずれかを選択する。

【００３２】一方、セレクタ３４０４−２は、セレクタ
３４０４−１の出力とマーク付加回路３４０２の出力を
濃度判定信号に従って選択する。従って、濃度判定信号
が論理“０”、すなわち、濃度が適切でない場合はマス
クされ、画像信号がそのまま無修正で出力される。

【００３３】図７は、ドット位置修正回路３４０１の構
成を示すブロック図である。同図において、３５０１−
１〜３５０１−８はＤフリップフロップ、３５０２はセ
レクタ、３５０３は排他的論理和（ＸＯＲ）ゲート、３
５０４−１，３５０４−２はインバータ、３５０５−
１，３５０５−２はＡＮＤゲートであり、Ｄフリップフ
ロップ３５０１−１〜３５０１−４には、画像クロック
Ｖｃｋがクロックとして与えてある。また、セレクタ３
５０２には、画像信号自身とＤフリップフロップ３５０
１−１〜３５０１−４で遅延されたものが入力される。

【００３４】上述のように、本実施例に係る画像処理回
路では、画像信号ＲＧＢＸ、またはＣＭＹＫの４クロッ
ク周期からなる単位にて１画素の情報を表現しているの
で、セレクタ３５０２に入力される遅延された側の画像
信号は、例えば、それがＲであればＲと同じ色の信号
で、１画素分だけの遅延量を持ったものとなる。従っ
て、セレクタ３５０２で、遅延のない通常の画像信号を
選択するか、あるいは遅延を持たせた側の画像信号を選
択するかにより、出力されるドットの印字位置が１ドッ
ト分だけ変化する。

【００３５】Ｃｏｄｉｎｇ信号が付加されていない場合
は、ＡＮＤゲート３５０５−２の出力が論理０となり、
ドット位置修正は行われないが、Ｃｏｄｉｎｇ信号が与
えられた場合、ドット位置を修正するか否かは、ＸＯＲ
ゲート３５０３の出力で決まる。そして、ＲＯＭから読
み出された付加情報のビットの１／０とＤフリップフロ
ップ３５０１−８の出力の１／０とが一致していない場
合、ドット位置の修正動作が実行される。また、Ｄフリ
ップフロップ３５０１−５〜３５０１−８、及びインバ
ータ３５０４−１は１ビットのカウンタを構成してお
り、４クロック単位でカウント動作を行う。すなわち、
入力される画像信号の色と同期してカウント状態がＤフ
リップフロップ３５０１−８から出力される。

【００３６】いま、一つの色について考えると、セレク
タ３５０２の出力が論理“１”になったとき、ＡＮＤゲ
ート３５０５−１の出力は論理“０”となってリセット
がかけられ、その時点を基準にして経過したＶｃｋ／４
（これは、画素数に相当する）が奇数か偶数かを表現し
たものをカウンタの内容として保持することとなる。こ
の情報とＲＯＭからの付加情報をＸＯＲゲート３５０３
で比較し、両者が一致しない場合にドット位置の修正動
作を行わせる。

【００３７】以上の構成により、ＲＯＭからの付加情報
の１／０に応じて、出力される画像信号中のドット間隔
の奇数／偶数が制御されることになる。なお、ＲＯＭか
ら出力される付加情報は１ライン単位で変化するもので
あり、この結果、変調が行われた場合のドット間隔は、
１ライン中で全て奇数間隔、もしくは偶数間隔のいずれ
かに統一されることになる。

【００３８】図８は、マーク付加回路３４０２の内部構
成を示すブロック図である。同図において、３６０１は
カウンタ、３６０２−１〜３６０２−４はＤフリップフ
ロップ、３６０３−１，３６０３−２はＡＮＤゲート、
３６０４はＯＲゲートであり、Ｄフリップフロップ３６
０２−１〜３６０２−４には、画像クロックＶｃｋがク
ロックとして与えてある。

【００３９】Ｍａｒｋ信号が与えられない場合は、ＡＮ
Ｄゲート３６０３−１の出力が常に論理“０”になるの
で、画像信号に対して変更は行われない。また、Ｍａｒ
ｋ信号が与えられた場合は、以下のようにして画像信号
の修正が行われる。

【００４０】すなわち、カウンタ３６０１は、カラーセ
レクト信号に従って画像信号の各色別にドットの個数を
カウントする４進カウンタであり、該当する色について
キャリーを出力に送り、各色ごとにそれぞれドットを４
つ印字する度にキャリーを発生する。このキャリー信号
と４クロック、つまり、１画素分遅延した画像信号につ
いてＡＮＤゲート３６０３−２で論理積をとり、ＯＲゲ
ート３６０４にてもとの画像信号に付加される。この結
果、各々の色に４ドットおきにドットが２つつながって
出力されることになる。

【００４１】図９は、変調回路３１０５により変調が行
われた場合、一つの色についての画像信号の変化の様子
を示す図であり、図中、黒丸の部分が記録紙上にインク
を吐出して印字を行う画素に相当する。

【００４２】図９（ａ）は、ドット位置修正を行った場
合を示しており、修正後のドット間隔は、１ライン単位
で偶数ドット、または奇数ドットのどちらかに揃ったも
のとなる。同図において、１ライン目の中では２つ目及
び３つ目のドットがそれぞれ１ドット分、横方向にシフ
トしており、ＲＯＭの出力データにドット間隔の偶数、
奇数を合わせている。

【００４３】また、図９（ｂ）は、マーク付加が行われ
た場合の画像信号であり、Ｍａｒｋ信号が与えられてマ
ークラインとなったラインは、４ドットおきにドットが
２つ続けて現れる。このように画像信号を変調すること
で、画像中にシリアル番号及びマークが付加される。

【００４４】よく知られているように、誤差拡散方式で
２値化された２値信号は、特にハイライト部分の画像濃
度の低い領域では適度に分散してドットが存在し、ドッ
トが２つ連なって現れることは極めて稀である。従っ
て、一定個数のドット毎にドットが２個ずつ連なってい
るラインは、出力画像を拡大することによりライン状に
連なったドットが並んでいるのを容易に見つけることが
できる。

【００４５】図１０は、濃度判定回路３１０６の構成を
示すブロック図である。同図において、３８０１−１，
３８０１−２は先入れ先出しメモリ（ＦＩＦＯメモ
リ）、３８０２−１〜３８０２−６はＤフリップフロッ
プ、３８０３はＮＯＲゲートである。上記の２値化回路
３１０３により２値化された信号が濃度判定回路３１０
６に入力されると、ＦＩＦＯ３８０１−１，３８０１−
２で１ラインずつ遅延され、本濃度判定回路では、３ラ
イン分のデータが同時に処理可能となる。

【００４６】つまり、ここでは、２値化回路３１０３か
らの信号をＤフリップフロップ３８０２で１クロックず
つ遅延し、３×３画素の画像信号が得られる。そして、
この信号をＮＯＲゲート３８０３に入力することによ
り、注目画素の周囲の３×３画素の領域に他のドットが
存在するか否かが判定可能となる。仮に、この領域に他
のドットが存在した場合は、ＮＯＲゲートの出力は論理
“０”となり、変調回路３１０５内での変調動作が行わ
れず、画像はそのまま出力される。

【００４７】図１１は、本実施例に係る画像処理回路の
ＲＯＭ３１０４の参照方法を示す図である。同図におい
て、カウンタ３９０１はアップダウンカウンタであっ
て、Ｕｐ／Ｄｏｗｎ信号に従ってＨｓｙｎｃをカウント
アップ、もしくはカウントダウンする。そして、その出
力をＲＯＭ３９０２のアドレス入力（ａｄｒｓ）へ与え
ることにより、画像信号の１ラインごとに付加情報を１
ビットずつＲＯＭから出力する動作が行なわれ、この付
加情報に基づいて変調回路が動作する。

【００４８】図５に示したようなタイミングでＲｅｓｅ
ｔ信号、及びＵｐ／Ｄｏｗｎ信号が与えられると、最初
にＲｅｓｅｔ信号によってリセットされたときから順
次、Ｈｓｙｎｃ信号をカウントアップし、Ｍａｒｋ信号
が入力された後に、Ｕｐ／Ｄｏｗｎ信号がダウンカウン
トに切り替わるため、次にカウントダウンが行なわれ
る。このため、カウンタ３９０１が出力するアドレスは
０から始まり、１ラインごとに１づつ増加して、Ｍａｒ
ｋ信号以降は、再び０に向かって減って行く。そして、
アドレスが０に戻った時点でＣｏｄｉｎｇ信号が０にな
り、付加情報を画像に加える操作が終了する。

【００４９】以上の動作により、Ｍａｒｋ信号が与えら
れるラインを挟んで前後のラインがＲＯＭを参照するア
ドレスは対称なものになるので、図１５に示すように、
マークラインの前後に対称に付加情報が存在する。この
ため、マークラインを見つけさえすれば、それを基準に
してどの方向へ付加情報の読み取りを行なっても、全く
同じ情報を得ることが保証される。また、タイミング信
号は繰り返し生成されるので、同一画像中に同じ付加情
報が繰り返し加わることになる。

【００５０】なお、ＲＯＭに格納された情報は、装置の
機種のシリアル番号などの固有情報とともにチェック用
の情報を含むものである。ここでのチェック用情報と
は、後に出力画像から付加情報を復元するに当たって、
復元された情報の信頼性を保証するために用いられるコ
ードを示し、一般的なチェックサム、またはＣＲＣ符号
などによる誤り検出・訂正符号であって、あらかじめ固
有情報から演算してＲＯＭに記憶されている。

【００５１】また、付加情報を出力画像から読み取る
際、マークラインを基準にして符号が存在すると推定さ
れた領域についてドット間隔を測定し、情報の復元を試
みる。このときチェック情報との整合性を調べることに
より、最終的にもとの付加情報を検出したことが確認さ
れる。

【００５２】以上説明したように、本実施例によれば、
画像濃度が付加する情報に適したものと判定された画像
領域について、ＲＯＭに記憶された情報を１ライン単位
でドット間隔を変調して画像信号中に情報を付加すると
ともに、情報の付加位置を示すためのマークとなるライ
ンを設けることにより、付加情報を抽出する際に該当す
る箇所を容易に発見でき、また、その領域中のドットの
並びを測定することにより付加された情報を容易に復元
できるという効果がある。

【００５３】また、判定回路３１１２による判定結果に
かかわらず、パターンを重畳するので、判定にエラーが
あったとしても、装置の識別を行うことができる。

【００５４】〈実施例４〉以下、本発明に係る第４の実
施例について説明する。

【００５５】上記第３の実施例では、付加する情報は、
あらかじめ用意されたＲＯＭに記憶されたものを用いた
が、ここでは他の与え方をする。

【００５６】図１２は、本発明の第４の実施例に係るフ
ルカラー複写装置の画像処理回路の構成を示すブロック
図である。同図において、図３に示す画像処理回路と同
一構成要素には同一符号を付し、それらの説明は省略す
る。そこで、図３と異なる構成について説明する。

【００５７】図１２において、３０００はＣＰＵ、３０
０１は、ＣＰＵ３０００が動作するためのプログラムを
格納したＲＯＭ、３００２は、ＣＰＵ３０００が動作す
るときに使うワークエリアなどの記憶エリアを有するＲ
ＡＭ、３００３は画像信号を取り込んで記憶するＲＡ
Ｍ、３００４は付加すべき情報を書き込むＲＡＭ、そし
て、３００５は装置の動作を指示する操作部である。

【００５８】ＣＰＵ３０００は、画像信号の読み取り
と、付加情報をＲＡＭ３００４へ書き込むなどの動作を
行なう。また、ＲＡＭ３００３は画像信号を記憶し、Ｃ
ＰＵ３０００からアクセスが可能である。なお、ＲＡＭ
３００４は、上記第１の実施例に係る画像処理装置での
ＲＯＭに代わり、それをＲＡＭにて構成したもので、図
１１のＲＯＭをＲＡＭに置き換えたものである。そし
て、ＣＰＵ３０００から、その内容を自由に置き換える
ことができる。

【００５９】そこで、以上の構成をとる本フルカラー複
写装置の動作を説明する。

【００６０】図１３は、本実施例に係るフルカラー複写
装置の動作を示すフローチャートである。

【００６１】本フルカラー複写装置では、全ての複写動
作を行なう前に、パターンとして装置内に持つ付加すべ
き情報を読み込む。本装置では、このパターンをバーコ
ードのような形態で用意しており、通常の標準白色版の
一部、もしくはＣＣＤラインセンサ上の画像領域外に張
り付けられている。そして、このデータを読み取ったも
のをＲＡＭ３００３に書き込んで、画像としての取り込
みを行なう。続いて、ＣＰＵ３０００は、ＲＡＭ３００
３をアクセスし、読み取った画像データから付加すべき
情報を抽出する（ステップＳ３００１）。

【００６２】続いて、読み取りの誤りや付加パターンに
対する改竄が成されていないかを調べるために、パター
ンのデータ部分からチェックデータを演算して求める
（ステップＳ３００２）。この演算で求めたチェックデ
ータとパターンのチェックデータ部分を比較することに
より（ステップＳ３００３）、正しい情報が読み取れて
いるかどうかを判定する（ステップＳ３００４）。この
ステップＳ３００４で、正しいデータではないと判断さ
れた場合は、サービスコールを発生して以後の動作を中
止する。しかし、ステップＳ３００４で正規のデータで
あることが確認されたならば、付加すべき情報をＲＡＭ
３００４に書き込んだ後（ステップＳ３００５）、通常
の複写動作のモードへと移行する。

【００６３】なお、上記の動作は、複写動作ごとに行な
う必要はなく、通常は、電源投入直後の自己診断の一環
として行なえばよい。また、一度ＲＡＭ３００４に情報
を設定した後の複写動作は、上記第３の実施例と同じで
あるので、その説明を省略する。

【００６４】図１４は、本実施例に係るフルカラー複写
装置において、付加情報を画像読み取りユニット部４２
０１に実装した様子を示す図である。ここでは、画像読
み取り部は、原稿を置く原稿台４２０２の内側をＣＣＤ
ラインセンサ３１０１が走査する機構となっており、通
常のシェーディング動作に使用する標準白色版は、ＣＣ
Ｄラインセンサのホームポジション近傍に設けられてい
る。そして、その標準白色版の一部分に、付加すべき情
報をＣＣＤラインセンサで読み取れるような符号で書き
込んでおく。ここでは、上述のように公知のバーコード
による符号化を行なっており、図１３に示すフローチャ
ートのステップＳ３００１では、この符号を読み込んで
情報の取得を行なっている。

【００６５】以上説明したように、本実施例では、画像
パターンとして与えらえた付加情報を読み取ってから設
定する方式をとって、付加情報を画像処理回路の外部に
持たせることで、装置の修理などによる回路の交換が発
生しても、常に同一の付加情報を保持できるように構成
できる。

【００６６】なお、付加情報の一部を、例えば、装置の
操作部３００５から設定するようにしてもよい。

【００６７】上記実施例においては、いずれも、あらか
じめ定められた情報を付加するようにしたが、第２実施
例に係る装置のように、付加情報を一度ＲＡＭテーブル
に書き込むことによって付加するという方式をとれば、
処理実行時に、付加する情報を加工することができる。
すなわち、装置のシリアル番号のみならず、例えば、装
置に時計機構を内蔵しておくことで情報の印字日時をコ
ード化して付加したり、複写装置で用いられるコントロ
ールカードなどのユーザ識別手段と併用して使用者の情
報を付加することができる。

【００６８】また、装置がファクシミリ装置の場合であ
れば、例えば、電話番号を付加したり、情報を柔軟に出
力画像中に付加することが可能となる。

【００６９】上記実施例においては、いずれも１ライン
全体に渡って変調を行なうものとしたが、必ずしも１ラ
イン全部の変調を行なう必要はなく、例えば、ライン上
の一部分に限って変調動作を実行しても構わない。ま
た、変調する方向もＣＣＤラインセンサの読み取り方向
に限定されるわけでなく、例えば、それに直交する方向
に変調を行なっても、発明の本質に関わる違いは生じな
いのは言うまでもない。

【００７０】さらに、ドット間隔を変更する方式におい
て、ドット間隔の変更は偶数、奇数による区別以外の方
式であっても構わない。

【００７１】また、上記実施例では、濃度判定は２値化
後の信号に基づいて行なっているが、２値化前に多値信
号を用いて濃度判定を行なうようにしてもよい。

【００７２】上記実施例では、本発明をフルカラー複写
装置に適用した例を示したが、適用対象となる装置は複
写装置に限定されるものではなく、２値画像による出力
を行なうものであれば基本的に実施可能であり、例え
ば、ファクシミリ装置やプリンタ装置に適用することも
可能である。

【００７３】なお、本発明は、複数の機器から構成され
るシステムに適用しても１つの機器から成る装置に適用
しても良い。

【００７４】〈実施例５〉本実施例は、パターン付加を
多値信号に対して合成する場合の例である。

【００７５】図１７は本発明に係る第５実施例の装置概
観図の一例である。

【００７６】図１７において、２２０１はイメージスキ
ャナで、例えば４００ｄｐｉ（ドット／インチ）の解像
度で原稿を読取り、デジタル信号処理を行う部分であ
る。２２０２はプリンタで、イメージスキャナ２２０１
によって読取られた原稿画像に対応した画像を、用紙に
フルカラーで、印刷出力する部分である。

【００７７】イメージスキャナ２２０１において、２２
００は鏡面圧板で、原稿台ガラス２２０３上の原稿２２
０４は、ランプ２２０５で照射され、ミラー２２０６〜
２２０８に導かれ、レンズ２２０９によって、３ライン
センサ２２１０上に像を結び、フルカラー情報、レッド
（Ｒ），グリーン（Ｇ），ブルー（Ｂ）の各成分に分解
され、各成分の光強度を表す信号として、信号処理部２
２１１に送られる。なお、ランプ２２０５とミラー２２
０６は速度Ｖで、ミラー２２０７，２２０８は速度Ｖ／
２で、３ラインセンサ２２１０の電気的走査（主走査）
方向に対して、垂直方向に機械的に動くことによって、
原稿全面が走査（副走査）され、読取られた原稿画像が
信号処理部２２１１に送られる。

【００７８】信号処理部２２１１において、読取られた
画像信号は、一旦、画像メモリに蓄積された後に、電気
的に処理され、マゼンタ（Ｍ），シアン（Ｃ），イエロ
ー（Ｙ），ブラック（Ｋ）の各成分に分解され、プリン
タ２２０２に送られる。また、イメージスキャナ２２０
１における、１回の原稿走査で読込まれた画像データに
ついて、４回の読出し動作が行われ、それぞれ画像処理
によってＭ，Ｃ，Ｙ，Ｋのうち一つの成分が生成され、
プリンタ２２０２に送られ、計４回の読出しおよび処理
によって、１回のプリントアウトが完成する。

【００７９】イメージスキャナ２２０１より送られてく
るＭ，Ｃ，Ｙ，Ｋの各画像信号は、レーザドライバ２２
１２に送られる。レーザドライバ２２１２は、送られて
きた画像信号に応じ、半導体レーザ２２１３を変調駆動
する。レーザ光は、ポリゴンミラー２２１４，ｆ−θレ
ンズ２２１５，ミラー２２１６を介し、感光ドラム２２
１７上を走査する。

【００８０】２２１８は回転現像器で、マゼンタ現像部
２２１９、シアン現像部２２２０、イエロー現像部２２
２１、ブラック現像部２２２２より構成され、４つの現
像部が交互に感光ドラム２２１７に接し、感光ドラム上
に形成された静電潜像をトナーで現像する。

【００８１】２２２３は転写ドラムで、用紙カセット２
２２４または２２２５より供給される用紙を巻付け感光
ドラム２２１７上に現像された画像を用紙に転写する。

【００８２】このようにして、Ｍ，Ｃ，Ｙ，Ｋの４色が
順次転写された後、用紙は、定着ユニット２２２６を通
過して、トナーが用紙に定着された後に排紙される。

【００８３】［イメージスキャナ］図１８はイメージス
キャナ２２０１の構成例を示すブロック図である。

【００８４】同図において、１２１０−１〜３は、それ
ぞれＲ，Ｇ，Ｂの分光感度特性をもつＣＣＤセンサ（固
体撮像素子）で、図１７に示す３ラインセンサ２２１０
の中に組込まれ、それぞれＡ／Ｄ変換された、例えば８
ビットの信号を出力する。従って、Ｒ，Ｇ，Ｂ各色は、
それぞれの光強度に応じて０〜２５５の段階に区分され
る。

【００８５】本実施例のＣＣＤ１２１０−１〜３は、一
定の距離を隔てて配置されているため、デイレイ素子１
４０１および１４０２を用いて、その空間的ずれが補正
される。

【００８６】１４０３〜１４０５は対数変換器で、ＲＯ
ＭまたはＲＡＭによるルックアップテーブルとして構成
され、３ラインセンサ２２１０から送られてきた画像デ
ータを、輝度信号から濃度信号へ変換する。１４０６は
公知のマスキング／ＵＣＲ（下色除去）回路で、詳しい
説明は省略するが、入力された３信号により、出力のた
めのＭ，Ｃ，Ｙ，Ｋの各信号を、各読取り動作の度に、
面順次に、例えば８ビットなどの所定のビット長で出力
する。

【００８７】１４０７は公知の空間フイルタ回路で、出
力信号の空間周波数の補正を行う。１４０８は濃度変換
回路で、プリンタ２２０２の濃度特性を補正するもの
で、対数変換器１４０３〜１４０５と同様なＲＯＭまた
はＲＡＭで構成される。

【００８８】１４１０はパターン付加回路で、出力画像
へのパターン付加を行う。

【００８９】一方、１４１１はＣＰＵで、本実施例の制
御を司り、１４１２はＩ／Ｏポートで、ＣＰＵ１４１１
に接続されている。

【００９０】ここで、マスキング／ＵＣＲ回路１４０６
およびパターン付加回路１４１０へ、別途入力される信
号ＣＮＯは、表１に一例を示す２ビットの出力カラー選
択信号で、ＣＰＵ１４１１からＩ／Ｏボート１４１２を
経て発生され、４回の転写動作の順番を制御し、マスキ
ング／ＵＣＲ回路１４０６とパターン付加回路１４１０
の動作条件を切替える。

【００９１】

【表１】

【００９２】［パターン付加方法］まず、本実施例にお
けるパターンの付加方法の一例を説明する。

【００９３】図１９は本実施例の付加パターンの一例を
説明する図である。

【００９４】同図において、領域３０１に含まれる４×
４画素は、その画像信号の例えば階調が＋αとなるよう
に変調され、領域３０２と３０３に含まれるそれぞれ２
×４画素は、その画像信号の例えば階調が−αとなるよ
うに変調され、領域３０１〜３０３の外の画素は変調し
ない。この領域３０１〜３０３に含まれる８×４画素
を、付加パターンの単位ドットとする。このように、付
加パターンの１単位に８×４画素を用いるのは、本実施
例のプリンタ２２０２が、公知の画像領域における２０
０ライン処理を行っているためで、付加パターンの単位
を１画素としたのでは、付加パターン画読取り難い場合
があるためである。

【００９５】図２０と図２１は本実施例のアドオンライ
ンの一例を示す図である。

【００９６】図２０において、４０１はアドオンライン
で、例えば４画素の幅である。４０１ａ〜４０１ｅはそ
れぞれ図１９に示した単位ドットで、例えば８×４画素
である。単位ドット４０１ａ〜４０１ｅは、主走査方向
にｄ１（例えば１２８画素）の略一定周期で並んでい
る。

【００９７】さらに、図２１において、５０１〜５１０
はアドオンラインで、例えば４画素の幅であり、副走査
方向にｄ２（例えば１６画素）の略一定周期で並んでい
る。詳細は後述するが、例えば、１本のアドオンライン
は４ビットの情報を表し、アドオンライン５０２〜５０
９の８本のアドオンラインは一組となって、３２ビット
の付加情報を表すことができる。なお、アドオンライン
は副走査方向に繰返し形成され、例えば、図２１に示す
アドオンライン５０１と５０９は同一の情報を表す。

【００９８】図２２と図２３はアドオンラインによる情
報の表現方法の一例を示している。

【００９９】図２２において、６０１と６０２はアドオ
ンラインで、両アドオンラインは副走査方向に隣合って
いる。また、６０１ａ、６０１ｂおよび６０２ａは単位
ドットで、隣合ったアドオンラインの単位ドット同志が
接近して目立つのを防ぐため、隣合ったアドオンライン
単位ドット同志は、主走査方向へ少なくともｄ３（例え
ば３２画素）の間隔が開くように設定する。

【０１００】単位ドットによって表されるデータは、単
位ドット６０２ａと、単位ドット６０１ａとの位相差に
よって決定される。図２２は４ビット情報を表す一例を
示しているが、図２２においては、単位ドット６０２ａ
はデータ“２”を表している。例えば、単位ドット６０
２ａが最左端にあばデータ“０”を、単位ドット６０２
ａが最右端にあればデータ“Ｆ”を表すこととなる。

【０１０１】図２３において、全付加情報を表す一組の
アドオンラインのうち、同図（ａ）は１番目のアドオン
ラインＬｉｎｅ０を、同図（ｂ）は４番目のアドオンラ
インＬｉｎｅ３を表す。

【０１０２】図２３に示すように、Ｌｉｎｅ０には、本
来の単位ドット７０１ａ〜７０１ｄのすべての右側に、
ｄ４（例えば１６画素）の間隔でドット７０２ａ〜７０
２ｄが追加され、Ｌｉｎｅ３には、本来の単位ドット７
０４ａ〜７０４ｄのすべての右側に、ｄ５（例えば３２
画素）の間隔でドッと７０５ａ〜７０５ｄが追加されて
いる。この追加ドットは、各アドオンラインが、何番目
のアドオンラインかを明確にするためのマーカである。
なお、２本のアドオンラインにマーカを追加するのは、
出力画像からでも、副走査方向の上下を確定することが
できるようにするためである。

【０１０３】また、例えば、付加するパターンは、人間
の目がＹのトナーで描かれたパターンに対しては識別能
力が低いことを利用して、Ｙのトナーのみで付加され
る。

【０１０４】また、付加パターンの主走査方向にドット
間隔と、副走査方向の全付加情報の繰返間隔とは、対象
とする特定原稿において、ドットが確実に識別できるよ
うな薄くて均一な領域へ、確実に全情報が付加されるよ
うに定める必要がある。目安としては、対象とする特定
原稿において、ドットが確実に識別できるような薄くて
均一な領域の幅の２分の１以下のピッチで情報を付加す
ればよい。

【０１０５】［パターン付加回路］次に、本実施例のパ
ターン付加回路の一例について説明する。

【０１０６】図２４，図２５，図２６のパターン付加回
路の１４１０の構成例を示すブロック図である。

【０１０７】同図において、副走査カウタ８１９では主
走査同期信号ＨＳＹＮＣを、主走査カウンタ８１４では
画素同期信号ＣＬＫを、それぞれ７ビット幅すなわち１
２８周期で繰返しカウントする。副走査カウンタ８１９
の出力Ｑ２とＱ３に接続されたＡＮＤゲート８２０は、
副走査カウンタ８１９のビット２とビット３が、ともに
ＨのときＨを出力する。すなわち、ＡＮＤゲート８２０
の出力は、副走査方向１６ライン毎に４ラインの期間、
Ｈとなり、これをアドオンラインのイネーブル信号とす
る。

【０１０８】また、ＡＮＤゲート８２０の出力と、副走
査カウンタ８１９の上位３ビット（Ｑ４〜Ｑ６）とを入
力する、ゲート８２２によって、アドオンラインのライ
ン０のイネーブル信号ＬＩＮＥ０が、ゲート８２１によ
って、アドオンラインのライン３のイネーブル信号ＬＩ
ＮＥ３が生成される。

【０１０９】一方、主走査カウンタ８１４へは、詳細は
後述するが、ＨＳＹＮＣによって初期値がロードされ、
ゲート８１５〜８１７は、主走査カウンタ８１４の上位
４ビット（Ｑ３〜Ｑ６）を入力する。ＡＮＤゲート８１
５の出力は、１２８画素毎に８画素の区間、Ｈとなり、
これをドットのイネーブル信号とする。またゲート８１
６と８１７は、主走査カウンタ８１４の上位４ビットの
他に、それぞれ信号ＬＩＮＥ０とＬＩＮＥ３を入力し
て、それぞれライン０とライン３のマークのイネーブル
信号を生成する。これら、ドットおよびマークのイネー
ブル信号はＯＲゲート８１８によりまとめられ、さら
に、ＯＲゲート８１８の出力と、ＡＮＤゲート８２０の
出力とが、ＡＮＤゲート８２４で論理積され、アドオン
ライン上でだけＨとなるドットおよびマークのイネーブ
ル信号となる。

【０１１０】ＡＮＤゲート８２４の出力は、Ｆ／Ｆ８２
８において、画素同期信号ＣＬＫに同期させられ、ＡＮ
Ｄゲート８３０において、２ビットの出力カラー選択信
号ＣＮＯと論理積される。出力カラー選択信号ＣＮＯの
ビット０は、インバータ８２９で否定されてＡＮＤゲー
ト８３０に入力され、出力カラー選択信号ＣＮＯのビッ
ト１は、そのままＡＮＤゲート８３０に入力されるの
で、信号ＣＮＯ＝“１０”、つまりＹの色画像が印刷時
に、ドットおよびマークのイネーブル信号が有効にな
る。

【０１１１】さらに、ＡＮＤゲート８２４の出力は、カ
ウンタ８２５のクリア端子ＣＬＲにも接続されていて、
カウンタ８２５はＡＮＤゲート８２４がＨの時、すなわ
ちアドオンラインのドットがイネーブル時のみ、画素同
期信号ＣＬＫのカウントを行い、カウンタ８２５の出力
のビット１とビット２は、Ｅｘ−ＮＯＲゲート８２６へ
入力され、アドオンラインのドット期間（８ＣＬＫ）の
中間の４ＣＬＫの期間、Ｅｘ−ＮＯＲゲート８２６の出
力はＬとなる。Ｅｘ−ＮＯＲゲート８２６の出力は、Ｆ
／Ｆ８２７によって画素同期信号ＣＬＫに同期され、信
号ＭＩＮＵＳとなって出力される。信号ＭＩＮＵＳがＬ
のとき、アドオンラインのドットは＋αに変調される。

【０１１２】なお、Ｆ／Ｆ８２７は、信号ＭＩＮＵＳの
ヒゲを除き、また、アドオンラインのドットのイネーブ
ル信号と位相を合わせるためのものである。

【０１１３】信号ＭＩＮＵＳは、セレクタ８３８の選択
端子Ｓへ入力される。

【０１１４】ＡＮＤ部８３２は、レジスタ８３１から例
えば８ビットの変調量αとＡＮＤゲート８３０の出力と
が入力される。アドオンラインのドットのタイミングの
とき、ＡＮＤゲート８３０の出力がＨとなるので、ＡＮ
Ｄ部８３２からは、アドオンラインのドットのタイミン
グのとき変調量αが出力される。従って、アドオンライ
ンのドット以外の画素は、ＡＮＤ回路８３２が出力する
変調量が０となるため変調されることはない。

【０１１５】８３３は加算部、８３５は減算部で、とも
に、端子Ａへ例えば８ビットの画像信号Ｖが入力され
る。端子ＢへＡＮＤ部８３２が出力した変調量αが、加
算部８３３の出力は、ＯＲ回路８３４へ入力され、減算
部８３５の出力は、ＡＮＤ回路８３７へ入力される。

【０１１６】なお、ＯＲ回路８３４は、加算回路８３３
の加算結果Ｖ＋αがオーバーフローしてキャリー信号Ｃ
Ｙが出力された場合に、演算結果を強制的に例えば２５
５にする。また、ＡＮＤ回路８３７は、減算回路８３５
の減算結果Ｖ−αがアンダフローしてキャリー信号ＣＹ
が出力された場合に、インバータ８３６で反転されたキ
ャリー信号ＣＹによって、演算結果を強制的に例えば０
にするものである。

【０１１７】両演算結果Ｖ＋α，Ｖ−αは、セレクタ８
３８に入力され、信号ＭＩＮＵＳに応じて、セレクタ８
３８から出力される。

【０１１８】以上の回路構成で、図１９に示した、ドッ
トの変調が施される。

【０１１９】また、主走査カウンタ８１４へロードする
値は以下のように生成する。

【０１２０】まず、副走査同期信号ＶＳＹＮＣによっ
て、Ｆ／Ｆ８１３およびカウンタ８０９がリセットされ
るので、最初のアドオンラインでは、主走査カウンタ８
１４の初期値に０が設定される。

【０１２１】ここで、カウンタ８０９とＦ／Ｆ８１３の
クロック端子へ入力される信号ＡＤＬＩＮは、アドオン
ラインのイネーブル信号であるＡＮＤゲート８２０の出
力を、Ｆ／Ｆ８２３で主走査同期信号ＨＳＹＮＣに同期
させた信号である。

【０１２２】セレクタ８１０は、セレクト端子Ｓに入力
される例えば３ビット信号に応じて、８本のアドオンラ
インのそれぞれの例えば４ビット値が設定されているレ
ジスタ８０１〜８０８のうちの１つを選択して、選択し
たレジスタに設定された値を出力する。

【０１２３】セレクタ８１０のセレクト信号は、信号Ａ
ＤＬＩＮをカウントするカウンタ８０９によって生成さ
れる。最初のアドオンラインのタイミングでは、カウン
タ８０９は、副走査同期信号ＶＳＹＮＣでクリアされて
いるので、セレクト信号は０である。従って、セレクタ
８１０は、レジスタ８０１を選択する。そして、信号Ａ
ＤＬＩＮが立上がると、カウンタ８０９のカウント値が
１進み、セレクタ８１０は、レジスタ８０２を選択す
る。以後、セレクタ８１０は、信号ＡＤＬＩＮに同期し
て、順次、レジスタ８０３から８０８の選択を繰返す。

【０１２４】セレクタ８１０の出力は、加算器８１１
で、加算器８１２の出力と加算され、Ｆ／Ｆ８１３へ入
力され、信号ＡＤＬＩＮの立下りでラッチされ、主走査
カウンタ８１４へ入力される。

【０１２５】なお、Ｆ／Ｆ８１３の出力は、主走査カウ
ンタ８１４へ送られるとともに、加算器８１２の端子Ｂ
へも入力され、加算器８１２の端子Ａへ入力された一定
値の例えば８と加算されて、加算器８１１へ送られる。
これは、アドオンラインのドット位置と、副走査方向に
１本前のアドオンラインのドット位置との間隔を開ける
ためのオフセット値である。

【０１２６】［複写結果］図２７は本実施例による複写
結果の一例を示す図であるが、アドオンラインの単位ド
ットの配置例だけを示している。

【０１２７】図２７において、９０１は例えば特定原稿
画像である。また、アドオンラインの単位ドットは■印
で表している。

【０１２８】以上説明したように、本実施例によれば、
複写機固有の製造番号、または同製造番号を符号化ある
いは記号化したものを、付加パターンで表すことによっ
て、もし、本実施例が不正複写などに利用された場合、
不正複写物を鑑定することによって、不正複写に使用さ
れた複写機を特定することができる。

【０１２９】さらに、出力画像にパターンを付加する際
に、相補的な画像信号変調を小領域で組合わせて、全体
として濃度を保存することで、色味の変化をなくして画
質劣化を低減できる。

【０１３０】また、相補的な画像信号変調によって、ミ
クロ視する場合は、付加パターンを見付け易くなり、付
加情報の解読がより確実となる利点も合わせもつ。

【０１３１】〈第６実施例〉以下、本発明に係る第６実
施例を説明する。

【０１３２】第６実施例においては、第５実施例と同様
な構成については同一符号を付し詳細説明を省略する。

【０１３３】第６実施例の装置外観は、第５実施例の図
１７に示したものと略同一であるので、詳細説明を省略
する。

【０１３４】図２８は本実施例のイメージスキャナ２２
０１の構成例を示すブロック図である。

【０１３５】図２８において、図１８に示す第５実施例
のイメージスキャナ２０１と異なるのは、特定原稿の判
定回路１４０９が追加になっていることである。

【０１３６】ここで、特定原稿の判定回路１４０９は、
読込み中の画像データに、特定原稿の画像データが含ま
れている可能性を判定して、判定結果を、２ビットの判
定信号Ｈとして出力する。すなわち、複数の特定原稿の
うち、少なくとも１つが読込み中である可能性が、最も
強い場合にはＨ＝“１１”を、最も少ない場合にはＨ＝
“００”を出力する。

【０１３７】また、判定回路１４０９には、出力カラー
選択信号ＣＮＯが入力され、４回の転写動作のそれぞれ
について、判定基準を切替えて異なる特定原稿について
判定を行う。

【０１３８】さらに、詳細は後述するが、ＣＰＵ１４１
１が出力する２ビットのパターンレベル選択信号ＰＳに
応じて、パターン付加回路１４１０はパターン付加処理
を変化させる。

【０１３９】１４１３は合成回路であり、ＰＳ信号が最
大のレベルを選択する場合には、ブラック信号を常にＦ
Ｆレベルとし、ベタ黒画像にするものである。

【０１４０】［タイミングチャート］図２９は本実施例
における主走査タイミングチャート例である。

【０１４１】同図において、ＶＳＹＮＣは副走査同期信
号で、副走査の画像出力区間を示す信号である。

【０１４２】ＨＳＹＮＣは主走査同期信号で、主走査開
始の同期をとる信号である。

【０１４３】ＣＬＫは画素同期信号で、本実施例におけ
る諸々の画像処理の基本クロックである。

【０１４４】一方、ＣＬＫ４は、ＣＬＫを４分周したも
ので、判定回路１４０９における基本クロックである。
ＳＥＬはライミング信号で、図３０（ａ）に示す間引き
回路１３０１で用いられる。

【０１４５】信号ＣＬＫ４と信号ＳＥＬは、図３０
（ｂ）に構成例を示す、分周回路１３１０で生成され
る。すなわち、インバータ１４５１、２ビットカウンタ
１４５２、インバータ１４５３、ＡＮＤゲート１４５４
より構成され、２ビットカウンタ１４５２は、ＨＳＹＮ
Ｃにより、クリア（初期化）された後、ＣＬＫをカウン
トし、２ビットでそのカウント値を出力する。その上位
ビットＤ１がＣＬＫ４として出力され、下位ビットＤ０
を反転した信号と、上位ビットＤ１との論理積が、ＳＥ
Ｌとして出力される。

【０１４６】図３０（ａ）に構成例を示す間引き回路１
３０１は、ＣＬＫでデータを保持するＦ／Ｆ１４５５〜
１４５７および１４６１〜１４６３、セレクタ１４５８
〜１４６０、ＣＬＫ４でデータを保持するＦ／Ｆ１４６
４〜１４６６で構成され、図１１に一例を示すように、
ＣＬＫで転送されるＲ（またはＧ，Ｂ）信号の中から、
１／４の割合で、ＣＬＫ４に同期したＲ′（または
Ｇ′，Ｂ′）信号を得ることができる。

【０１４７】［判定手段］図３１は判定回路１４０９の
構成例を示すブロック図である。

【０１４８】図３１において、１３０１は図３０（ａ）
に一例を示すような間引き回路で、判定回路１４０９の
処理の負荷を軽減するために、入力画像の一部のデータ
を間引いた、画像データを出力する。

【０１４９】１３０１はルックアップテーブルＬＵＴ
で、例えばＲＯＭで構成され、複数種類の特定原稿との
色味のマッチングを行うべく、予め例えば８種類の特定
原稿についての色味分布を調べ、入力画像の色味と、特
定原稿画像の色味とが、一致するか否かの判定情報が保
持されている。

【０１５０】ＬＵＴ１３１０へは、アドレス端子の上位
２ビットへ出力カラー選択信号ＣＮＯが、下位１５ビッ
トへは、間引き回路１３０１で間引かれたＲＧＢ各色の
画像信号の上位５ビットずつが、それぞれ入力される。

【０１５１】ＬＵＴ１３１０は、出力カラー選択信号Ｃ
ＮＯに対応して、当該画素の色味が例えば８種類の特定
原稿における色味と一致するか否かを、８ビットのデー
タに対応させて同時に出力し、４回の転写動作におい
て、特定原稿について例えば合計３２種類の判定を行
う。

【０１５２】１３０３−１〜８は、それぞれ同じハード
ウエアで構成される色味判定回路で、積分器１３０４、
レジスタ１３０５〜１３０７、比較部１３０８より構成
され、それぞれ、入力画像中に特定原稿画像が存在する
可能性を２ビットの信号で出力する。

【０１５３】１３０９は最大値回路であり、色味判定回
路１３０３−１〜８の判定出力の最大値を、２ビットの
判定信号Ｈとして出力する。すなわち、複数の特定原稿
の中で、存在する可能性の最大のものの判定結果が出力
される。

【０１５４】［積分器］図３２は積分器１３０４の構成
例を示すブロック図である。

【０１５５】１５０１および１５０５はＦ／Ｆで、ＣＬ
Ｋ４の立上がりでデータを保持する。

【０１５６】１５０２は乗算器で、８ビットの２信号
（Ａ，Ｂ）を入力し、乗算結果として８ビット信号（Ａ
×Ｂ／２５５）を出力する。１５０３も乗算器で、１ビ
ットの信号（Ａ）と８ビットの信号（Ｂ）を入力し、乗
算結果として８ビットの信号（Ａ×Ｂ）を出力する。

【０１５７】１５０４は加算器で、８ビットの２信号
（Ａ，Ｂ）を入力し、加算結果として８ビット信号（Ａ
＋Ｂ）を出力する。

【０１５８】結果として、積分器１３０４の、２値入力
信号ｘ_i と８ビット出力信号ｙ_i の関係は次式で表され
る。

【０１５９】 ｙ_i ＝（α／２５５）ｙ_i-1 ＋βｘ_i-1 …（１） 上式で、αとβは、予め設定されている定数で、これら
の値の大きさによって、積分器１３０４の諸特性が決定
される。

【０１６０】例えば、α＝２４７，β＝８の場合の、積
分器１３０４の入出力の一例を図３３に示す。すなわ
ち、図３３（ａ）に示すような入力ｘ_i に対して、図３
３（ｂ）に示すような出力ｙ_i が出力される。

【０１６１】図３３において、７０１と７０２に示すよ
うな、前後がほとんど“０”であるにもかかわらず
“１”であるような入力ｘ_i や、７０３に示すような、
前後がほとんど“１”であるにもかかわらず“０”であ
るような入力ｘ_i は、ノイズであると考えられる。入力
ｘ_i を、積分器１３０４で積分したｙ_i を、図３３
（ｂ）の７０４〜７０６に一例を示す、レジスタ１３０
５〜１３０７にセットされた閾値Ｒ１〜Ｒ３によって、
比較部１３０８で２値化することで、上記のようなノイ
ズを除去することができる。

【０１６２】［比較器］図３４は比較部１３０８の構成
例を示すブロック図である。

【０１６３】１６０１〜１６０３はそれぞれ比較器、１
６０４はインバータ、１６０５はＡＮＤゲート、１６０
６，１６０７はＯＲゲートである。

【０１６４】なお、閾値Ｒ１〜Ｒ３は、Ｒ１＞Ｒ２＞Ｒ
３の関係で、レジスタ１３０５〜１３０７にセットされ
ている。

【０１６５】すなわち、比較部１３０８は、Ｒ１＜（入
力）の場合“１１”を、Ｒ２＜（入力）≦Ｒ１の場合
“１０”を、Ｒ３＜（入力）≦Ｒ２の場合“０１”を、
（入力）≦Ｒ３の場合“００”を出力する。

【０１６６】［パターン付加回路］図３５，図３６，図
３７はパターン付加回路１４０９の構成例を示すブロッ
ク図である。

【０１６７】図３５，図３６，図３７の第６実施例のパ
ターン付加回路と、図２４，図２５，図２６に示す第５
実施例のパターン付加回路との差異は、変調量αを格納
するレジスタが、第５実施例では１つに対して、第６実
施例では４つであることである。従って、第６実施例で
は、セレクタ１７０５によって、４つのレジスタに格納
された変調量α１〜α４を選択する構成となっている。

【０１６８】図３５，図３６，図３７において、１７０
１〜１７０４はレジスタで、それぞれ異なる値の変調量
α１〜α４を格納している。

【０１６９】１７０５は４入力１出力のセレクタで、Ｃ
ＰＵ１４１１が出力したパターンレベル選択信号ＰＳに
応じて、レジスタ１７０１〜１７０４が格納する変調量
α１〜α４のいずれかを選択して、ＡＮＤゲート８３２
へ出力する。

【０１７０】ここで変調量は、α１＜α２＜α３＜α４
の関係で設定されていて、セレクタ１７０５は、ＰＳ＝
“００”の場合α１を、ＰＳ＝“０１”の場合α２を、
ＰＳ＝“１０”の場合α３を、ＰＳ＝“１１”の場合α
４を出力する。従って、セレクタ８３８の出力Ｖ′は、
ＰＳ＝“００”の場合Ｖ±α１を、ＰＳ＝“０１”の場
合Ｖ±α２に、ＰＳ＝“１０”の場合Ｖ±α３に、ＰＳ
＝“１１”の場合Ｖ±α４に変調される。

【０１７１】すなわち、入力画像に、特定原稿が含まれ
る可能性に応じて、変調量αを変化させ、通常の出力画
像においては、人間の目ではほとんど識別できない程度
にパターンを付加し、特定原稿が存在する可能性が高く
なるほど、よりはっきりとしたパターンを出力画像に付
加する。

【０１７２】［フローチャート］図３８はＣＰＵ１４１
１が行うパターンレベル選択信号ＰＳの設定に関する流
れの一例を示すフローチャートである。

【０１７３】まず複写開始時に、ステップＳ１１におい
て、ＣＰＵ１４１１は、パターンレベル選択信号ＰＳを
“００”に初期化する。

【０１７４】続いて、ステップＳ１２において、ＣＰＵ
１４１１は、判定信号Ｈとパターンレベル選択信号ＰＳ
とを比較する。ＣＰＵ１４１１は比較結果が、ＰＳ＜Ｈ
の場合、ステップＳ１３でパターンレベル選択信号ＰＳ
へ判定信号Ｈの値を設定し、ＰＳ≧Ｈの場合、ステップ
Ｓ１２へ戻る。

【０１７５】すなわち、複写開始時から現在に至るまで
の、判定信号Ｈの最大値が、パターンレベル選択信号Ｐ
Ｓに設定される。

【０１７６】以上説明したように、本実施例によれば、
第１実施例と同様な効果があるほか、特定原稿を含まな
い出力画像の付加パターンを、より人間の目で識別し難
くできるので、通常の出力画像の画質劣化を極力小さく
することができる。

【０１７７】従って、本実施例は、とくに色の再現性が
重要である場合、例えば、デザイン関係でのカラー複写
などに有効である。また、ホストコンピュータ上の画像
データを、外部インタフェイスを介してカラー複写機な
どで印刷する場合、例えばＣＧ（コンピュータグラフィ
クス）の印刷において、無彩色領域の画質劣化を極力小
さくすることができる。

【０１７８】また、第５実施例においては、付加パター
ンが、装置固有の製造番号、もしくは同製造番号を符号
化あるいは記号化したものを表すとしたが、本発明はこ
れに限定されるものではなく、付加パターンは、装置を
特定できる情報、例えば、装置の製造日付、装置のロッ
ト番号、装置のバージョンなどを表してもよいし、さら
に、付加パターンが表すのが、装置を特定できる情報で
なくて、装置を使用した人物を特定できる情報であって
もよい。例えば、使用者を限定するために、装置使用に
当り、ＩＤカードを差込む必要がある装置や、ＩＤ番号
を入力する必要がある装置は既に公知であるが、これら
の装置において、付加パターンは、認識されたＩＤ番
号、あるいは同ＩＤ番号を符号化あるいは記号化したも
のであってもよく、複写が実行された日時、もしくは同
日時を符号化あるいは記号化したものを含めてもよい。

【０１７９】なお、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器からなる装置に適
用してもよい。

【０１８０】

【発明の効果】以上の様に本発明によれば、入力画像と
特定画像が類似していると判定された場合には画像形成
を中止し、入力画像と特定画像が類似していないと判定
された場合には画像の変調を禁止し、画像形成を行い、
入力画像と特定画像の判定が不可能の場合には画像の変
調を行い、画像形成を行うように制御するので、特定画
像の画像形成を阻止し、特定画像ではない通常の画像が
変調により画質が劣化するのを防止し、特定画像に類似
した通常の画像の画像形成が阻止されることを防止し、
さらに、特定画像の画像形成を阻止できない場合でも、
特定画像を画像形成した機種を特定することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例であるフルカラー複写装
置における画像処理回路の全体構成を示すブロック図。

【図２】本発明の第２の実施例における画像処理回路の
全体構成を示すブロック図。

【図３】本発明の第３の実施例に係るフルカラー複写装
置の画像処理回路の全体構成を示すブロック図。

【図４】第３実施例に係る画像処理回路３１０２の内部
構成を示すブロック図。

【図５】第３実施例に係る画像信号のタイミングチャー
ト。

【図６】第３実施例に係る変調回路３１０５の構成を示
すブロック図。

【図７】第３実施例に係る位置修正回路３４０１の詳細
構成ブロック図。

【図８】第３実施例に係る付加回路３４０２の詳細構成
ブロック図。

【図９】第３実施例に係る変調回路３１０５の動作によ
る画像信号の変化を説明する図。

【図１０】第３実施例に係る濃度判定回路３１０６の構
成ブロック図。

【図１１】第３実施例のＲＯＭ３１０４の構成を示す
図。

【図１２】本発明の第４の実施例に係るフルカラー複写
装置の画像処理回路の構成を示すブロック図。

【図１３】第４実施例に係る装置の動作を説明するフロ
ーチャート。

【図１４】第４実施例に係る付加情報の入力方式を説明
するための図。

【図１５】第３実施例において画像中に付加される情報
の様子を模式的に表す図。

【図１６】第３実施例に係るタイミング信号生成回路３
１０９の構成を示すブロック図である。

【図１７】本発明に係る第５実施例の装置概観図の一例
である。

【図１８】イメージスキャナの構成例を示すブロック図
である。

【図１９】付加パターンの一例を説明する図である。

【図２０】アドオンラインの一例を示す図である。

【図２１】アドオンラインの一例を示す図である。

【図２２】アドオンラインによる情報の表現方法の一例
を示す図である。

【図２３】アドオンラインによる情報の表現方法の一例
を示す図である。

【図２４】パターン付加回路の構成例を示すブロック図
である。

【図２５】パターン付加回路の構成例を示すブロック図
である。

【図２６】パターン付加回路の構成例を示すブロック図
である。

【図２７】複写結果の一例を示す図である。

【図２８】本発明に係る第６実施例のイメージスキャナ
の構成例を示すブロック図である。

【図２９】主走査タイミングチャート例である。

【図３０】間引き回路および分周回路の構成例を示すブ
ロック図である。

【図３１】判定回路の構成例を示すブロック図である。

【図３２】積分器の構成例を示すブロック図である。

【図３３】積分器の入出力の一例を示す図である。

【図３４】比較部の構成例を示すブロック図である。

【図３５】パターン付加回路の構成例を示すブロック図
である。

【図３６】パターン付加回路の構成例を示すブロック図
である。

【図３７】パターン付加回路の構成例を示すブロック図
である。

【図３８】パターンレベル選択信号の設定例を示すフロ
ーチャートである。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力画像と特定画像が類似しているかど
   うかを判定する判定手段と、 機種固有の情報に基づいて前記入力画像を変調する変調
   手段と、 前記入力画像を記録媒体上に画像形成する形成手段と、 前記判定手段により前記入力画像と前記特定画像が類似
   していると判定された場合には前記形成手段による画像
   形成を中止し、前記判定手段により前記入力画像と前記
   特定画像が類似していないと判定された場合には前記変
   調手段による変調を禁止し、前記形成手段による画像形
   成を行い、前記判定手段による判定が不可能の場合には
   前記変調手段による変調を行い、前記形成手段による画
   像形成を行うように、前記変調手段、及び前記形成手段
   に制御信号を出力する制御手段とを有する ことを特徴と
   する画像処理装置。
2. 【請求項２】 入力画像と特定画像が類似しているかど
   うかを判定する判定工程と、 機種固有の情報に基づいて前記入力画像を変調する変調
   工程と、 前記入力画像を記録媒体上に画像形成する形成工程と、 前記判定工程により前記入力画像と前記特定画像が類似
   していると判定された場合には前記形成工程による画像
   形成を中止し、前記判定工程により前記入力画像と前記
   特定画像が類似していないと判定された場合には前記変
   調工程による変調を禁止し、前記形成工程による画像形
   成を行い、前記判定工程による判定が不可能の場合には
   前記変調工程による変調を行い、前記形成工程による画
   像形成を行うように制御信号を出力する制御工程とを有
   することを特徴とする画像処理方法。