JP3302861B2 - Ｔ−ｓ−ｔ型時分割通話路装置とその制御方法 - Google Patents
Ｔ−ｓ−ｔ型時分割通話路装置とその制御方法Info
- Publication number
- JP3302861B2 JP3302861B2 JP17865195A JP17865195A JP3302861B2 JP 3302861 B2 JP3302861 B2 JP 3302861B2 JP 17865195 A JP17865195 A JP 17865195A JP 17865195 A JP17865195 A JP 17865195A JP 3302861 B2 JP3302861 B2 JP 3302861B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- selector
- time
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は時分割通話路装置、
特にＴ（時間スイッチ）−Ｓ（空間スイッチ）−Ｔ型時
分割通話路におけるＴ−Ｓ間接続方法に関するものであ
る。
特にＴ（時間スイッチ）−Ｓ（空間スイッチ）−Ｔ型時
分割通話路におけるＴ−Ｓ間接続方法に関するものであ
る。
【０００２】
【従来の技術】従来のＴ−Ｓ−Ｔ型時分割通話路におけ
るＴ−Ｓ間接続構成例を図３に示す。図３において、Ｐ
ＳＷ＃Ｎ（１≦Ｎ≦８）は８本の出力ハイウェイを持つ
Ｎ番目の一次時間スイッチ、ＳＳＷ＃Ｎは８本の入力ハ
イウェイを持つＮ番目の二次時間スイッチ、ＨＳＷ＃Ｎ
は入力及び出力ハイウェイをそれぞれ８本有するＮ番目
の空間スイッチであり、ＰＳＷ，ＳＳＷ，ＨＳＷが全体
でそれぞれ８個ずつで構成されている例を示している。
るＴ−Ｓ間接続構成例を図３に示す。図３において、Ｐ
ＳＷ＃Ｎ（１≦Ｎ≦８）は８本の出力ハイウェイを持つ
Ｎ番目の一次時間スイッチ、ＳＳＷ＃Ｎは８本の入力ハ
イウェイを持つＮ番目の二次時間スイッチ、ＨＳＷ＃Ｎ
は入力及び出力ハイウェイをそれぞれ８本有するＮ番目
の空間スイッチであり、ＰＳＷ，ＳＳＷ，ＨＳＷが全体
でそれぞれ８個ずつで構成されている例を示している。
【０００３】この例においては、一次時間スイッチＰＳ
Ｗ＃Ｎの出力ハイウェイ＃Ｎは、空間スイッチＨＳＷ＃
Ｎの入力ハイウェイ＃Ｎと接続され、二次時間スイッチ
ＳＳＷ＃Ｎの入力ハイウェイ＃Ｎも同様に空間スイッチ
ＨＳＷ＃Ｎの出力ハイウェイ＃Ｎと接続されることにな
る。つまり、全ての空間スイッチＨＳＷが全ての一次時
間スイッチＰＳＷおよび二次時間スイッチＳＳＷと固定
的なルートで各ハイウェイが１対１接続され所望の機能
を満足するＴ−Ｓ−Ｔ型時分割通話路が実現されてい
る。
Ｗ＃Ｎの出力ハイウェイ＃Ｎは、空間スイッチＨＳＷ＃
Ｎの入力ハイウェイ＃Ｎと接続され、二次時間スイッチ
ＳＳＷ＃Ｎの入力ハイウェイ＃Ｎも同様に空間スイッチ
ＨＳＷ＃Ｎの出力ハイウェイ＃Ｎと接続されることにな
る。つまり、全ての空間スイッチＨＳＷが全ての一次時
間スイッチＰＳＷおよび二次時間スイッチＳＳＷと固定
的なルートで各ハイウェイが１対１接続され所望の機能
を満足するＴ−Ｓ−Ｔ型時分割通話路が実現されてい
る。
【０００４】
【発明が解決しようとする課題】上述した従来のＴ−Ｓ
−Ｔ型時分割通話路は、全ての空間スイッチＨＳＷが全
ての一次時間スイッチＰＳＷおよび二次時間スイッチＳ
ＳＷと固定的なルートで各ハイウェイが１対１接続され
るように構成されている。このため、図３に示した例の
ように、一次時間スイッチＰＳＷおよび二次時間スイッ
チＳＳＷが収容するハイウェイ数と空間スイッチＨＳＷ
が収容するハイウェイ数が一致する場合には問題となら
ないが、例えば、一次時間スイッチＰＳＷおよび二次時
間スイッチＳＳＷが収容するハイウェイ数が４個以下で
ある場合には、図３に示したような８×８の格子間接続
容量を持つ各空間スイッチＨＳＷのハードウェアの半分
が使用されず無駄になってしまうという問題点がある。
−Ｔ型時分割通話路は、全ての空間スイッチＨＳＷが全
ての一次時間スイッチＰＳＷおよび二次時間スイッチＳ
ＳＷと固定的なルートで各ハイウェイが１対１接続され
るように構成されている。このため、図３に示した例の
ように、一次時間スイッチＰＳＷおよび二次時間スイッ
チＳＳＷが収容するハイウェイ数と空間スイッチＨＳＷ
が収容するハイウェイ数が一致する場合には問題となら
ないが、例えば、一次時間スイッチＰＳＷおよび二次時
間スイッチＳＳＷが収容するハイウェイ数が４個以下で
ある場合には、図３に示したような８×８の格子間接続
容量を持つ各空間スイッチＨＳＷのハードウェアの半分
が使用されず無駄になってしまうという問題点がある。
【０００５】その理由は、各空間スイッチＨＳＷ＃１〜
＃８の入力ハイウェイ＃４〜＃８及び出力ハイウェイ＃
４〜＃８が不要となり、実際は４×４の格子間接続容量
だけ存在すれば十分であるにもかかわらず、８×８の格
子間容量を持つ空間スイッチＨＳＷを用いているからで
ある。上述した従来の接続方法によれば、空間スイッチ
の入出力ハイウェイ数は一次時間スイッチＰＳＷおよび
二次時間スイッチＳＳＷが収容するハイウェイ数を上回
る必要があり、無駄なハードウェアが生じ、コストが必
要以上に高くなってしまう。
＃８の入力ハイウェイ＃４〜＃８及び出力ハイウェイ＃
４〜＃８が不要となり、実際は４×４の格子間接続容量
だけ存在すれば十分であるにもかかわらず、８×８の格
子間容量を持つ空間スイッチＨＳＷを用いているからで
ある。上述した従来の接続方法によれば、空間スイッチ
の入出力ハイウェイ数は一次時間スイッチＰＳＷおよび
二次時間スイッチＳＳＷが収容するハイウェイ数を上回
る必要があり、無駄なハードウェアが生じ、コストが必
要以上に高くなってしまう。
【０００６】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、空間スイッチ
ＨＳＷの全体のハードウェア量を通話路の容量に応じて
増減可能な構成とすることで、通話路容量の小さな領域
で、コストを下げ、小型かつ経済的なＴ−Ｓ−Ｔ型時分
割通話路を実現することを目的とする。
る問題点に鑑みてなされたものであって、空間スイッチ
ＨＳＷの全体のハードウェア量を通話路の容量に応じて
増減可能な構成とすることで、通話路容量の小さな領域
で、コストを下げ、小型かつ経済的なＴ−Ｓ−Ｔ型時分
割通話路を実現することを目的とする。
【０００７】
【課題を解決するための手段】本発明のＴ−Ｓ−Ｔ型時
分割通話路装置は、一次時間スイッチと、二次時間スイ
ッチと、これらのスイッチ間でのスイッチングを行う空
間スイッチとからなるＴ−Ｓ−Ｔ型時分割通話路装置で
あって、前記空間スイッチが、４Ｎ本の入力ハイウェイ
と４Ｎ本の出力ハイウェイを備える４Ｎ×４Ｎスイッチ
４Ｍ個からなり、一次時間スイッチの出力ハイウェイ及
び二次時間スイッチの入力ハイウェがそれぞれ４Ｍ本設
けられるとともに一次時間スイッチ及び二次時間スイッ
チのそれぞれは４Ｎ個設けられており、１〜２Ｍ番目の
４Ｎ×４Ｎスイッチの２Ｎ＋１〜２Ｎ＋４Ｎ番目の入力
ハイウェイ及び１〜２Ｎ番目の二次時間スイッチの２Ｍ
＋１〜２Ｍ＋４Ｍ番目の入力ハイウェイのそれぞれに設
けられたセレクタを有し、前記セレクタのうち、４Ｎ×
４Ｎスイッチの２Ｎ＋Ｋ番目のハイウェイに設けられた
セレクタの一方の入力はＫ番目の一次時間スイッチと接
続され、他方の入力はＫ＋２Ｎ番目の一次時間スイッチ
と接続され、二次時間スイッチの２Ｍ＋Ｌ番目のハイウ
ェイに設けられたセレクタの一方の入力はＬ番目の４Ｎ
×４Ｎ空間スイッチと接続され、他方の入力はＬ＋２Ｍ
番目の４Ｎ×４Ｎ空間スイッチと接続されていることを
特徴とする。
分割通話路装置は、一次時間スイッチと、二次時間スイ
ッチと、これらのスイッチ間でのスイッチングを行う空
間スイッチとからなるＴ−Ｓ−Ｔ型時分割通話路装置で
あって、前記空間スイッチが、４Ｎ本の入力ハイウェイ
と４Ｎ本の出力ハイウェイを備える４Ｎ×４Ｎスイッチ
４Ｍ個からなり、一次時間スイッチの出力ハイウェイ及
び二次時間スイッチの入力ハイウェがそれぞれ４Ｍ本設
けられるとともに一次時間スイッチ及び二次時間スイッ
チのそれぞれは４Ｎ個設けられており、１〜２Ｍ番目の
４Ｎ×４Ｎスイッチの２Ｎ＋１〜２Ｎ＋４Ｎ番目の入力
ハイウェイ及び１〜２Ｎ番目の二次時間スイッチの２Ｍ
＋１〜２Ｍ＋４Ｍ番目の入力ハイウェイのそれぞれに設
けられたセレクタを有し、前記セレクタのうち、４Ｎ×
４Ｎスイッチの２Ｎ＋Ｋ番目のハイウェイに設けられた
セレクタの一方の入力はＫ番目の一次時間スイッチと接
続され、他方の入力はＫ＋２Ｎ番目の一次時間スイッチ
と接続され、二次時間スイッチの２Ｍ＋Ｌ番目のハイウ
ェイに設けられたセレクタの一方の入力はＬ番目の４Ｎ
×４Ｎ空間スイッチと接続され、他方の入力はＬ＋２Ｍ
番目の４Ｎ×４Ｎ空間スイッチと接続されていることを
特徴とする。
【０００８】上記のように構成されるＴ−Ｓ−Ｔ型時分
割通話路装置の制御方法としては、一次時間スイッチ及
び二次時間スイッチが共に２Ｎ個以下の場合には、４Ｎ
×４ＮスイッチのセレクタにはＫ番目の一次時間スイッ
チを選択させ、二次時間スイッチの上記セレクタにはＬ
番目の４Ｎ×４Ｎスイッチを選択させ、それ以外の場合
には４Ｎ×４ＮスイッチのセレクタにはＫ＋２Ｎ番目の
一次時間スイッチを選択させ、二次時間スイッチの上記
セレクタがＬ＋２Ｍ番目の４Ｎ×４Ｎ空間スイッチを選
択させればよい。
割通話路装置の制御方法としては、一次時間スイッチ及
び二次時間スイッチが共に２Ｎ個以下の場合には、４Ｎ
×４ＮスイッチのセレクタにはＫ番目の一次時間スイッ
チを選択させ、二次時間スイッチの上記セレクタにはＬ
番目の４Ｎ×４Ｎスイッチを選択させ、それ以外の場合
には４Ｎ×４ＮスイッチのセレクタにはＫ＋２Ｎ番目の
一次時間スイッチを選択させ、二次時間スイッチの上記
セレクタがＬ＋２Ｍ番目の４Ｎ×４Ｎ空間スイッチを選
択させればよい。
【０００９】また、１〜Ｍ番目の４Ｎ×４Ｎスイッチの
Ｎ＋１〜２Ｎ番目の入力ハイウェイ及び１〜Ｎ番目の二
次時間スイッチのＭ＋１〜２Ｍ番目の入力ハイウェイそ
れぞれに設けられた新たなセレクタを有し、前記新たな
セレクタのうち、４Ｎ×４ＮスイッチのＮ＋Ｋ番目の入
力ハイウェイに設けられた新たなセレクタの一方の入力
はＫ番目の一次時間スイッチと接続され、他方の入力は
Ｋ＋Ｎ番目の一次時間スイッチと接続され、二次時間ス
イッチのＭ＋Ｌ番目のハイウェイに設けられたセレクタ
の一方の入力はＬ番目の４Ｎ×４Ｎスイッチと接続さ
れ、他方の入力はＬ＋Ｍ番目の４Ｎ×４Ｎスイッチと接
続され、１〜Ｍ番目の４Ｎ×４Ｎスイッチの３Ｎ＋１〜
４Ｎ番目の入力ハイウェイに設けられたセレクタのう
ち、３Ｎ＋Ｋ番目の入力ハイウェイに設けられたセレク
タは新たにＫ番目の一次時間スイッチの出力ハイウェイ
を収容し、１〜Ｎ番目の二次時間スイッチの３Ｍ＋１〜
４Ｍ番目に設けられたセレクタのうち、３Ｍ＋Ｌ番目の
入力ハイウェイに設けられたセレクタは新たにＬ番目の
４Ｎ×４Ｎ空間スイッチの出力ハイウェイを収容するこ
ととしてもよい。
Ｎ＋１〜２Ｎ番目の入力ハイウェイ及び１〜Ｎ番目の二
次時間スイッチのＭ＋１〜２Ｍ番目の入力ハイウェイそ
れぞれに設けられた新たなセレクタを有し、前記新たな
セレクタのうち、４Ｎ×４ＮスイッチのＮ＋Ｋ番目の入
力ハイウェイに設けられた新たなセレクタの一方の入力
はＫ番目の一次時間スイッチと接続され、他方の入力は
Ｋ＋Ｎ番目の一次時間スイッチと接続され、二次時間ス
イッチのＭ＋Ｌ番目のハイウェイに設けられたセレクタ
の一方の入力はＬ番目の４Ｎ×４Ｎスイッチと接続さ
れ、他方の入力はＬ＋Ｍ番目の４Ｎ×４Ｎスイッチと接
続され、１〜Ｍ番目の４Ｎ×４Ｎスイッチの３Ｎ＋１〜
４Ｎ番目の入力ハイウェイに設けられたセレクタのう
ち、３Ｎ＋Ｋ番目の入力ハイウェイに設けられたセレク
タは新たにＫ番目の一次時間スイッチの出力ハイウェイ
を収容し、１〜Ｎ番目の二次時間スイッチの３Ｍ＋１〜
４Ｍ番目に設けられたセレクタのうち、３Ｍ＋Ｌ番目の
入力ハイウェイに設けられたセレクタは新たにＬ番目の
４Ｎ×４Ｎ空間スイッチの出力ハイウェイを収容するこ
ととしてもよい。
【００１０】この場合の制御方法としては、一次時間ス
イッチ及び二次時間スイッチが共にＮ個以下の場合には
４Ｎ×４Ｎ空間スイッチのセレクタにはＫ番目の一次時
間スイッチを選択させ、二次時間スイッチのセレクタに
はＬ番目の４Ｎ×４Ｎスイッチを選択させ、一次時間ス
イッチ及び二次時間スイッチが共にＮ個より多く２Ｎ個
以下の場合には、４Ｎ×４ＮスイッチのセレクタにはＫ
番目の一次時間スイッチを選択させ、二次時間スイッチ
の上記セレクタにはＬ番目の４Ｎ×４Ｎスイッチを選択
させ、それ以外の場合には４Ｎ×４Ｎスイッチのセレク
タにはＫ＋２Ｎ番目の一次時間スイッチを選択させ、二
次時間スイッチの上記セレクタがＬ＋２Ｍ番目の４Ｎ×
４Ｎ空間スイッチを選択させればよい。
イッチ及び二次時間スイッチが共にＮ個以下の場合には
４Ｎ×４Ｎ空間スイッチのセレクタにはＫ番目の一次時
間スイッチを選択させ、二次時間スイッチのセレクタに
はＬ番目の４Ｎ×４Ｎスイッチを選択させ、一次時間ス
イッチ及び二次時間スイッチが共にＮ個より多く２Ｎ個
以下の場合には、４Ｎ×４ＮスイッチのセレクタにはＫ
番目の一次時間スイッチを選択させ、二次時間スイッチ
の上記セレクタにはＬ番目の４Ｎ×４Ｎスイッチを選択
させ、それ以外の場合には４Ｎ×４Ｎスイッチのセレク
タにはＫ＋２Ｎ番目の一次時間スイッチを選択させ、二
次時間スイッチの上記セレクタがＬ＋２Ｍ番目の４Ｎ×
４Ｎ空間スイッチを選択させればよい。
【００１１】本発明による構成を図３に示した従来例に
基づいてより具体的にいうと、ＨＳＷ＃１〜＃４とＳＳ
Ｗ＃１〜＃４の入力ハイウェイ＃５〜＃８にセレクタを
設け、各ＨＳＷの４＋Ｋ（１≦Ｋ≦４）番目の入力ハイ
ウェイに設けたセレクタの一方の入力を新たにＫ番目の
ＰＳＷと接続し、他方の入力を従来通り４＋Ｋ番目のＰ
ＳＷと接続し、各ＳＳＷの４＋Ｋ番目の入力ハイウェイ
に設けたセレクタの一方の入力を新たにＫ番目のＨＳＷ
と接続し、他方の入力を従来通り４＋Ｋ番目のＨＳＷと
接続する構成となる。
基づいてより具体的にいうと、ＨＳＷ＃１〜＃４とＳＳ
Ｗ＃１〜＃４の入力ハイウェイ＃５〜＃８にセレクタを
設け、各ＨＳＷの４＋Ｋ（１≦Ｋ≦４）番目の入力ハイ
ウェイに設けたセレクタの一方の入力を新たにＫ番目の
ＰＳＷと接続し、他方の入力を従来通り４＋Ｋ番目のＰ
ＳＷと接続し、各ＳＳＷの４＋Ｋ番目の入力ハイウェイ
に設けたセレクタの一方の入力を新たにＫ番目のＨＳＷ
と接続し、他方の入力を従来通り４＋Ｋ番目のＨＳＷと
接続する構成となる。
【００１２】ＨＳＷとＳＳＷの入力ハイウェイに設置し
たセレクタの選択を若い番号側となるＰＳＷ／ＨＳＷか
らのハイウェイを選択することで、ＰＳＷとＳＳＷが通
話路最大数量の２分の１以下の領域でＨＳＷ＃３と＃４
を不要とし、ＨＳＷの数量を半分にすることができる。
たセレクタの選択を若い番号側となるＰＳＷ／ＨＳＷか
らのハイウェイを選択することで、ＰＳＷとＳＳＷが通
話路最大数量の２分の１以下の領域でＨＳＷ＃３と＃４
を不要とし、ＨＳＷの数量を半分にすることができる。
【００１３】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００１４】図１は本発明の一実施例におけるＴ−Ｓ間
接続構成の構成を示す図である。図１において、ＰＳＷ
＃Ｎ（１≦Ｎ≦８）は８本の出力ハイウェイを持つＮ番
目の一次時間スイッチ、ＳＳＷ＃Ｎは８本の入力ハイウ
ェイを持つＮ番目の二次時間スイッチ、ＨＳＷ＃Ｎは入
力及び出力ハイウェイがそれぞれ８本有するＮ番目の空
間スイッチであり、一次時間スイッチＰＳＷ，二次時間
スイッチＳＳＷ，空間スイッチＨＳＷが全体でそれぞれ
８個ずつで構成されている。
接続構成の構成を示す図である。図１において、ＰＳＷ
＃Ｎ（１≦Ｎ≦８）は８本の出力ハイウェイを持つＮ番
目の一次時間スイッチ、ＳＳＷ＃Ｎは８本の入力ハイウ
ェイを持つＮ番目の二次時間スイッチ、ＨＳＷ＃Ｎは入
力及び出力ハイウェイがそれぞれ８本有するＮ番目の空
間スイッチであり、一次時間スイッチＰＳＷ，二次時間
スイッチＳＳＷ，空間スイッチＨＳＷが全体でそれぞれ
８個ずつで構成されている。
【００１５】ＳＥＬＨ＃Ｋ＠Ｎは空間スイッチＨＳＷ＃
Ｎの入力ハイウェイ＃４＋Ｋに設けられた２入力１出力
のセレクタであり、ＳＥＬＳ＃Ｋ＠Ｎは二次時間スイッ
チＳＳＷ＃Ｎの入力ハイウェイ＃４＋Ｋに設けられた２
入力１出力のセレクタである。
Ｎの入力ハイウェイ＃４＋Ｋに設けられた２入力１出力
のセレクタであり、ＳＥＬＳ＃Ｋ＠Ｎは二次時間スイッ
チＳＳＷ＃Ｎの入力ハイウェイ＃４＋Ｋに設けられた２
入力１出力のセレクタである。
【００１６】セレクタＳＥＬＨ＃Ｋ＠Ｎの一方の入力が
一次時間スイッチＰＳＷ＃Ｋの出力ハイウェイ＃Ｎと接
続され、もう一方の入力が一次時間スイッチＰＳＷ＃４
＋Ｋの出力ハイウェイ＃Ｎと接続されている。またセレ
クタＳＥＬＳ＃Ｋ＠Ｎの一方の入力（０側入力）が空間
スイッチＨＳＷ＃Ｋの出力ハイウェイ＃Ｎと接続されも
う一方の入力（１側入力）が空間スイッチＨＳＷ＃４＋
Ｋの出力ハイウェイ＃Ｎと接続されている。
一次時間スイッチＰＳＷ＃Ｋの出力ハイウェイ＃Ｎと接
続され、もう一方の入力が一次時間スイッチＰＳＷ＃４
＋Ｋの出力ハイウェイ＃Ｎと接続されている。またセレ
クタＳＥＬＳ＃Ｋ＠Ｎの一方の入力（０側入力）が空間
スイッチＨＳＷ＃Ｋの出力ハイウェイ＃Ｎと接続されも
う一方の入力（１側入力）が空間スイッチＨＳＷ＃４＋
Ｋの出力ハイウェイ＃Ｎと接続されている。
【００１７】次に、上記のように構成された本実施例の
制御方法について説明する。
制御方法について説明する。
【００１８】一次時間スイッチＰＳＷ及び二次時間スイ
ッチＳＳＷが５個以上存在する場合、全てのセレクタＳ
ＥＬＨ及びセレクタＳＥＬＳは１側入力を選択するよう
制御する。この場合は図３で示した従来例と同一の接続
構成となり図１との動作上の差分は全く無くなる。
ッチＳＳＷが５個以上存在する場合、全てのセレクタＳ
ＥＬＨ及びセレクタＳＥＬＳは１側入力を選択するよう
制御する。この場合は図３で示した従来例と同一の接続
構成となり図１との動作上の差分は全く無くなる。
【００１９】一方、一次時間スイッチＰＳＷと二次時間
スイッチＳＳＷが共に４個以下の場合は全てのセレクタ
ＳＥＬＨ及びセレクタＳＥＬＳは０側を選択するよう制
御する。すると本来空間スイッチＨＳＷ＃５〜＃８の入
力ハイウェイ＃１〜＃４及び出力ハイウェイ＃１〜＃４
経由で通過するデータを全て空間スイッチＨＳＷ＃１〜
＃４の入力ハイウェイ＃５〜＃８及び出力ハイウェイ＃
５〜＃８経由で通過させることが可能となるため、空間
スイッチＨＳＷ＃５〜＃８は全く不要となり空間スイッ
チＨＳＷ＃１〜＃４だけで従来と同一の性能を持ったＴ
−Ｓ−Ｔ型時分割通話路を構成できることになる。
スイッチＳＳＷが共に４個以下の場合は全てのセレクタ
ＳＥＬＨ及びセレクタＳＥＬＳは０側を選択するよう制
御する。すると本来空間スイッチＨＳＷ＃５〜＃８の入
力ハイウェイ＃１〜＃４及び出力ハイウェイ＃１〜＃４
経由で通過するデータを全て空間スイッチＨＳＷ＃１〜
＃４の入力ハイウェイ＃５〜＃８及び出力ハイウェイ＃
５〜＃８経由で通過させることが可能となるため、空間
スイッチＨＳＷ＃５〜＃８は全く不要となり空間スイッ
チＨＳＷ＃１〜＃４だけで従来と同一の性能を持ったＴ
−Ｓ−Ｔ型時分割通話路を構成できることになる。
【００２０】上述の実施例は通話路の最大容量の２分の
１以下の領域で空間スイッチＨＳＷの初期搭載量を半分
に削減しているが、上述の方法をそのまま発展させるこ
とで通話路容量が最大の４分の１以下の領域で空間スイ
ッチＨＳＷの初期搭載量がさらに半分（最大搭載量の４
分の１）になる方法を次に説明する。
１以下の領域で空間スイッチＨＳＷの初期搭載量を半分
に削減しているが、上述の方法をそのまま発展させるこ
とで通話路容量が最大の４分の１以下の領域で空間スイ
ッチＨＳＷの初期搭載量がさらに半分（最大搭載量の４
分の１）になる方法を次に説明する。
【００２１】図２は図１に示した実施例に変更を加えた
ものであり、空間スイッチＨＳＷ＃１と空間スイッチＨ
ＳＷ＃２それぞれの入力ハイウェイ＃３と＃４にセレク
タを追加し、さらに二次時間スイッチＳＳＷ＃１と二次
時間スイッチＳＳＷ＃２それぞれの入力ハイウェイ＃３
と＃４にセレクタを追加している。
ものであり、空間スイッチＨＳＷ＃１と空間スイッチＨ
ＳＷ＃２それぞれの入力ハイウェイ＃３と＃４にセレク
タを追加し、さらに二次時間スイッチＳＳＷ＃１と二次
時間スイッチＳＳＷ＃２それぞれの入力ハイウェイ＃３
と＃４にセレクタを追加している。
【００２２】図２で新たに追加したセレクタ以外のセレ
クタにおいて図１から変更が加えられているものがあ
り、その差分は新たなＴ−Ｓ−Ｔ間の接続ルートの追加
である。
クタにおいて図１から変更が加えられているものがあ
り、その差分は新たなＴ−Ｓ−Ｔ間の接続ルートの追加
である。
【００２３】以下図２を参照してセレクタの動作を説明
する。
する。
【００２４】図２において、セレクタＳＥＬＨ＃Ｊ＠Ｎ
は空間スイッチＨＳＷ＃Ｎの入力ハイウェイ＃Ｊに設け
られたセレクタであり、セレクタＳＥＬＳ＃Ｊ＠Ｎは二
次時間スイッチＳＳＷ＃Ｎの入力ハイウェイ＃Ｊに設け
られたセレクタである。ここでセレクタＳＥＬＨ＃３＠
１とセレクタＳＥＬＨ＃３＠２は一方の入力（０側入
力）が一次時間スイッチＰＳＷ＃１と接続され他方の入
力（１側入力）が一次時間スイッチＰＳＷ＃３と接続さ
れており、セレクタＳＥＬＨ＃４＠１とセレクタＳＥＬ
Ｈ＃４＠２においては一方の入力（０側入力）が一次時
間スイッチＰＳＷ＃２と接続され他方の入力（１側入
力）が一次時間スイッチＰＳＷ＃４と接続されている。
は空間スイッチＨＳＷ＃Ｎの入力ハイウェイ＃Ｊに設け
られたセレクタであり、セレクタＳＥＬＳ＃Ｊ＠Ｎは二
次時間スイッチＳＳＷ＃Ｎの入力ハイウェイ＃Ｊに設け
られたセレクタである。ここでセレクタＳＥＬＨ＃３＠
１とセレクタＳＥＬＨ＃３＠２は一方の入力（０側入
力）が一次時間スイッチＰＳＷ＃１と接続され他方の入
力（１側入力）が一次時間スイッチＰＳＷ＃３と接続さ
れており、セレクタＳＥＬＨ＃４＠１とセレクタＳＥＬ
Ｈ＃４＠２においては一方の入力（０側入力）が一次時
間スイッチＰＳＷ＃２と接続され他方の入力（１側入
力）が一次時間スイッチＰＳＷ＃４と接続されている。
【００２５】また、セレクタＳＥＬＳ＃３＠１とセレク
タＳＥＬＳ＃３＠２は一方の入力（０側入力）が空間ス
イッチＨＳＷ＃１と接続され他方の入力（１側入力）が
空間スイッチＨＳＷ＃３と接続されており、セレクタＳ
ＥＬＳ＃４＠１とセレクタＳＥＬＳ＃４＠２においては
一方の入力（０側入力）が空間スイッチＨＳＷ＃２と接
続され他方の入力（１側入力）が空間スイッチＨＳＷ＃
４と接続されている。
タＳＥＬＳ＃３＠２は一方の入力（０側入力）が空間ス
イッチＨＳＷ＃１と接続され他方の入力（１側入力）が
空間スイッチＨＳＷ＃３と接続されており、セレクタＳ
ＥＬＳ＃４＠１とセレクタＳＥＬＳ＃４＠２においては
一方の入力（０側入力）が空間スイッチＨＳＷ＃２と接
続され他方の入力（１側入力）が空間スイッチＨＳＷ＃
４と接続されている。
【００２６】図１に示した実施例と本実施例との変更点
は、セレクタＳＥＬＨ＃７＠１とセレクタＳＥＬＨ＃７
＠２が２入力１出力のセレクタから３入力１出力のセレ
クタに変更され、新たに一次時間スイッチＰＳＷ＃１と
の接続ルートが２側入力に追加されており、セレクタＳ
ＥＬＨ＃８＠１とセレクタＳＥＬＨ＃８＠２も２入力１
出力のセレクタから３入力１出力のセレクタに変更さ
れ、一次時間スイッチＰＳＷ＃２との接続ルートが２側
入力に追加されている。
は、セレクタＳＥＬＨ＃７＠１とセレクタＳＥＬＨ＃７
＠２が２入力１出力のセレクタから３入力１出力のセレ
クタに変更され、新たに一次時間スイッチＰＳＷ＃１と
の接続ルートが２側入力に追加されており、セレクタＳ
ＥＬＨ＃８＠１とセレクタＳＥＬＨ＃８＠２も２入力１
出力のセレクタから３入力１出力のセレクタに変更さ
れ、一次時間スイッチＰＳＷ＃２との接続ルートが２側
入力に追加されている。
【００２７】同様にセレクタＳＥＬＳ＃７＠１とセレク
タＳＥＬＳ＃７＠２についても３入力１出力のセレクタ
に変更され、空間スイッチＨＳＷ＃１との接続が、セレ
クタＳＥＬＳ＃８＠１とセレクタＳＥＬＳ＃８＠２につ
いては空間スイッチＨＳＷ＃２との接続が追加されてい
る。上述の３入力セレクタの０側入力と１側入力の接続
先は図１に示した実施例からなんら変更は加えられてい
ない。
タＳＥＬＳ＃７＠２についても３入力１出力のセレクタ
に変更され、空間スイッチＨＳＷ＃１との接続が、セレ
クタＳＥＬＳ＃８＠１とセレクタＳＥＬＳ＃８＠２につ
いては空間スイッチＨＳＷ＃２との接続が追加されてい
る。上述の３入力セレクタの０側入力と１側入力の接続
先は図１に示した実施例からなんら変更は加えられてい
ない。
【００２８】次に、上記のように構成された本実施例の
制御方法について説明する。
制御方法について説明する。
【００２９】一次時間スイッチＰＳＷと二次時間スイッ
チＳＳＷが共に３個または４個存在する場合は上述の全
てのセレクタは１側を選択するように制御する。この場
合にはＴ−Ｓ−Ｔ間の接続状態が図１における一次時間
スイッチＰＳＷと二次時間スイッチＳＳＷが共に４個以
下の場合と同一接続になり動作上の差分は全く無くな
る。
チＳＳＷが共に３個または４個存在する場合は上述の全
てのセレクタは１側を選択するように制御する。この場
合にはＴ−Ｓ−Ｔ間の接続状態が図１における一次時間
スイッチＰＳＷと二次時間スイッチＳＳＷが共に４個以
下の場合と同一接続になり動作上の差分は全く無くな
る。
【００３０】一方、一次時間スイッチＰＳＷと二次時間
スイッチＳＳＷが共に２個以下の場合は上述の全てのセ
レクタが０側入力を選択するように制御する。すると本
来空間スイッチＨＳＷ＃３を経由する一次時間スイッチ
ＰＳＷ＃１と＃２それぞれの出力ハイウェイ＃３と＃７
の信号を空間スイッチＨＳＷ＃１で経由させ、本来空間
スイッチＨＳＷ＃４を経由する一次時間スイッチＰＳＷ
＃１と＃２それぞれの出力ハイウェイ＃４と＃８の信号
を空間スイッチＨＳＷ＃２で経由させることが可能とな
る。さらに本来二次時間スイッチＳＳＷ＃３に送られる
空間スイッチＨＳＷ＃３と＃４それぞれの出力ハイウェ
イ＃３と＃７の信号を二次時間スイッチＳＳＷ＃１に送
らせることができ、本来二次時間スイッチＳＳＷ＃４に
送られる空間スイッチＨＳＷ＃３と＃４それぞれの出力
ハイウェイ＃４と＃８の信号を二次時間スイッチＳＳＷ
＃２に送らせることができる。
スイッチＳＳＷが共に２個以下の場合は上述の全てのセ
レクタが０側入力を選択するように制御する。すると本
来空間スイッチＨＳＷ＃３を経由する一次時間スイッチ
ＰＳＷ＃１と＃２それぞれの出力ハイウェイ＃３と＃７
の信号を空間スイッチＨＳＷ＃１で経由させ、本来空間
スイッチＨＳＷ＃４を経由する一次時間スイッチＰＳＷ
＃１と＃２それぞれの出力ハイウェイ＃４と＃８の信号
を空間スイッチＨＳＷ＃２で経由させることが可能とな
る。さらに本来二次時間スイッチＳＳＷ＃３に送られる
空間スイッチＨＳＷ＃３と＃４それぞれの出力ハイウェ
イ＃３と＃７の信号を二次時間スイッチＳＳＷ＃１に送
らせることができ、本来二次時間スイッチＳＳＷ＃４に
送られる空間スイッチＨＳＷ＃３と＃４それぞれの出力
ハイウェイ＃４と＃８の信号を二次時間スイッチＳＳＷ
＃２に送らせることができる。
【００３１】つまり、一次時間スイッチＰＳＷと二次時
間スイッチＳＳＷが共に２個以下の場合、空間スイッチ
ＨＳＷ＃３と＃４は全く不要となり空間スイッチＨＳＷ
＃１と＃２だけで従来と同一の性能を持ったＴ−Ｓ−Ｔ
型時分割通話路を構成できることになる。
間スイッチＳＳＷが共に２個以下の場合、空間スイッチ
ＨＳＷ＃３と＃４は全く不要となり空間スイッチＨＳＷ
＃１と＃２だけで従来と同一の性能を持ったＴ−Ｓ−Ｔ
型時分割通話路を構成できることになる。
【００３２】図１に変更を加え図２を生成する手順を説
明したが、これと同様の手順を図２に対して行うことで
空間スイッチＨＳＷの初期搭載量をさらに半分（空間ス
イッチＨＳＷ＃１のみ）にできることは今までの説明で
明らかであるため詳細な説明は省略する。
明したが、これと同様の手順を図２に対して行うことで
空間スイッチＨＳＷの初期搭載量をさらに半分（空間ス
イッチＨＳＷ＃１のみ）にできることは今までの説明で
明らかであるため詳細な説明は省略する。
【００３３】なお、以上説明下各実施例に用いられるセ
レクタは非常に安価な汎用ＩＣで実現できるため、本発
明を適用してもコスト増は殆ど無視できるレベルとな
る。
レクタは非常に安価な汎用ＩＣで実現できるため、本発
明を適用してもコスト増は殆ど無視できるレベルとな
る。
【００３４】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００３５】Ｔ−Ｓ−Ｔ型時分割通話路の容量が最大容
量の２のＮ乗分の１以下の場合には空間スイッチの数量
を２のＮ乗分の１に削減できる。また、セレクタは非常
に安価な汎用ＩＣで実現できるため、最大容量において
もコスト増を殆ど無視できるレベルまで下げることが出
来る。これらのことから、初期コストの小さなハードウ
ェアとすることができ、経済的なものとすることができ
る効果がある。
量の２のＮ乗分の１以下の場合には空間スイッチの数量
を２のＮ乗分の１に削減できる。また、セレクタは非常
に安価な汎用ＩＣで実現できるため、最大容量において
もコスト増を殆ど無視できるレベルまで下げることが出
来る。これらのことから、初期コストの小さなハードウ
ェアとすることができ、経済的なものとすることができ
る効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図３】従来例の構成を示すブロック図である。
ＰＳＷ 一次時間スイッチ ＳＳＷ 二次時間スイッチ ＨＳＷ 空間スイッチ ＳＥＬＨ セレクタ ＳＥＬＳ セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 純二 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭60−214699（ＪＰ，Ａ) 特開 昭60−169298（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04Q 11/06 H04Q 3/52 101
Claims (4)
- 【請求項１】 一次時間スイッチと、二次時間スイッチ
と、これらのスイッチ間でのスイッチングを行う空間ス
イッチとからなるＴ−Ｓ−Ｔ型時分割通話路装置であっ
て、 前記空間スイッチが、４Ｎ本の入力ハイウェイと４Ｎ本
の出力ハイウェイを備える４Ｎ×４Ｎスイッチ４Ｍ個か
らなり、一次時間スイッチの出力ハイウェイ及び二次時
間スイッチの入力ハイウェがそれぞれ４Ｍ本設けられる
とともに一次時間スイッチ及び二次時間スイッチのそれ
ぞれは４Ｎ個設けられており、 １〜２Ｍ番目の４Ｎ×４Ｎスイッチの２Ｎ＋１〜２Ｎ＋
４Ｎ番目の入力ハイウェイ及び１〜２Ｎ番目の二次時間
スイッチの２Ｍ＋１〜２Ｍ＋４Ｍ番目の入力ハイウェイ
のそれぞれに設けられたセレクタを有し、 前記セレクタのうち、４Ｎ×４Ｎスイッチの２Ｎ＋Ｋ番
目のハイウェイに設けられたセレクタの一方の入力はＫ
番目の一次時間スイッチと接続され、他方の入力はＫ＋
２Ｎ番目の一次時間スイッチと接続され、二次時間スイ
ッチの２Ｍ＋Ｌ番目のハイウェイに設けられたセレクタ
の一方の入力はＬ番目の４Ｎ×４Ｎ空間スイッチと接続
され、他方の入力はＬ＋２Ｍ番目の４Ｎ×４Ｎ空間スイ
ッチと接続されていることを特徴とするＴ−Ｓ−Ｔ型時
分割通話路装置。 - 【請求項２】 請求項１記載のＴ−Ｓ−Ｔ型時分割通話
路装置の制御方法であって、 一次時間スイッチ及び二次時間スイッチが共に２Ｎ個以
下の場合には、４Ｎ×４ＮスイッチのセレクタにはＫ番
目の一次時間スイッチを選択させ、二次時間スイッチの
上記セレクタにはＬ番目の４Ｎ×４Ｎスイッチを選択さ
せ、それ以外の場合には４Ｎ×４Ｎスイッチのセレクタ
にはＫ＋２Ｎ番目の一次時間スイッチを選択させ、二次
時間スイッチの上記セレクタがＬ＋２Ｍ番目の４Ｎ×４
Ｎ空間スイッチを選択させることを特徴とするＴ−Ｓ−
Ｔ型時分割通話路装置の制御方法。 - 【請求項３】 請求項１記載のＴ−Ｓ−Ｔ型時分割通話
路装置において、 １〜Ｍ番目の４Ｎ×４ＮスイッチのＮ＋１〜２Ｎ番目の
入力ハイウェイ及び１〜Ｎ番目の二次時間スイッチのＭ
＋１〜２Ｍ番目の入力ハイウェイそれぞれに設けられた
新たなセレクタを有し、 前記新たなセレクタのうち、４Ｎ×４ＮスイッチのＮ＋
Ｋ番目の入力ハイウェイに設けられた新たなセレクタの
一方の入力はＫ番目の一次時間スイッチと接続され、他
方の入力はＫ＋Ｎ番目の一次時間スイッチと接続され、
二次時間スイッチのＭ＋Ｌ番目のハイウェイに設けられ
たセレクタの一方の入力はＬ番目の４Ｎ×４Ｎスイッチ
と接続され、他方の入力はＬ＋Ｍ番目の４Ｎ×４Ｎスイ
ッチと接続され、 １〜Ｍ番目の４Ｎ×４Ｎスイッチの３Ｎ＋１〜４Ｎ番目
の入力ハイウェイに設けられたセレクタのうち、３Ｎ＋
Ｋ番目の入力ハイウェイに設けられたセレクタは新たに
Ｋ番目の一次時間スイッチの出力ハイウェイを収容し、
１〜Ｎ番目の二次時間スイッチの３Ｍ＋１〜４Ｍ番目に
設けられたセレクタのうち、３Ｍ＋Ｌ番目の入力ハイウ
ェイに設けられたセレクタは新たにＬ番目の４Ｎ×４Ｎ
空間スイッチの出力ハイウェイを収容することを特徴と
するＴ−Ｓ−Ｔ型時分割通話路装置。 - 【請求項４】 請求項３記載のＴ−Ｓ−Ｔ型時分割通話
路装置の制御方法であって、 一次時間スイッチ及び二次時間スイッチが共にＮ個以下
の場合には４Ｎ×４Ｎ空間スイッチのセレクタにはＫ番
目の一次時間スイッチを選択させ、二次時間スイッチの
セレクタにはＬ番目の４Ｎ×４Ｎスイッチを選択させ、 一次時間スイッチ及び二次時間スイッチが共にＮ個より
多く２Ｎ個以下の場合には、４Ｎ×４Ｎスイッチのセレ
クタにはＫ番目の一次時間スイッチを選択させ、二次時
間スイッチの上記セレクタにはＬ番目の４Ｎ×４Ｎスイ
ッチを選択させ、それ以外の場合には４Ｎ×４Ｎスイッ
チのセレクタにはＫ＋２Ｎ番目の一次時間スイッチを選
択させ、二次時間スイッチの上記セレクタがＬ＋２Ｍ番
目の４Ｎ×４Ｎ空間スイッチを選択させることを特徴と
するＴ−Ｓ−Ｔ型時分割通話路装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17865195A JP3302861B2 (ja) | 1995-07-14 | 1995-07-14 | Ｔ−ｓ−ｔ型時分割通話路装置とその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17865195A JP3302861B2 (ja) | 1995-07-14 | 1995-07-14 | Ｔ−ｓ−ｔ型時分割通話路装置とその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0937369A JPH0937369A (ja) | 1997-02-07 |
| JP3302861B2 true JP3302861B2 (ja) | 2002-07-15 |
Family
ID=16052198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17865195A Expired - Fee Related JP3302861B2 (ja) | 1995-07-14 | 1995-07-14 | Ｔ−ｓ−ｔ型時分割通話路装置とその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302861B2 (ja) |
-
1995
- 1995-07-14 JP JP17865195A patent/JP3302861B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0937369A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254498A (en) | Time division telephone switching systems | |
| JPH0225135A (ja) | 高速パケット・スイッチング・システムに対する径路指示方法 | |
| US5568300A (en) | Fiber interface shelf for interfacing ATM switch module and subscriber line or toll switch | |
| US6154449A (en) | Switchless network | |
| US4293946A (en) | Trilateral duplex path conferencing system with broadcast capability | |
| EP1113627B1 (en) | Method of determining network paths in a three stage switching matrix | |
| JP3302861B2 (ja) | Ｔ−ｓ−ｔ型時分割通話路装置とその制御方法 | |
| US20020118651A1 (en) | Simplex/duplex switching system | |
| US3740480A (en) | Time division multiplex switching system utilizing all time division techniques | |
| JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
| US4517572A (en) | System for reducing blocking in an antenna switching matrix | |
| JPH11177605A (ja) | 複数ルーティングアプリケーションの区分制御を提供するためのシステム | |
| US4186277A (en) | Time division multiplex telecommunications switching network | |
| SU928340A1 (ru) | Коммутационный элемент | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| US6920139B2 (en) | ATM switch and method for controlling traffic shaper thereof | |
| KR0173212B1 (ko) | 우회링크를 이용한 출력버퍼형 비동기전달모드 스위칭장치 | |
| JPH0683512B2 (ja) | ネットワ−ク構成 | |
| US5798705A (en) | Communication system capable of easily reforming to have communication units | |
| JP2938091B2 (ja) | 時分割交換方式 | |
| JPH02206994A (ja) | 空間分割スイツチネツトワーク | |
| JPH0316447A (ja) | 非直線的カスケード接続を有する広帯域スイッチマトリックス | |
| JP2003179987A (ja) | 時分割スイッチ | |
| JPH0714229B2 (ja) | 時分割形光通話路 | |
| JPH0752979B2 (ja) | 時分割通話路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |