JP3295785B2 - スイッチ回路及びそれを用いた超音波診断装置 - Google Patents
スイッチ回路及びそれを用いた超音波診断装置Info
- Publication number
- JP3295785B2 JP3295785B2 JP19385693A JP19385693A JP3295785B2 JP 3295785 B2 JP3295785 B2 JP 3295785B2 JP 19385693 A JP19385693 A JP 19385693A JP 19385693 A JP19385693 A JP 19385693A JP 3295785 B2 JP3295785 B2 JP 3295785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- voltage
- gate
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Description
フの切換速度を向上することができるスイッチ回路、及
びこのスイッチ回路を送波パルス発生器から印加される
送波パルスと探触子から出力される受波信号との切り換
えを行う切換スイッチとして用いた超音波診断装置に関
する。
平2-136134号公報に記載され、図4に示すように、例え
ば短冊状に形成された複数の振動子素子11,12,…,
1nが吸音材の上に隣接して配列され超音波を送受波す
る探触子2と、この探触子2内の各振動子素子11〜1n
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加するn個の送波パルス発生器31,32,…,3n
と、縦形の二重拡散電界効果トランジスタ(以下「VD
MOS FET」と略称する)を逆直列接続して成る高
耐圧アナログスイッチ41,42,…,4nを用い上記探
触子2の振動子素子11〜1nと送波パルス発生器31〜
3nとの接続の切り換えを行う切換スイッチ5とを有し
て成っていた。
れる高耐圧アナログスイッチ41〜4nは、符号41を付
して示す第一の高耐圧アナログスイッチの内部回路図に
示すような構成とされている。すなわち、二つのVD
MOS FET8a及び8bと、発光ダイオード9及び
光起電ダイオードアレイ10からなる光結合回路を有し
入力端子からの制御信号に応じて光起電電流を発生する
ゲートドライバ11と、ダイオード12及びエンハンス
メントモードのpチャンネルFET13からなり上記V
D MOS FET8a,8bの復旧時に動作してゲート
とソース間を短絡しその復旧を早める制御部14とから
成っている。
は、二つのVD MOS FET8a,8bのゲートとド
レイン間の電位を、ゲートドライバ11の発光ダイオー
ド9と光起電ダイオードアレイ10とによる光結合回路
によって供給するようにしたものである。ここで、VD
MOS FET8a,8bは、それぞれ寄生ダイオード
15a,15bがあるので、交流のスイッチとして用い
るために図示のごとく二つが逆直列接続されている。こ
のような構成のスイッチ回路を用いることにより、制御
信号が入力端子に印加されると、発光ダイオード9が光
を発し、この光が光起電ダイオードアレイ10に入射し
て光起電電流を発生し、VD MOS FET8a,8b
のゲート容量を充電する。そして、この充電によりゲー
ト電圧が上昇して上記VD MOS FET8a,8bを
オンさせる。次に、上記入力端子から制御信号が除かれ
ると、発光ダイオード9からの発光が止まると共に制御
部14がスイッチ動作してVD MOS FET8a,8
bのゲートとソース間を短絡することにより、ゲートの
電荷を放電させてVD MOS FET8a,8bをオフ
させる。
〜4nにおいて、VD MOS FET8a,8bをオン
・オフさせる時間を短くするため用いられていた従来の
手法について説明する。まず、図4に示す第一の高耐圧
アナログスイッチ41の内部回路とこれを高速で閉じる
ことができる駆動回路とを図5に示す。次に、図5にお
いて、ゲートドライバ11の発光ダイオード9の順電流
Ifと開放電圧Vocとの関係の一例を図6に示す。ここ
で、パラメータRshは、上記ゲートドライバ11の出力
端子のシャント抵抗16の大きさを示している。いま、
VD MOS FET8a,8bのソース・ゲート間はコ
ンデンサと等価であるから、ソース・ゲート間電圧eg
を、高速で上記VD MOS FET8a,8bがオンす
る電位まで高めるには、上記ゲートドライバ11のシャ
ント抵抗16を大きくし且つ発光ダイオード9の順電流
Ifを大きくとることによりVD MOS FET8a,
8bのゲートが高速で充電されることから、オン速度が
向上することは明らかである。しかし、上記シャント抵
抗16を大きくすると、後述するようにVD MOSF
ET8a,8bをオフする速度が低下するため、この値
を大きくすることは制限を受ける。
ド9の順電流Ifを大きくしてオン速度を上げること
は、上記VD MOS FET8a,8bを連動してオン
しておく場合、この高耐圧アナログスイッチ41全体の
消費電力を増大させることと、上記発光ダイオード9の
順電流の最大定格からの制限を受けることとから困難で
ある。そこで、上記ゲートドライバ11を駆動するた
め、図5に示すように矩形波電圧Eが印加された場合、
発光ダイオード9にこの電圧を印加した直後のみ瞬間的
に大電流が流れ、VD MOS FET8a,8bのゲー
トを規定値にした後は、それを定常値に保つようにすれ
ば、オン時間の短縮と消費電力の低減に有効となる。
示すように、抵抗17,18とコンデンサ19とから成
る回路を介して電圧Eが印加される。いま、上記抵抗1
7,18及びコンデンサ19の値をそれぞれR,R′,
Cとする。そして、ゲートドライバ11の入力端子に電
圧Eなる矩形波電圧が印加されると、発光ダイオード9
には瞬時E/Rなる大電流が流れ、CとRとで定まる時
定数 より十分大きな時間の後に、E/(R+R′)の定常電
流が流れることになる。従って、上記ゲートドライバ1
1の発光ダイオード9の順電流Ifの大きさに対応し
て、その出力端子には図6に示す関係から与えられる電
圧が発生し、制御部14のダイオード12を介してVD
MOS FET8a,8bのゲートが充電される。
とVD MOS FET8a,8bのソース・ゲート間電
圧egの様子を示すと、図7に示すようになる。いま、
図7(a)に示すようにゲートドライバ11に矩形波電
圧Eが印加された瞬間は、同図(b)に示すようにE/
Rという大電流が発光ダイオード9に流れ、ソース・ゲ
ート間電圧egは同図(c)に示すように急速に立ち上
がる。しかし、図7(b)に示すように上記発光ダイオ
ード9の時定数内で急激に電流が減少するため、VD
MOS FET8a,8bがオンするまでの値にソース
・ゲート間電圧egが達する以前に、その電圧の上昇速
度は低下する。
と、VD MOS FET8a,8bのゲート電圧は、ソ
ース・ゲート間の静電容量に充電された電荷が放電され
る時間で定まる。このとき、大電流を制御するVD M
OS FET8a,8bのソース・ゲート間の静電容量
は大きいため、ソース・ゲート間の静電容量が小さいエ
ンハンスメントモードのpチャンネルFET13とダイ
オード12とから成る制御部14により、上記VD M
OS FET8a,8bのゲートに蓄積された電荷を急
速に放電させて、そのゲート電圧を小さくして該VD
MOS FET8a,8bをオフさせている。すなわ
ち、光起電ダイオードアレイ10の出力電圧が零になる
と、制御部14のダイオード12は非導通となり、上記
pチャンネルFET13は、VD MOS FET8a,
8bのソース・ゲート間を短絡するように動作する。な
お、上記VD MOS FET8a,8bのソース・ゲー
ト間の静電容量が大きくてもpチャンネルFET13の
オン抵抗が十分小さいと、シャント抵抗16とその両端
子間の静電容量で決まる電圧変化に対応する速さでVD
MOS FET8a,8bはオフするようになってい
る。
耐圧アナログスイッチ41〜4nのオンする速度は、図5
に示す抵抗17,18及びコンデンサ19からなる回路
で決まる。ここで、抵抗17の値Rを小さくするとオン
速度は向上するが、発光ダイオード9の順電流Ifのピ
ーク値が増大するため、該発光ダイオード9の電流の最
大定格の制約及び電源に過大な負荷がかかることとな
り、電源電圧変動などに悪影響を及ぼすことから、上記
の抵抗17の値Rを小さくすることは困難であった。す
なわち、図5に示す回路において、オン速度を改善する
には限界があるものであった。一方、上記高耐圧アナロ
グスイッチ41〜4nのオフ速度は、シャント抵抗16と
その両端子間の静電容量(pチャンネルFET13のソ
ース・ゲート間の静電容量も含む)で決まる時定数に対
応した速さとなる。ここで、上記シャント抵抗16の抵
抗値を小さくするとオフ速度は向上するが、図6に示し
たゲートドライバ11の特性図から明らかなように、光
起電ダイオードアレイ10の端子電圧が小さくなり、そ
の結果オン速度が低下することとなるものであった。こ
れらのことから、従来の高耐圧アナログスイッチ41〜
4nにおいては、オン・オフ速度を改善するには限界が
あり、両者をさらに速くすることは困難であった。
処し、信号切換時のオン・オフの切換速度を向上するこ
とができるスイッチ回路、及びこのスイッチ回路を送波
パルス発生器から印加される送波パルスと探触子から出
力される受波信号との切り換えを行う切換スイッチとし
て用いた超音波診断装置を提供することを目的とする。
に、本発明によるスイッチ回路は、二つの電界効果トラ
ンジスタを逆直列接続してスイッチング素子として用
い、上記二つの電界効果トランジスタのソース・ゲート
間の電圧を光結合回路で制御し、対象回路の接続の切り
換えを行う高耐圧アナログスイッチを有すると共に、こ
の高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を上記高耐圧アナログスイッチと並列に
設け、このスイッチ制御回路内の二つの電界効果トラン
ジスタのソース・ゲート間の電圧を検出すると共にこの
検出電圧とオン・オフの基準電圧との差電圧を増幅する
増幅器を有しこの増幅した信号電圧を上記スイッチ制御
回路内の光結合回路に印加する負帰還回路を設けたもの
である。
イッチ制御回路内の二つの電界効果トランジスタのソー
ス・ゲート間にフォトカプラを接続し、このフォトカプ
ラに入力する外部信号によって上記電界効果トランジス
タのソース・ゲート間を短絡しうるようにしてもよい。
の超音波診断装置は、複数の振動子素子が配列され超音
波を送受波する探触子と、この探触子内の各振動子素子
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加する送波パルス発生器と、この送波パルス発生器
から上記探触子へ印加される送波パルスと該探触子から
の受波信号とを切り換える切換スイッチと、この切換ス
イッチを介して出力される探触子からの受波信号を増幅
する受信増幅器と、この受信増幅器からの受波信号に所
定の遅延時間を与える遅延回路を有しこれらの遅延回路
で位相が揃えられた受波信号を加算して出力する整相回
路と、この整相回路で整相された信号を検波する検波器
と、この検波器からの出力信号を画像として表示する表
示装置とを備えて成る超音波診断装置において、上記切
換スイッチとして、上記手段のスイッチ回路を用いたも
のである。
圧アナログスイッチで対象回路の接続の切り換えを行う
と共に、この高耐圧アナログスイッチと並列に設けられ
該高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を有し、このスイッチ制御回路の入力部
に設けられた負帰還回路により、上記スイッチ制御回路
内の二つの電界効果トランジスタのソース・ゲート間の
電圧を検出すると共にこの検出電圧とオン・オフの基準
電圧との差電圧を増幅しこの増幅した信号電圧を上記ス
イッチ制御回路内の光結合回路に印加するように動作す
る。これにより、信号切換時のオン・オフの切換速度を
向上することができる。
装置は、送波パルス発生器から探触子へ印加される送波
パルスと該探触子からの受波信号とを切り換える切換ス
イッチとして、前記のスイッチ回路を用いることによ
り、信号切換時のオン・オフの切換速度を向上して超音
波走査速度を向上することができる。
詳細に説明する。図1は本発明によるスイッチ回路の実
施例を示す回路図である。このスイッチ回路は、図4に
示すと同様に、例えば超音波診断装置において送波パル
ス発生器31〜3nから探触子2へ印加される送波パルス
と該探触子2からの受波信号との切り換えを行う切換ス
イッチ5として用いるもので、図1において符号41′
を付して示す第一の高耐圧アナログスイッチの内部回路
図に示すように、二つのVD MOS FET8a及び8
bと、発光ダイオード9及び光起電ダイオードアレイ1
0からなる光結合回路と、シャント抵抗16と、発光ダ
イオード22及びフォトトランジスタ23を光結合させ
たフォトカプラとから成っている。
1′〜4n′は、図示外の探触子から超音波を送受信する
際にその内部の振動子素子を選択して送波パルス発生器
に接続するものである。この高耐圧アナログスイッチ4
1′〜4n′は、送信時には高圧を阻止したり、大電流を
通過させたりし、受信時には微小電圧の信号を選択して
取り込む動作を行うもので、それぞれに設けられた端子
T1,T2には送受信信号が入力すると共に出力する双方
向性の特性を持たせている。そして、この高耐圧アナロ
グスイッチ41′〜4n′の各単位部分は、ソース電極を
共通接続した二つのVD MOS FET8a,8bをス
イッチング素子として用いている。なお、ダイオード1
5a,15bは上記VD MOS FET8a,8bの寄
生ダイオードであり、一つのVD MOS FET8a又
は8bがオフ時でも半サイクル整流器として動作するも
のである。また、二つのVD MOS FET8a,8b
は、そのソース電極を共通接続して、これらがオフ時に
正、負いずれの信号も阻止するようになっている。
流Ifが流れると、この発光ダイオード9は光を発し、
この光が光起電ダイオードアレイ10に入射し、その結
果光起電電流を発生してVD MOS FET8a,8b
のゲート容量を充電し、所定の電位に達すると該VD
MOS FET8a,8bをオンさせる。このとき、上
記発光ダイオード9に一定の順電流Ifを加えた場合の
光起電ダイオードアレイ10に発生する電圧が一定値に
達してVD MOS FET8a,8bがオンする時間T
onと、上記順電流Ifを零にした場合に光起電ダイオー
ドアレイ10に発生する電圧が上記よりも小さい他の一
定値に達してVD MOS FET8a,8bがオフする
時間Toffとについて、負荷容量と負荷抵抗(シャント
抵抗16)とに依存する程度の関係を見てみると、負荷
容量が大きい程Ton,Toffは大となり、シャント抵抗
16が大きい程Tonは小さくなりToffは大きくなると
いう特性がある。このことは、VD MOS FET8
a,8bが定まり、そのソース・ゲート間の静電容量が
与えられると、負荷抵抗に相当するシャント抵抗16の
値を大きくし、且つゲート容量にできるだけ急速に電荷
を充電してゲートを所定の電圧にすれば、高速度でオン
することができることを表している。
高耐圧アナログスイッチ41′〜4n′と同様の回路構成
とされたスイッチ制御回路21がその高耐圧アナログス
イッチ41′〜4n′と並列に設けられている。さらに、
上記スイッチ制御回路21の入力部には、該スイッチ制
御回路21内の二つのVD MOS FET8a,8bの
ソース・ゲート間の電圧egを検出すると共にこの検出
電圧とオン・オフの基準電圧Erとの差電圧を増幅する
増幅器24を有しこの増幅した信号電圧を上記スイッチ
制御回路21内の光結合回路(9,10)に印加する負
帰還回路が設けられている。そして、上記増幅器24の
出力電圧は、抵抗25を介して光結合回路の発光ダイオ
ード9に印加されるようになっている。なお、上記抵抗
25と並列に設けられたコンデンサ26は、発振を防い
で上記負帰還回路の位相調整を行うためのものである。
いと、スイッチ制御回路21内のVD MOS FET8
a,8bのソース・ゲート間電圧egが基準電圧Erに達
するまで、発光ダイオード9には該増幅器24の最大出
力電圧Eoとシャント抵抗16の抵抗値Rとによって与
えられる電流If=Eo/Rが流れる。この場合、スイッ
チ制御回路21内のVD MOS FET8a,8bは、
前記高耐圧アナログスイッチ41′〜4n′内のVD M
OS FET8a,8bと同じものを用いているので、
そのソース・ゲート間電圧egも前記高耐圧アナログス
イッチ41′〜4n′内のVD MOS FET8a,8b
と同じ速さで基準電圧Erに上昇する。このように、ソ
ース・ゲート間の電圧egが上昇する様子を示すと、図
2のようになる。図5に示した従来の高耐圧アナログス
イッチ41内のVD MOS FET8a,8bのソース
・ゲート間電圧egは、図2(b)に示すように、定常
値に達するにはCとRとにより定まる時定数Tにより制
約を受け、ゆるやかに上昇する。しかし、図1に示す本
発明によれば、応答速度の速い増幅器24を用いること
により上記時定数Tによる制約はほとんど受けず、図2
(a)に示すように、VD MOS FET8a,8bの
ソース・ゲート間電圧egは、高速で上昇する。
とフォトトランジスタ23とを光結合させたフォトカプ
ラを用い、抵抗27を介して上記発光ダイオード22に
電圧を印加し、これにより発した光を受けてフォトトラ
ンジスタ23に電流が流れ、このフォトトランジスタ2
3でVD MOS FET8a,8bのソース・ゲート間
を短絡することにより、該VD MOS FET8a,8
bのゲートに蓄積された電荷を急速に放電させて、その
VD MOS FET8a,8bを高速度でオフすること
ができる。なお、図1では、フォトカプラとして発光ダ
イオード22とフォトトランジスタ23とを組み合わせ
た例を示したが、フォトトランジスタ23に代えてPN
接合フォトダイオードと増幅用トランジスタとをワンチ
ップに集積化した受光素子を用いてもよい。また、スイ
ッチ制御回路21内のVD MOS FET8a,8bの
ソース・ゲート間の静電容量と等価なコンデンサを用い
ても同様の効果が得られる。
としての超音波診断装置の実施例を示すブロック図であ
る。この超音波診断装置は、超音波を利用して被検体の
診断部位について断層像を得るもので、例えば電子リニ
ア走査型とされており、短冊状に形成された複数の振動
子素子11〜1nが配列され超音波を送受波する探触子2
と、この探触子2内の各振動子素子11〜1nに所定の遅
延時間を与えて超音波打ち出しの駆動パルスを印加する
送波パルス発生器3と、この送波パルス発生器3から上
記探触子2へ印加される送波パルスと該探触子2からの
受波信号とを切り換える切換スイッチ5と、この切換ス
イッチ5を介して出力される探触子2からの受波信号を
時間と共に利得を変化させて増幅する受信増幅器6a〜
6eと、この各受信増幅器6a〜6eからの出力信号に
所定の遅延時間を与える複数の遅延回路7a〜7eを有
しこれらの遅延回路7a〜7eで位相が揃えられた受波
信号を加算する加算器28を備えた整相回路29と、こ
の整相回路29で整相された信号を検波する検波器30
と、この検波器30からの出力信号を画像として表示す
る表示装置31とを備えて成る。
例えば五つに分けられた振動子素子群を一端方から順次
選択してそれぞれ次段の受信増幅器6a〜6eに接続す
るようになっており、上記五つの振動子素子群を順次切
り換えて並進させるようになっている。従って、受信増
幅器は5個(6a〜6e)設けられている。また、上記
各構成要素の動作は、制御部32からの制御信号で制御
されるようになっている。
ッチ5としては、図1に示す回路構成とされ、信号切換
時のオン・オフの切換速度を向上することができる高耐
圧アナログスイッチ41′〜4n′から成るスイッチ回路
が用いられている。このような構成により、本発明の超
音波診断装置においては、上記切換スイッチ5として図
1に示すスイッチ回路(41′〜4n′)を用いることに
より、信号切換時のオン・オフの切換速度を向上して超
音波走査速度を向上することができる。
は以上のように構成されたので、高耐圧アナログスイッ
チで対象回路の接続の切り換えを行うと共に、この高耐
圧アナログスイッチと並列に設けられ該高耐圧アナログ
スイッチと同様の回路構成とされたスイッチ制御回路を
有し、このスイッチ制御回路の入力部に設けられた負帰
還回路により、上記スイッチ制御回路内の二つの電界効
果トランジスタのソース・ゲート間の電圧を検出すると
共にこの検出電圧とオン・オフの基準電圧との差電圧を
増幅しこの増幅した信号電圧を上記スイッチ制御回路内
の光結合回路に印加するようにできる。これにより、信
号切換時のオン・オフの切換速度を向上することができ
る。
参照)は以上のように構成されたので、送波パルス発生
器から探触子へ印加される送波パルスと該探触子からの
受波信号とを切り換える切換スイッチとして、前記のス
イッチ回路を用いることにより、信号切換時のオン・オ
フの切換速度を向上して超音波走査速度を向上すること
ができる。
図である。
ッチの電圧の過渡特性を示すグラフである。
音波診断装置の実施例を示すブロック図である。
示す回路図である。
ッチの内部構成を示す回路図である。
バの入出力特性を示すグラフである。
ドライバの入力電圧(a)、及び発光ダイオードの順電
流(b)、並びにVD MOS FETのソース・ゲート
間電圧(c)の過渡特性を示すグラフである。
Claims (3)
- 【請求項1】 二つの電界効果トランジスタを逆直列接
続してスイッチング素子として用い、上記二つの電界効
果トランジスタのソース・ゲート間の電圧を光結合回路
で制御し、対象回路の接続の切り換えを行う高耐圧アナ
ログスイッチを有すると共に、この高耐圧アナログスイ
ッチと同様の回路構成とされたスイッチ制御回路を上記
高耐圧アナログスイッチと並列に設け、このスイッチ制
御回路内の二つの電界効果トランジスタのソース・ゲー
ト間の電圧を検出すると共にこの検出電圧とオン・オフ
の基準電圧との差電圧を増幅する増幅器を有しこの増幅
した信号電圧を上記スイッチ制御回路内の光結合回路に
印加する負帰還回路を設けたことを特徴とするスイッチ
回路。 - 【請求項2】 上記高耐圧アナログスイッチ及びスイッ
チ制御回路内の二つの電界効果トランジスタのソース・
ゲート間にフォトカプラを接続し、このフォトカプラに
入力する外部信号によって上記電界効果トランジスタの
ソース・ゲート間を短絡しうるようにしたことを特徴と
する請求項1記載のスイッチ回路。 - 【請求項3】 複数の振動子素子が配列され超音波を送
受波する探触子と、この探触子内の各振動子素子に所定
の遅延時間を与えて超音波打ち出しの駆動パルスを印加
する送波パルス発生器と、この送波パルス発生器から上
記探触子へ印加される送波パルスと該探触子からの受波
信号とを切り換える切換スイッチと、この切換スイッチ
を介して出力される探触子からの受波信号を増幅する受
信増幅器と、この受信増幅器からの受波信号に所定の遅
延時間を与える遅延回路を有しこれらの遅延回路で位相
が揃えられた受波信号を加算して出力する整相回路と、
この整相回路で整相された信号を検波する検波器と、こ
の検波器からの出力信号を画像として表示する表示装置
とを備えて成る超音波診断装置において、上記切換スイ
ッチとして、請求項1又は2記載のスイッチ回路を用い
たことを特徴とする超音波診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19385693A JP3295785B2 (ja) | 1993-07-12 | 1993-07-12 | スイッチ回路及びそれを用いた超音波診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19385693A JP3295785B2 (ja) | 1993-07-12 | 1993-07-12 | スイッチ回路及びそれを用いた超音波診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0723948A JPH0723948A (ja) | 1995-01-27 |
JP3295785B2 true JP3295785B2 (ja) | 2002-06-24 |
Family
ID=16314895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19385693A Expired - Fee Related JP3295785B2 (ja) | 1993-07-12 | 1993-07-12 | スイッチ回路及びそれを用いた超音波診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3295785B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5237702B2 (ja) * | 2008-06-11 | 2013-07-17 | 株式会社日立メディコ | 超音波診断装置 |
-
1993
- 1993-07-12 JP JP19385693A patent/JP3295785B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0723948A (ja) | 1995-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4316243A (en) | Power FET inverter drive circuit | |
US5930132A (en) | Semiconductor device, and method and apparatus for reducing a dead time in PWM inverter | |
US8138805B2 (en) | Complementary high voltage switched current source integrated circuit | |
EP3360252B1 (en) | An optimized cmos analog switch | |
EP1640744A1 (en) | Ultrasonic diagnostic apparatus with low voltage switch in the receive channel | |
EP1374401A2 (en) | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch and ultrasound examination apparatus equipped with such a circuit | |
JP2004274721A (ja) | 超音波トランスデューサ・アレイのための集積型高電圧スイッチング回路 | |
US5057721A (en) | Level shift circuit for controlling a driving circuit | |
JPH0311576B2 (ja) | ||
JP3295785B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
US6572546B1 (en) | Two level power supply and method for ultrasound transmission | |
US4908752A (en) | DC-to-DC voltage-increasing power source | |
EP2023488B1 (en) | Analog insulation/multiplexer | |
JPH08251913A (ja) | スイッチングレギュレータ | |
US20030122608A1 (en) | Drive circuit and method for mosfet | |
JP3436807B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
JP4326638B2 (ja) | 半導体双方向スイッチ用信号伝送回路 | |
JP3468438B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
JP2720055B2 (ja) | 超音波診断装置 | |
JPH0244273A (ja) | 超音波振動子に対する駆動回路 | |
US11736005B2 (en) | Switched capacitor converter | |
JPH0774608A (ja) | スイッチ回路とそれを用いた超音波診断装置 | |
JPH07221622A (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
JPH0723947A (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
JP3144796B2 (ja) | 切り換えスイッチ及びこれを用いる超音波診断装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |