JP3295785B2 - スイッチ回路及びそれを用いた超音波診断装置 - Google Patents
スイッチ回路及びそれを用いた超音波診断装置Info
- Publication number
- JP3295785B2 JP3295785B2 JP19385693A JP19385693A JP3295785B2 JP 3295785 B2 JP3295785 B2 JP 3295785B2 JP 19385693 A JP19385693 A JP 19385693A JP 19385693 A JP19385693 A JP 19385693A JP 3295785 B2 JP3295785 B2 JP 3295785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- voltage
- gate
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、信号切換時のオン・オ
フの切換速度を向上することができるスイッチ回路、及
びこのスイッチ回路を送波パルス発生器から印加される
送波パルスと探触子から出力される受波信号との切り換
えを行う切換スイッチとして用いた超音波診断装置に関
する。
フの切換速度を向上することができるスイッチ回路、及
びこのスイッチ回路を送波パルス発生器から印加される
送波パルスと探触子から出力される受波信号との切り換
えを行う切換スイッチとして用いた超音波診断装置に関
する。
【０００２】
【従来の技術】従来のこの種の超音波診断装置は、特開
平2-136134号公報に記載され、図４に示すように、例え
ば短冊状に形成された複数の振動子素子１1，１2，…，
１nが吸音材の上に隣接して配列され超音波を送受波す
る探触子２と、この探触子２内の各振動子素子１1〜１n
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加するｎ個の送波パルス発生器３1，３2，…，３n
と、縦形の二重拡散電界効果トランジスタ（以下「ＶＤ
ＭＯＳ ＦＥＴ」と略称する）を逆直列接続して成る高
耐圧アナログスイッチ４1，４2，…，４nを用い上記探
触子２の振動子素子１1〜１nと送波パルス発生器３1〜
３nとの接続の切り換えを行う切換スイッチ５とを有し
て成っていた。
平2-136134号公報に記載され、図４に示すように、例え
ば短冊状に形成された複数の振動子素子１1，１2，…，
１nが吸音材の上に隣接して配列され超音波を送受波す
る探触子２と、この探触子２内の各振動子素子１1〜１n
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加するｎ個の送波パルス発生器３1，３2，…，３n
と、縦形の二重拡散電界効果トランジスタ（以下「ＶＤ
ＭＯＳ ＦＥＴ」と略称する）を逆直列接続して成る高
耐圧アナログスイッチ４1，４2，…，４nを用い上記探
触子２の振動子素子１1〜１nと送波パルス発生器３1〜
３nとの接続の切り換えを行う切換スイッチ５とを有し
て成っていた。
【０００３】ここで、上記切換スイッチ５として用いら
れる高耐圧アナログスイッチ４1〜４nは、符号４1を付
して示す第一の高耐圧アナログスイッチの内部回路図に
示すような構成とされている。すなわち、二つのＶＤ
ＭＯＳ ＦＥＴ８ａ及び８ｂと、発光ダイオード９及び
光起電ダイオードアレイ１０からなる光結合回路を有し
入力端子からの制御信号に応じて光起電電流を発生する
ゲートドライバ１１と、ダイオード１２及びエンハンス
メントモードのｐチャンネルＦＥＴ１３からなり上記Ｖ
Ｄ ＭＯＳ ＦＥＴ８ａ，８ｂの復旧時に動作してゲート
とソース間を短絡しその復旧を早める制御部１４とから
成っている。
れる高耐圧アナログスイッチ４1〜４nは、符号４1を付
して示す第一の高耐圧アナログスイッチの内部回路図に
示すような構成とされている。すなわち、二つのＶＤ
ＭＯＳ ＦＥＴ８ａ及び８ｂと、発光ダイオード９及び
光起電ダイオードアレイ１０からなる光結合回路を有し
入力端子からの制御信号に応じて光起電電流を発生する
ゲートドライバ１１と、ダイオード１２及びエンハンス
メントモードのｐチャンネルＦＥＴ１３からなり上記Ｖ
Ｄ ＭＯＳ ＦＥＴ８ａ，８ｂの復旧時に動作してゲート
とソース間を短絡しその復旧を早める制御部１４とから
成っている。
【０００４】上記の高耐圧アナログスイッチ４1〜４n
は、二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのゲートとド
レイン間の電位を、ゲートドライバ１１の発光ダイオー
ド９と光起電ダイオードアレイ１０とによる光結合回路
によって供給するようにしたものである。ここで、ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂは、それぞれ寄生ダイオード
１５ａ，１５ｂがあるので、交流のスイッチとして用い
るために図示のごとく二つが逆直列接続されている。こ
のような構成のスイッチ回路を用いることにより、制御
信号が入力端子に印加されると、発光ダイオード９が光
を発し、この光が光起電ダイオードアレイ１０に入射し
て光起電電流を発生し、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
のゲート容量を充電する。そして、この充電によりゲー
ト電圧が上昇して上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂを
オンさせる。次に、上記入力端子から制御信号が除かれ
ると、発光ダイオード９からの発光が止まると共に制御
部１４がスイッチ動作してＶＤ ＭＯＳ ＦＥＴ８ａ，８
ｂのゲートとソース間を短絡することにより、ゲートの
電荷を放電させてＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂをオフ
させる。
は、二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのゲートとド
レイン間の電位を、ゲートドライバ１１の発光ダイオー
ド９と光起電ダイオードアレイ１０とによる光結合回路
によって供給するようにしたものである。ここで、ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂは、それぞれ寄生ダイオード
１５ａ，１５ｂがあるので、交流のスイッチとして用い
るために図示のごとく二つが逆直列接続されている。こ
のような構成のスイッチ回路を用いることにより、制御
信号が入力端子に印加されると、発光ダイオード９が光
を発し、この光が光起電ダイオードアレイ１０に入射し
て光起電電流を発生し、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
のゲート容量を充電する。そして、この充電によりゲー
ト電圧が上昇して上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂを
オンさせる。次に、上記入力端子から制御信号が除かれ
ると、発光ダイオード９からの発光が止まると共に制御
部１４がスイッチ動作してＶＤ ＭＯＳ ＦＥＴ８ａ，８
ｂのゲートとソース間を短絡することにより、ゲートの
電荷を放電させてＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂをオフ
させる。
【０００５】次に、上記の高耐圧アナログスイッチ４1
〜４nにおいて、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂをオン
・オフさせる時間を短くするため用いられていた従来の
手法について説明する。まず、図４に示す第一の高耐圧
アナログスイッチ４1の内部回路とこれを高速で閉じる
ことができる駆動回路とを図５に示す。次に、図５にお
いて、ゲートドライバ１１の発光ダイオード９の順電流
Ｉfと開放電圧Ｖocとの関係の一例を図６に示す。ここ
で、パラメータＲshは、上記ゲートドライバ１１の出力
端子のシャント抵抗１６の大きさを示している。いま、
ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間はコ
ンデンサと等価であるから、ソース・ゲート間電圧ｅg
を、高速で上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂがオンす
る電位まで高めるには、上記ゲートドライバ１１のシャ
ント抵抗１６を大きくし且つ発光ダイオード９の順電流
Ｉfを大きくとることによりＶＤ ＭＯＳ ＦＥＴ８ａ，
８ｂのゲートが高速で充電されることから、オン速度が
向上することは明らかである。しかし、上記シャント抵
抗１６を大きくすると、後述するようにＶＤ ＭＯＳＦ
ＥＴ８ａ，８ｂをオフする速度が低下するため、この値
を大きくすることは制限を受ける。
〜４nにおいて、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂをオン
・オフさせる時間を短くするため用いられていた従来の
手法について説明する。まず、図４に示す第一の高耐圧
アナログスイッチ４1の内部回路とこれを高速で閉じる
ことができる駆動回路とを図５に示す。次に、図５にお
いて、ゲートドライバ１１の発光ダイオード９の順電流
Ｉfと開放電圧Ｖocとの関係の一例を図６に示す。ここ
で、パラメータＲshは、上記ゲートドライバ１１の出力
端子のシャント抵抗１６の大きさを示している。いま、
ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間はコ
ンデンサと等価であるから、ソース・ゲート間電圧ｅg
を、高速で上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂがオンす
る電位まで高めるには、上記ゲートドライバ１１のシャ
ント抵抗１６を大きくし且つ発光ダイオード９の順電流
Ｉfを大きくとることによりＶＤ ＭＯＳ ＦＥＴ８ａ，
８ｂのゲートが高速で充電されることから、オン速度が
向上することは明らかである。しかし、上記シャント抵
抗１６を大きくすると、後述するようにＶＤ ＭＯＳＦ
ＥＴ８ａ，８ｂをオフする速度が低下するため、この値
を大きくすることは制限を受ける。
【０００６】一方、ゲートドライバ１１の発光ダイオー
ド９の順電流Ｉfを大きくしてオン速度を上げること
は、上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂを連動してオン
しておく場合、この高耐圧アナログスイッチ４1全体の
消費電力を増大させることと、上記発光ダイオード９の
順電流の最大定格からの制限を受けることとから困難で
ある。そこで、上記ゲートドライバ１１を駆動するた
め、図５に示すように矩形波電圧Ｅが印加された場合、
発光ダイオード９にこの電圧を印加した直後のみ瞬間的
に大電流が流れ、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのゲー
トを規定値にした後は、それを定常値に保つようにすれ
ば、オン時間の短縮と消費電力の低減に有効となる。
ド９の順電流Ｉfを大きくしてオン速度を上げること
は、上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂを連動してオン
しておく場合、この高耐圧アナログスイッチ４1全体の
消費電力を増大させることと、上記発光ダイオード９の
順電流の最大定格からの制限を受けることとから困難で
ある。そこで、上記ゲートドライバ１１を駆動するた
め、図５に示すように矩形波電圧Ｅが印加された場合、
発光ダイオード９にこの電圧を印加した直後のみ瞬間的
に大電流が流れ、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのゲー
トを規定値にした後は、それを定常値に保つようにすれ
ば、オン時間の短縮と消費電力の低減に有効となる。
【０００７】ここで、上記発光ダイオード９は、図５に
示すように、抵抗１７，１８とコンデンサ１９とから成
る回路を介して電圧Ｅが印加される。いま、上記抵抗１
７，１８及びコンデンサ１９の値をそれぞれＲ，Ｒ′，
Ｃとする。そして、ゲートドライバ１１の入力端子に電
圧Ｅなる矩形波電圧が印加されると、発光ダイオード９
には瞬時Ｅ／Ｒなる大電流が流れ、ＣとＲとで定まる時
定数 より十分大きな時間の後に、Ｅ／（Ｒ＋Ｒ′）の定常電
流が流れることになる。従って、上記ゲートドライバ１
１の発光ダイオード９の順電流Ｉfの大きさに対応し
て、その出力端子には図６に示す関係から与えられる電
圧が発生し、制御部１４のダイオード１２を介してＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂのゲートが充電される。
示すように、抵抗１７，１８とコンデンサ１９とから成
る回路を介して電圧Ｅが印加される。いま、上記抵抗１
７，１８及びコンデンサ１９の値をそれぞれＲ，Ｒ′，
Ｃとする。そして、ゲートドライバ１１の入力端子に電
圧Ｅなる矩形波電圧が印加されると、発光ダイオード９
には瞬時Ｅ／Ｒなる大電流が流れ、ＣとＲとで定まる時
定数 より十分大きな時間の後に、Ｅ／（Ｒ＋Ｒ′）の定常電
流が流れることになる。従って、上記ゲートドライバ１
１の発光ダイオード９の順電流Ｉfの大きさに対応し
て、その出力端子には図６に示す関係から与えられる電
圧が発生し、制御部１４のダイオード１２を介してＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂのゲートが充電される。
【０００８】このときの発光ダイオード９の順電流Ｉf
とＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間電
圧ｅgの様子を示すと、図７に示すようになる。いま、
図７（ａ）に示すようにゲートドライバ１１に矩形波電
圧Ｅが印加された瞬間は、同図（ｂ）に示すようにＥ／
Ｒという大電流が発光ダイオード９に流れ、ソース・ゲ
ート間電圧ｅgは同図（ｃ）に示すように急速に立ち上
がる。しかし、図７（ｂ）に示すように上記発光ダイオ
ード９の時定数内で急激に電流が減少するため、ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂがオンするまでの値にソース
・ゲート間電圧ｅgが達する以前に、その電圧の上昇速
度は低下する。
とＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間電
圧ｅgの様子を示すと、図７に示すようになる。いま、
図７（ａ）に示すようにゲートドライバ１１に矩形波電
圧Ｅが印加された瞬間は、同図（ｂ）に示すようにＥ／
Ｒという大電流が発光ダイオード９に流れ、ソース・ゲ
ート間電圧ｅgは同図（ｃ）に示すように急速に立ち上
がる。しかし、図７（ｂ）に示すように上記発光ダイオ
ード９の時定数内で急激に電流が減少するため、ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂがオンするまでの値にソース
・ゲート間電圧ｅgが達する以前に、その電圧の上昇速
度は低下する。
【０００９】また、発光ダイオード９の電流を止める
と、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのゲート電圧は、ソ
ース・ゲート間の静電容量に充電された電荷が放電され
る時間で定まる。このとき、大電流を制御するＶＤ Ｍ
ＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間の静電容量
は大きいため、ソース・ゲート間の静電容量が小さいエ
ンハンスメントモードのｐチャンネルＦＥＴ１３とダイ
オード１２とから成る制御部１４により、上記ＶＤ Ｍ
ＯＳ ＦＥＴ８ａ，８ｂのゲートに蓄積された電荷を急
速に放電させて、そのゲート電圧を小さくして該ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂをオフさせている。すなわ
ち、光起電ダイオードアレイ１０の出力電圧が零になる
と、制御部１４のダイオード１２は非導通となり、上記
ｐチャンネルＦＥＴ１３は、ＶＤ ＭＯＳ ＦＥＴ８ａ，
８ｂのソース・ゲート間を短絡するように動作する。な
お、上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲー
ト間の静電容量が大きくてもｐチャンネルＦＥＴ１３の
オン抵抗が十分小さいと、シャント抵抗１６とその両端
子間の静電容量で決まる電圧変化に対応する速さでＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂはオフするようになってい
る。
と、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのゲート電圧は、ソ
ース・ゲート間の静電容量に充電された電荷が放電され
る時間で定まる。このとき、大電流を制御するＶＤ Ｍ
ＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間の静電容量
は大きいため、ソース・ゲート間の静電容量が小さいエ
ンハンスメントモードのｐチャンネルＦＥＴ１３とダイ
オード１２とから成る制御部１４により、上記ＶＤ Ｍ
ＯＳ ＦＥＴ８ａ，８ｂのゲートに蓄積された電荷を急
速に放電させて、そのゲート電圧を小さくして該ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂをオフさせている。すなわ
ち、光起電ダイオードアレイ１０の出力電圧が零になる
と、制御部１４のダイオード１２は非導通となり、上記
ｐチャンネルＦＥＴ１３は、ＶＤ ＭＯＳ ＦＥＴ８ａ，
８ｂのソース・ゲート間を短絡するように動作する。な
お、上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲー
ト間の静電容量が大きくてもｐチャンネルＦＥＴ１３の
オン抵抗が十分小さいと、シャント抵抗１６とその両端
子間の静電容量で決まる電圧変化に対応する速さでＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂはオフするようになってい
る。
【００１０】
【発明が解決しようとする課題】図４に示した従来の高
耐圧アナログスイッチ４1〜４nのオンする速度は、図５
に示す抵抗１７，１８及びコンデンサ１９からなる回路
で決まる。ここで、抵抗１７の値Ｒを小さくするとオン
速度は向上するが、発光ダイオード９の順電流Ｉfのピ
ーク値が増大するため、該発光ダイオード９の電流の最
大定格の制約及び電源に過大な負荷がかかることとな
り、電源電圧変動などに悪影響を及ぼすことから、上記
の抵抗１７の値Ｒを小さくすることは困難であった。す
なわち、図５に示す回路において、オン速度を改善する
には限界があるものであった。一方、上記高耐圧アナロ
グスイッチ４1〜４nのオフ速度は、シャント抵抗１６と
その両端子間の静電容量（ｐチャンネルＦＥＴ１３のソ
ース・ゲート間の静電容量も含む）で決まる時定数に対
応した速さとなる。ここで、上記シャント抵抗１６の抵
抗値を小さくするとオフ速度は向上するが、図６に示し
たゲートドライバ１１の特性図から明らかなように、光
起電ダイオードアレイ１０の端子電圧が小さくなり、そ
の結果オン速度が低下することとなるものであった。こ
れらのことから、従来の高耐圧アナログスイッチ４1〜
４nにおいては、オン・オフ速度を改善するには限界が
あり、両者をさらに速くすることは困難であった。
耐圧アナログスイッチ４1〜４nのオンする速度は、図５
に示す抵抗１７，１８及びコンデンサ１９からなる回路
で決まる。ここで、抵抗１７の値Ｒを小さくするとオン
速度は向上するが、発光ダイオード９の順電流Ｉfのピ
ーク値が増大するため、該発光ダイオード９の電流の最
大定格の制約及び電源に過大な負荷がかかることとな
り、電源電圧変動などに悪影響を及ぼすことから、上記
の抵抗１７の値Ｒを小さくすることは困難であった。す
なわち、図５に示す回路において、オン速度を改善する
には限界があるものであった。一方、上記高耐圧アナロ
グスイッチ４1〜４nのオフ速度は、シャント抵抗１６と
その両端子間の静電容量（ｐチャンネルＦＥＴ１３のソ
ース・ゲート間の静電容量も含む）で決まる時定数に対
応した速さとなる。ここで、上記シャント抵抗１６の抵
抗値を小さくするとオフ速度は向上するが、図６に示し
たゲートドライバ１１の特性図から明らかなように、光
起電ダイオードアレイ１０の端子電圧が小さくなり、そ
の結果オン速度が低下することとなるものであった。こ
れらのことから、従来の高耐圧アナログスイッチ４1〜
４nにおいては、オン・オフ速度を改善するには限界が
あり、両者をさらに速くすることは困難であった。
【００１１】そこで、本発明は、このような問題点に対
処し、信号切換時のオン・オフの切換速度を向上するこ
とができるスイッチ回路、及びこのスイッチ回路を送波
パルス発生器から印加される送波パルスと探触子から出
力される受波信号との切り換えを行う切換スイッチとし
て用いた超音波診断装置を提供することを目的とする。
処し、信号切換時のオン・オフの切換速度を向上するこ
とができるスイッチ回路、及びこのスイッチ回路を送波
パルス発生器から印加される送波パルスと探触子から出
力される受波信号との切り換えを行う切換スイッチとし
て用いた超音波診断装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるスイッチ回路は、二つの電界効果トラ
ンジスタを逆直列接続してスイッチング素子として用
い、上記二つの電界効果トランジスタのソース・ゲート
間の電圧を光結合回路で制御し、対象回路の接続の切り
換えを行う高耐圧アナログスイッチを有すると共に、こ
の高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を上記高耐圧アナログスイッチと並列に
設け、このスイッチ制御回路内の二つの電界効果トラン
ジスタのソース・ゲート間の電圧を検出すると共にこの
検出電圧とオン・オフの基準電圧との差電圧を増幅する
増幅器を有しこの増幅した信号電圧を上記スイッチ制御
回路内の光結合回路に印加する負帰還回路を設けたもの
である。
に、本発明によるスイッチ回路は、二つの電界効果トラ
ンジスタを逆直列接続してスイッチング素子として用
い、上記二つの電界効果トランジスタのソース・ゲート
間の電圧を光結合回路で制御し、対象回路の接続の切り
換えを行う高耐圧アナログスイッチを有すると共に、こ
の高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を上記高耐圧アナログスイッチと並列に
設け、このスイッチ制御回路内の二つの電界効果トラン
ジスタのソース・ゲート間の電圧を検出すると共にこの
検出電圧とオン・オフの基準電圧との差電圧を増幅する
増幅器を有しこの増幅した信号電圧を上記スイッチ制御
回路内の光結合回路に印加する負帰還回路を設けたもの
である。
【００１３】また、上記高耐圧アナログスイッチ及びス
イッチ制御回路内の二つの電界効果トランジスタのソー
ス・ゲート間にフォトカプラを接続し、このフォトカプ
ラに入力する外部信号によって上記電界効果トランジス
タのソース・ゲート間を短絡しうるようにしてもよい。
イッチ制御回路内の二つの電界効果トランジスタのソー
ス・ゲート間にフォトカプラを接続し、このフォトカプ
ラに入力する外部信号によって上記電界効果トランジス
タのソース・ゲート間を短絡しうるようにしてもよい。
【００１４】また、上記スイッチ回路の関連発明として
の超音波診断装置は、複数の振動子素子が配列され超音
波を送受波する探触子と、この探触子内の各振動子素子
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加する送波パルス発生器と、この送波パルス発生器
から上記探触子へ印加される送波パルスと該探触子から
の受波信号とを切り換える切換スイッチと、この切換ス
イッチを介して出力される探触子からの受波信号を増幅
する受信増幅器と、この受信増幅器からの受波信号に所
定の遅延時間を与える遅延回路を有しこれらの遅延回路
で位相が揃えられた受波信号を加算して出力する整相回
路と、この整相回路で整相された信号を検波する検波器
と、この検波器からの出力信号を画像として表示する表
示装置とを備えて成る超音波診断装置において、上記切
換スイッチとして、上記手段のスイッチ回路を用いたも
のである。
の超音波診断装置は、複数の振動子素子が配列され超音
波を送受波する探触子と、この探触子内の各振動子素子
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加する送波パルス発生器と、この送波パルス発生器
から上記探触子へ印加される送波パルスと該探触子から
の受波信号とを切り換える切換スイッチと、この切換ス
イッチを介して出力される探触子からの受波信号を増幅
する受信増幅器と、この受信増幅器からの受波信号に所
定の遅延時間を与える遅延回路を有しこれらの遅延回路
で位相が揃えられた受波信号を加算して出力する整相回
路と、この整相回路で整相された信号を検波する検波器
と、この検波器からの出力信号を画像として表示する表
示装置とを備えて成る超音波診断装置において、上記切
換スイッチとして、上記手段のスイッチ回路を用いたも
のである。
【００１５】
【作用】上記のように構成されたスイッチ回路は、高耐
圧アナログスイッチで対象回路の接続の切り換えを行う
と共に、この高耐圧アナログスイッチと並列に設けられ
該高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を有し、このスイッチ制御回路の入力部
に設けられた負帰還回路により、上記スイッチ制御回路
内の二つの電界効果トランジスタのソース・ゲート間の
電圧を検出すると共にこの検出電圧とオン・オフの基準
電圧との差電圧を増幅しこの増幅した信号電圧を上記ス
イッチ制御回路内の光結合回路に印加するように動作す
る。これにより、信号切換時のオン・オフの切換速度を
向上することができる。
圧アナログスイッチで対象回路の接続の切り換えを行う
と共に、この高耐圧アナログスイッチと並列に設けられ
該高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を有し、このスイッチ制御回路の入力部
に設けられた負帰還回路により、上記スイッチ制御回路
内の二つの電界効果トランジスタのソース・ゲート間の
電圧を検出すると共にこの検出電圧とオン・オフの基準
電圧との差電圧を増幅しこの増幅した信号電圧を上記ス
イッチ制御回路内の光結合回路に印加するように動作す
る。これにより、信号切換時のオン・オフの切換速度を
向上することができる。
【００１６】また、上記のように構成された超音波診断
装置は、送波パルス発生器から探触子へ印加される送波
パルスと該探触子からの受波信号とを切り換える切換ス
イッチとして、前記のスイッチ回路を用いることによ
り、信号切換時のオン・オフの切換速度を向上して超音
波走査速度を向上することができる。
装置は、送波パルス発生器から探触子へ印加される送波
パルスと該探触子からの受波信号とを切り換える切換ス
イッチとして、前記のスイッチ回路を用いることによ
り、信号切換時のオン・オフの切換速度を向上して超音
波走査速度を向上することができる。
【００１７】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図１は本発明によるスイッチ回路の実
施例を示す回路図である。このスイッチ回路は、図４に
示すと同様に、例えば超音波診断装置において送波パル
ス発生器３1〜３nから探触子２へ印加される送波パルス
と該探触子２からの受波信号との切り換えを行う切換ス
イッチ５として用いるもので、図１において符号４1′
を付して示す第一の高耐圧アナログスイッチの内部回路
図に示すように、二つのＶＤ ＭＯＳ ＦＥＴ８ａ及び８
ｂと、発光ダイオード９及び光起電ダイオードアレイ１
０からなる光結合回路と、シャント抵抗１６と、発光ダ
イオード２２及びフォトトランジスタ２３を光結合させ
たフォトカプラとから成っている。
詳細に説明する。図１は本発明によるスイッチ回路の実
施例を示す回路図である。このスイッチ回路は、図４に
示すと同様に、例えば超音波診断装置において送波パル
ス発生器３1〜３nから探触子２へ印加される送波パルス
と該探触子２からの受波信号との切り換えを行う切換ス
イッチ５として用いるもので、図１において符号４1′
を付して示す第一の高耐圧アナログスイッチの内部回路
図に示すように、二つのＶＤ ＭＯＳ ＦＥＴ８ａ及び８
ｂと、発光ダイオード９及び光起電ダイオードアレイ１
０からなる光結合回路と、シャント抵抗１６と、発光ダ
イオード２２及びフォトトランジスタ２３を光結合させ
たフォトカプラとから成っている。
【００１８】図１において、高耐圧アナログスイッチ４
1′〜４n′は、図示外の探触子から超音波を送受信する
際にその内部の振動子素子を選択して送波パルス発生器
に接続するものである。この高耐圧アナログスイッチ４
1′〜４n′は、送信時には高圧を阻止したり、大電流を
通過させたりし、受信時には微小電圧の信号を選択して
取り込む動作を行うもので、それぞれに設けられた端子
Ｔ1，Ｔ2には送受信信号が入力すると共に出力する双方
向性の特性を持たせている。そして、この高耐圧アナロ
グスイッチ４1′〜４n′の各単位部分は、ソース電極を
共通接続した二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂをス
イッチング素子として用いている。なお、ダイオード１
５ａ，１５ｂは上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの寄
生ダイオードであり、一つのＶＤ ＭＯＳ ＦＥＴ８ａ又
は８ｂがオフ時でも半サイクル整流器として動作するも
のである。また、二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
は、そのソース電極を共通接続して、これらがオフ時に
正、負いずれの信号も阻止するようになっている。
1′〜４n′は、図示外の探触子から超音波を送受信する
際にその内部の振動子素子を選択して送波パルス発生器
に接続するものである。この高耐圧アナログスイッチ４
1′〜４n′は、送信時には高圧を阻止したり、大電流を
通過させたりし、受信時には微小電圧の信号を選択して
取り込む動作を行うもので、それぞれに設けられた端子
Ｔ1，Ｔ2には送受信信号が入力すると共に出力する双方
向性の特性を持たせている。そして、この高耐圧アナロ
グスイッチ４1′〜４n′の各単位部分は、ソース電極を
共通接続した二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂをス
イッチング素子として用いている。なお、ダイオード１
５ａ，１５ｂは上記ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの寄
生ダイオードであり、一つのＶＤ ＭＯＳ ＦＥＴ８ａ又
は８ｂがオフ時でも半サイクル整流器として動作するも
のである。また、二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
は、そのソース電極を共通接続して、これらがオフ時に
正、負いずれの信号も阻止するようになっている。
【００１９】上記光結合回路の発光ダイオード９に順電
流Ｉfが流れると、この発光ダイオード９は光を発し、
この光が光起電ダイオードアレイ１０に入射し、その結
果光起電電流を発生してＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
のゲート容量を充電し、所定の電位に達すると該ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂをオンさせる。このとき、上
記発光ダイオード９に一定の順電流Ｉfを加えた場合の
光起電ダイオードアレイ１０に発生する電圧が一定値に
達してＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂがオンする時間Ｔ
onと、上記順電流Ｉfを零にした場合に光起電ダイオー
ドアレイ１０に発生する電圧が上記よりも小さい他の一
定値に達してＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂがオフする
時間Ｔoffとについて、負荷容量と負荷抵抗（シャント
抵抗１６）とに依存する程度の関係を見てみると、負荷
容量が大きい程Ｔon，Ｔoffは大となり、シャント抵抗
１６が大きい程Ｔonは小さくなりＴoffは大きくなると
いう特性がある。このことは、ＶＤ ＭＯＳ ＦＥＴ８
ａ，８ｂが定まり、そのソース・ゲート間の静電容量が
与えられると、負荷抵抗に相当するシャント抵抗１６の
値を大きくし、且つゲート容量にできるだけ急速に電荷
を充電してゲートを所定の電圧にすれば、高速度でオン
することができることを表している。
流Ｉfが流れると、この発光ダイオード９は光を発し、
この光が光起電ダイオードアレイ１０に入射し、その結
果光起電電流を発生してＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
のゲート容量を充電し、所定の電位に達すると該ＶＤ
ＭＯＳ ＦＥＴ８ａ，８ｂをオンさせる。このとき、上
記発光ダイオード９に一定の順電流Ｉfを加えた場合の
光起電ダイオードアレイ１０に発生する電圧が一定値に
達してＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂがオンする時間Ｔ
onと、上記順電流Ｉfを零にした場合に光起電ダイオー
ドアレイ１０に発生する電圧が上記よりも小さい他の一
定値に達してＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂがオフする
時間Ｔoffとについて、負荷容量と負荷抵抗（シャント
抵抗１６）とに依存する程度の関係を見てみると、負荷
容量が大きい程Ｔon，Ｔoffは大となり、シャント抵抗
１６が大きい程Ｔonは小さくなりＴoffは大きくなると
いう特性がある。このことは、ＶＤ ＭＯＳ ＦＥＴ８
ａ，８ｂが定まり、そのソース・ゲート間の静電容量が
与えられると、負荷抵抗に相当するシャント抵抗１６の
値を大きくし、且つゲート容量にできるだけ急速に電荷
を充電してゲートを所定の電圧にすれば、高速度でオン
することができることを表している。
【００２０】そのために、図１に示す実施例では、上記
高耐圧アナログスイッチ４1′〜４n′と同様の回路構成
とされたスイッチ制御回路２１がその高耐圧アナログス
イッチ４1′〜４n′と並列に設けられている。さらに、
上記スイッチ制御回路２１の入力部には、該スイッチ制
御回路２１内の二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの
ソース・ゲート間の電圧ｅgを検出すると共にこの検出
電圧とオン・オフの基準電圧Ｅrとの差電圧を増幅する
増幅器２４を有しこの増幅した信号電圧を上記スイッチ
制御回路２１内の光結合回路（９，１０）に印加する負
帰還回路が設けられている。そして、上記増幅器２４の
出力電圧は、抵抗２５を介して光結合回路の発光ダイオ
ード９に印加されるようになっている。なお、上記抵抗
２５と並列に設けられたコンデンサ２６は、発振を防い
で上記負帰還回路の位相調整を行うためのものである。
高耐圧アナログスイッチ４1′〜４n′と同様の回路構成
とされたスイッチ制御回路２１がその高耐圧アナログス
イッチ４1′〜４n′と並列に設けられている。さらに、
上記スイッチ制御回路２１の入力部には、該スイッチ制
御回路２１内の二つのＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの
ソース・ゲート間の電圧ｅgを検出すると共にこの検出
電圧とオン・オフの基準電圧Ｅrとの差電圧を増幅する
増幅器２４を有しこの増幅した信号電圧を上記スイッチ
制御回路２１内の光結合回路（９，１０）に印加する負
帰還回路が設けられている。そして、上記増幅器２４の
出力電圧は、抵抗２５を介して光結合回路の発光ダイオ
ード９に印加されるようになっている。なお、上記抵抗
２５と並列に設けられたコンデンサ２６は、発振を防い
で上記負帰還回路の位相調整を行うためのものである。
【００２１】ここで、上記増幅器２４の利得が十分大き
いと、スイッチ制御回路２１内のＶＤ ＭＯＳ ＦＥＴ８
ａ，８ｂのソース・ゲート間電圧ｅgが基準電圧Ｅrに達
するまで、発光ダイオード９には該増幅器２４の最大出
力電圧Ｅoとシャント抵抗１６の抵抗値Ｒとによって与
えられる電流Ｉf＝Ｅo／Ｒが流れる。この場合、スイッ
チ制御回路２１内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂは、
前記高耐圧アナログスイッチ４1′〜４n′内のＶＤ Ｍ
ＯＳ ＦＥＴ８ａ，８ｂと同じものを用いているので、
そのソース・ゲート間電圧ｅgも前記高耐圧アナログス
イッチ４1′〜４n′内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
と同じ速さで基準電圧Ｅrに上昇する。このように、ソ
ース・ゲート間の電圧ｅgが上昇する様子を示すと、図
２のようになる。図５に示した従来の高耐圧アナログス
イッチ４1内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース
・ゲート間電圧ｅgは、図２（ｂ）に示すように、定常
値に達するにはＣとＲとにより定まる時定数Ｔにより制
約を受け、ゆるやかに上昇する。しかし、図１に示す本
発明によれば、応答速度の速い増幅器２４を用いること
により上記時定数Ｔによる制約はほとんど受けず、図２
（ａ）に示すように、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの
ソース・ゲート間電圧ｅgは、高速で上昇する。
いと、スイッチ制御回路２１内のＶＤ ＭＯＳ ＦＥＴ８
ａ，８ｂのソース・ゲート間電圧ｅgが基準電圧Ｅrに達
するまで、発光ダイオード９には該増幅器２４の最大出
力電圧Ｅoとシャント抵抗１６の抵抗値Ｒとによって与
えられる電流Ｉf＝Ｅo／Ｒが流れる。この場合、スイッ
チ制御回路２１内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂは、
前記高耐圧アナログスイッチ４1′〜４n′内のＶＤ Ｍ
ＯＳ ＦＥＴ８ａ，８ｂと同じものを用いているので、
そのソース・ゲート間電圧ｅgも前記高耐圧アナログス
イッチ４1′〜４n′内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂ
と同じ速さで基準電圧Ｅrに上昇する。このように、ソ
ース・ゲート間の電圧ｅgが上昇する様子を示すと、図
２のようになる。図５に示した従来の高耐圧アナログス
イッチ４1内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース
・ゲート間電圧ｅgは、図２（ｂ）に示すように、定常
値に達するにはＣとＲとにより定まる時定数Ｔにより制
約を受け、ゆるやかに上昇する。しかし、図１に示す本
発明によれば、応答速度の速い増幅器２４を用いること
により上記時定数Ｔによる制約はほとんど受けず、図２
（ａ）に示すように、ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの
ソース・ゲート間電圧ｅgは、高速で上昇する。
【００２２】また、図１において、発光ダイオード２２
とフォトトランジスタ２３とを光結合させたフォトカプ
ラを用い、抵抗２７を介して上記発光ダイオード２２に
電圧を印加し、これにより発した光を受けてフォトトラ
ンジスタ２３に電流が流れ、このフォトトランジスタ２
３でＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間
を短絡することにより、該ＶＤ ＭＯＳ ＦＥＴ８ａ，８
ｂのゲートに蓄積された電荷を急速に放電させて、その
ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂを高速度でオフすること
ができる。なお、図１では、フォトカプラとして発光ダ
イオード２２とフォトトランジスタ２３とを組み合わせ
た例を示したが、フォトトランジスタ２３に代えてＰＮ
接合フォトダイオードと増幅用トランジスタとをワンチ
ップに集積化した受光素子を用いてもよい。また、スイ
ッチ制御回路２１内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの
ソース・ゲート間の静電容量と等価なコンデンサを用い
ても同様の効果が得られる。
とフォトトランジスタ２３とを光結合させたフォトカプ
ラを用い、抵抗２７を介して上記発光ダイオード２２に
電圧を印加し、これにより発した光を受けてフォトトラ
ンジスタ２３に電流が流れ、このフォトトランジスタ２
３でＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂのソース・ゲート間
を短絡することにより、該ＶＤ ＭＯＳ ＦＥＴ８ａ，８
ｂのゲートに蓄積された電荷を急速に放電させて、その
ＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂを高速度でオフすること
ができる。なお、図１では、フォトカプラとして発光ダ
イオード２２とフォトトランジスタ２３とを組み合わせ
た例を示したが、フォトトランジスタ２３に代えてＰＮ
接合フォトダイオードと増幅用トランジスタとをワンチ
ップに集積化した受光素子を用いてもよい。また、スイ
ッチ制御回路２１内のＶＤ ＭＯＳ ＦＥＴ８ａ，８ｂの
ソース・ゲート間の静電容量と等価なコンデンサを用い
ても同様の効果が得られる。
【００２３】図３は図１に示すスイッチ回路の関連発明
としての超音波診断装置の実施例を示すブロック図であ
る。この超音波診断装置は、超音波を利用して被検体の
診断部位について断層像を得るもので、例えば電子リニ
ア走査型とされており、短冊状に形成された複数の振動
子素子１1〜１nが配列され超音波を送受波する探触子２
と、この探触子２内の各振動子素子１1〜１nに所定の遅
延時間を与えて超音波打ち出しの駆動パルスを印加する
送波パルス発生器３と、この送波パルス発生器３から上
記探触子２へ印加される送波パルスと該探触子２からの
受波信号とを切り換える切換スイッチ５と、この切換ス
イッチ５を介して出力される探触子２からの受波信号を
時間と共に利得を変化させて増幅する受信増幅器６ａ〜
６ｅと、この各受信増幅器６ａ〜６ｅからの出力信号に
所定の遅延時間を与える複数の遅延回路７ａ〜７ｅを有
しこれらの遅延回路７ａ〜７ｅで位相が揃えられた受波
信号を加算する加算器２８を備えた整相回路２９と、こ
の整相回路２９で整相された信号を検波する検波器３０
と、この検波器３０からの出力信号を画像として表示す
る表示装置３１とを備えて成る。
としての超音波診断装置の実施例を示すブロック図であ
る。この超音波診断装置は、超音波を利用して被検体の
診断部位について断層像を得るもので、例えば電子リニ
ア走査型とされており、短冊状に形成された複数の振動
子素子１1〜１nが配列され超音波を送受波する探触子２
と、この探触子２内の各振動子素子１1〜１nに所定の遅
延時間を与えて超音波打ち出しの駆動パルスを印加する
送波パルス発生器３と、この送波パルス発生器３から上
記探触子２へ印加される送波パルスと該探触子２からの
受波信号とを切り換える切換スイッチ５と、この切換ス
イッチ５を介して出力される探触子２からの受波信号を
時間と共に利得を変化させて増幅する受信増幅器６ａ〜
６ｅと、この各受信増幅器６ａ〜６ｅからの出力信号に
所定の遅延時間を与える複数の遅延回路７ａ〜７ｅを有
しこれらの遅延回路７ａ〜７ｅで位相が揃えられた受波
信号を加算する加算器２８を備えた整相回路２９と、こ
の整相回路２９で整相された信号を検波する検波器３０
と、この検波器３０からの出力信号を画像として表示す
る表示装置３１とを備えて成る。
【００２４】なお、図３においては、切換スイッチ５は
例えば五つに分けられた振動子素子群を一端方から順次
選択してそれぞれ次段の受信増幅器６ａ〜６ｅに接続す
るようになっており、上記五つの振動子素子群を順次切
り換えて並進させるようになっている。従って、受信増
幅器は５個（６ａ〜６ｅ）設けられている。また、上記
各構成要素の動作は、制御部３２からの制御信号で制御
されるようになっている。
例えば五つに分けられた振動子素子群を一端方から順次
選択してそれぞれ次段の受信増幅器６ａ〜６ｅに接続す
るようになっており、上記五つの振動子素子群を順次切
り換えて並進させるようになっている。従って、受信増
幅器は５個（６ａ〜６ｅ）設けられている。また、上記
各構成要素の動作は、制御部３２からの制御信号で制御
されるようになっている。
【００２５】ここで、本発明においては、上記切換スイ
ッチ５としては、図１に示す回路構成とされ、信号切換
時のオン・オフの切換速度を向上することができる高耐
圧アナログスイッチ４1′〜４n′から成るスイッチ回路
が用いられている。このような構成により、本発明の超
音波診断装置においては、上記切換スイッチ５として図
１に示すスイッチ回路（４1′〜４n′）を用いることに
より、信号切換時のオン・オフの切換速度を向上して超
音波走査速度を向上することができる。
ッチ５としては、図１に示す回路構成とされ、信号切換
時のオン・オフの切換速度を向上することができる高耐
圧アナログスイッチ４1′〜４n′から成るスイッチ回路
が用いられている。このような構成により、本発明の超
音波診断装置においては、上記切換スイッチ５として図
１に示すスイッチ回路（４1′〜４n′）を用いることに
より、信号切換時のオン・オフの切換速度を向上して超
音波走査速度を向上することができる。
【００２６】
【発明の効果】本発明によるスイッチ回路（図１参照）
は以上のように構成されたので、高耐圧アナログスイッ
チで対象回路の接続の切り換えを行うと共に、この高耐
圧アナログスイッチと並列に設けられ該高耐圧アナログ
スイッチと同様の回路構成とされたスイッチ制御回路を
有し、このスイッチ制御回路の入力部に設けられた負帰
還回路により、上記スイッチ制御回路内の二つの電界効
果トランジスタのソース・ゲート間の電圧を検出すると
共にこの検出電圧とオン・オフの基準電圧との差電圧を
増幅しこの増幅した信号電圧を上記スイッチ制御回路内
の光結合回路に印加するようにできる。これにより、信
号切換時のオン・オフの切換速度を向上することができ
る。
は以上のように構成されたので、高耐圧アナログスイッ
チで対象回路の接続の切り換えを行うと共に、この高耐
圧アナログスイッチと並列に設けられ該高耐圧アナログ
スイッチと同様の回路構成とされたスイッチ制御回路を
有し、このスイッチ制御回路の入力部に設けられた負帰
還回路により、上記スイッチ制御回路内の二つの電界効
果トランジスタのソース・ゲート間の電圧を検出すると
共にこの検出電圧とオン・オフの基準電圧との差電圧を
増幅しこの増幅した信号電圧を上記スイッチ制御回路内
の光結合回路に印加するようにできる。これにより、信
号切換時のオン・オフの切換速度を向上することができ
る。
【００２７】また、本発明による超音波診断装置（図３
参照）は以上のように構成されたので、送波パルス発生
器から探触子へ印加される送波パルスと該探触子からの
受波信号とを切り換える切換スイッチとして、前記のス
イッチ回路を用いることにより、信号切換時のオン・オ
フの切換速度を向上して超音波走査速度を向上すること
ができる。
参照）は以上のように構成されたので、送波パルス発生
器から探触子へ印加される送波パルスと該探触子からの
受波信号とを切り換える切換スイッチとして、前記のス
イッチ回路を用いることにより、信号切換時のオン・オ
フの切換速度を向上して超音波走査速度を向上すること
ができる。
【図１】本発明によるスイッチ回路の実施例を示す回路
図である。
図である。
【図２】上記スイッチ回路における高耐圧アナログスイ
ッチの電圧の過渡特性を示すグラフである。
ッチの電圧の過渡特性を示すグラフである。
【図３】図１に示すスイッチ回路の関連発明としての超
音波診断装置の実施例を示すブロック図である。
音波診断装置の実施例を示すブロック図である。
【図４】従来の超音波診断装置における切換スイッチを
示す回路図である。
示す回路図である。
【図５】上記切換スイッチとしての高耐圧アナログスイ
ッチの内部構成を示す回路図である。
ッチの内部構成を示す回路図である。
【図６】上記高耐圧アナログスイッチ内のゲートドライ
バの入出力特性を示すグラフである。
バの入出力特性を示すグラフである。
【図７】図５に示す高耐圧アナログスイッチ内のゲート
ドライバの入力電圧（ａ）、及び発光ダイオードの順電
流（ｂ）、並びにＶＤ ＭＯＳ ＦＥＴのソース・ゲート
間電圧（ｃ）の過渡特性を示すグラフである。
ドライバの入力電圧（ａ）、及び発光ダイオードの順電
流（ｂ）、並びにＶＤ ＭＯＳ ＦＥＴのソース・ゲート
間電圧（ｃ）の過渡特性を示すグラフである。
１1〜１n…振動子素子 ２…探触子 ３，３1〜３n…送波パルス発生器 ４1′〜４n′…高耐圧アナログスイッチ ５…切換スイッチ ６ａ〜６ｎ…受信増幅器 ８ａ，８ｂ…ＶＤ ＭＯＳ ＦＥＴ ９，２２…発光ダイオード １０…光起電ダイオードアレイ ２１…スイッチ制御回路 ２３…フォトトランジスタ ２４…増幅器 ２９…整相回路 ３０…検波器 ３１…表示装置 ３２…制御部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−15368（ＪＰ，Ａ) 特開 昭62−240032（ＪＰ，Ａ) 特開 平２−136134（ＪＰ，Ａ) 特開 平４−301919（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) A61B 8/00
Claims (3)
- 【請求項１】 二つの電界効果トランジスタを逆直列接
続してスイッチング素子として用い、上記二つの電界効
果トランジスタのソース・ゲート間の電圧を光結合回路
で制御し、対象回路の接続の切り換えを行う高耐圧アナ
ログスイッチを有すると共に、この高耐圧アナログスイ
ッチと同様の回路構成とされたスイッチ制御回路を上記
高耐圧アナログスイッチと並列に設け、このスイッチ制
御回路内の二つの電界効果トランジスタのソース・ゲー
ト間の電圧を検出すると共にこの検出電圧とオン・オフ
の基準電圧との差電圧を増幅する増幅器を有しこの増幅
した信号電圧を上記スイッチ制御回路内の光結合回路に
印加する負帰還回路を設けたことを特徴とするスイッチ
回路。 - 【請求項２】 上記高耐圧アナログスイッチ及びスイッ
チ制御回路内の二つの電界効果トランジスタのソース・
ゲート間にフォトカプラを接続し、このフォトカプラに
入力する外部信号によって上記電界効果トランジスタの
ソース・ゲート間を短絡しうるようにしたことを特徴と
する請求項１記載のスイッチ回路。 - 【請求項３】 複数の振動子素子が配列され超音波を送
受波する探触子と、この探触子内の各振動子素子に所定
の遅延時間を与えて超音波打ち出しの駆動パルスを印加
する送波パルス発生器と、この送波パルス発生器から上
記探触子へ印加される送波パルスと該探触子からの受波
信号とを切り換える切換スイッチと、この切換スイッチ
を介して出力される探触子からの受波信号を増幅する受
信増幅器と、この受信増幅器からの受波信号に所定の遅
延時間を与える遅延回路を有しこれらの遅延回路で位相
が揃えられた受波信号を加算して出力する整相回路と、
この整相回路で整相された信号を検波する検波器と、こ
の検波器からの出力信号を画像として表示する表示装置
とを備えて成る超音波診断装置において、上記切換スイ
ッチとして、請求項１又は２記載のスイッチ回路を用い
たことを特徴とする超音波診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19385693A JP3295785B2 (ja) | 1993-07-12 | 1993-07-12 | スイッチ回路及びそれを用いた超音波診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19385693A JP3295785B2 (ja) | 1993-07-12 | 1993-07-12 | スイッチ回路及びそれを用いた超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0723948A JPH0723948A (ja) | 1995-01-27 |
| JP3295785B2 true JP3295785B2 (ja) | 2002-06-24 |
Family
ID=16314895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19385693A Expired - Fee Related JP3295785B2 (ja) | 1993-07-12 | 1993-07-12 | スイッチ回路及びそれを用いた超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295785B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5237702B2 (ja) * | 2008-06-11 | 2013-07-17 | 株式会社日立メディコ | 超音波診断装置 |
-
1993
- 1993-07-12 JP JP19385693A patent/JP3295785B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0723948A (ja) | 1995-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930132A (en) | Semiconductor device, and method and apparatus for reducing a dead time in PWM inverter | |
| US4316243A (en) | Power FET inverter drive circuit | |
| EP3360252B1 (en) | An optimized cmos analog switch | |
| US8138805B2 (en) | Complementary high voltage switched current source integrated circuit | |
| EP1374401A2 (en) | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch and ultrasound examination apparatus equipped with such a circuit | |
| EP1640744A1 (en) | Ultrasonic diagnostic apparatus with low voltage switch in the receive channel | |
| JP2004274721A (ja) | 超音波トランスデューサ・アレイのための集積型高電圧スイッチング回路 | |
| US5057721A (en) | Level shift circuit for controlling a driving circuit | |
| JPH0311576B2 (ja) | ||
| JP3295785B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| US6572546B1 (en) | Two level power supply and method for ultrasound transmission | |
| US4908752A (en) | DC-to-DC voltage-increasing power source | |
| EP2023488B1 (en) | Analog insulation/multiplexer | |
| JP3436807B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| US20030122608A1 (en) | Drive circuit and method for mosfet | |
| JP3468438B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| JP2720055B2 (ja) | 超音波診断装置 | |
| JPH0244273A (ja) | 超音波振動子に対する駆動回路 | |
| US11736005B2 (en) | Switched capacitor converter | |
| JPH0774608A (ja) | スイッチ回路とそれを用いた超音波診断装置 | |
| JPH07221622A (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| JPH0723947A (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| JP3144796B2 (ja) | 切り換えスイッチ及びこれを用いる超音波診断装置 | |
| JP2720733B2 (ja) | 超音波診断装置用パルス駆動回路 | |
| JPH09276268A (ja) | スイッチ回路及びそれを用いた超音波診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |