JP3295785B2 - Switch circuit and ultrasonic diagnostic apparatus using the same - Google Patents

Switch circuit and ultrasonic diagnostic apparatus using the same

Info

Publication number
JP3295785B2
JP3295785B2 JP19385693A JP19385693A JP3295785B2 JP 3295785 B2 JP3295785 B2 JP 3295785B2 JP 19385693 A JP19385693 A JP 19385693A JP 19385693 A JP19385693 A JP 19385693A JP 3295785 B2 JP3295785 B2 JP 3295785B2
Authority
JP
Japan
Prior art keywords
circuit
switch
voltage
gate
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19385693A
Other languages
Japanese (ja)
Other versions
JPH0723948A (en
Inventor
藤 敏 郎 近
田 浩 神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP19385693A priority Critical patent/JP3295785B2/en
Publication of JPH0723948A publication Critical patent/JPH0723948A/en
Application granted granted Critical
Publication of JP3295785B2 publication Critical patent/JP3295785B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、信号切換時のオン・オ
フの切換速度を向上することができるスイッチ回路、及
びこのスイッチ回路を送波パルス発生器から印加される
送波パルスと探触子から出力される受波信号との切り換
えを行う切換スイッチとして用いた超音波診断装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit capable of improving an on / off switching speed at the time of signal switching, and a switch circuit for detecting a transmission pulse applied from a transmission pulse generator by using this switch circuit. The present invention relates to an ultrasonic diagnostic apparatus used as a changeover switch for switching between a received signal output from a slave and a received signal.

【0002】[0002]

【従来の技術】従来のこの種の超音波診断装置は、特開
平2-136134号公報に記載され、図4に示すように、例え
ば短冊状に形成された複数の振動子素子11,12,…,
1nが吸音材の上に隣接して配列され超音波を送受波す
る探触子2と、この探触子2内の各振動子素子11〜1n
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加するn個の送波パルス発生器31,32,…,3n
と、縦形の二重拡散電界効果トランジスタ(以下「VD
MOS FET」と略称する)を逆直列接続して成る高
耐圧アナログスイッチ41,42,…,4nを用い上記探
触子2の振動子素子11〜1nと送波パルス発生器31
3nとの接続の切り換えを行う切換スイッチ5とを有し
て成っていた。
2. Description of the Related Art A conventional ultrasonic diagnostic apparatus of this kind is disclosed in Japanese Patent Application Laid-Open No. 2-136134, and as shown in FIG. 4, for example, a plurality of transducer elements 11 1 and 1 formed in a strip shape. 2 ,…,
A probe 2 is arranged adjacent to the sound absorbing material to transmit and receive ultrasonic waves, and each transducer element 11 1 to 1 n in the probe 2
N-number of transmission pulse generator 3 1, for applying a driving pulse of the launch ultrasonic giving a predetermined delay time to 3 2, ..., 3n
And a vertical double diffusion field effect transistor (hereinafter referred to as “VD
High-voltage analog switch 4 1 comprising the abbreviated as MOS FET ") in reverse series, 4 2, ..., transmitting the oscillator element 1 1 1n of the probe 2 with 4n pulse generator 3 1 ~
And a changeover switch 5 for switching the connection with 3n.

【0003】ここで、上記切換スイッチ5として用いら
れる高耐圧アナログスイッチ41〜4nは、符号41を付
して示す第一の高耐圧アナログスイッチの内部回路図に
示すような構成とされている。すなわち、二つのVD
MOS FET8a及び8bと、発光ダイオード9及び
光起電ダイオードアレイ10からなる光結合回路を有し
入力端子からの制御信号に応じて光起電電流を発生する
ゲートドライバ11と、ダイオード12及びエンハンス
メントモードのpチャンネルFET13からなり上記V
D MOS FET8a,8bの復旧時に動作してゲート
とソース間を短絡しその復旧を早める制御部14とから
成っている。
[0003] Here, the high-voltage analog switch 4 1 to 4n used as the changeover switch 5 is configured as shown in the internal circuit diagram of a first high-voltage analog switch shown by reference numeral 4 1 I have. That is, two VDs
A gate driver 11 having an optical coupling circuit composed of MOS FETs 8a and 8b, a light emitting diode 9 and a photovoltaic diode array 10 and generating a photovoltaic current in response to a control signal from an input terminal; a diode 12 and an enhancement mode The above V
The control unit 14 operates at the time of restoration of the DMOS FETs 8a and 8b and short-circuits between the gate and the source to expedite restoration.

【0004】上記の高耐圧アナログスイッチ41〜4n
は、二つのVD MOS FET8a,8bのゲートとド
レイン間の電位を、ゲートドライバ11の発光ダイオー
ド9と光起電ダイオードアレイ10とによる光結合回路
によって供給するようにしたものである。ここで、VD
MOS FET8a,8bは、それぞれ寄生ダイオード
15a,15bがあるので、交流のスイッチとして用い
るために図示のごとく二つが逆直列接続されている。こ
のような構成のスイッチ回路を用いることにより、制御
信号が入力端子に印加されると、発光ダイオード9が光
を発し、この光が光起電ダイオードアレイ10に入射し
て光起電電流を発生し、VD MOS FET8a,8b
のゲート容量を充電する。そして、この充電によりゲー
ト電圧が上昇して上記VD MOS FET8a,8bを
オンさせる。次に、上記入力端子から制御信号が除かれ
ると、発光ダイオード9からの発光が止まると共に制御
部14がスイッチ動作してVD MOS FET8a,8
bのゲートとソース間を短絡することにより、ゲートの
電荷を放電させてVD MOS FET8a,8bをオフ
させる。
[0004] the high-voltage analog switch of the above-mentioned 4 1 ~4n
Is such that the potential between the gate and the drain of the two VD MOS FETs 8a and 8b is supplied by an optical coupling circuit composed of the light emitting diode 9 of the gate driver 11 and the photovoltaic diode array 10. Where VD
Since the MOS FETs 8a and 8b have parasitic diodes 15a and 15b, respectively, two of them are connected in anti-series as shown in the figure to be used as an AC switch. By using the switch circuit having such a configuration, when a control signal is applied to the input terminal, the light emitting diode 9 emits light, and this light enters the photovoltaic diode array 10 to generate a photovoltaic current. And VD MOS FETs 8a and 8b
Charge the gate capacity of Then, the gate voltage is increased by this charging, and the VD MOS FETs 8a and 8b are turned on. Next, when the control signal is removed from the input terminal, the light emission from the light emitting diode 9 stops, and the control unit 14 switches to operate the VD MOS FETs 8a, 8a.
By short-circuiting between the gate and the source of b, the charge of the gate is discharged to turn off the VD MOS FETs 8a and 8b.

【0005】次に、上記の高耐圧アナログスイッチ41
〜4nにおいて、VD MOS FET8a,8bをオン
・オフさせる時間を短くするため用いられていた従来の
手法について説明する。まず、図4に示す第一の高耐圧
アナログスイッチ41の内部回路とこれを高速で閉じる
ことができる駆動回路とを図5に示す。次に、図5にお
いて、ゲートドライバ11の発光ダイオード9の順電流
Ifと開放電圧Vocとの関係の一例を図6に示す。ここ
で、パラメータRshは、上記ゲートドライバ11の出力
端子のシャント抵抗16の大きさを示している。いま、
VD MOS FET8a,8bのソース・ゲート間はコ
ンデンサと等価であるから、ソース・ゲート間電圧eg
を、高速で上記VD MOS FET8a,8bがオンす
る電位まで高めるには、上記ゲートドライバ11のシャ
ント抵抗16を大きくし且つ発光ダイオード9の順電流
Ifを大きくとることによりVD MOS FET8a,
8bのゲートが高速で充電されることから、オン速度が
向上することは明らかである。しかし、上記シャント抵
抗16を大きくすると、後述するようにVD MOSF
ET8a,8bをオフする速度が低下するため、この値
を大きくすることは制限を受ける。
[0005] Next, the high-voltage analog switch 4 1
A description will now be given of a conventional method used to shorten the time for turning on and off the VD MOS FETs 8a and 8b in .about.4n. First, in FIG. 5 and a drive circuit which can be closed by the first high-voltage analog switch 4 first internal circuit and a high speed it shown in FIG. Next, in FIG. 5, an example of the relationship between the forward current If of the light emitting diode 9 of the gate driver 11 and the open circuit voltage Voc is shown in FIG. Here, the parameter Rsh indicates the size of the shunt resistor 16 at the output terminal of the gate driver 11. Now
Since the voltage between the source and the gate of the VD MOS FETs 8a and 8b is equivalent to a capacitor, the voltage eg between the source and the gate is obtained.
Is increased to a potential at which the VD MOS FETs 8a and 8b are turned on at a high speed by increasing the shunt resistance 16 of the gate driver 11 and increasing the forward current If of the light emitting diode 9.
Since the gate of 8b is charged at high speed, it is clear that the on-speed is improved. However, when the shunt resistor 16 is increased, the VD MOSF
Since the speed at which the ETs 8a and 8b are turned off decreases, increasing this value is limited.

【0006】一方、ゲートドライバ11の発光ダイオー
ド9の順電流Ifを大きくしてオン速度を上げること
は、上記VD MOS FET8a,8bを連動してオン
しておく場合、この高耐圧アナログスイッチ41全体の
消費電力を増大させることと、上記発光ダイオード9の
順電流の最大定格からの制限を受けることとから困難で
ある。そこで、上記ゲートドライバ11を駆動するた
め、図5に示すように矩形波電圧Eが印加された場合、
発光ダイオード9にこの電圧を印加した直後のみ瞬間的
に大電流が流れ、VD MOS FET8a,8bのゲー
トを規定値にした後は、それを定常値に保つようにすれ
ば、オン時間の短縮と消費電力の低減に有効となる。
On the other hand, to increase the on-rate by increasing the forward current If of the light emitting diodes 9 of the gate driver 11, the VD MOS FET 8a, if to be turned on in conjunction with 8b, this high-voltage analog switch 4 1 It is difficult to increase the overall power consumption and to be restricted from the maximum rating of the forward current of the light emitting diode 9. Therefore, in order to drive the gate driver 11, when a rectangular wave voltage E is applied as shown in FIG.
A large current flows instantaneously only immediately after this voltage is applied to the light emitting diode 9. After the gates of the VD MOS FETs 8a and 8b are set to a specified value, if they are kept at a steady value, the ON time can be reduced. This is effective for reducing power consumption.

【0007】ここで、上記発光ダイオード9は、図5に
示すように、抵抗17,18とコンデンサ19とから成
る回路を介して電圧Eが印加される。いま、上記抵抗1
7,18及びコンデンサ19の値をそれぞれR,R′,
Cとする。そして、ゲートドライバ11の入力端子に電
圧Eなる矩形波電圧が印加されると、発光ダイオード9
には瞬時E/Rなる大電流が流れ、CとRとで定まる時
定数 より十分大きな時間の後に、E/(R+R′)の定常電
流が流れることになる。従って、上記ゲートドライバ1
1の発光ダイオード9の順電流Ifの大きさに対応し
て、その出力端子には図6に示す関係から与えられる電
圧が発生し、制御部14のダイオード12を介してVD
MOS FET8a,8bのゲートが充電される。
Here, as shown in FIG. 5, a voltage E is applied to the light emitting diode 9 via a circuit comprising resistors 17, 18 and a capacitor 19. Now, the above resistor 1
7, 18 and the value of the capacitor 19 are R, R ',
C. When a rectangular wave voltage of voltage E is applied to the input terminal of the gate driver 11, the light emitting diode 9
, A large current flows at the moment E / R, and the time constant determined by C and R After a much longer time, a steady current of E / (R + R ') will flow. Therefore, the above gate driver 1
In response to the magnitude of the forward current If of the light-emitting diode 9, a voltage given from the relation shown in FIG. 6 is generated at its output terminal.
The gates of the MOS FETs 8a and 8b are charged.

【0008】このときの発光ダイオード9の順電流If
とVD MOS FET8a,8bのソース・ゲート間電
圧egの様子を示すと、図7に示すようになる。いま、
図7(a)に示すようにゲートドライバ11に矩形波電
圧Eが印加された瞬間は、同図(b)に示すようにE/
Rという大電流が発光ダイオード9に流れ、ソース・ゲ
ート間電圧egは同図(c)に示すように急速に立ち上
がる。しかし、図7(b)に示すように上記発光ダイオ
ード9の時定数内で急激に電流が減少するため、VD
MOS FET8a,8bがオンするまでの値にソース
・ゲート間電圧egが達する以前に、その電圧の上昇速
度は低下する。
The forward current If of the light emitting diode 9 at this time is
FIG. 7 shows the state of the source-gate voltage eg of the VD MOS FETs 8a and 8b. Now
At the moment when the rectangular wave voltage E is applied to the gate driver 11 as shown in FIG.
A large current of R flows through the light emitting diode 9, and the source-gate voltage eg rapidly rises as shown in FIG. However, as shown in FIG. 7B, since the current rapidly decreases within the time constant of the light emitting diode 9, VD
Before the source-gate voltage eg reaches the value before the MOS FETs 8a and 8b are turned on, the rate of increase of the voltage decreases.

【0009】また、発光ダイオード9の電流を止める
と、VD MOS FET8a,8bのゲート電圧は、ソ
ース・ゲート間の静電容量に充電された電荷が放電され
る時間で定まる。このとき、大電流を制御するVD M
OS FET8a,8bのソース・ゲート間の静電容量
は大きいため、ソース・ゲート間の静電容量が小さいエ
ンハンスメントモードのpチャンネルFET13とダイ
オード12とから成る制御部14により、上記VD M
OS FET8a,8bのゲートに蓄積された電荷を急
速に放電させて、そのゲート電圧を小さくして該VD
MOS FET8a,8bをオフさせている。すなわ
ち、光起電ダイオードアレイ10の出力電圧が零になる
と、制御部14のダイオード12は非導通となり、上記
pチャンネルFET13は、VD MOS FET8a,
8bのソース・ゲート間を短絡するように動作する。な
お、上記VD MOS FET8a,8bのソース・ゲー
ト間の静電容量が大きくてもpチャンネルFET13の
オン抵抗が十分小さいと、シャント抵抗16とその両端
子間の静電容量で決まる電圧変化に対応する速さでVD
MOS FET8a,8bはオフするようになってい
る。
When the current of the light emitting diode 9 is stopped, the gate voltage of the VD MOS FETs 8a and 8b is determined by the time required for discharging the electric charge charged in the capacitance between the source and the gate. At this time, VDM for controlling a large current
Since the capacitance between the source and the gate of each of the OS FETs 8a and 8b is large, the control unit 14 including the enhancement mode p-channel FET 13 and the diode 12 in which the capacitance between the source and the gate is small has the above-mentioned VDM.
The electric charges stored in the gates of the OS FETs 8a and 8b are rapidly discharged, the gate voltage is reduced, and the VD
The MOS FETs 8a and 8b are turned off. That is, when the output voltage of the photovoltaic diode array 10 becomes zero, the diode 12 of the control unit 14 becomes non-conductive, and the p-channel FET 13 becomes the VD MOS FET 8a,
8b operates to short-circuit the source and the gate. Even if the capacitance between the source and the gate of the VD MOS FETs 8a and 8b is large, if the on-resistance of the p-channel FET 13 is sufficiently small, it corresponds to a voltage change determined by the capacitance between the shunt resistor 16 and the two terminals. VD at the speed of
The MOS FETs 8a and 8b are turned off.

【0010】[0010]

【発明が解決しようとする課題】図4に示した従来の高
耐圧アナログスイッチ41〜4nのオンする速度は、図5
に示す抵抗17,18及びコンデンサ19からなる回路
で決まる。ここで、抵抗17の値Rを小さくするとオン
速度は向上するが、発光ダイオード9の順電流Ifのピ
ーク値が増大するため、該発光ダイオード9の電流の最
大定格の制約及び電源に過大な負荷がかかることとな
り、電源電圧変動などに悪影響を及ぼすことから、上記
の抵抗17の値Rを小さくすることは困難であった。す
なわち、図5に示す回路において、オン速度を改善する
には限界があるものであった。一方、上記高耐圧アナロ
グスイッチ41〜4nのオフ速度は、シャント抵抗16と
その両端子間の静電容量(pチャンネルFET13のソ
ース・ゲート間の静電容量も含む)で決まる時定数に対
応した速さとなる。ここで、上記シャント抵抗16の抵
抗値を小さくするとオフ速度は向上するが、図6に示し
たゲートドライバ11の特性図から明らかなように、光
起電ダイオードアレイ10の端子電圧が小さくなり、そ
の結果オン速度が低下することとなるものであった。こ
れらのことから、従来の高耐圧アナログスイッチ41
4nにおいては、オン・オフ速度を改善するには限界が
あり、両者をさらに速くすることは困難であった。
Turning on the conventional high voltage analog switches 4 1 to 4n shown in FIG. 4 [0008] rate, 5
Is determined by the circuit composed of the resistors 17 and 18 and the capacitor 19 shown in FIG. Here, if the value R of the resistor 17 is reduced, the on-speed is improved, but the peak value of the forward current If of the light emitting diode 9 is increased. Therefore, it is difficult to reduce the value R of the resistor 17 because it has an adverse effect on power supply voltage fluctuations and the like. That is, in the circuit shown in FIG. 5, there is a limit in improving the ON speed. On the other hand, the off-rate of the high-voltage analog switch 4 1 to 4n are corresponding to the time constant determined by the electrostatic capacitance between the shunt resistor 16 at both terminals (including the capacitance between the source and the gate of the p-channel FET 13) Speed. Here, when the resistance value of the shunt resistor 16 is reduced, the off-speed is improved. However, as is clear from the characteristic diagram of the gate driver 11 shown in FIG. 6, the terminal voltage of the photovoltaic diode array 10 decreases, As a result, the ON speed is reduced. For these reasons, conventional high voltage analog switches 4 1
In 4n, there is a limit in improving the on / off speed, and it is difficult to further increase both.

【0011】そこで、本発明は、このような問題点に対
処し、信号切換時のオン・オフの切換速度を向上するこ
とができるスイッチ回路、及びこのスイッチ回路を送波
パルス発生器から印加される送波パルスと探触子から出
力される受波信号との切り換えを行う切換スイッチとし
て用いた超音波診断装置を提供することを目的とする。
In view of the above, the present invention addresses such a problem, and a switch circuit capable of improving the on / off switching speed at the time of signal switching, and applying the switch circuit from a transmission pulse generator to the switch circuit. It is an object of the present invention to provide an ultrasonic diagnostic apparatus which is used as a changeover switch for switching between a transmission pulse to be transmitted and a reception signal output from a probe.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本発明によるスイッチ回路は、二つの電界効果トラ
ンジスタを逆直列接続してスイッチング素子として用
い、上記二つの電界効果トランジスタのソース・ゲート
間の電圧を光結合回路で制御し、対象回路の接続の切り
換えを行う高耐圧アナログスイッチを有すると共に、こ
の高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を上記高耐圧アナログスイッチと並列に
設け、このスイッチ制御回路内の二つの電界効果トラン
ジスタのソース・ゲート間の電圧を検出すると共にこの
検出電圧とオン・オフの基準電圧との差電圧を増幅する
増幅器を有しこの増幅した信号電圧を上記スイッチ制御
回路内の光結合回路に印加する負帰還回路を設けたもの
である。
In order to achieve the above object, a switch circuit according to the present invention uses two field effect transistors connected in reverse series as a switching element, and uses the source / gate of the two field effect transistors. A high voltage analog switch for controlling the voltage between the optical circuit and switching the connection of the target circuit, and a switch control circuit having the same circuit configuration as the high voltage analog switch and the high voltage analog switch An amplifier for detecting a voltage between the source and the gate of the two field effect transistors in the switch control circuit and amplifying a difference voltage between the detected voltage and an on / off reference voltage. A negative feedback circuit for applying a signal voltage to an optical coupling circuit in the switch control circuit is provided.

【0013】また、上記高耐圧アナログスイッチ及びス
イッチ制御回路内の二つの電界効果トランジスタのソー
ス・ゲート間にフォトカプラを接続し、このフォトカプ
ラに入力する外部信号によって上記電界効果トランジス
タのソース・ゲート間を短絡しうるようにしてもよい。
A photocoupler is connected between the source and the gate of the two field-effect transistors in the high-voltage analog switch and the switch control circuit, and the source / gate of the field-effect transistor is supplied by an external signal input to the photocoupler. A short circuit may be provided.

【0014】また、上記スイッチ回路の関連発明として
の超音波診断装置は、複数の振動子素子が配列され超音
波を送受波する探触子と、この探触子内の各振動子素子
に所定の遅延時間を与えて超音波打ち出しの駆動パルス
を印加する送波パルス発生器と、この送波パルス発生器
から上記探触子へ印加される送波パルスと該探触子から
の受波信号とを切り換える切換スイッチと、この切換ス
イッチを介して出力される探触子からの受波信号を増幅
する受信増幅器と、この受信増幅器からの受波信号に所
定の遅延時間を与える遅延回路を有しこれらの遅延回路
で位相が揃えられた受波信号を加算して出力する整相回
路と、この整相回路で整相された信号を検波する検波器
と、この検波器からの出力信号を画像として表示する表
示装置とを備えて成る超音波診断装置において、上記切
換スイッチとして、上記手段のスイッチ回路を用いたも
のである。
Further, an ultrasonic diagnostic apparatus as a related invention of the above-mentioned switch circuit has a probe in which a plurality of transducer elements are arranged and which transmits and receives ultrasonic waves, and a transducer provided in each of the transducer elements in the probe. A transmission pulse generator for applying a drive pulse for ultrasonic launch by giving a delay time of, a transmission pulse applied to the probe from the transmission pulse generator, and a reception signal from the probe Switch, a receiving amplifier that amplifies a signal received from the probe output through the switch, and a delay circuit that applies a predetermined delay time to the signal received from the receiving amplifier. A delay circuit that adds and outputs the received signals whose phases have been aligned by these delay circuits, a detector that detects the signal that has been phased by the delay circuit, and an output signal from the detector. Display device for displaying as an image That the ultrasonic diagnostic apparatus, as the changeover switch, but using a switch circuit of the unit.

【0015】[0015]

【作用】上記のように構成されたスイッチ回路は、高耐
圧アナログスイッチで対象回路の接続の切り換えを行う
と共に、この高耐圧アナログスイッチと並列に設けられ
該高耐圧アナログスイッチと同様の回路構成とされたス
イッチ制御回路を有し、このスイッチ制御回路の入力部
に設けられた負帰還回路により、上記スイッチ制御回路
内の二つの電界効果トランジスタのソース・ゲート間の
電圧を検出すると共にこの検出電圧とオン・オフの基準
電圧との差電圧を増幅しこの増幅した信号電圧を上記ス
イッチ制御回路内の光結合回路に印加するように動作す
る。これにより、信号切換時のオン・オフの切換速度を
向上することができる。
The switch circuit configured as described above switches the connection of the target circuit by a high-voltage analog switch, and has the same circuit configuration as the high-voltage analog switch provided in parallel with the high-voltage analog switch. A switch control circuit, and a negative feedback circuit provided at an input portion of the switch control circuit detects a voltage between the source and the gate of the two field effect transistors in the switch control circuit and detects the detected voltage. It operates so as to amplify the difference voltage between the ON / OFF reference voltage and the amplified signal voltage and apply the amplified signal voltage to the optical coupling circuit in the switch control circuit. This makes it possible to improve the on / off switching speed at the time of signal switching.

【0016】また、上記のように構成された超音波診断
装置は、送波パルス発生器から探触子へ印加される送波
パルスと該探触子からの受波信号とを切り換える切換ス
イッチとして、前記のスイッチ回路を用いることによ
り、信号切換時のオン・オフの切換速度を向上して超音
波走査速度を向上することができる。
Further, the ultrasonic diagnostic apparatus configured as described above is provided as a changeover switch for switching between a transmission pulse applied from a transmission pulse generator to a probe and a reception signal from the probe. By using the above-described switch circuit, the switching speed of on / off at the time of signal switching can be improved, and the ultrasonic scanning speed can be improved.

【0017】[0017]

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図1は本発明によるスイッチ回路の実
施例を示す回路図である。このスイッチ回路は、図4に
示すと同様に、例えば超音波診断装置において送波パル
ス発生器31〜3nから探触子2へ印加される送波パルス
と該探触子2からの受波信号との切り換えを行う切換ス
イッチ5として用いるもので、図1において符号41
を付して示す第一の高耐圧アナログスイッチの内部回路
図に示すように、二つのVD MOS FET8a及び8
bと、発光ダイオード9及び光起電ダイオードアレイ1
0からなる光結合回路と、シャント抵抗16と、発光ダ
イオード22及びフォトトランジスタ23を光結合させ
たフォトカプラとから成っている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing an embodiment of a switch circuit according to the present invention. The switch circuit Similarly, for example reception from transmission pulse and該探probe 2 applied from the transmission pulse generator 3 1 3n to probe 2 in the ultrasonic diagnostic apparatus to that shown in FIG. 4 It intended to be used as change-over switch 5 for switching a signal, reference numeral 4 1 'in FIG. 1
As shown in the internal circuit diagram of the first high withstand voltage analog switch shown with, two VD MOS FETs 8a and 8
b, light emitting diode 9 and photovoltaic diode array 1
0, an optical coupling circuit, a shunt resistor 16, and a photocoupler in which the light emitting diode 22 and the phototransistor 23 are optically coupled.

【0018】図1において、高耐圧アナログスイッチ4
1′〜4n′は、図示外の探触子から超音波を送受信する
際にその内部の振動子素子を選択して送波パルス発生器
に接続するものである。この高耐圧アナログスイッチ4
1′〜4n′は、送信時には高圧を阻止したり、大電流を
通過させたりし、受信時には微小電圧の信号を選択して
取り込む動作を行うもので、それぞれに設けられた端子
1,T2には送受信信号が入力すると共に出力する双方
向性の特性を持たせている。そして、この高耐圧アナロ
グスイッチ41′〜4n′の各単位部分は、ソース電極を
共通接続した二つのVD MOS FET8a,8bをス
イッチング素子として用いている。なお、ダイオード1
5a,15bは上記VD MOS FET8a,8bの寄
生ダイオードであり、一つのVD MOS FET8a又
は8bがオフ時でも半サイクル整流器として動作するも
のである。また、二つのVD MOS FET8a,8b
は、そのソース電極を共通接続して、これらがオフ時に
正、負いずれの信号も阻止するようになっている。
In FIG. 1, a high voltage analog switch 4
Reference numerals 1 'to 4n' are used to select an internal transducer element when transmitting / receiving an ultrasonic wave from a probe (not shown) and connect it to a transmission pulse generator. This high voltage analog switch 4
1 'to 4n' are or prevent high pressure at the time of transmission, or passed through a large current at the time of reception and performs an operation to capture select signals small voltage, the terminal T 1, which is provided for each T 2 is provided with a bidirectional characteristic of inputting and outputting a transmission / reception signal. Each unit of the high breakdown voltage analog switches 4 1 ′ to 4 n ′ uses two VD MOS FETs 8 a and 8 b to which source electrodes are commonly connected as switching elements. The diode 1
Reference numerals 5a and 15b denote parasitic diodes of the VD MOSFETs 8a and 8b, which operate as half-cycle rectifiers even when one VD MOSFET 8a or 8b is off. Also, two VD MOS FETs 8a, 8b
Have their source electrodes connected in common, and when they are off, both positive and negative signals are blocked.

【0019】上記光結合回路の発光ダイオード9に順電
流Ifが流れると、この発光ダイオード9は光を発し、
この光が光起電ダイオードアレイ10に入射し、その結
果光起電電流を発生してVD MOS FET8a,8b
のゲート容量を充電し、所定の電位に達すると該VD
MOS FET8a,8bをオンさせる。このとき、上
記発光ダイオード9に一定の順電流Ifを加えた場合の
光起電ダイオードアレイ10に発生する電圧が一定値に
達してVD MOS FET8a,8bがオンする時間T
onと、上記順電流Ifを零にした場合に光起電ダイオー
ドアレイ10に発生する電圧が上記よりも小さい他の一
定値に達してVD MOS FET8a,8bがオフする
時間Toffとについて、負荷容量と負荷抵抗(シャント
抵抗16)とに依存する程度の関係を見てみると、負荷
容量が大きい程Ton,Toffは大となり、シャント抵抗
16が大きい程Tonは小さくなりToffは大きくなると
いう特性がある。このことは、VD MOS FET8
a,8bが定まり、そのソース・ゲート間の静電容量が
与えられると、負荷抵抗に相当するシャント抵抗16の
値を大きくし、且つゲート容量にできるだけ急速に電荷
を充電してゲートを所定の電圧にすれば、高速度でオン
することができることを表している。
When a forward current If flows through the light emitting diode 9 of the optical coupling circuit, the light emitting diode 9 emits light,
This light is incident on the photovoltaic diode array 10, and as a result, a photovoltaic current is generated, and the VD MOS FETs 8a and 8b
Is charged, and when a predetermined potential is reached, the VD
The MOS FETs 8a and 8b are turned on. At this time, when the voltage generated in the photovoltaic diode array 10 when a constant forward current If is applied to the light emitting diode 9 reaches a constant value, the time T during which the VD MOS FETs 8a and 8b are turned on.
and the time Toff when the voltage generated in the photovoltaic diode array 10 reaches another constant value smaller than the above when the forward current If is set to zero and the VD MOS FETs 8a and 8b are turned off. Looking at the relationship depending on the load resistance and the load resistance (shunt resistance 16), the characteristic is that Ton and Toff increase as the load capacitance increases, and that Ton decreases and Toff increases as the shunt resistance 16 increases. is there. This means that the VD MOS FET 8
When a and 8b are determined and the capacitance between the source and the gate is given, the value of the shunt resistor 16 corresponding to the load resistance is increased, and the gate capacitance is charged as quickly as possible to charge the gate to a predetermined value. This indicates that the voltage can be turned on at a high speed.

【0020】そのために、図1に示す実施例では、上記
高耐圧アナログスイッチ41′〜4n′と同様の回路構成
とされたスイッチ制御回路21がその高耐圧アナログス
イッチ41′〜4n′と並列に設けられている。さらに、
上記スイッチ制御回路21の入力部には、該スイッチ制
御回路21内の二つのVD MOS FET8a,8bの
ソース・ゲート間の電圧egを検出すると共にこの検出
電圧とオン・オフの基準電圧Erとの差電圧を増幅する
増幅器24を有しこの増幅した信号電圧を上記スイッチ
制御回路21内の光結合回路(9,10)に印加する負
帰還回路が設けられている。そして、上記増幅器24の
出力電圧は、抵抗25を介して光結合回路の発光ダイオ
ード9に印加されるようになっている。なお、上記抵抗
25と並列に設けられたコンデンサ26は、発振を防い
で上記負帰還回路の位相調整を行うためのものである。
For this purpose, in the embodiment shown in FIG. 1, the switch control circuit 21 having the same circuit configuration as the above-mentioned high voltage analog switches 4 1 ′ to 4 n ′ is provided with the high voltage analog switches 4 1 ′ to 4 n ′. They are provided in parallel. further,
The input of the switch control circuit 21 detects the voltage eg between the source and the gate of the two VD MOS FETs 8a and 8b in the switch control circuit 21 and outputs the detected voltage and the on / off reference voltage Er. An amplifier 24 for amplifying the difference voltage is provided, and a negative feedback circuit for applying the amplified signal voltage to the optical coupling circuits (9, 10) in the switch control circuit 21 is provided. The output voltage of the amplifier 24 is applied to the light emitting diode 9 of the optical coupling circuit via the resistor 25. The capacitor 26 provided in parallel with the resistor 25 is for adjusting the phase of the negative feedback circuit while preventing oscillation.

【0021】ここで、上記増幅器24の利得が十分大き
いと、スイッチ制御回路21内のVD MOS FET8
a,8bのソース・ゲート間電圧egが基準電圧Erに達
するまで、発光ダイオード9には該増幅器24の最大出
力電圧Eoとシャント抵抗16の抵抗値Rとによって与
えられる電流If=Eo/Rが流れる。この場合、スイッ
チ制御回路21内のVD MOS FET8a,8bは、
前記高耐圧アナログスイッチ41′〜4n′内のVD M
OS FET8a,8bと同じものを用いているので、
そのソース・ゲート間電圧egも前記高耐圧アナログス
イッチ41′〜4n′内のVD MOS FET8a,8b
と同じ速さで基準電圧Erに上昇する。このように、ソ
ース・ゲート間の電圧egが上昇する様子を示すと、図
2のようになる。図5に示した従来の高耐圧アナログス
イッチ41内のVD MOS FET8a,8bのソース
・ゲート間電圧egは、図2(b)に示すように、定常
値に達するにはCとRとにより定まる時定数Tにより制
約を受け、ゆるやかに上昇する。しかし、図1に示す本
発明によれば、応答速度の速い増幅器24を用いること
により上記時定数Tによる制約はほとんど受けず、図2
(a)に示すように、VD MOS FET8a,8bの
ソース・ゲート間電圧egは、高速で上昇する。
If the gain of the amplifier 24 is sufficiently large, the VD MOS FET 8 in the switch control circuit 21
Until the source-gate voltage eg of a, 8b reaches the reference voltage Er, the light emitting diode 9 receives the current If = Eo / R given by the maximum output voltage Eo of the amplifier 24 and the resistance value R of the shunt resistor 16. Flows. In this case, the VD MOS FETs 8a and 8b in the switch control circuit 21
VDM in the high withstand voltage analog switches 4 1 ′ to 4 n ′
Since the same OS FETs 8a and 8b are used,
Its source-gate voltage eg also VD MOS FET 8a of the high-voltage analog switch 4 within 1 '~4n', 8b
Rises to the reference voltage Er at the same speed as. FIG. 2 shows how the source-gate voltage eg increases. VD MOS FET 8a of the high voltage analog switches 4 in the first prior art shown in FIG. 5, the source-gate voltage eg of 8b, as shown in FIG. 2 (b), to reach a steady-state value by the C and R It is restricted by the determined time constant T and gradually rises. However, according to the present invention shown in FIG. 1, by using the amplifier 24 having a fast response speed, there is almost no restriction by the time constant T.
As shown in (a), the source-gate voltage eg of the VD MOS FETs 8a and 8b rises at a high speed.

【0022】また、図1において、発光ダイオード22
とフォトトランジスタ23とを光結合させたフォトカプ
ラを用い、抵抗27を介して上記発光ダイオード22に
電圧を印加し、これにより発した光を受けてフォトトラ
ンジスタ23に電流が流れ、このフォトトランジスタ2
3でVD MOS FET8a,8bのソース・ゲート間
を短絡することにより、該VD MOS FET8a,8
bのゲートに蓄積された電荷を急速に放電させて、その
VD MOS FET8a,8bを高速度でオフすること
ができる。なお、図1では、フォトカプラとして発光ダ
イオード22とフォトトランジスタ23とを組み合わせ
た例を示したが、フォトトランジスタ23に代えてPN
接合フォトダイオードと増幅用トランジスタとをワンチ
ップに集積化した受光素子を用いてもよい。また、スイ
ッチ制御回路21内のVD MOS FET8a,8bの
ソース・ゲート間の静電容量と等価なコンデンサを用い
ても同様の効果が得られる。
Also, in FIG.
A voltage is applied to the light emitting diode 22 via a resistor 27 using a photocoupler in which the phototransistor and the phototransistor 23 are optically coupled.
3, by short-circuiting between the source and gate of the VD MOS FETs 8a and 8b,
The VD MOS FETs 8a and 8b can be turned off at a high speed by rapidly discharging the electric charge accumulated in the gate of b. FIG. 1 shows an example in which the light emitting diode 22 and the phototransistor 23 are combined as a photocoupler.
A light receiving element in which a junction photodiode and an amplifying transistor are integrated in one chip may be used. The same effect can be obtained by using a capacitor equivalent to the capacitance between the source and the gate of the VD MOS FETs 8a and 8b in the switch control circuit 21.

【0023】図3は図1に示すスイッチ回路の関連発明
としての超音波診断装置の実施例を示すブロック図であ
る。この超音波診断装置は、超音波を利用して被検体の
診断部位について断層像を得るもので、例えば電子リニ
ア走査型とされており、短冊状に形成された複数の振動
子素子11〜1nが配列され超音波を送受波する探触子2
と、この探触子2内の各振動子素子11〜1nに所定の遅
延時間を与えて超音波打ち出しの駆動パルスを印加する
送波パルス発生器3と、この送波パルス発生器3から上
記探触子2へ印加される送波パルスと該探触子2からの
受波信号とを切り換える切換スイッチ5と、この切換ス
イッチ5を介して出力される探触子2からの受波信号を
時間と共に利得を変化させて増幅する受信増幅器6a〜
6eと、この各受信増幅器6a〜6eからの出力信号に
所定の遅延時間を与える複数の遅延回路7a〜7eを有
しこれらの遅延回路7a〜7eで位相が揃えられた受波
信号を加算する加算器28を備えた整相回路29と、こ
の整相回路29で整相された信号を検波する検波器30
と、この検波器30からの出力信号を画像として表示す
る表示装置31とを備えて成る。
FIG. 3 is a block diagram showing an embodiment of an ultrasonic diagnostic apparatus as a related invention of the switch circuit shown in FIG. This ultrasonic diagnostic apparatus obtains a tomographic image of a diagnostic part of a subject using ultrasonic waves, and is, for example, an electronic linear scanning type, and includes a plurality of transducer elements 11 to 1 formed in a strip shape. Probe 2 in which 1n is arranged and transmits and receives ultrasonic waves
If a transmission pulse generator 3 for applying a driving pulse of ultrasound launched giving a predetermined delay time to each oscillator element 1 1 1n in the probe 2, from the transmission pulse generator 3 A changeover switch 5 for switching between a transmission pulse applied to the probe 2 and a reception signal from the probe 2, and a reception signal from the probe 2 output through the changeover switch 5 Amplifiers 6a to 6a that amplify the signal by changing the gain with time
6e and a plurality of delay circuits 7a to 7e for giving a predetermined delay time to the output signals from the respective reception amplifiers 6a to 6e. The received signals whose phases are aligned by these delay circuits 7a to 7e are added. A phasing circuit 29 having an adder 28, and a detector 30 for detecting a signal phased by the phasing circuit 29.
And a display device 31 for displaying an output signal from the detector 30 as an image.

【0024】なお、図3においては、切換スイッチ5は
例えば五つに分けられた振動子素子群を一端方から順次
選択してそれぞれ次段の受信増幅器6a〜6eに接続す
るようになっており、上記五つの振動子素子群を順次切
り換えて並進させるようになっている。従って、受信増
幅器は5個(6a〜6e)設けられている。また、上記
各構成要素の動作は、制御部32からの制御信号で制御
されるようになっている。
In FIG. 3, the changeover switch 5 is configured to sequentially select, for example, five transducer element groups from one end and connect them to the next-stage reception amplifiers 6a to 6e. The five transducer element groups are sequentially switched and translated. Therefore, five receiving amplifiers (6a to 6e) are provided. Further, the operation of each of the above components is controlled by a control signal from the control unit 32.

【0025】ここで、本発明においては、上記切換スイ
ッチ5としては、図1に示す回路構成とされ、信号切換
時のオン・オフの切換速度を向上することができる高耐
圧アナログスイッチ41′〜4n′から成るスイッチ回路
が用いられている。このような構成により、本発明の超
音波診断装置においては、上記切換スイッチ5として図
1に示すスイッチ回路(41′〜4n′)を用いることに
より、信号切換時のオン・オフの切換速度を向上して超
音波走査速度を向上することができる。
Here, in the present invention, the changeover switch 5 has the circuit configuration shown in FIG. 1 and is a high withstand voltage analog switch 4 1 ′ which can improve the on / off switching speed at the time of signal switching. To 4n 'are used. With such a configuration, the ultrasonic diagnostic apparatus of the present invention, by using a switching circuit (4 1 '~4n') shown in FIG. 1 as the changeover switch 5, the signal switching speed of the switching on and off And the ultrasonic scanning speed can be improved.

【0026】[0026]

【発明の効果】本発明によるスイッチ回路(図1参照)
は以上のように構成されたので、高耐圧アナログスイッ
チで対象回路の接続の切り換えを行うと共に、この高耐
圧アナログスイッチと並列に設けられ該高耐圧アナログ
スイッチと同様の回路構成とされたスイッチ制御回路を
有し、このスイッチ制御回路の入力部に設けられた負帰
還回路により、上記スイッチ制御回路内の二つの電界効
果トランジスタのソース・ゲート間の電圧を検出すると
共にこの検出電圧とオン・オフの基準電圧との差電圧を
増幅しこの増幅した信号電圧を上記スイッチ制御回路内
の光結合回路に印加するようにできる。これにより、信
号切換時のオン・オフの切換速度を向上することができ
る。
The switch circuit according to the present invention (see FIG. 1)
Is configured as described above, the connection of the target circuit is switched by the high voltage analog switch, and the switch control is provided in parallel with the high voltage analog switch and has the same circuit configuration as the high voltage analog switch. A negative feedback circuit provided at the input of the switch control circuit, detects the voltage between the source and gate of the two field-effect transistors in the switch control circuit, and switches the detected voltage on and off. , And the amplified signal voltage can be applied to the optical coupling circuit in the switch control circuit. This makes it possible to improve the on / off switching speed at the time of signal switching.

【0027】また、本発明による超音波診断装置(図3
参照)は以上のように構成されたので、送波パルス発生
器から探触子へ印加される送波パルスと該探触子からの
受波信号とを切り換える切換スイッチとして、前記のス
イッチ回路を用いることにより、信号切換時のオン・オ
フの切換速度を向上して超音波走査速度を向上すること
ができる。
The ultrasonic diagnostic apparatus according to the present invention (FIG. 3)
) Is configured as described above, so that the above-described switch circuit is used as a changeover switch that switches between a transmission pulse applied from the transmission pulse generator to the probe and a reception signal from the probe. By using this, it is possible to improve the ultrasonic scanning speed by improving the on / off switching speed at the time of signal switching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるスイッチ回路の実施例を示す回路
図である。
FIG. 1 is a circuit diagram showing an embodiment of a switch circuit according to the present invention.

【図2】上記スイッチ回路における高耐圧アナログスイ
ッチの電圧の過渡特性を示すグラフである。
FIG. 2 is a graph showing transient characteristics of a voltage of a high voltage analog switch in the switch circuit.

【図3】図1に示すスイッチ回路の関連発明としての超
音波診断装置の実施例を示すブロック図である。
FIG. 3 is a block diagram showing an embodiment of an ultrasonic diagnostic apparatus as a related invention of the switch circuit shown in FIG. 1;

【図4】従来の超音波診断装置における切換スイッチを
示す回路図である。
FIG. 4 is a circuit diagram showing a changeover switch in a conventional ultrasonic diagnostic apparatus.

【図5】上記切換スイッチとしての高耐圧アナログスイ
ッチの内部構成を示す回路図である。
FIG. 5 is a circuit diagram showing an internal configuration of a high voltage analog switch as the changeover switch.

【図6】上記高耐圧アナログスイッチ内のゲートドライ
バの入出力特性を示すグラフである。
FIG. 6 is a graph showing input / output characteristics of a gate driver in the high breakdown voltage analog switch.

【図7】図5に示す高耐圧アナログスイッチ内のゲート
ドライバの入力電圧(a)、及び発光ダイオードの順電
流(b)、並びにVD MOS FETのソース・ゲート
間電圧(c)の過渡特性を示すグラフである。
FIG. 7 shows the transient characteristics of the input voltage (a) of the gate driver, the forward current (b) of the light emitting diode, and the source-gate voltage (c) of the VD MOS FET in the high voltage analog switch shown in FIG. It is a graph shown.

【符号の説明】[Explanation of symbols]

1〜1n…振動子素子 2…探触子 3,31〜3n…送波パルス発生器 41′〜4n′…高耐圧アナログスイッチ 5…切換スイッチ 6a〜6n…受信増幅器 8a,8b…VD MOS FET 9,22…発光ダイオード 10…光起電ダイオードアレイ 21…スイッチ制御回路 23…フォトトランジスタ 24…増幅器 29…整相回路 30…検波器 31…表示装置 32…制御部1 1 1n ... vibrator element 2 ... probe 3,3 1 3n ... transmission pulse generator 4 1 'to 4n' ... high-voltage analog switch 5 ... changeover switch 6a to 6n ... receiving amplifier 8a, 8b ... VD MOS FETs 9 and 22 Light-emitting diode 10 Photovoltaic diode array 21 Switch control circuit 23 Phototransistor 24 Amplifier 29 Phase-adjusting circuit 30 Detector 31 Display device 32 Control unit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−15368(JP,A) 特開 昭62−240032(JP,A) 特開 平2−136134(JP,A) 特開 平4−301919(JP,A) (58)調査した分野(Int.Cl.7,DB名) A61B 8/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-51-15368 (JP, A) JP-A-62-240032 (JP, A) JP-A-2-136134 (JP, A) JP-A-4- 301919 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) A61B 8/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 二つの電界効果トランジスタを逆直列接
続してスイッチング素子として用い、上記二つの電界効
果トランジスタのソース・ゲート間の電圧を光結合回路
で制御し、対象回路の接続の切り換えを行う高耐圧アナ
ログスイッチを有すると共に、この高耐圧アナログスイ
ッチと同様の回路構成とされたスイッチ制御回路を上記
高耐圧アナログスイッチと並列に設け、このスイッチ制
御回路内の二つの電界効果トランジスタのソース・ゲー
ト間の電圧を検出すると共にこの検出電圧とオン・オフ
の基準電圧との差電圧を増幅する増幅器を有しこの増幅
した信号電圧を上記スイッチ制御回路内の光結合回路に
印加する負帰還回路を設けたことを特徴とするスイッチ
回路。
1. A two-field effect transistor is connected in anti-series and used as a switching element, and a voltage between a source and a gate of the two field-effect transistors is controlled by an optical coupling circuit to switch connection of a target circuit. A switch control circuit having a high withstand voltage analog switch and having the same circuit configuration as the high withstand voltage analog switch is provided in parallel with the high withstand voltage analog switch, and the source and gate of two field effect transistors in the switch control circuit are provided. A negative feedback circuit for detecting an intermediate voltage and amplifying a difference voltage between the detected voltage and an on / off reference voltage, and applying the amplified signal voltage to an optical coupling circuit in the switch control circuit. A switch circuit characterized by being provided.
【請求項2】 上記高耐圧アナログスイッチ及びスイッ
チ制御回路内の二つの電界効果トランジスタのソース・
ゲート間にフォトカプラを接続し、このフォトカプラに
入力する外部信号によって上記電界効果トランジスタの
ソース・ゲート間を短絡しうるようにしたことを特徴と
する請求項1記載のスイッチ回路。
2. The high-voltage analog switch and the source of two field effect transistors in the switch control circuit.
2. The switch circuit according to claim 1, wherein a photocoupler is connected between the gates, and a source-gate of the field effect transistor can be short-circuited by an external signal input to the photocoupler.
【請求項3】 複数の振動子素子が配列され超音波を送
受波する探触子と、この探触子内の各振動子素子に所定
の遅延時間を与えて超音波打ち出しの駆動パルスを印加
する送波パルス発生器と、この送波パルス発生器から上
記探触子へ印加される送波パルスと該探触子からの受波
信号とを切り換える切換スイッチと、この切換スイッチ
を介して出力される探触子からの受波信号を増幅する受
信増幅器と、この受信増幅器からの受波信号に所定の遅
延時間を与える遅延回路を有しこれらの遅延回路で位相
が揃えられた受波信号を加算して出力する整相回路と、
この整相回路で整相された信号を検波する検波器と、こ
の検波器からの出力信号を画像として表示する表示装置
とを備えて成る超音波診断装置において、上記切換スイ
ッチとして、請求項1又は2記載のスイッチ回路を用い
たことを特徴とする超音波診断装置。
3. A probe in which a plurality of transducer elements are arranged to transmit and receive ultrasonic waves, and a drive pulse for ultrasonic emission is applied by giving a predetermined delay time to each transducer element in the probe. A transmission pulse generator, a switch for switching between a transmission pulse applied from the transmission pulse generator to the probe and a reception signal from the probe, and an output through the switch. Receiving amplifier for amplifying the received signal from the probe to be received, and a received signal having a delay circuit for giving a predetermined delay time to the received signal from the received amplifier, the phases of which are aligned by these delay circuits A phasing circuit that adds and outputs
2. The ultrasonic diagnostic apparatus according to claim 1, further comprising: a detector for detecting the signal phase-adjusted by the phase adjusting circuit; and a display device for displaying an output signal from the detector as an image. Or an ultrasonic diagnostic apparatus using the switch circuit according to 2.
JP19385693A 1993-07-12 1993-07-12 Switch circuit and ultrasonic diagnostic apparatus using the same Expired - Fee Related JP3295785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19385693A JP3295785B2 (en) 1993-07-12 1993-07-12 Switch circuit and ultrasonic diagnostic apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19385693A JP3295785B2 (en) 1993-07-12 1993-07-12 Switch circuit and ultrasonic diagnostic apparatus using the same

Publications (2)

Publication Number Publication Date
JPH0723948A JPH0723948A (en) 1995-01-27
JP3295785B2 true JP3295785B2 (en) 2002-06-24

Family

ID=16314895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19385693A Expired - Fee Related JP3295785B2 (en) 1993-07-12 1993-07-12 Switch circuit and ultrasonic diagnostic apparatus using the same

Country Status (1)

Country Link
JP (1) JP3295785B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5237702B2 (en) * 2008-06-11 2013-07-17 株式会社日立メディコ Ultrasonic diagnostic equipment

Also Published As

Publication number Publication date
JPH0723948A (en) 1995-01-27

Similar Documents

Publication Publication Date Title
US4316243A (en) Power FET inverter drive circuit
US5930132A (en) Semiconductor device, and method and apparatus for reducing a dead time in PWM inverter
US8138805B2 (en) Complementary high voltage switched current source integrated circuit
EP3360252B1 (en) An optimized cmos analog switch
EP1374401A2 (en) Circuit and method for controlling a dynamic, bi-directional high voltage analog switch and ultrasound examination apparatus equipped with such a circuit
EP1640744A1 (en) Ultrasonic diagnostic apparatus with low voltage switch in the receive channel
JP2004274721A (en) Integrated high-voltage switching circuit for ultrasonic transducer array
US5057721A (en) Level shift circuit for controlling a driving circuit
JPH0311576B2 (en)
JP3295785B2 (en) Switch circuit and ultrasonic diagnostic apparatus using the same
US6572546B1 (en) Two level power supply and method for ultrasound transmission
US4908752A (en) DC-to-DC voltage-increasing power source
EP2023488B1 (en) Analog insulation/multiplexer
JPH08251913A (en) Switching regulator
US20030122608A1 (en) Drive circuit and method for mosfet
JP3436807B2 (en) Switch circuit and ultrasonic diagnostic apparatus using the same
JP4326638B2 (en) Signal transmission circuit for semiconductor bidirectional switch
JP3468438B2 (en) Switch circuit and ultrasonic diagnostic apparatus using the same
JP2720055B2 (en) Ultrasound diagnostic equipment
JPH0244273A (en) Ultrasonic transmission circuit
US11736005B2 (en) Switched capacitor converter
JPH0774608A (en) Switch circuit and ultrasonic diagnostic system using same
JPH07221622A (en) Switching circuit and ultrasonic diagnostic device using the same
JPH0723947A (en) Switch circuit and ultrasonic diagnostic device using same
JP2720733B2 (en) Pulse drive circuit for ultrasonic diagnostic equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120412

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120412

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130412

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees