JP3285512B2 - パケット・スイッチおよびネットワーク - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパケットを用いた通
信に利用する。本発明はＡＴＭ(Asynchronous Transfer
Mode:非同期転送モード) 通信に利用するに適する。特
に、パケット・スイッチ・ネットワークの輻輳回避技術
に関する。

【０００２】

【従来の技術】従来のパケット・スイッチ・ネットワー
クを図１４および図１５を参照して説明する。図１４は
従来の３段パケット・スイッチ・ネットワーク構成例を
示す図である。符号１１〜１４は入力段パケット・スイ
ッチを示す。符号２１〜２４は中継段パケット・スイッ
チを示す。符号３１〜３４は出力段パケット・スイッチ
を示す。符号１１−１〜１１−４は入力段パケット・ス
イッチ１１から中継段パケット・スイッチ２１〜２４へ
の出力回線を示す。同様にハイフン以下は各パケット・
スイッチ１１〜１４、２１〜２４、３１〜３４からの出
力回線を示す。符号６１−１〜６４−４はパケット・ス
イッチ・ネットワークへの入力回線を示し、符号７１−
１〜７４−４はパケット・スイッチ・ネットワークの出
力回線を示す。

【０００３】図１５は従来のパケット交換機構成例を示
す図である。符号８０−１〜８０−４はバス多重回路を
示す。符号８４は情報転送用バスを示す。符号８１−１
〜８１−４は出力方路判断回路を示す。符号８２−１〜
８２−４は出力バッファを示す。符号８３−１〜８３−
４はパケット同期回路を示す。ハイフン以下は、それぞ
れ回線に対応する。

【０００４】図１４を用いて、従来のパケット・スイッ
チ・ネットワークに入力されたパケットの１対１のパケ
ット・スイッチ・ネットワーク内のパケット伝送を説明
する。パケット・スイッチ・ネットワークに入力された
パケットは、最初に入力段パケット・スイッチ１１〜１
４に入力される。

【０００５】このパケット・スイッチ１１〜１４は、入
力パケットのルーティング・タグの特定の１ビットを、
特定の出力回線に対応させ、そのビット情報が“１”の
場合には当該出力回線を通過させ、“０”の場合には廃
棄する。

【０００６】ルーティング・タグの左１ビット目から順
にアルファベットを対応させ“abcd-efgh-ijkl”とした
ときの、各パケット・スイッチの出力回線で参照するビ
ットを示した。

【０００７】入力段のパケット・スイッチ１１〜１４で
は、ルーティング・タグ内の“abcd”をそれぞれ出力回
線に対応させパケット分配または非分配を決定する。こ
こで入力回線６１−４から入力されたパケットＦ（ルー
ティング・タグ“0010-0010-0010”) に対し、パケット
・スイッチ１１は、パケットＦのルーティングの“abc
d”を順に回線１１−１から１１−４に対応させ、対応
するビット“０”または“１”によって各回線への出力
または非出力を決定する。パケット・スイッチ１１はパ
ケットＦのタグを参照し、“ｃ＝１”をもとに、出力回
線１１−３に伝送する。

【０００８】中継段のパケット・スイッチ２１〜２４で
は、“efgh”が各回線に対応する。ここでパケット・ス
イッチ２３において、ルーティング・タグが“ｇ＝１”
をもつ入力パケットＦは回線２３−３に出力される。出
力段のパケット・スイッチは“ijkl”が各回線に対応す
る。ここでパケットＦはパケット・スイッチ３３から出
力回線７３−３に出力される。

【０００９】図１５を用いて、パケット・スイッチにつ
いて説明する。図１５ではパケット・スイッチ１１につ
いて説明するが、全てのパケット・スイッチ１１〜１
４、２１〜２４、３１〜３４について同様に説明するこ
とができる。パケット・スイッチ１１は、パケット固定
位置にあるルーティング・タグ情報に基づいてパケット
・スイッチ１１の入力回線６１−１〜６１−４と出力回
線間１１−１〜１１−４のパケット伝送を確立し、入力
パケットを任意の出力回線１１−１〜１１−４に対し出
力を行う。パケット・スイッチ構成は具体的に以下のよ
うに実現される。

【００１０】入力回線６１−４を介してパケット・スイ
ッチ１１に入力されたパケットＦはバス多重回路８０−
４で同期をとられ共通バス８４に送出される。パケット
Ｆは共通バス８４を介して出力方路判断回路８１−１〜
８１−４に伝送される。出力方路判断回路８１−１〜８
１−４にはそれぞれアドレス・フィルタが備えられてお
り、各アドレス・フィルタはパケット中の固定位置のル
ーティング・タグ内の情報にしたがい伝送されたパケッ
トの通過または廃棄を決定し、通過時のみ出力バッファ
８２−１〜８２−４に蓄積を行う。

【００１１】<a> 出力方路判断回路８１−１はルーティ
ング・タグ中の“ａ”ビットが“１”であるならパケッ
トを後段の出力バッファ８２−１に伝送し、“０”であ
るならばこのパケットを廃棄する。他の出力方路判断回
路８１−２〜８１−４も同様に、特定ビットの参照によ
り通過または廃棄を決定する。上記に基づき、“ｃ＝
１”のルーティング情報をもつパケットＦは、出力バッ
ファ８２−３に蓄積される。

【００１２】出力バッファ８２−３に蓄積されたパケッ
トは、パケット同期回路８３−３により、出力バッファ
８２−３から読出され、出力回線１１−３に出力され
る。同様に、各パケット・スイッチは参照するルーティ
ング・タグの位置をあらかじめ設定することにより、中
継段および出力段パケット・スイッチのルーティングが
可能である。

【００１３】上記構成により、パケット・スイッチ・ネ
ットワークの任意の入力回線から、任意の１つの中継段
パケット・スイッチを経由し、任意の複数の出力回線間
の経路が一意に決定される１対１のパケット・スイッチ
・ネットワーク内のパケットの伝送を実現する。

【００１４】

【発明が解決しようとする課題】従来のパケット・スイ
ッチ・ネットワークでは、あらかじめ各コネクションの
容量をユーザに申告してもらい、ソフトウェアで各コネ
クションの容量と、現状のネットワークの空状況からパ
ケット・スイッチ・ネットワークのルートを決定してい
る。ところが、この方法を用いると、ユーザが申告より
も少なくトラヒックを出したときに網効率を上げること
ができない。

【００１５】すなわち、網管理者はユーザからの申告に
基づき、各コネクション毎に半固定的にルートを割当て
ている。したがって、当該コネクションが使用されてい
ない場合でも他のコネクションをそのルートに設定する
ことは許されない。このため、トラヒックの偏りを解消
するために、柔軟にルート変更を行うといったネットワ
ーク制御を行うことはできない。

【００１６】また、統計多重化効果を見込んで運用して
いる場合には、使用中にユーザが帯域を変更すると、期
待より大きなトラヒックが流れ込み中継段パケット・ス
イッチ等で輻輳が発生する。

【００１７】すなわち、ルートの使用状況の統計をと
り、ルートの使用頻度に応じ、使用タイミングが重らな
いと予想される複数のコネクションを同一のルートに設
定することにより、網効率の向上を図ることが行われて
いる。しかし、予想に反し、当該複数のコネクションの
使用タイミングが重なった場合には、一つのルートに大
きなトラヒックが流れ込み輻輳が発生する。

【００１８】このような問題を解決するためには、ネッ
トワークの状況に応じて複数の方路決定を行うことが必
要であるが、ネットワークの状況に応じてその都度、パ
ケットのヘッダに含まれるルーティング・タグをパケッ
ト・スイッチ・ネットワークに入力される前段階で書替
えることは、パケットの送信元であるユーザに対し、ソ
フトウェアあるいはハードウェアを含む変更を強いるこ
とになる。これはユーザに対するサービス品質の観点か
ら好ましいことではなく、また、膨大な数のユーザに対
し、このような変更を強いることは現実的ではない。し
たがって、パケット・スイッチ・ネットワークにパケッ
トが入力された後に、パケット・スイッチ・ネットワー
クを構成する個々のパケット・スイッチが自律的に輻輳
を回避するようにルート変更を行う技術の開発が要求さ
れる。

【００１９】本発明は、このような背景に行われたもの
であって、ネットワーク内の自律的な制御にしたがって
輻輳を回避することができるパケット・スイッチ・ネッ
トワークを提供することを目的とする。本発明は、ネッ
トワーク効率を向上させることができるパケット・スイ
ッチ・ネットワークを提供することを目的とする。本発
明は、トラヒックの偏りを回避することができるパケッ
ト・スイッチ・ネットワークを提供することを目的とす
る。

【００２０】

【課題を解決するための手段】本発明の第一の観点は、
複数の入力回線および出力回線を収容しその入力回線に
到来するパケットのヘッダに書込まれたルーティング情
報にしたがって出力回線を選択する手段を備えたパケッ
ト・スイッチである。本発明の特徴とするところは、前
記複数の出力回線についてトラヒック情報をそれぞれ検
出しこの検出結果を上流のパケット・スイッチに通知す
る手段を備え、下流のパケット・スイッチからトラヒッ
ク情報を受け通過するパケットのルーティングを自律的
に変更する手段を備えたところにある。

【００２１】これにより、各パケット・スイッチは自律
的に輻輳を回避するための制御を行うことができる。

【００２２】前記出力回線を選択する手段には、出力回
線毎に通過させるパケットを選択するアドレス・フィル
タを備え、前記ルーティングを自律的に変更する手段
は、前記トラヒック情報にしたがって前記アドレス・フ
ィルタの設定を変更する手段を含むことが望ましい。

【００２３】すなわち、アドレス・フィルタの設定値を
書替えることにより自律的に輻輳を回避するための制御
を行うことができる。したがって、従来のハードウェア
構成またはソフトウェアを大幅に変更することなく、本
発明のパケット・スイッチを実現することができる。

【００２４】あるいは、前記出力回線を選択する手段に
は、出力回線毎に通過させるパケットを選択するアドレ
ス・フィルタを備え、そのアドレス・フィルタにはそれ
ぞれパケットの通過可否を表示するテーブルを備え、前
記アドレス・フィルタの設定を変更する手段には、前記
トラヒック情報にしたがってそのテーブルの内容を書替
える手段を備えた構成とすることもできる。

【００２５】これによれば、各出力回線毎にパケットの
通過可否制御を行うことができるため、制御手段が分散
し、制御を遅延なく実行することができる。

【００２６】前記ルーティングを自律的に変更する手段
は、前記トラヒック情報にしたがって通過するパケット
のルーティング情報の一部を書替える手段を含む構成と
することもできる。

【００２７】すなわち、パケット・スイッチ・ネットワ
ークに入力されたパケットのルーティング情報を、この
ネットワークに適応した形に書替えてネットワーク内の
ルーティングを行うとき、輻輳の有無に応じてルーティ
ング情報の一部を輻輳を回避するように書替えることに
よって、パケットの迂回を実現することができる。

【００２８】前記ルーティングを自律的に変更する手段
は、前記複数の入力回線および出力回線に設定された複
数のコネクションについてそのコネクション毎のパケッ
ト転送速度にしたがって各コネクションをクラス分けす
る手段を含み、このクラス分けにしたがってパケット転
送速度の低いクラスから高いクラスに向かい順にそのク
ラスに含まれるコネクションに転送されるパケットのル
ーティングを自律的に変更する手段を含むことが望まし
い。

【００２９】すなわち、輻輳が発生し、ルートが自律的
に変更され、変更前のルートと変更後のルートとの遅延
時間差があるときに、この変更後のルートの遅延時間が
変更前のルートの遅延時間よりも小さければ、変更前の
ルートにすでに送出されたパケットを変更後のルートに
これから送出されるパケットが時系列的に追い越すこと
が起こり得る。このような現象の発生は、同一コネクシ
ョンを転送されるパケットの順序が入れ替わってしまう
ため望ましいことではない。

【００３０】このような変更前のルートの遅延時間と変
更後のルートの遅延時間との差に起因するパケットの入
れ替わりが発生する確率は、コネクションの転送速度が
高速であればあるほど起こり易くなる。

【００３１】したがって、コネクション毎のパケット転
送速度の情報を把握しておき、ルートの変更の必要が生
じた場合には、その時点でパケットを転送している最低
速度のコネクションのパケットから優先的に変更後のル
ートに迂回させるようにすることにより、ルート変更に
起因する同一コネクションのパケット順序の入れ替わり
の確率を低減させることができる。

【００３２】また、前記複数の出力回線対応に出力パケ
ットを一時蓄積するバッファをそれぞれ備え、このバッ
ファ対応にこのバッファからのパケット読出しを一定時
間遅延させる手段をそれぞれ備えても、このようなルー
ト変更に起因する同一コネクションのパケット順序の入
れ替わりの確率を低減させることができる。

【００３３】すなわち、変更前のルートに比較して変更
後のルートの遅延時間が小さい場合には、その時間差分
だけパケットの転送を遅延させることにより、転送先に
おける同一コネクションのパケット順序の入れ替わりを
回避することができる。このパケットの転送の遅延はバ
ッファの読出しを遅延することにより行うことができ
る。

【００３４】本発明の第二の観点はパケット・スイッチ
・ネットワークであって、前記パケット・スイッチを多
数含んで構成される。

【００３５】すなわち、前記パケット・スイッチを縦続
に多段に接続してパケット・スイッチ・ネットワークを
構成する。このとき、最終段に用いるパケット・スイッ
チについてはパケットの迂回を行う必要はない。

【００３６】

【発明の実施の形態】

【００３７】

【実施例】（第一の参考例） 本発明の実施例について説明する前に、参考例について
説明する。図１は第一の参考例のパケット・スイッチ・
ネットワークの構成図である。図２は第一の参考例のパ
ケット・スイッチの構成図であり、ここではパケット・
スイッチ１１を示しているが、パケット・スイッチ１２
〜１４、２１〜２４についても同様に説明することがで
きる。

【００３８】この参考例は、入力回線６１−１〜６１−
４および出力回線１１−１〜１１−４を収容しその入力
回線６１−１〜６１−４に到来するパケットのヘッダに
書込まれたルーティング・タグＲＴにしたがって出力回
線１１−１〜１１−４を選択する手段としての出力方路
判断回路８１−１〜８１−４を備えたパケット・スイッ
チである。

【００３９】ここで、この参考例の特徴とするところ
は、出力回線１１−１〜１１−４についてトラヒック情
報をそれぞれ検出しこの検出結果を上流のパケット・ス
イッチに通知する手段としてのトラヒック監視装置９−
１〜９−４を備え、下流のパケット・スイッチからトラ
ヒック情報を受け通過するパケットのルーティングを自
律的に変更する手段としてのルート制御装置１０を備え
たところにある。

【００４０】出力方路判断回路８１−１〜８１−４に
は、出力回線毎に通過させるパケットを選択するアドレ
ス・フィルタＡＦを備え、ルート制御装置１０は、前記
トラヒック情報にしたがってアドレス・フィルタＡＦの
設定を変更する。

【００４１】次に、第一の参考例をさらに詳細に説明す
る。第一の参照例では、中継段のパケット・スイッチ２
１〜２４にトラヒック監視装置９−１〜９−４を備え、
入力段のパケット・スイッチ１１〜１４にルート制御装
置１０を備えている。出力段のパケット・スイッチ３１
〜３４は従来の構成と同様である。

【００４２】入力段のパケット・スイッチ１１〜１４と
中継段のパケット・スイッチ２１〜２４の間にはパケッ
トを転送する出力回線１１−１〜１４−４に伴走するフ
ィードバック制御線１１−１ｂ〜１４−４ｂがある。

【００４３】中継段のパケット・スイッチ２１〜２４で
は、トラヒック監視装置９−１〜９−４により各出力回
線、例えば出力回線２１−１〜２１−４のトラヒックを
出力バッファ８２−１〜８２−４の状況をもとに監視し
ている。例えば、出力回線２１−１が混雑し、出力バッ
ファ８２−１が輻輳した場合には、トラヒック監視装置
９−１により輻輳を検出する。輻輳を検出すると、フィ
ードバック制御線６１−１ｂ〜６１−４ｂに対して輻輳
を伝える。

【００４４】輻輳のフィードバックが通知された入力段
のパケット・スイッチ１１は当該中継段のパケット・ス
イッチ２１へのトラヒックをルート制御装置１０により
制御する。例えば、出力方路判断回路８１−１が<a> を
通過させていたところを閉塞し、出力方路判断回路８１
−２に<a><b>のいずれをも通過させる。

【００４５】このようにして、従来はパケット・スイッ
チ１１→２１→３１と通過したトラヒックが、パケット
・スイッチ１１→２２→３１とルート変更される。これ
によりパケット・スイッチ２１の＃１出力バッファ８２
−１は、約１／４のトラヒックの減少となる。

【００４６】（第二の参考例）第二の参考 例を図３を参照して説明する。図３は第二の
参考例のパケット・スイッチのブロック構成図である。

【００４７】この第二の参考例では、出力方路判断回路
８１−１〜８１−４に通過可否テーブル８１−１１〜８
１−４１を備えている。この通過可否テーブル８１−１
１〜８１−４１は、ルート制御装置１０からの制御によ
り書替えが行われる。

【００４８】第一の参考例では、ルート制御装置１０内
にすべての出力方路判断回路８１−１〜８１−４のアド
レス・フィルタＡＦを制御するためのソフトウェアおよ
びメモリを備えなくてはならなかったが、本発明第二実
施例では、各出力方路判断回路８１−１〜８１−４内に
それぞれ自己のアドレス・フィルタＡＦを制御するため
のソフトウェアおよびメモリとしての通過可否テーブル
８１−１１〜８１−４１を備えているため、ルート制御
装置１０の負荷が軽減され、高速な制御を行うことがで
きる。

【００４９】図３の例では、フィードバック制御線１１
−１ｂを介して中継段のパケット・スイッチ２１の輻輳
が通知されるとルート制御装置１０は出力方路判断回路
８１−１内に備えられた通過可否テーブル８１−１１を
操作し、出力方路判断回路８１−１では<a><e>を通過可
否テーブル８１−１１から削除して不通過にする一方、
出力方路判断回路８１−２内に備えられた通過可否テー
ブル８１−２１を操作し、<a><e>を通過可否テーブル８
１−２１に追記して通過許可とする。これにより、中継
段のパケット・スイッチ２１の特に<e> すなわち出力回
線２１−１のトラヒックを迂回させることができる。

【００５０】（第三の参考例）第三の参考 例の構成を図４を参照して説明する。図４は
第三の参考例のパケット・スイッチ・ネットワークの構
成図である。図４は説明をわかりやすくするために、入
力段のパケット・スイッチ１１および１２、中継段のパ
ケット・スイッチ２１および２２、出力段のパケット・
スイッチ３１および３２によるパケット・スイッチ・ネ
ットワークを示す。

【００５１】第三の参考例では、入力段のパケット・ス
イッチ１１および１２の前段にヘッダ変換部１０１およ
び１０２を備えている。パケット・スイッチ・ネットワ
ークに入力されたパケットは、まず、ヘッダ変換部１０
１および１０２に入力される。ここでは、パケットにあ
らかじめ付加されているルーティング情報にしたがっ
て、パケット・スイッチ・ネットワーク内にパケットを
ルーティングするためのルーティング・タグを書込む。

【００５２】図４に示すように、パケットＢは入力回線
６２−１から入力され、出力回線７１−１に出力される
パケットである。ヘッダ変換部１０１、１０２では、中
継段のパケット・スイッチ２１、２２および出力段のパ
ケット・スイッチ３１、３２についてのルーティング・
タグは、あらかじめ定められている値をそのまま使用す
る。入力段のパケットスイッチ１１、１２についてのル
ーティング・タグは、輻輳通知にしたがって書替えられ
る。

【００５３】図４の例では、パケットＢは輻輳がないと
きには、“１、１、１”というルーティング・タグによ
りルーティングされる。ここで、パケット・スイッチ２
１の出力回線２１−１に輻輳が発生した場合には、トラ
ヒック監視装置９は輻輳通知をヘッダ変換部１０２に送
信する。

【００５４】ヘッダ変換部１０２ではこれを受け、入力
段のパケット・スイッチ１２についてのルーティング・
タグを“１”から“２”に書替える。その結果として、
ルーティング・タグは、“２、１、１”に変更される。
したがって、パケットＢは入力段タグ“２”の値にした
がって、パケット・スイッチ１２の出力回線１２−２か
ら出力され、中継段のパケット・スイッチ２２に入力さ
れる。パケット・スイッチ２２では、中継段タグ“１”
の値にしたがって、パケット・スイッチ２２の出力回線
２２−１からパケットＢを出力する。続いて、パケット
Ｂは出力段のパケット・スイッチ３１に入力される。パ
ケット・スイッチ３１では、出力段タグ“１”の値にし
たがって、出力回線７１−１からパケットＢを出力す
る。

【００５５】これにより、パケットＢは輻輳が発生して
いる出力回線２１−１を迂回することができる。他のパ
ケットについても同様に制御を行うことにより、やがて
出力回線２１−１の輻輳は解消される。

【００５６】次に、図５〜図７を参照してヘッダ変換部
１０１および１０２における入力段タグの値の変換方法
について説明する。図５はヘッダ変換テーブルを示す図
である。図６はチェイン・ヘッダ・テーブルを示す図で
ある。図７はアドレス・ツリーを示す図である。ヘッダ
変換部１０２（１０１は同様であるから略す）に入力パ
ケットが到来すると、そのヘッダに含まれるルーティン
グ情報にしたがって、まず、中継段タグおよび出力段タ
グが決定される。さらに、輻輳が発生していない状態で
は、入力段タグとして“１”が設定される。

【００５７】図５に示すヘッダ変換テーブルから空いて
いるアドレスを一つ特定し、入力パケットのＶＰＩ(Vir
tual Path Identifier) ／ＶＣＩ(Virtual Channel Ide
ntifier)、入力段タグ、中継段タグ、出力段タグをそれ
ぞれ書込む。図４に示したパケットＢの例では、アドレ
スは“ｇ”、ＶＰＩ／ＶＣＩは“Ｂ”、入力段タグは
“１”、中継段タグは“１”、出力段タグは“１”であ
る。

【００５８】図６はチェイン・ヘッダ・テーブルである
が、チェインとは、入力段タグと中継段タグが同じ値を
とるパケットのグループの先頭から末尾までを一つのチ
ェインという。例えば、入力段タグが“１”、中継段タ
グが“１”となっている欄を見ると、アドレスａが開始
点、アドレスｇが終了点となっている。これは、入力段
タグが“１”、中継段タグが“１”となるパケットの先
頭がアドレスａに書込まれているパケットＨであり、末
尾がアドレスｇに書込まれているパケットＢであること
を示す。図５に示すヘッダ変換テーブルにも、このチェ
インは書込まれる。また、ヘッダ変換回路１５２では、
ヘッダ変換テーブルおよびチェイン・ヘッダ・テーブル
を参照し、図７に示すように、アドレス・ツリーを形成
することによって、同一コネクションを通過するパケッ
ト流を把握することができる。これらのヘッダ変換テー
ブルおよびチェイン・ヘッダ・テーブルはそれぞれへッ
ダ変換部１０２に格納されている。

【００５９】ここで、ヘッダ変換部１０２に輻輳通知が
到来すると、その輻輳通知により輻輳が発生している箇
所が特定される。ヘッダ変換部１０２では、輻輳発生箇
所を通過するコネクションをヘッダ変換テーブルまたは
チェイン・ヘッダ・テーブルを参照し、アドレス・ツリ
ーを形成して特定する。輻輳発生箇所を通過するチェイ
ンが終了していないときには、これから輻輳発生箇所を
通過する予定のそのチェインを構成するパケットの入力
段タグの値を“１”から“２”に書替えることにより、
輻輳発生箇所をパケットが迂回するように制御を行う。

【００６０】ここで、新たにパケットＰが到来すると、
このパケットＰはアドレスｊに書込まれる。このとき、
輻輳が発生していない状況では、入力段タグ“１”、中
継段タグ“２”となるので、これはアドレスｈに書込ま
れているパケットＭと同じコネクションを通過するパケ
ットであることをヘッダ変換テーブルから読み取ること
ができる。

【００６１】したがって、アドレスｈのチェインの末尾
に“終了”と書込まれているが、これをアドレスｊに書
替え、さらに、アドレスｊには、チェインの先頭を
“ｈ”に設定する。

【００６２】このとき、このチェインが通過するコネク
ションに輻輳が発生していれば、アドレスｊの入力段タ
グは“１”から“２”に書替えられ、パケットＰは輻輳
した出力回線２１−１を回避することができる。

【００６３】（第一実施例） 本発明第一実施例を図８ないし図１１を参照して説明す
る。図８および図９はルート変更に起因するパケットの
順序の入れ替わりを説明するための図である。図１０は
パケット転送速度とパケット順序逆転確率との関係を示
す図であり、横軸にパケット転送速度をとり、縦軸にセ
ル順序逆転確率をとる。図１１は本発明第一実施例のル
ート制御装置１０の速度クラステーブルを示す図であ
る。

【００６４】図８に示すように、パケット間隔Ｔによっ
て二つのパケットＡ（ｔ）およびＡ（ｔ＋１）が同一コ
ネクションを転送されているときに、パケットＡ（ｔ）
がルート＃１に送出された後にルート切替えが行われ、
パケットＡ（ｔ＋１）がルート＃２に送出されるとき、
ルート＃２の遅延時間がルート＃１の遅延時間よりも小
さい場合には、図９に示すように、パケットＡ（ｔ）と
パケットＡ（ｔ＋１）の時間順序は逆転する。この時間
順序の逆転の確率は、図１０に示すように、低速なコネ
クションであればあるほど低下している。

【００６５】図１１に示すルート制御装置１０は、パケ
ット・スイッチ１１内に備えられているものとして説明
するが、ルート制御装置１０では、パケット・スイッチ
１１を介してパケットを転送しているコネクションをそ
のパケット転送速度毎にクラス分けを行い、速度クラス
テーブル１６０〜１６２を作成する。クラス分けはコネ
クションに対応するＶＣＩ単位で行なわれ、速度クラス
テーブル１６０〜１６２には、ＶＣＩとこのＶＣＩに対
応するタグ（ルーティングタグ）が記録される。

【００６６】この速度クラステーブル１６０〜１６２に
したがって、速度の低いクラスである速度クラステーブ
ル１６０に記録されているコネクションのパケットから
迂回ルートへの転送を行うことにより、パケットの時間
順序の逆転確率を低減させることができる。

【００６７】（第二実施例） 本発明第二実施例を図１２および図１３を参照して説明
する。図１２は本発明第二実施例のパケット・スイッチ
１１のブロック構成図である。図１３はパケット転送速
度と読出遅延時間との関係を示す図であり、横軸にパケ
ット転送速度をとり、縦軸に読出遅延時間をとる。

【００６８】本発明第二実施例では、パケット・スイッ
チ１１内に読出遅延回路１７０−１〜１７０−４を備え
ている。この読出遅延回路１７０−１〜１７０−４は、
迂回ルートとなった変更後のルートの遅延時間が変更前
のルートの遅延時間よりも短い場合には、当該出力バッ
ファ８２−ｉ（ｉ＝１〜４）からのパケット読出しに、
変更前のルートとの遅延時間差に相当する遅延時間を与
えることにより、第一実施例で説明したパケットの順序
の入れ替わりを回避するものである。

【００６９】変更前のルートと変更後のルートとの正確
な遅延時間差を測定することが可能であれば、読出遅延
回路１７０−１〜１７０−４は、その測定値を用いて出
力バッファ８２−ｉからのパケットの読出遅延時間を制
御すればよい。

【００７０】また、変更前のルートと変更後のルートと
の正確な遅延時間差を測定することができない場合に
は、図１３に示したパケット転送速度と読出遅延時間と
の関係にしたがってバッファ８２−ｉからのパケットの
読出遅延時間を制御すればよい。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
ネットワーク内の自律的な制御にしたがって輻輳を回避
することができる。これにより、ネットワーク効率を向
上させることができるとともに、トラヒックの偏りを回
避することができる。

【図面の簡単な説明】

【図１】第一の参考例のパケット・スイッチ・ネットワ
ークの構成図。

【図２】第一の参考例のパケット・スイッチの構成図。

【図３】第二の参考例のパケット・スイッチのブロック
構成図。

【図４】第三の参考例のパケット・スイッチ・ネットワ
ークの構成図。

【図５】ヘッダ変換テーブルを示す図。

【図６】チェイン・ヘッダ・テーブルを示す図。

【図７】アドレス・ツリーを示す図。

【図８】ルート変更に起因するパケットの順序入れ替わ
りを説明するための図。

【図９】ルート変更に起因するパケットの順序入れ替わ
りを説明するための図。

【図１０】パケット転送速度とパケット順序逆転確率と
の関係を示す図。

【図１１】本発明第一実施例のルート制御装置の速度ク
ラステーブルを示す図。

【図１２】本発明第二実施例のパケット・スイッチのブ
ロック構成図。

【図１３】パケット転送速度と読出遅延時間との関係を
示す図。

【図１４】従来の３段パケット・スイッチ・ネットワー
ク構成例を示す図。

【図１５】従来のパケット交換機構成例を示す図。

【符号の説明】

１１〜１４、２１〜２４、３１〜３４ パケット・スイ
ッチ １１−１〜１４−４、２１−１〜２４−４、７１−１〜
７４−４、１０１−１、１０１−２、１０２−１、１０
２−２ 出力回線 １１−１ｂ〜１４−４ｂ、６１ｂ−１ｂ〜６１−４ｂ
フィードバック制御線 ９、９−１〜９−４ トラヒック監視装置 １０ ルート制御装置 ６１−１〜６４−４ 入力回線 ８０−１〜８０−４ バス多重回路 ８１−１〜８１−４ 出力方路判断回路 ８１−１１〜８１−４１ 通過可否テーブル ８２−１〜８２−４ 出力バッファ ８３−１〜８３−４ パケット同期回路 ８４ 共通バス １０１、１０２ ヘッダ変換部 １４２ ヘッダ変換テーブル １５２ タグ変換回路 １６０〜１６２ 速度クラステーブル １７０−１〜１７０−４ 読出遅延回路 ＡＦ アドレス・フィルタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−82245（ＪＰ，Ａ) 特開 平６−315033（ＪＰ，Ａ) 特開 平４−49735（ＪＰ，Ａ) 特表 平８−511142（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の入力回線および出力回線を収容し
   その入力回線に到来するパケットのヘッダに書込まれた
   ルーティング情報にしたがって出力回線を選択する手段
   を備えたパケット・スイッチであって、 前記複数の出力回線についてトラヒック情報をそれぞれ
   検出しこの検出結果を上流のパケット・スイッチに通知
   する手段を備え、 下流のパケット・スイッチからトラヒック情報を受け通
   過するパケットのルーティングを自律的に変更する手段
   を備え、 このルーティングを自律的に変更する手段は、前記複数
   の入力回線および出力回線に設定された複数のコネクシ
   ョンについてそのコネクション毎のパケット速度にした
   がって各コネクションをクラス分けする手段を含み、こ
   のクラス分けにしたがってパケット転送速度の低いクラ
   スから高いクラスに向かいそのクラスに含まれるコネク
   ションに転送されるパケットのルーティングを自律的に
   変更する手段を含む ことを特徴とするパケット・スイッ
   チ。
2. 【請求項２】 複数の入力回線および出力回線を収容し
   その入力回線に到来するパケットのヘッダに書込まれた
   ルーティング情報にしたがって出力回線を選択する手段
   を備えたパケット・スイッチであって、 前記複数の出力回線についてトラヒック情報をそれぞれ
   検出しこの検出結果を上流のパケット・スイッチに通知
   する手段を備え、 下流のパケット・スイッチからトラヒック情報を受け通
   過するパケットのルーティングを自律的に変更する手段
   を備え、 前記複数の出力回線のそれぞれに対応して、出力パケッ
   トを一時蓄積して変更前のルートに比較して変更後のル
   ートの遅延時間が小さい場合にはその時間差分だけパケ
   ットの転送を遅延させるバッファを備えた ことを特徴と
   する パケット・スイッチ。
3. 【請求項３】 請求項１または２記載のパケット・スイ
   ッチを多数含むパケット・スイッチ・ネットワーク。