JP3283386B2

JP3283386B2 - 圧電膜型素子及びその処理方法並びにその駆動方法

Info

Publication number: JP3283386B2
Application number: JP20533194A
Authority: JP
Inventors: 幸久武内; 伸夫高橋; 浩二木村; 正人駒澤
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 1993-09-13
Filing date: 1994-08-30
Publication date: 2002-05-20
Anticipated expiration: 2017-05-20
Also published as: JPH07131086A

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、圧電膜型素子、なかでも主にサ
ーボ弁、モーター、ポンプ、トランス、マイクロフォ
ン、発音体（スピーカ等）、各種振動子や発振子、更に
はセンサ等に用いられるユニモルフ型やバイモルフ型等
の、屈曲変位または力を発生させる、或いは屈曲変位や
力を検出するタイプの圧電膜型素子に関するものであ
る。なお、ここで呼称される素子とは、電気エネルギを
機械エネルギに変換、即ち機械的な変位または応力また
は振動に変換する素子の他、その逆の変換を行なう素子
をも意味するものである。

【０００２】

【背景技術】近年、光学や精密加工等の分野において、
サブミクロンのオーダーで光路長や位置を調整する変位
素子や、微小変位を電気的変化として検知する検出素子
が所望されるようになってきており、これに応えるもの
として、強誘電体等の圧電材料に電界を加えた時に起こ
る逆圧電効果に基づくところの変位の発現、或いはその
逆の現象を利用した素子である、アクチュエータやセン
サに用いられる圧電素子の開発が進められている。

【０００３】そして、その中で、そのような圧電素子を
用いた構造としては、従来から知られているユニモルフ
型やバイモルフ型が好適に採用されてきている。また、
そのような圧電素子に対しては、低コスト化、小型化、
更には低電圧駆動化、低電圧応答化が要求されており、
開発が進められている。

【０００４】ところで、かかる圧電素子に対する更なる
小型化、低電圧駆動化の要求の中において、それを実現
するためには、圧電素子を構成する基板や圧電体層を薄
くして、屈曲し易くすること、及び圧電体層を与える圧
電材料自体の特性を改善すること等が有効であると考え
られる。しかしながら、圧電素子の基板や圧電体層を薄
くするに従って、その強度が低下して、機械的な信頼性
に問題が生じたり、或いは圧電体層の厚さのバラツキに
よって、作動特性が大きくばらつく等といった問題があ
った。また、圧電体層の厚みを薄くするに従って、所定
の電界を印加した際に絶縁破壊が生じる場合がある等、
電気的な信頼性に問題が生じることもあった。更に、圧
電材料特性の向上に関しては、古くから種々なる検討が
加えられ、その向上策は出尽くした感があり、現状では
大幅な改善は期待出来ない状況となっている。

【０００５】一方、圧電材料は、電歪材料と比べて、一
般に電気機械変換効率に優れ、変位素子としても、また
検出素子としても、高性能であるという優れた特徴があ
る。しかしながら、この圧電素子の優れた機能特性を得
るためには、その焼成後に電圧を加えて、圧電体層（圧
電体）の電気双極子の配向状態を揃えるという工程（分
極処理工程）が不可欠とされ、そしてこの充分な特性を
得るための分極処理には、８０℃〜２００℃といった高
温下での数時間に亘る高い電圧（電界）をかける条件の
採用が必要とされる場合もあるのである。しかも、その
ような分極処理に際しては、高温での電気的接触の低信
頼性のため、予め導通テストを行ない、それによって、
後の分極処理が確実に為され得るか、どうか、或いは処
理後に、確実に分極されたか、どうかのチェックも必要
とされているのである。このために、一般に、分極処理
工程にかかる製造コストが高価になるという問題、更に
は分極処理のバラツキによって、圧電特性の安定性や信
頼性に問題がある場合があったのである。

【０００６】また、薄肉のセラミック基板上に、下部電
極、圧電体膜並びに上部電極より構成される膜状の圧電
作動部を一体的に形成してなる圧電膜型素子の場合にあ
っては、その膜状の圧電作動部に対して分極処理を施し
てから、それを基板に貼り付けることが極めて困難であ
るところから、通常、基板に圧電作動部（圧電体膜）が
固定された状態で分極処理を行なう方式が採用されるこ
ととなるが、そのような方式にあっては、分極のない状
態から分極された状態に圧電作動部、具体的には圧電体
膜が変わるときに基板から応力を受け、その圧電特性に
悪影響して、圧電膜型素子の高性能化を阻害する問題を
内在している。

【０００７】

【解決課題】ここにおいて、本発明は、かかる事情を背
景にして為されたものであって、その課題とするところ
は、分極処理をしなくても、充分に使用可能なレベルの
圧電特性を有する圧電素子を提供することにあり、また
分極処理を施す場合にあっても、従来よりも簡素な手法
にて充分な圧電特性が得られ、またその特性も安定して
いる圧電膜型素子を提供することにあり、更には分極処
理によって圧電膜型素子の高性能化、高品質化を図るこ
とにある。また、本発明は、そのような圧電膜型素子の
有効な分極処理方法、更には駆動方法をも提供すること
を、その課題とするものである。

【０００８】

【解決手段】そして、本発明にあっては、上記の如き課
題を解決するために、薄肉のセラミック基板と、該セラ
ミック基板上に層状に順次設けた下部電極、圧電体膜及
び上部電極より構成される膜状の圧電作動部とを備えた
圧電膜型素子にして、該上部電極を正極として分極処理
し、更に該上部電極を正極として駆動電圧を印加したと
きに得られる変位量（Ｙａ）と、かかる上部電極の場合
と同様な条件下において、前記下部電極を正極として分
極処理し、更に該下部電極を正極として駆動電圧を印加
したときに得られる変位量（Ｙｂ）との比（Ｙａ／Ｙ
ｂ）が、１．０５以上であることを特徴とする圧電膜型
素子を、その要旨とするものである。

【０００９】なお、かかる本発明に従う圧電膜型素子に
あっては、その性能を更に高めるべく分極処理が施され
る場合において、該圧電膜型素子の上部電極を正極とし
て、従って下部電極は負極として、所定の分極処理が実
施されることとなる。

【００１０】また、そのような分極処理が施された、或
いは施されていない圧電膜型素子をアクチュエータとし
て用いるために駆動するに際しては、該圧電膜型素子の
上部電極を正極として、下部電極は負極として、所定の
駆動電圧が印加せしめられるようにされ、これによって
大きな変位を有利に得ることが出来るのである。

【００１１】

【作用・効果】このように、本発明は、薄肉のセラミッ
ク基板と該基板上に一体的に設けた膜状の圧電作動部と
を備えた圧電膜型素子において、かかる圧電作動部を、
厚膜形成法の如き膜形成手法によって、基板上に一体的
に形成した際に、該圧電作動部の形成完了時において、
該圧電作動部を構成する圧電体膜が、その上部電極から
下部電極に向かう方向に分極を持つようにした（分極さ
れた状態にした）、換言すれば電気双極子が配向した状
態としたものであり、これによって分極処理をしなくて
も、用途によっては充分使用出来るレベルの特性を示す
圧電膜型素子と為し得たのであり、特に分極処理の困難
なデバイスにおいて、有利に用いられ得ることとなった
のである。即ち、この圧電膜型素子は、分極処理を施す
ことなく、そのまま、その用途に適用され、その使用時
において、圧電体膜と共に圧電作動部を構成する上部電
極が正極、下部電極が負極となるように外部電界を与え
て、その駆動が有効に行なわれることとなるのである。

【００１２】また、本発明に従う圧電膜型素子は、予め
分極された状態になっているので、外部電界による分極
処理を施す場合にあっても、上部電極を正極とし、上部
電極側から下部電極側に向かう方向に沿って電界を印加
することにより、容易に且つ効果的に分極処理が行なわ
れ得るのであり、予め分極されていない通常の圧電素子
に比較して、優れた性能を発揮すると共に、その特性も
安定化することとなる他、そのような分極処理によっ
て、電気双極子を整列するときに生じる圧電作動部（圧
電体膜）と振動板（基板）との間の応力や歪みの悪影響
を有利に回避乃至は低減せしめ得て、優れた圧電特性を
得ることが出来るのである。

【００１３】さらに、この本発明に従う圧電膜型素子に
対して分極処理を施す際には、その圧電作動部（圧電体
膜）における電気双極子の配向方向と同一の方向、即ち
上部電極側から下部電極側へ向かう方向に、分極処理を
行なって使用すれば、従来型の圧電素子よりも更に優れ
た圧電特性（変位特性）を享受することが出来るのであ
る。即ち、圧電材料自体を変えずに、材料特性を向上さ
せたのと同様の効果が得られるのである。

【００１４】さらにまた、本発明に従う圧電膜型素子を
アクチュエータとして実際に駆動して使用するに際して
も、分極処理の有無に拘わらず、上記した分極処理の場
合と同様に、上部電極を正極とすると共に、下部電極を
負極として、外部電界を与えて、駆動するようにするこ
とが有効であり、これによってより優れた特性を発揮せ
しめ得るのである。

【００１５】そして、このような特徴を有する本発明に
従う圧電膜型素子は、相対的に低作動電圧で大変位が得
られ、また強度に優れて信頼性が高く、応答速度が速
く、且つ発生力が大きく、個体間のバラツキが少なく、
更に高集積化が可能である、低コストの素子として、サ
ーボ弁、モーター、ポンプ、トランス、マイクロホン、
発音体（スピーカ等）、各種振動子や発振子、更には加
速度センサ、圧力センサ、振動センサ、角速度センサ等
に好適に用いられ得るものである。

【００１６】

【具体的構成】ところで、図１には、本発明にて対象と
する圧電膜型素子の基本的構造の一例が示されており、
そこにおいて、セラミック基体２は、外縁部が厚肉とさ
れる一方、内側部位がセラミック基板たる薄肉厚部２ａ
とされている。そして、このセラミック基体２の薄肉厚
部２ａの外面上には、下部電極膜４、膜状の圧電層６及
び上部電極膜８が、通常の膜形成手法によって順次積層
形成されて、膜状の圧電作動部１０として、一体的に形
成されている。なお、下部電極膜４及び上部電極膜８
は、それぞれ、圧電層６の端部より延び出させられて、
リード部４ａ、８ａを形成しており、それらリード部４
ａ、８ａを通じて、それぞれの電極膜４、８に所定の電
圧印加が行なわれるようになっている。

【００１７】そして、このような構造の圧電膜型素子に
おいては、それをアクチュエータとして機能させる場合
には、その圧電作動部１０を構成する２つの電極膜４、
８間に、従来と同様にして通電が行なわれ、それによっ
て圧電層６に電界が作用せしめられると、そのような電
界に基くところの電界誘起歪みが惹起され、この電界誘
起歪みの横効果にて、セラミック基板（薄肉厚部２ａ）
の板面に垂直な方向の屈曲変位乃至は力が発現せしめら
れることとなるのである。

【００１８】ところで、このような圧電膜型素子におい
て、その圧電作動部１０が形成されるセラミック基板た
る薄肉厚部２ａを有するセラミック基体２を与える材料
としては、公知の各種の材料からなるものが適宜に用い
られ得るが、特に本発明者らが特開平５−２７０９１２
号において明らかにした如き、酸化イットリウム等の化
合物を添加せしめて、結晶相が主として正方晶、若しく
は主として立方晶、正方晶、単斜晶のうち少なくとも２
種以上の結晶相からなる混晶とすることで、部分安定化
されたジルコニアを主成分とする材料が、好ましく使用
される。そのような材質のセラミック基体を用いること
により、薄い厚さにおいても、機械的強度が大きく、高
靱性であり、また圧電材料との化学的な反応が小さい等
の特徴を発揮するからである。なお、セラミック基体２
は、金型や超音波加工等の機械加工法を用いて空孔部乃
至は窓部を設けたグリーンシートに、薄肉厚部２ａとな
る薄いグリーンシートを積層、熱圧着した後、焼成一体
化することによって作製することが、高い信頼性の点か
ら好ましい。また、かかるセラミック基体２の圧電作動
部１０が形成される薄肉厚部２ａにおける厚さに関し、
素子の高速応答性と大きな変位を得るためには、当該部
位の厚さは、一般に５０μｍ以下、好ましくは３０μｍ
以下、更に好ましくは１０μｍ以下とされることとな
る。

【００１９】そして、このようなセラミック基体２（薄
肉厚部２ａ）上に所定の電極膜４、８及び圧電層６を設
けて、圧電作動部１０を形成するには、公知の各種の膜
形成法が適宜に採用されるが、圧電層６の形成にあたっ
ては、スクリーン印刷、スプレー、コーティング、ディ
ッピング、塗布等による厚膜形成手法が好適に採用され
る。この厚膜形成手法を用いれば、平均粒子径が０．０
１μｍ以上７μｍ以下の、好ましくは０．０５μｍ以上
５μｍ以下の圧電セラミック粒子を主成分とするペース
トやスラリーを用いてセラミック基板上に膜形成するこ
とが出来、良好な素子特性が得られるからである。そし
て、この厚膜形成法の中でも、微細なパターニングが安
価に形成できるという点で、スクリーン印刷法が、特に
好ましく用いられる。なお、圧電層６の厚さとしては、
低作動電圧で大きな変位等を得るために、好ましくは５
０μｍ以下、更に好ましくは３μｍ以上４０μｍ以下と
されることが望ましい。

【００２０】なお、かかる圧電作動部１０を構成する下
部電極膜４や上部電極膜８を与える電極材料としては、
高温酸化雰囲気に耐えられる導体であれば、特に規制さ
れるものではなく、例えば金属単体であっても、合金で
あっても良く、また絶縁性セラミックスと金属単体若し
くはその合金との混合物であっても、更には導電性セラ
ミックスであっても、何等差し支えない。尤も、より好
ましくは、白金、パラジウム、ロジウム等の高融点貴金
属類、或いは銀−パラジウム、銀−白金、白金−パラジ
ウム等の合金を主成分とする電極材料、或いは白金とセ
ラミック基板材料や圧電材料とのサーメット材料が好適
に用いられる。その中でも、更に好ましくは、白金の
み、若しくは白金系の合金を主成分とする材料が望まし
い。なお、電極材料中に添加せしめる基板材料の割合
は、５〜３０体積％程度が好ましく、また圧電材料の割
合は５〜２０体積％程度であることが好ましい。

【００２１】そして、各電極膜４、８は、それぞれ、か
かる導体材料を用いて、前記した厚膜形成手法若しく
は、スパッタリング、イオンビーム、真空蒸着、イオン
プレーティング、ＣＶＤ、メッキ等の薄膜形成手法によ
る膜形成手法に従って形成されることとなるが、中で
も、下部電極膜４の形成に関しては、スクリーン印刷、
スプレー、ディッピング、塗布等の厚膜形成手法が好ま
しく採用され、一般に１〜３０μｍ、望ましくは３〜２
０μｍの厚さにおいて形成され、また上部電極膜８にあ
っても、同様な厚膜形成手法の他、前記した薄膜形成手
法も好適に採用され、一般に２０μｍ以下、好ましくは
５μｍ以下の厚さにおいて形成されることとなる。

【００２２】また、圧電作動部１０における膜状の圧電
層６を与える圧電材料としては、好ましくは、ジルコン
酸チタン酸鉛（ＰＺＴ系）を主成分とする材料、マグネ
シウムニオブ酸鉛（ＰＭＮ系）を主成分とする材料、ニ
ッケルニオブ酸鉛（ＰＮＮ系）を主成分とする材料、マ
ンガンニオブ酸鉛を主成分とする材料、アンチモンスズ
酸鉛を主成分とする材料、亜鉛ニオブ酸鉛を主成分とす
る材料、チタン酸鉛を主成分とする材料、更にはこれら
の複合材料等が用いられる。更に、これら圧電材料に、
ランタン、バリウム、ニオブ、亜鉛、セリウム、カドミ
ウム、クロム、コバルト、アンチモン、鉄、イットリウ
ム、タンタル、タングステン、ニッケル、マンガン、リ
チウム、ストロンチウム、ビスマス等の酸化物や、それ
らの他の化合物を、添加物として含有せしめた材料、例
えばＰＬＺＴ系となるように、前記材料に所定の添加物
を適宜に加えたものも、好適に使用される。

【００２３】そして、これらの圧電材料の中でも、マグ
ネシウムニオブ酸鉛とジルコン酸鉛とチタン酸鉛とから
なる成分を主成分とする材料、若しくはニッケルニオブ
酸鉛とマグネシウムニオブ酸鉛とジルコン酸鉛とチタン
酸鉛とからなる成分を主成分とする材料が有利に用いら
れ、前記したスクリーン印刷等の厚膜形成手法で圧電層
６を形成する場合の材料として、推奨される。なお、多
成分系圧電材料の場合には、成分の組成によって圧電特
性が変化するが、本発明で好適に採用されるマグネシウ
ムニオブ酸鉛−ジルコン酸鉛−チタン酸鉛の３成分系材
料では、擬立方晶−正方晶−菱面体晶の相境界付近の組
成が好ましく、特にマグネシウムニオブ酸鉛：１５〜５
０モル％、ジルコン酸鉛：１０〜４５モル％、チタン酸
鉛：３０〜４５モル％の組成が、高い圧電定数と電気機
械結合係数を有することから、有利に採用される。

【００２４】また、上記の如くしてセラミック基板たる
薄肉厚部２ａ上に膜形成されるそれぞれの膜（４、６、
８）は、それぞれの膜の形成の都度、熱処理（焼成）さ
れて、基板と一体構造となるようにされても良く、また
全部の膜を形成した後、同時に熱処理（焼成）して、各
膜が同時に基板に一体的に結合せしめられるようにして
も良い。なお、電極膜（４、８）の形成手法如何によっ
ては、かかる一体化のための熱処理（焼成）を必要とし
ないことがある。また、このように形成された膜と基板
とを一体化するための熱処理（焼成）温度としては、一
般に９００℃〜１４００℃程度の温度が採用され、好ま
しくは１０００℃〜１４００℃の範囲の温度が有利に選
択される。更に、膜状の圧電層６を熱処理（焼成）する
場合には、高温時に圧電層の組成が不安定とならないよ
うに、そのような圧電材料の蒸発源と共に雰囲気制御を
行ないながら、熱処理（焼成）することが好ましい他、
圧電層６上に適当な覆蓋部材を載置して、その表面が焼
成雰囲気に直接に露呈されないようにして、焼成する手
法を採用することも推奨される。その場合、覆蓋部材と
しては、基板と同様な材料系のものが用いられることと
なる。

【００２５】そして、本発明は、かくの如き構成の圧電
膜型素子において、その圧電作動部１０の形成工程にお
ける圧電層（膜）６と、各電極膜４、８やセラミック基
体２（２ａ）との熱膨張差や収縮率等による応力を利用
することによって、上部電極（８）側から下部電極
（４）側に向かう方向に電気双極子を配向せしめ、自発
分極を形成し得ることを見出したことに基づいて、完成
されたのである。

【００２６】すなわち、具体的には、圧電膜型素子の製
造に際して、（ａ）基板材料と圧電材料の線膨張率の制
御、（ｂ）基板と圧電層（圧電体膜）の厚みの比の制
御、（ｃ）焼成プロファイルの制御を適宜に組み合わせ
て実施することにより、圧電作動部１０の形成完了時点
において、上部電極（８）から下部電極（４）に向かう
方向に電気双極子が有利に配向された状態（分極された
状態）と為し得るものであり、特に圧電膜型素子の上部
電極を正極として（下部電極は負極となる）分極処理
し、更に該上部電極を正極、下部電極を負極として駆動
電圧を印加した時に得られる変位量（Ｙａ）と、かかる
上部電極の場合と同様な分極処理・駆動電圧印加条件下
において、前記下部電極を正極として分極処理し、更に
該下部電極を正極として駆動電圧を印加した時に得られ
る変位量（Ｙｂ）との比（Ｙａ／Ｙｂ）が、１．０５以
上、好ましくは１．１以上、更に好ましくは１．２以上
となるようにすることによって、かかる圧電膜型素子に
優れた特性を付与せしめ得たのである。

【００２７】そして、特に大きな電界誘起歪みと高い前
記Ｙａ／Ｙｂ値を有する圧電膜型素子を得るために、セ
ラミック基体２を与える基板材料の線膨張率は、好まし
くは６０〜１２０×１０^-7／℃、より好ましくは８０〜
１１０×１０^-7／℃であることが望ましく、また圧電作
動部１０の圧電層（圧電体膜）６を与える圧電材料の線
膨張率は、好ましくは１〜８０×１０^-7／℃、より好ま
しくは１０〜３０×１０^-7／℃であることが望ましく、
そしてそれらの線膨張率の差（基板材料−圧電材料）
は、好ましくは３０〜１２０×１０^-7／℃、より好まし
くは３０〜１００×１０^-7／℃、であることが望ましい
のである。

【００２８】また、セラミック基体２の薄肉厚部２ａ上
に下部電極膜４を介して積層された圧電層（圧電体膜）
６を、かかる薄肉厚部２ａと一体化させるための焼成に
際して、その焼成温度プロファイルとしての昇温速度
は、好ましくは４００℃／時間以下、より好ましくは２
５０℃／時間以下、更に好ましくは１５０℃／時間以下
とすることが望ましく、更に焼成後において、８００℃
以上の温度領域での平均の降温速度（焼成温度〜８００
℃の間の降温速度）は、好ましくは７００℃／時間以
下、より好ましくは３５０℃／時間以下、更に好ましく
は２００℃／時間以下であることが望ましく、これによ
って圧電膜型素子に大きな電界誘起歪みと高い前記Ｙａ
／Ｙｂ値を与えることが可能となるのである。なお、８
００℃以下の温度領域での降温速度は、圧電膜型素子の
特性にそれ程大きな影響をもたらすものではないところ
から、一般に、そのような領域では、従来と同様に放冷
等によって冷却せしめられることとなる。

【００２９】さらに、圧電膜型素子におけるセラミック
基体２（薄肉厚部２ａ）と圧電作動部１０を構成する圧
電層（圧電体膜）６の厚みの比も、電界誘起歪みやＹａ
／Ｙｂ値に関係し、大きな電界誘起歪みと高いＹａ／Ｙ
ｂ値を得るためには、セラミック基体２の圧電作動部１
０が設けられる部位（薄肉厚部２ａ）の厚みをＨｓ、圧
電層（圧電体膜）６の厚みをＨｐとしたとき、その厚み
の比（Ｈｐ／Ｈｓ）は、好ましくは１〜１０、より好ま
しくは２〜８、更に好ましくは３〜６の範囲内の値とす
ることが望ましいのである。

【００３０】要するに、これらの製造条件を適宜に組み
合わせることにより、大きな電界誘起歪みを有し、且つ
高いＹａ／Ｙｂ値を有する圧電膜型素子が有利に製造さ
れ得るのであり、そしてそれによって、圧電膜型素子は
予め分極された状態となっているところから、分極処理
をしなくても、用途によっては充分使用出来るレベルの
特性を示すために、そのまま使用することが可能である
他、電気双極子の配向方向と同一の方向（上部電極膜８
から下部電極膜４への方向）に分極処理を行なうことに
よって、双極子の配向をより効果的に為し得て、より一
層優れた特性を得ることが出来、またその特性も安定し
ている特徴が発揮され、更に双極子を整列する時に生じ
る圧電作動部１０（圧電層６）と振動板（薄肉厚部２
ａ）との間の応力や歪みの悪影響を低減し得るところか
ら、またそれによっても優れた特性が得られることとな
るのである。

【００３１】また、このような本発明に従うＹａ／Ｙｂ
値を有する圧電膜型素子を分極処理して、その特性をよ
り一層有効に発揮させるため、本発明にあっては、一般
に常温〜２００℃、好ましくは５０℃〜１２０℃の温度
下において、一般に１ｋＶ／mm〜５ｋＶ／mm、好ましく
は１．５ｋＶ／mm〜３．５ｋＶ／mmの電界が一般に１分
〜５時間、好ましくは１０分〜９０分、圧電膜型素子に
対してその上部電極を正極として印加せしめられること
となる。

【００３２】ところで、圧電膜型素子の分極処理におい
て、かかる素子に印加される外部電界と該素子における
分極量の関係を示すヒステリシス曲線は、図２に示すソ
ーヤ・タワ回路により測定できることが一般に知られて
おり、そのような回路において、測定試料たる圧電膜型
素子は、その上部電極（８）がＡ点側に、またその下部
電極（４）がＢ点側に接続されて、測定されることとな
るのである。

【００３３】そして、そのようなソーヤ・タワ回路によ
り、本発明に従う圧電膜型素子と従来の圧電膜型素子に
ついて、そのヒステリシス曲線をそれぞれ測定した一例
を、図３の（ａ）及び（ｂ）に示すが、それらのヒステ
リシス曲線を比較すれば、その違いは自ずから明らかで
ある。即ち、それらのヒステリシス曲線は、横軸に外部
電界Ｅ、縦軸に分極Ｐ（または電束密度Ｄ）をとって、
示したものであるが、従来の圧電膜型素子においては、
図３（ａ）に示される如く原点中心の点対称形状を示す
のに対して、本発明に従う圧電膜型素子の場合にあって
は、図３（ｂ）から明らかな如く、そのような対称形状
からずれたヒステリシス曲線となるのである。

【００３４】そして、その分極処理に際して、上部電極
（８）から下部電極（４）に向かう電界の向きを正と
し、Ｐａ：正方向の自発分極、Ｐｂ：負方向の自発分
極、Ｅａ：正方向の抗電界、Ｅｂ：負方向の抗電界とす
ると、本発明に従う圧電膜型素子のヒステリシス曲線に
おいては、正方向の自発分極（Ｐａ）と負方向の自発分
極（Ｐｂ）を比較すると、Ｐａ／Ｐｂ＞１となるのであ
り、また正方向の抗電界（Ｅａ）と負方向の抗電界（Ｅ
ｂ）とを比較すると、Ｅａ／Ｅｂ＞１となるのである。
なお、このズレ具合は、分極配向の度合いを示してお
り、Ｙａ／Ｙｂ値を大きくするためには、かかるヒステ
リシス曲線のズレ具合も大きい方が好ましいと言うこと
が出来る。

【００３５】なお、ここで作製される本発明に従う圧電
膜型素子の構造や、その膜状の圧電作動部１０の形状、
構造等は、例示のものに何等限定されるものではなく、
用途に応じて適宜に決定されるものである。また、その
具体例は、本願出願人の先の出願に係る特開平５−２８
９２５７号や特開平６−４００３５号、更には特開平５
−９７４３７号等に種々示されており、それらの何れも
が適宜に採用可能である。

【００３６】例えば、圧電膜型素子の用途の如何によっ
ては、多数の圧電膜型素子が一体的に配列されて用いら
れる場合があるが、本発明は、それら圧電膜型素子の個
々のものに対して、独立して、適用され得るものであ
る。

【００３７】また、図４には、バイモルフ構造の圧電膜
型素子の一例が示されている。そこでは、図１に示され
る圧電膜型素子における薄肉厚部２ａの裏側に、即ち圧
電作動部１０が設けられていない側の面に、予め圧電層
１２の両面に電極層１４を形成してなる板状の圧電体１
６が、接着剤層１８を介して貼り付けられ、バイモルフ
構造とされているのである。このような構造において
は、薄肉厚部２ａとその表面の圧電作動部１０とから構
成される一方の圧電膜型素子部において、本発明に従う
Ｙａ／Ｙｂ値が１．０５以上になるようにされることと
なる。

【００３８】さらに、図５に示される圧電膜型素子にお
いては、セラミック基体２の薄肉厚部２ａの表裏両面
に、互いに重なり合わないようにして、２個の圧電作動
部１０が一体的に形成された構造とされている。そし
て、そこでは、各圧電作動部１０とそれの位置する薄肉
厚部２ａの部位にて構成される各圧電膜型素子部に対し
て、独立して、本発明が適用されているのである。従っ
て、一方の圧電膜型素子部に対してのみ、本発明を適用
することも可能であることは、勿論である。なお、この
図５では、表裏両面の圧電作動部１０、１０が重なり合
わない例が示されているが、それら圧電作動部１０、１
０が一部重なり合っていても、何等差し支えない。

【００３９】

【実施例】以下に、本発明の代表的な実施例を示し、本
発明を更に具体的に明らかにすることとするが、本発明
が、そのような実施例の記載によって、何等の制約をも
受けるものでないことは、言うまでもないところであ
る。また、本発明には、以下の実施例の他にも、更には
上記の具体的記述以外にも、本発明の趣旨を逸脱しない
限りにおいて、当業者の知識に基づいて、種々なる変
更、修正、改良等を加え得るものであることが、理解さ
れるべきである。

【００４０】実施例１先ず、本発明例１、２、及び３、並びに比較例１の圧電
膜型素子においては、酸化イットリウムで部分安定化し
た酸化ジルコニウムを主成分とする材料を用い、図１に
示される如き薄肉厚部（２ａ）を有するキャビティ形状
を呈する焼結体を、常法に従って作製し、セラミック基
体（２）とした。なお、その薄肉厚部（２ａ）の厚さ
は、１０μｍであり、またその薄肉厚部（２ａ）の大き
さは、０．８mm×３mmであった。

【００４１】次いで、かかるセラミック基体（２）の薄
肉厚部（２ａ）上に、白金粉末に有機バインダと有機溶
剤とを加えて調合したペーストを用い、スクリーン印刷
法によって下部電極膜（４）を形成し、続いて１３００
℃の温度で焼成した。この下部電極膜（４）の厚さは、
焼成操作によって、５μｍとなった。

【００４２】その後、かかる下部電極膜（４）の上に、
更に圧電層（６）を３０μｍの厚さにおいて形成した。
なお、この圧電層（６）の形成には、マグネシウムニオ
ブ酸鉛とジルコン酸鉛とチタン酸鉛とからなる成分を主
成分とする圧電材料を用い、それを焼成後の厚さが３０
μｍとなるようにスクリーン印刷して、所定の温度にお
いて焼成（熱処理）を行なう手法を採用した。この圧電
材料（圧電層６）の焼成時の温度プロファイル、即ち昇
温速度、焼成温度及び降温速度（焼成温度と８００℃と
の間のもの）は、下記表１の通りである。また、８００
℃以下の降温は、自然放冷によって行なった。

【００４３】

【表１】

【００４４】さらに、かかるセラミック基体（２）の薄
肉厚部（２ａ）上に積層された下部電極膜（４）及び圧
電層（６）に加えて、上部電極膜（８）として、Ｃｒ膜
（下層）及びＣｕ膜（上層）を、それぞれ、スパッタリ
ングにより順次重ねて形成した。なお、Ｃｒ膜（下層）
及びＣｕ膜（上層）は、何れも、０．２μｍの厚さを有
するものであった（従って、上部電極膜８の厚さとして
は０．４μｍとなる）。

【００４５】また、比較例２においては、上記の如き膜
形成手法によらず、圧電板を貼り付ける手法により、圧
電素子を作製した。なお、基板材料としては、前記と同
様のものを用い、導電性接着材により５μｍの厚さの下
部電極膜（４）を形成し、そして予め表１に示される焼
成温度プロファイルにて焼成した３０μｍ厚の圧電板を
貼り付けて、作製した。また、上部電極膜（８）につい
ては、上記の圧電膜型素子と同様に形成した。

【００４６】かくして得られた各種の素子について、本
発明に従う変位量（Ｙａ、Ｙｂ）を測定し、その結果を
下記表２に示した。なお、分極処理条件は、温度：１０
０℃、電界：３ｋＶ／mm、処理時間：１時間である。ま
た、変位量の測定は、４０Ｖのパルス波形の駆動電圧を
印加して測定した。ここで、分極処理方向は、上部電極
膜（８）を正極とする方向を順方向とし、下部電極膜
（４）を正極とする方向を逆方向と定義し、変位測定時
の駆動電圧も、そのような定義された方向に準じて印加
せしめた。

【００４７】そして、試験Ａにおいては、先ず、分極処
理を施していない状態下における各素子の順方向駆動電
圧印加時の変位量Ｙｏを測定し、その後、順方向に分極
処理を施して変位量（Ｙａ）を測定し、次いで逆方向に
分極処理を施して変位量（Ｙｂ）を測定し、最後に再度
順方向に分極処理を施して変位量（Ｙａ′）を測定し
て、ＹａとＹａ′が略等しいことで、測定の再現性を確
認した。同様に、試験Ｂにおいては、最初に、逆方向分
極処理を施して変位量（Ｙｂ）を測定し、次に順方向に
分極処理を施して変位量Ｙａを測定し、最後に再度逆方
向に分極処理を施して変位量（Ｙｂ′）を測定して、Ｙ
ｂとＹｂ′が略等しいことで測定の再現性を確認した。
これら試験Ａ及び試験Ｂの手順を示すと、以下の如くな
る。

【００４８】試験Ａ：変位量Ｙｏ測定（順方向駆動電圧） ↓ 順方向分極処理 ↓ 変位量Ｙａ測定（順方向駆動電圧） ↓ 逆方向分極処理 ↓ 変位量Ｙｂ測定（逆方向駆動電圧） ↓ 再度順方向分極処理 ↓ 変位量Ｙａ′測定（順方向駆動電圧）試験Ｂ：逆方向分極処理 ↓ 変位量Ｙｂ測定（逆方向駆動電圧） ↓ 順方向分極処理 ↓ 変位Ｙａ測定（順方向駆動電圧） ↓ 再度逆方向分極処理 ↓ 変位量Ｙｂ′測定（逆方向駆動電圧）

【００４９】

【表２】

【００５０】かかる表２の結果からも明らかなように、
本発明に従う圧電膜型素子にあっては、高いＹａ／Ｙｂ
値を備えており、分極処理を施さなくても、所定の駆動
電圧の印加によって充分に大きな変位（Ｙｏ値）を示す
ものであり、また分極処理によって、更に高い変位量
（Ｙａ値）を示しているのである。これに対して、比較
例１に係る圧電膜型素子においては、Ｙａ／Ｙｂ値が低
く、それに伴い変位量（Ｙａ、Ｙｂ）の劣るものであっ
た。また、圧電板貼付型素子である比較例２のものにあ
っては、本発明例１と同様な圧電材料焼成条件を採用し
ているにも拘わらず、かかる本発明例１の素子に比べて
変位量（Ｙａ）において、著しく劣るものとなった。

【図面の簡単な説明】

【図１】本発明が適用される圧電膜型素子の一例を示す
斜視部分説明図である。

【図２】圧電素子のヒステリシス曲線を観測するための
ソーヤ・タワ回路を示す回路図である。

【図３】図２に示されるソーヤ・タワ回路を用いて得ら
れたヒステリシス曲線の一例を示す図であって、（ａ）
は従来の圧電膜型素子のものを示し、（ｂ）は本発明に
従う圧電膜型素子のものを示している。

【図４】本発明が適用される圧電膜型素子の他の一例を
示す斜視部分説明図である。

【図５】本発明が適用される圧電膜型素子の更に異なる
他の一例を示す斜視部分説明図である。

【符号の説明】

２セラミック基体４下部電極膜６圧電層８上部電極膜１０圧電作動部１２圧電層１４電極層１６板状圧電体１８接着剤層

───────────────────────────────────────────────────── フロントページの続き (72)発明者駒澤正人愛知県名古屋市瑞穂区須田町２番56号日本碍子株式会社内 (56)参考文献特開平３−128681（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 41/09

Claims

(57)【特許請求の範囲】

【請求項１】薄肉のセラミック基板と、該セラミック
基板上に層状に順次設けた下部電極、圧電体膜及び上部
電極より構成される膜状の圧電作動部とを備えた圧電膜
型素子にして、該上部電極を正極として分極処理し、更
に該上部電極を正極として駆動電圧を印加したときに得
られる変位量（Ｙａ）と、かかる上部電極の場合と同様
な条件下において、前記下部電極を正極として分極処理
し、更に該下部電極を正極として駆動電圧を印加したと
きに得られる変位量（Ｙｂ）との比（Ｙａ／Ｙｂ）が、
１．０５以上であることを特徴とする圧電膜型素子。
【請求項２】請求項１に記載の圧電膜型素子に対し、
その上部電極を正極として、分極処理を施すことを特徴
とする圧電膜型素子の処理方法。
【請求項３】請求項１に記載の圧電膜型素子または請
求項２において分極処理して得られた圧電膜型素子を駆
動するに際し、該圧電膜型素子の上部電極を正極とし
て、所定の駆動電圧を印加せしめることを特徴とする圧
電膜型素子の駆動方法。