JP3276865B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は映像信号処理装置に関
し、特に例えば複数のカメラからの複数のカメラ信号を
ビデオテープレコーダ（ＶＴＲ）によって記録するため
にその複数のカメラ信号を時分割多重する時分割多重回
路、および複数のカメラ信号および／またはＶＴＲから
の再生信号をモニタに分割表示させるマルチディスプレ
イ回路を備える、映像信号処理装置に関する。

【０００２】

【従来の技術】図６に示す従来のこの種の映像信号処理
装置１では、入力端子Ｃ１〜Ｃ４のそれぞれから入力さ
れたカメラ信号に基づいて時分割多重カメラ信号および
マルチ映像信号を生成するとき、時分割多重回路５ａに
含まれるセレクタ２ａ〜２ｃとマルチ映像回路５ｂに含
まれるセレクタ２ｄとが能動化される。したがって、時
分割多重回路５ａでは、入力されたカメラ信号のいずれ
かがセレクタ２ａ〜２ｃのそれぞれで選択され、選択さ
れたカメラ信号がデコーダ４ａ〜４ｃでそれぞれデコー
ドされる。そして、デコーダ４ａ〜４ｃの出力に基づい
て時分割多重カメラ信号が生成される。一方、マルチ映
像回路５ｂでは、いずれかのカメラ信号がセレクタ２ｄ
で選択され、選択されたカメラ信号がデコーダ４ｄでデ
コードされる。そして、デコーダ４ａ〜４ｄの出力に基
づいてマルチ映像信号が生成される。

【０００３】これに対して、入力されたカメラ信号に基
づいてマルチ映像信号のみを生成するときは、セレクタ
２ｄ〜２ｆが能動化される。したがって、いずれかのカ
メラ信号がセレクタ２ｄ〜２ｆで選択され、選択された
カメラ信号がデコーダ４ｄ〜４ｆでデコードされ、そし
て、デコーダ４ｄ〜４ｆの出力に基づいてマルチ映像信
号が生成される。

【０００４】

【発明が解決しようとする課題】しかし、このような従
来技術では、６つのセレクタ２ａ〜２ｆと６つのデコー
ダ４ａ〜４ｆとが同時に使用されることはなく、回路構
成に無駄があった。それゆえに、この発明の主たる目的
は、構成を簡略化できる、映像信号処理装置を提供する
ことである。

【０００５】

【課題を解決するための手段】この発明は、複数の映像
信号に基づいて時分割多重信号を生成する時分割多重回
路と複数の映像信号に基づいてマルチ映像信号を生成す
るマルチ映像回路を備える映像信号処理装置において、
時分割多重回路は、複数の映像信号を選択的に出力する
少なくとも１つの第１選択手段、および第１選択手段に
よって選択的に出力された映像信号をデコードする第１
デコーダを含み、マルチ映像回路は、複数の映像信号を
選択的に出力する少なくとも１つの第２選択手段および
第２選択手段によって選択的に出力された映像信号をデ
コードする第２デコーダを含み、第１デコーダおよび第
２デコーダの出力に基づいてマルチ映像信号を生成す
る、映像信号処理装置である。

【０００６】

【作用】時分割多重回路では、第１選択手段が複数の映
像信号を選択的に出力し、第１デコーダが選択された映
像信号をデコードする。そして、第１デコーダの出力に
基づいて時分割多重信号が生成される。一方、第１デコ
ーダの出力はマルチ映像回路にも入力される。マルチ映
像回路ではまた、たとえば第２選択手段が複数の映像信
号を選択的に出力し、第２デコーダが選択された映像信
号をデコードする。そして、第１デコーダの出力と第２
デコーダの出力とに基づいてマルチ映像信号が生成され
る。

【０００７】

【発明の効果】この発明によれば、第１選択手段によっ
て選択的に出力される映像信号をマルチ映像回路に与え
るようにしたため、マルチ映像回路に第１選択手段を設
ける必要がなく、回路構成を簡略化できる。この発明の
上述の目的，その他の目的，特徴および利点は、図面を
参照して行う以下の実施例の詳細な説明から一層明らか
となろう。

【０００８】

【実施例】図１を参照して、この実施例の映像信号処理
装置１０は、図示しない４つのカメラから出力されたカ
メラ信号Ｘ，Ｙ，ＺおよびＡを受ける入力端子Ｃ１〜Ｃ
４を含み、そのカメラ信号Ｘ，Ｙ，ＺおよびＡはセレク
タ１２ａ〜１２ｄに与えられる。なお、セレクタ１２ｄ
は入力端子Ｖから入力された図示しないＶＴＲからの再
生信号も受ける。

【０００９】カメラ信号Ｘ，Ｙ，ＺおよびＡをＶＴＲに
よって記録するとともに、モニタ４０に出力する第１モ
ードでは、時分割多重回路１３ａに含まれるセレクタ１
２ａ〜１２ｃは、制御回路１４ａで制御され、図２
（Ａ）〜（Ｃ）に示すような第１セレクト信号〜第３セ
レクト信号に従って、カメラ信号Ｘ〜Ａのいずれかを選
択する。すなわち、第１セレクト信号〜第３セレクト信
号のそれぞれは２ビットのデータをもつ信号であり、そ
のデータ値が“００”を示すとき、セレクタ１２ａ〜１
２ｃはカメラ信号Ｘを選択する。また、そのデータ値が
“０１”を示すとき、セレクタ１２ａ〜１２ｃはカメラ
信号Ｙを選択する。さらに、そのデータ値が“１０”を
示すとき、セレクタ１２ａ〜１２ｃはカメラ信号Ｚを選
択する。さらにまた、そのデータ値が“１１”を示すと
き、セレクタ１２ａ〜１２ｃはカメラ信号Ａを選択す
る。

【００１０】図２（Ａ）〜（Ｃ）からわかるように、第
１セレクト信号〜第３セレクト信号は、３フィールド毎
にデータ値がディクリメントされかつ、互いに位相が４
フィールドずれている信号である。したがって、セレク
タ１２ａからは図２（Ｄ）に示すような時分割多重カメ
ラ信号が出力され、セレクタ１２ｂからは図２（Ｆ）に
示すような時分割多重カメラ信号が出力され、セレクタ
１２ｃからは図２（Ｈ）に示すように時分割多重カメラ
信号が出力され、そしてそれぞれの時分割多重されたカ
メラ信号が個別にデコーダ１６ａ〜１６ｃに与えられ
る。デコーダ１６ａ〜１６ｃは、入力された時分割多重
信号を色復調するとともに、その時分割多重カメラ信号
に含まれるかつ図２（Ｅ），（Ｇ）および（Ｉ）に示す
垂直同期信号を検出する。なお、検出された垂直同期信
号に従って後述するＶＲＡＭ２６ａ〜２６ｅへの書き込
みが制御される。

【００１１】セレクタ１８ａおよび１８ｂは、３入力１
出力のセレクタであり、セレクタ１８ａは、制御回路１
４ａからの第４セレクト信号に従って、デコーダ１６ａ
〜１６ｃから出力された時分割多重カメラ信号のいずれ
かを選択し、セレクタ１８ｂは、制御回路１４ａからの
第５セレクト信号に従って、デコーダ１６ａ〜１６ｃを
介した時分割多重カメラ信号のいずれかを選択する。

【００１２】具体的には、第４セレクト信号は、図２
（Ｊ）に示すように、２フィールド毎に２ビットのデー
タ値を“１０”，“０１”および“００”の間で切り換
えられる信号である。セレクタ１８ａはそのデータ値が
“００”のときデコーダ１６ａの出力を選択し、そのデ
ータ値が“０１”のときデコーダ１６ｂの出力カメラ信
号を選択し、そのデータ値が“１０”のときデコーダ１
６ｃの出力カメラ信号を選択する。したがって、セレク
タ１８ａからは、図２（Ｋ）に示すようにカメラ信号Ｘ
およびＺが２フィールド毎に交互に切り換えられて出力
される。第５セレクト信号は、図２（Ｍ）に示すよう
に、第４セレクト信号に対して位相が３フィールド遅れ
ている信号である。したがって、セレクタ１８ｂもまた
セレクタ１８ａと同様に出力を切り換えるが、セレクタ
１８ｂからは図２（Ｎ）に示すように、カメラ信号Ｙお
よびＡが２フィールド毎に交互に切り換えて出力され
る。

【００１３】セレクタ１８ａから出力されたカメラ信号
ＸおよびＺは、Ａ／Ｄ変換器２０ａでディジタルデータ
に変換された後、フィルタ２２ａに与えられるととも
に、１フィールド分のメモリ容量をもつＶＲＡＭ２６ａ
に書き込まれる。セレクタ１８ｂから出力されたカメラ
信号ＹおよびＡは、Ａ／Ｄ変換器２０ｂでディジタルデ
ータに変換された後、フィルタ２２ｂに与えられるとと
もに、１フィールド分のメモリ容量をもつＶＲＡＭ２６
ｂに書き込まれる。なお、２フィールド毎に切り換わる
それぞれのカメラ信号には１フィールド分のカメラ信号
がそっくり含まれいるため、それがＶＲＡＭ２６ａおよ
び２６ｂに書き込まれる。ＶＲＡＭ２６ａおよび２６ｂ
に書き込まれたカメラ信号は交互に読み出され、これに
よってカメラ信号Ｘ，Ｙ，ＺおよびＡが１フィールドご
とに時分割多重された時分割多重カメラ信号が生成され
る。このとき時分割カメラ信号は、Ｄ／Ａ変換器２８ａ
を介して出力端子Ｃ５から図示しないＶＴＲに与えら
れ、そのＶＴＲによってビデオテープに記録される。フ
ィルタ２２ａおよび２２ｂに与えられたカメラ信号は、
水平方向において１画素おきに間引かれ、セレクタ２４
ａ〜２４ｃに与えられる。

【００１４】一方、マルチ映像回路に含まれるセレクタ
１２ｄは、第１モードにおいて制御回路１４ｂから出力
された図２（Ｐ）に示すような第６セレクト信号によっ
て制御される。この第６セレクト信号は、３ビットのデ
ータ値をもつ信号であり、セレクタ１２ｄは“００
０”，“００１”および“０１１”のそれぞれに応じて
カメラ信号Ｘ，Ｙ，ＺおよびＺを選択する。このため、
セレクタ１２ｄからは図２（Ｑ）に示すような時分割多
重信号が出力される。

【００１５】なお、セレクタ１８ｃは制御回路１４ｂか
らの第７セレクト信号に従ってデコーダ１６ｂ〜１６ｄ
の出力を選択する。すなわち、セレクタ１８ｃは、デー
タ値が“００”のときデコーダ１６ｄの出力を選択し、
データ値が“０１”のときデコーダ１６ｂの出力を選択
し、データ値が“１０”のときデコーダ１６ｃの出力を
選択する。また、セレクタ１８ｄはセレクタ１８ｃと同
様に制御回路１４ｂからの第８セレクト信号に従ってデ
コーダ１６ｂ〜１６ｄからの出力を選択するとともに、
データ値が“１１”のときデコーダ１６ｂ〜１６ｄのい
ずれの出力も選択しない。第１のモードでは、セレクタ
１８ｃには制御回路１４ｂからデータ値“００”をもつ
第７セレクト信号が与えられ、セレクタ１８ｄにはデー
タ値“１１”をもつ第８セレクト信号が与えられ、これ
によってＡ／Ｄ変換器２０ｃにはデコーダ１６ｄの出力
が与えられ、Ａ／Ｄ変換器２０ｄには何も与えない。Ａ
／Ｄ変換器２０ｃから出力された時分割多重カメラ信号
は、フィルタ２２ｃで水平方向に１画素おきに間引か
れ、セレクタ２４ａ〜２４ｃに与えられる。

【００１６】このようにして、セレクタ２４ａ〜２４ｃ
に入力された図２（Ｋ），（Ｎ）および（Ｑ）に示す時
分割多重カメラ信号に含まれる所望のカメラ信号が、そ
れぞれの時分割多重カメラ信号に含まれる図２（Ｌ），
（Ｏ）および（Ｒ）に示す垂直同期信号に基づいて、セ
レクタ２４ａ〜２４ｃで選択される。垂直同期信号が入
力される順にそれに続くカメラ信号が選択される。ただ
し、１フィールドに満たないカメラ信号およびフィルタ
２２ｄから出力されたそれぞれのカメラ信号の最初の１
フィールド期間における信号は除外される。したがっ
て、この実施例では、カメラ信号がＸ，Ｙ，Ｘ，Ｚ，
Ｙ，Ａ…の順で斜線で示すカメラ信号が選択され、ＶＲ
ＡＭ２６ｃ〜２６ｅに与えられる。

【００１７】図３に示すように、ＶＲＡＭ２６ｃ〜２６
ｅのメモリ領域は４分割され、セレクタ２４ａ〜２４ｃ
で選択されたカメラ信号は、ＶＲＡＭ２６ｃ，２６ｄお
よび２６ｅの順で空いているメモリ領域に書き込まれ
る。そして、所望の４つのカメラ信号がＶＲＡＭ２６ｃ
〜２６ｅからインタレース方式で読み出され、Ｄ／Ａ変
換器を介して出力端子Ｃ６から出力される。したがっ
て、そのカメラ信号に対応する４つの映像信号が、図４
にしめすモニタ４０に形成されたＭ１，Ｍ２，Ｍ３およ
びＭ４の領域に表示される。

【００１８】一方、カメラから出力されたカメラ信号
Ｘ，Ｙ，ＺおよびＡをＶＴＲによって記録するととも
に、そのカメラ信号のいずれか（例えばＸ，Ｙおよび
Ｚ）とＶＴＲからの再生信号に含まれるいずれかのカメ
ラ信号（例えばＡ′）をモニタ４０に表示する第２のモ
ードでは、制御回路１４ｂは、データ値“１００”をも
つ第６セレクト信号をセレクタ１２ｄに与える。このた
め、セレクタ１２ｄからは、入力端子Ｖから入力された
かつ図２（Ｑ）に示すようなＶＴＲの再生信号が出力さ
れる。その後デコーダ１６ｄを介した再生信号は、セレ
クタ１８ｃおよび１８ｄに与えられるが、制御回路１４
ｂは第１モードと同様にセレクタ１８ｃおよび１８ｄを
制御するため、この再生信号はセレクタ１８ｃおよびＡ
／Ｄ変換器２０ｃを介してフィルタ２２ｃに与えられ
る。第２のモードでは、セレクタ２４ｃおよびＶＲＡＭ
２６ｅは、再生信号のためにのみ使用されるので、フィ
ルタ２２ｃから出力された再生信号は、ＶＲＡＭ２６ｅ
に与えられ、ＶＲＡＭ２６ｅに形成されたいずれか２つ
の再生信号に含まれるカメラ信号Ａ′が交互に書き込ま
れる。Ａ／Ｄ変換器２０ａおよび２０ｂから出力された
時分割多重カメラ信号は、上述と同様にＶＴＲによって
記録されるとともに、フィルタ２２ａおよび２２ｂで水
平方向に間引かれてセレクタ２４ａおよび２４ｂに入力
される。そして、セレクタ２４ａおよび２４ｂでカメラ
信号Ｘ，ＹおよびＺが選択され、ＶＲＡＭ２６ｃおよび
２６ｄに書き込まれる。このようにして、ＶＲＡＭ２６
ｃ〜２６ｅに書き込まれたカメラ信号Ｘ，Ｙ，Ｚおよび
Ａ′はインタレース方式で読み出され、Ｄ／Ａ変換器２
８ｂを介して出力端子Ｃ６モニタ４０に出力される。し
たがって、図４に示すモニタ４０のＭ１，Ｍ２，Ｍ３の
領域にはカメラ信号Ｘ，ＹおよびＺに対応する映像が表
示され、Ｍ４の領域にはカメラ信号Ａ′に対応する映像
が表示される。なお、Ｍ４の領域には再生信号に含まれ
る他のいずれかのカメラ信号を出力してもよい。

【００１９】入力端子Ｃ１〜Ｃ４から入力されたカメラ
信号Ｘ，Ｙ，ＺおよびＡをモニタにのみ出力する第３の
モードでは、制御回路１４ｂがセレクタ１２ｂ〜１２ｄ
を制御する。すなわち、セレクタ１２ｂおよび１２ｃに
は、図５（Ｂ）および（Ｃ）に示すような第２セレクト
信号および第３セレクト信号が制御回路１４ｂから与え
られ、これによってセレクタ１２ｂおよび１２ｃが図５
（Ｆ）および（Ｈ）に示すような時分割多重カメラ信号
を生成する。また、セレクタ１２ｄは図５（Ａ）に示す
第６セレクト信号を受け、これによって図５（Ｄ）に示
す時分割多重カメラ信号を生成する。セレクタ１２ｂ〜
１２ｄの出力は、デコーダ１６ｂ〜１６ｄを個別に介
し、セレクタ１８ｃおよび１８ｄに与えられる。

【００２０】セレクタ１８ｃは図５（Ｊ）に示す第７セ
レクト信号に従ってデコーダ１６ｂ〜１６ｄの出力を選
択し、セレクタ１８ｄは図５（Ｍ）に示す信号に従って
デコーダ１６ｂ〜１６ｄからの出力を選択する。したが
って、セレクタ１８ｃからは図５（Ｋ）に示すようにカ
メラ信号ＸおよびＺが２フィールド毎に交互に切り換え
られる時分割多カメラ信号が出力され、セレクタ１８ｄ
からは図５（Ｎ）に示すようにカメラ信号ＹおよびＡが
２フィールド毎に交互に切り換えられる時分割多重カメ
ラ信号が出力される。セレクタ１８ｃおよび１８ｄから
出力された時分割多重カメラ信号は、Ａ／Ｄ変換器２０
ｃおよび２０ｄでディジタルデータに変換され、フィル
タ２２ｃおよび２２ｄで１画素おきに間引かれてセレク
タ２４ａ，２４ｂおよび２４ｃに与えられる。ただし、
制御回路１４ｂは、この時分割多重カメラ信号に含まれ
る図５（Ｌ）および（Ｏ）に示すような垂直同期信号に
基づいてセレクタ２４ａおよび２４ｂのみを制御し、所
望のカメラ信号を選択する。

【００２１】具体的に説明すると、セレクタ２４ａおよ
び２４ｂは、垂直同期信号が入力される順にそれに続く
１フィールド分のカメラ信号を選択し、ＶＲＡＭ２６ｃ
および２６ｄに入力する。ただし、１フィールドに満た
ないカメラ信号は除外される。したがって、セレクタ２
４ａおよび２４ｂからはＸ，Ｙ，Ｚ，Ａ，Ｘ，Ｙ…の順
で斜線で示すカメラ信号が出力され、ＶＲＡＭ２６ｃお
よび２６ｄに交互に書き込まれる。同時に、書き込みが
実行されてないメモリ領域からカメラＸ，Ｙ，Ｚおよび
Ａがインタレース方式で読み出され、Ｄ／Ａ変換器２８
ｂを介して。出力端子Ｃ６から出力される。

【００２２】ＶＴＲの再生信号に含まれる１つのカメラ
信号（例えばＡ′）のみをモニタ４０から出力する第４
モードでは、制御回路１４ｂはデータ値“１００”をも
つ第６セレクト信号をデータ値“００”をもつ第７セレ
クト信号とデータ値“１１”をもつ第８セレクト信号と
を出力する。入力端子Ｖから入力された図５（Ｑ）に示
すような再生信号は、デコーダ１６ｄ，セレクタ１８ｃ
およびＡ／Ｄ変換器２０ｃを介してフィルタ２２ｃに与
えられる。しかし、第４モードでは１つのカメラ信号し
かモニタ４０に出力されないため、フィルタ２２ｃを能
動化する必要なく、その再生信号がそのままセレクタ２
４ａ，２４ｂおよび２４ｃに与えられる。制御回路１４
ｂは、セレクタ２４ａのみを制御し、カメラ信号Ａ′の
みを選択する。第４モードでは、ＶＲＡＭ２６ｃだけが
有効となり、その上側の２つのメモリ領域と下側の２つ
のメモリ領域に選択されたカメラ信号Ａ′が交互に書き
込まれる。そして、書き込みが実行されてないメモリ領
域のカメラ信号Ａ′がインタレース方式で読み出され、
出力端子Ｃ６から出力される。しかし、このカメラ信号
Ａ′は１フィールド分しかないので、モニタ４０はこの
カメラ信号Ａ′に垂直補間をしてから映像を出力する。

【００２３】このように、第１モードおよび第２モード
では、セレクタ１２ａ〜１２ｃの出力がデコーダ１６ａ
〜１６ｃ、セレクタ１８ａおよび１８ｂ，Ａ／Ｄ変換器
２０ａおよび２０ｂならびにフィルタ２２ａおよび２２
ｂを介してセレクタ２４ａ〜２４ｃに与えられ、第３の
モードではセレクタ１２ｂおよび１２ｃの出力が、デコ
ーダ１６ｂおよび１６ｃ，セレクタ１８ｃおよび１８
ｄ，Ａ／Ｄ変換器２０ｃおよび２０ｄならびにフィルタ
２２ｃおよび２２ｄを介してセレクタ２４ａ〜２４ｃに
与えられる。したがって、セレクタ１２ｂおよび１２ｃ
ならびにデコーダ１６ｂおよび１６ｃを第１モード〜第
３モードで共用でき、従来の映像信号処理装置１で使用
していたセレクタ１２ｅおよび１２ｆ、そしてデコーダ
１２ｅおよび１２ｆを削除することができる。すなわ
ち、回路構成を従来に比べて簡略化でき、基盤面積を有
効に使用できる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１実施例において、第１，第２モードのとき
の制御回路からのセレクト信号およびそのセレクト信号
に対応するカメラ信号と垂直同期信号のタイミング図で
ある。

【図３】図１実施例に使用するＶＲＡＭのメモリ領域を
示す図解図である。

【図４】図１実施例によりモニタにカメラ信号および再
生信号を表示したときのモニタの分布を示す図解図であ
る。

【図５】図１実施例において、第３，第４モードのとき
の制御回路からのセレクト信号およびそのセレクト信号
に対応するカメラ信号と垂直同期信号のタイミング図で
ある。

【図６】従来の映像信号処理装置を示すブロック図であ
る。

【符号の説明】

１０ …映像信号処理装置 １２ａ〜１２ｄ，１８ａ〜１８ｄ，２４ａ〜２４ｃ …
セレクタ １３ａ …時分割多重回路 １３ｂ …マルチ映像回路 １４ａ，１４ｂ …制御回路 ２６ａ〜２６ｅ …ＶＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−9322（ＪＰ，Ａ) 特開 平８−154204（ＪＰ，Ａ) 実開 昭64−3371（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/76 - 5/956 H04N 5/44 - 5/46

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の映像信号に基づいて時分割多重信号
   を生成する時分割多重回路と前記複数の映像信号に基づ
   いてマルチ映像信号を生成するマルチ映像回路を備える
   映像信号処理装置において、 前記時分割多重回路は、前記複数の映像信号を選択的に
   出力する少なくとも１つの第１選択手段、および前記第
   １選択手段によって選択的に出力された映像信号をデコ
   ードする第１デコーダを含み、 前記マルチ映像回路は、前記複数の映像信号を選択的に
   出力する少なくとも１つの第２選択手段および前記第２
   選択手段によって選択的に出力された映像信号をデコー
   ドする第２デコーダを含み、前記第１デコーダおよび前
   記第２デコーダの出力に基づいて前記マルチ映像信号を
   生成する 、映像信号処理装置。