JP3275800B2 - Method of forming electrode wiring - Google Patents
Method of forming electrode wiringInfo
- Publication number
- JP3275800B2 JP3275800B2 JP26166997A JP26166997A JP3275800B2 JP 3275800 B2 JP3275800 B2 JP 3275800B2 JP 26166997 A JP26166997 A JP 26166997A JP 26166997 A JP26166997 A JP 26166997A JP 3275800 B2 JP3275800 B2 JP 3275800B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- electrode
- metal film
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電極配線を有する
半導体装置とその製造方法に関するもので、特に低抵抗
で且つ耐食性が高く、また金属膜を構成する元素の拡散
の無い信頼性の高い配線を提供するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having an electrode wiring and a method of manufacturing the same, and more particularly to a wiring having a low resistance, a high corrosion resistance, and a high reliability without diffusion of elements constituting a metal film. Is provided.
【0002】[0002]
【従来の技術】絶縁性基板上に形成された電極配線は、
LSI、TFTアレイなど多くの半導体装置の分野で用
いられている。これらの電極配線はその目的によって材
料、構成の選択が為されている。近年、デバイスの高性
能化、高密度化、或いはTFTアレイのような大型化が
進み、電極配線はより低抵抗化が望まれている。2. Description of the Related Art Electrode wires formed on an insulating substrate are:
It is used in many fields of semiconductor devices such as LSIs and TFT arrays. Materials and configurations of these electrode wirings are selected depending on the purpose. In recent years, the performance and density of devices have been increased and the size of devices such as TFT arrays has been increased, and it is desired that electrode wires have lower resistance.
【0003】そこで以下では、TFTアレイの分野で用
いられている第1の従来例を図8を用いて説明する。図
8に示したのは、従来のTFTアレイを模式的に示した
断面構造図である。A first conventional example used in the field of TFT arrays will be described below with reference to FIG. FIG. 8 is a sectional structural view schematically showing a conventional TFT array.
【0004】SiOxよりなるアンダーコート膜32が
形成された透光性基板31上に所定のパターンの多結晶
Si膜33が形成され、更に全面にSiOx膜よりなる
ゲート絶縁膜34が形成されている。多結晶Si膜33
のパターン上にTa/Cu/Ta積層膜よりなるゲート
電極35が形成されている。このゲート電極35をマス
クとしてBを含むガス及びPを含むガスを各々選択的に
注入することで、p型及びn型の半導体領域33P及び
33Nが形成されている。更に上層に向かって、ゲート
電極35と画素電極37を電気的に分離するためのSi
Ox膜よりなる第1層間絶縁膜36、及び画素電極37
とソース電極39S及びドレイン電極39Dを電気的に
分離するためのSiOx膜よりなる第2層間絶縁膜38
が順次形成されている。そして最上層面には水分等の侵
入を阻止し、デバイスの信頼性を高める目的で、SiN
x膜よりなるパッシベーション膜40が形成されてい
る。A polycrystalline Si film 33 having a predetermined pattern is formed on a translucent substrate 31 on which an undercoat film 32 made of SiOx is formed, and a gate insulating film 34 made of a SiOx film is formed on the entire surface. . Polycrystalline Si film 33
A gate electrode 35 made of a Ta / Cu / Ta laminated film is formed on the above pattern. By selectively injecting a gas containing B and a gas containing P using the gate electrode 35 as a mask, p-type and n-type semiconductor regions 33P and 33N are formed. Further toward the upper layer, Si for electrically separating the gate electrode 35 and the pixel electrode 37 is formed.
First interlayer insulating film 36 made of an Ox film, and pixel electrode 37
Interlayer insulating film 38 made of a SiOx film for electrically separating the source electrode 39S and the drain electrode 39D from each other.
Are sequentially formed. In order to prevent intrusion of moisture and the like on the uppermost layer surface and to improve the reliability of the device, SiN
A passivation film 40 made of an x film is formed.
【0005】ここでソース電極39S及びドレイン電極
39Dは、第2層間絶縁膜38、第1層間絶縁膜36、
及びゲート絶縁膜34を貫くように形成されたコンタク
トホールを介して、半導体領域33P若しくは半導体領
域33Nと電気的に接続されている。また、ゲート電極
35及びソース電極39SはTFTアレイの信号配線、
走査配線としての役割も兼ね備えている。Here, the source electrode 39S and the drain electrode 39D are formed by a second interlayer insulating film 38, a first interlayer insulating film 36,
In addition, it is electrically connected to the semiconductor region 33P or the semiconductor region 33N through a contact hole formed so as to penetrate the gate insulating film 34. Further, the gate electrode 35 and the source electrode 39S are signal wirings of the TFT array,
It also has a role as a scanning wiring.
【0006】以上のような多結晶SiTFTアレイで
は、トランジスタの性能が高いことで、スイッチング素
子及び信号配線を小型・細線化できる上、ゲート配線と
して低抵抗のCu膜を用いているため配線を細くするこ
とができる。その結果、大面積で且つ、高い画素開口
率、或いは高い精細度を有する優れた液晶表示装置を提
供することができる。In the above-described polycrystalline Si TFT array, the high performance of the transistor enables the switching element and the signal wiring to be reduced in size and thickness, and the wiring is made thin because a low-resistance Cu film is used as the gate wiring. can do. As a result, an excellent liquid crystal display device having a large area and a high pixel aperture ratio or high definition can be provided.
【0007】次に、電極配線の形成方法の第2の従来例
として、TFTアレイにおいてトランジスタのオフセッ
ト構造を形成するためのゲート電極配線の形成方法を図
9に示す断面工程図を用いて説明する。Next, as a second conventional example of a method of forming an electrode wiring, a method of forming a gate electrode wiring for forming an offset structure of a transistor in a TFT array will be described with reference to a sectional process diagram shown in FIG. .
【0008】まずSiOx膜よりなるアンダーコート膜
52が形成された透光性基板51上に、所定のパターン
の多結晶Si膜53が形成する。次に多結晶Si膜53
上の全面にSiOx膜よりなるゲート絶縁膜54を形成
し、続けてAl合金からなるゲート金属膜55を基板全
面に製膜し、さらにゲート金属膜55の表面に酒石酸ア
ンモニウム水溶液とエチレングリコールを電解液に用い
た陽極酸化法により、全面に渡って第1陽極酸化膜56
aを形成する(図9(a))。続いてレジストマスクを
用いたフォトリソグラフィー技術を用いて所定のレジス
トパターン57を形成し、これをマスクとして第1陽極
酸化膜56a及びゲート金属膜55をエッチング加工す
る(図9(b))。次にレジストパターン57を除去せ
ずにそのまま残した状態で、今度は蓚酸水溶液を用いた
陽極酸化法により、エッチング加工されたゲート金属膜
55Nの側壁部に所定の厚さの第2陽極酸化膜56bを
形成する(図9(c))。そしてレジストパターン57
を除去した後に、再度酒石酸アンモニウム水溶液とエチ
レングリコールを電解液に用いた陽極酸化法により、ゲ
ート金属膜55の表面の一部に第3陽極酸化膜56cを
形成する(図9(d))。陽極酸化膜56a〜cは、何
れも印加する電圧を制御することによって所望の厚さの
酸化膜を形成することができる。この様にして形成され
たゲート金属膜55、及び陽極酸化膜56a〜cをマス
クとしてB或いはPを含むガスを各々選択的に注入する
ことでp型或いはn型の半導体領域53SDとドーピン
グされない高抵抗領域53OFを形成する(図9
(e))。First, a polycrystalline Si film 53 having a predetermined pattern is formed on a translucent substrate 51 on which an undercoat film 52 made of a SiOx film is formed. Next, the polycrystalline Si film 53
A gate insulating film 54 made of a SiOx film is formed on the entire upper surface, a gate metal film 55 made of an Al alloy is formed on the entire surface of the substrate, and an aqueous solution of ammonium tartrate and ethylene glycol are electrolytically formed on the surface of the gate metal film 55. The first anodic oxide film 56 is formed over the entire surface by the anodic oxidation method used for the solution.
a is formed (FIG. 9A). Subsequently, a predetermined resist pattern 57 is formed by using a photolithography technique using a resist mask, and the first anodic oxide film 56a and the gate metal film 55 are etched using the resist pattern 57 as a mask (FIG. 9B). Next, in a state where the resist pattern 57 is left without being removed, a second anodic oxide film having a predetermined thickness is formed on the side wall portion of the gate metal film 55N which is etched by an anodic oxidation method using an oxalic acid aqueous solution. 56b is formed (FIG. 9C). And the resist pattern 57
Then, a third anodic oxide film 56c is formed on a part of the surface of the gate metal film 55 again by an anodic oxidation method using an aqueous solution of ammonium tartrate and ethylene glycol as an electrolytic solution (FIG. 9D). Each of the anodic oxide films 56a to 56c can form an oxide film having a desired thickness by controlling the applied voltage. By selectively injecting a gas containing B or P using the gate metal film 55 thus formed and the anodic oxide films 56a to 56c as masks, the p-type or n-type semiconductor region 53SD is not doped with high A resistance region 53OF is formed (FIG. 9).
(E)).
【0009】以降図には示さないが、SiOx膜よりな
る第1層間絶縁膜、透明導電膜をよりなる画素電極、S
iOx膜よりなる第2層間絶縁膜を作製した後、ゲート
金属膜55及び画素電極上の一部を開口し、Al膜とT
i膜との積層膜からなるソース・ドレイン電極、及び走
査配線を形成する。その後SiNx膜よりなるパッシベ
ーション膜の形成と、水素雰囲気中での熱処理による半
導体層の活性化を経て多結晶SiTFTアレイが完成す
る。Although not shown in the drawings, a first interlayer insulating film made of a SiOx film, a pixel electrode made of a transparent conductive film,
After forming a second interlayer insulating film made of an iOx film, a part of the gate metal film 55 and a part of the pixel electrode are opened, and an Al film and a T
A source / drain electrode and a scanning line are formed from a laminated film with the i film. Thereafter, a polycrystalline SiTFT array is completed through formation of a passivation film made of a SiNx film and activation of the semiconductor layer by heat treatment in a hydrogen atmosphere.
【0010】以上のような多結晶SiTFTアレイで
は、ゲート電極配線に低抵抗のAl合金膜を用いている
ため、信号配線を小型・細線化でき、大面積で且つ高い
画素開口率、或いは高い精細度を有する優れた液晶表示
装置を提供することができる。更に、n型トランジスタ
のソース・ドレイン領域のチャネル領域に接する領域
が、第2陽極酸化膜をマスクとしてPが注入されている
ため低ドーピング領域となっており、いわゆるオフセッ
ト領域を形成してソース・ドレイン領域での電界を緩和
する作用をするため、トランジスタの信頼性を著しく向
上することができる。In the above-described polycrystalline Si TFT array, since a low-resistance Al alloy film is used for the gate electrode wiring, the signal wiring can be made smaller and thinner, and has a larger area and a higher pixel aperture ratio or higher definition. An excellent liquid crystal display device having an excellent degree can be provided. Further, a region in contact with the channel region of the source / drain region of the n-type transistor is a low doping region because P is implanted using the second anodic oxide film as a mask. Since the function of relaxing the electric field in the drain region is achieved, the reliability of the transistor can be significantly improved.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、上記し
た従来の技術では下記に示すような問題点が生じる。However, the above-mentioned prior art has the following problems.
【0012】まず第1の従来例では、ゲート電極配線と
してTa/Cu/Taの積層構成を用いているために問
題点が存在する。低抵抗のCuを配線に用いることで、
信号配線の遅延による表示性能の低下を避け、より大面
積のTFTパネルを実現しようとしているわけである
が、一方で下層及び上層にTaを形成した積層構成とな
っている。下層のTa膜は、Cu膜がSiOx等の絶縁
膜に対して密着性に著しく劣り剥離し易いため、密着性
を高めるために形成されており、また上層のTa膜は、
Cu膜が空気中の水分等で容易に腐食し易いため、その
表面を保護する目的で形成されている。First, in the first conventional example, there is a problem because the laminated structure of Ta / Cu / Ta is used as the gate electrode wiring. By using low-resistance Cu for wiring,
Although it is trying to realize a TFT panel having a larger area while avoiding a decrease in display performance due to a delay of a signal wiring, it has a laminated structure in which Ta is formed in a lower layer and an upper layer. The lower Ta film is formed in order to enhance the adhesion, since the Cu film is remarkably inferior in adhesion to an insulating film such as SiOx and is easily peeled off.
Since the Cu film is easily corroded by moisture in the air and the like, it is formed for the purpose of protecting the surface.
【0013】この様に、Cu膜を電極配線として用いる
ために上下層に異なる金属を形成しなければならないた
め、同一のエッチング方法は使えないなど工程が複雑に
なって歩留まりが低下したり、コストを高める等の課題
が生じる。As described above, since different metals must be formed in the upper and lower layers in order to use the Cu film as the electrode wiring, the same etching method cannot be used, the process becomes complicated, the yield decreases, and the cost decreases. And other problems arise.
【0014】次に第2の従来例では、ゲート電極配線と
して上面及び側壁部に陽極酸化膜の形成されたAl合金
膜を用いているために問題点が存在する。低抵抗のAl
合金を配線に用いることで、信号配線の遅延による表示
性能の低下を避け、より大面積のTFTパネルを実現
し、また側壁部に陽極酸化膜を形成し、この陽極酸化膜
をマスクとしてオフセット領域を形成することで信頼性
の向上を図ろうとしているわけであるが、一方でオフセ
ット領域を形成するためのマスクとして機能させる陽極
酸化膜を形成するために3回もの陽極酸化工程を経てい
る。第1の陽極酸化膜は、側壁部の第2陽極酸化膜を形
成する際のフォトレジストの密着性を高まるためであ
り、第3陽極酸化膜は後工程におけるAl合金膜のヒロ
ックの発生を抑制したり、弗酸系のエッチング液による
腐食を防止したりするために必要となっている。Next, in the second conventional example, there is a problem because an Al alloy film having an anodic oxide film formed on an upper surface and a side wall is used as a gate electrode wiring. Low resistance Al
By using an alloy for the wiring, it is possible to avoid a decrease in display performance due to a delay in signal wiring, to realize a TFT panel having a larger area, to form an anodic oxide film on a side wall portion, and to use this anodic oxide film as a mask for an offset region. Is intended to improve the reliability, but on the other hand, three anodizing steps are performed to form an anodic oxide film functioning as a mask for forming an offset region. The first anodic oxide film is for enhancing the adhesiveness of the photoresist when forming the second anodic oxide film on the side wall portion, and the third anodic oxide film suppresses generation of hillocks in the Al alloy film in a later step. This is necessary to prevent corrosion by a hydrofluoric acid-based etchant.
【0015】その結果、陽極酸化膜を形成する工程が非
常に複雑であり生産性を低下させるという課題が発生す
る。また、ゲート電極配線であるAl合金膜とのコンタ
クトを形成するために表面に形成されたAlOx陽極酸
化膜をエッチング除去する必要があるが、AlOxとA
l合金膜を十分高い選択比でエッチングするのは非常に
困難である。As a result, there is a problem that the process of forming the anodic oxide film is very complicated and the productivity is reduced. Further, in order to form a contact with an Al alloy film as a gate electrode wiring, it is necessary to remove an AlOx anodic oxide film formed on the surface by etching.
It is very difficult to etch the l-alloy film with a sufficiently high selectivity.
【0016】そこで本発明は上記の問題点に鑑み、低抵
抗で信頼性の高いゲート電極及び信号配線を従来よりも
高い生産性で、且つ歩留まり良く形成することを主たる
目的とする。SUMMARY OF THE INVENTION In view of the above problems, it is a main object of the present invention to form a gate electrode and a signal wiring with low resistance and high reliability with higher productivity and higher yield than before.
【0017】[0017]
【課題を解決するための手段】上記の目的を達成するた
めに本発明の電極配線は、絶縁性基板上に形成された電
極配線であって、電極配線が金属膜と金属膜を覆うよう
に形成された酸化珪素膜とを有する構成となっており、
本発明の半導体装置は、絶縁性基板上に、少なくとも半
導体層、ゲート絶縁膜、ゲート電極及び信号配線が形成
された半導体装置であって、少なくともゲート電極また
は信号配線の一方が金属膜とその表面を覆う酸化珪素膜
とを有する構成となっている。In order to achieve the above object, an electrode wiring according to the present invention is an electrode wiring formed on an insulating substrate so that the electrode wiring covers a metal film and a metal film. And a formed silicon oxide film,
A semiconductor device of the present invention is a semiconductor device in which at least a semiconductor layer, a gate insulating film, a gate electrode, and a signal wiring are formed over an insulating substrate, and at least one of the gate electrode or the signal wiring has a metal film and a surface thereof. And a silicon oxide film covering the silicon oxide film.
【0018】また本発明の電極配線の形成方法は、絶縁
性基板上に珪素を含有する金属膜を成膜する工程と、金
属膜を所定のパターンに形成する工程と、所定のパター
ンに形成された金属膜を熱処理して金属膜中の珪素を表
面に析出させた後、表面に析出した珪素を選択的に酸化
する工程とを有する構成となっている。この時、金属膜
としては、AlまたはCuを含有することが望ましく、
金属膜表面に析出した珪素を選択的にを酸化する方法と
しては陽極酸化法を挙げることができる。Further, the method for forming an electrode wiring according to the present invention comprises the steps of forming a metal film containing silicon on an insulating substrate, forming the metal film in a predetermined pattern, and forming the metal film in a predetermined pattern. Heat treating the deposited metal film to deposit silicon in the metal film on the surface, and then selectively oxidizing the silicon deposited on the surface. At this time, the metal film preferably contains Al or Cu,
As a method for selectively oxidizing silicon deposited on the surface of the metal film, an anodic oxidation method can be used.
【0019】上記の構成によれば、選択的に容易に配線
表面に酸化珪素膜を形成することができる。According to the above configuration, the silicon oxide film can be selectively and easily formed on the wiring surface.
【0020】[0020]
【発明の実施の形態】以下本発明の実施の形態における
電極配線や半導体装置について図面を参照しながら説明
を行うが、具体的な説明を行う前にその概要について説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an electrode wiring and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings, but before giving a specific description, the outline thereof will be described.
【0021】本発明の電極配線は、絶縁性基板上に形成
された電極配線であって、電極配線の表面に電極配線を
覆う酸化珪素膜が形成されている。また、本発明の半導
体装置は、少なくとも半導体層、ゲート絶縁膜、ゲート
電極及びゲート電極に接続する走査信号配線、ソース・
ドレイン電極及びソース・ドレイン電極に接続する走査
信号配線、ソース・ドレイン電極及びソース・ドレイン
電極の何れか一方に接続する信号配線とを有し、少なく
ともゲート電極及び信号配線の一方を構成する金属膜の
表面が酸化珪素膜により覆われている。The electrode wiring of the present invention is an electrode wiring formed on an insulating substrate, and a silicon oxide film covering the electrode wiring is formed on the surface of the electrode wiring. Further, the semiconductor device of the present invention includes at least a semiconductor layer, a gate insulating film, a gate electrode, a scanning signal wiring connected to the gate electrode,
A metal film having at least one of a gate electrode and a signal wiring, including a scanning signal wiring connected to the drain electrode and the source / drain electrode, and a signal wiring connected to one of the source / drain electrode and the source / drain electrode; Is covered with a silicon oxide film.
【0022】上記のような構成を有することにより、第
1に、電極配線等を形成している金属膜の表面の腐食や
後工程でのエッチング工程など化学的、物理的な反応か
ら金属膜を保護できるため、生産性、歩留まりの向上が
実現できる。第2に、上述のように後工程での金属膜に
対する化学的、物理的作用を阻止できるため、デバイス
として望まれる電極配線を任意に選択することが容易に
なり、デバイスの特性向上を実現することができる。第
3に、金属膜の表面を覆う酸化珪素膜はウェットエッチ
ング法においてもドライエッチング法においても容易に
制御性良くエッチングを行うことができるため、電極配
線の取り出しも容易であり、生産性、歩留まりの向上が
実現できる。With the above configuration, firstly, the metal film is formed from chemical and physical reactions such as corrosion of the surface of the metal film forming the electrode wiring and the like and an etching process in a later process. Since protection can be achieved, productivity and yield can be improved. Secondly, as described above, chemical and physical effects on the metal film in the subsequent process can be prevented, so that it is easy to arbitrarily select an electrode wiring desired as a device, thereby realizing an improvement in device characteristics. be able to. Third, since the silicon oxide film covering the surface of the metal film can be easily etched with good controllability in both the wet etching method and the dry etching method, it is easy to take out the electrode wiring, and the productivity and the yield can be improved. Can be improved.
【0023】また、本発明の電極配線や半導体装置にお
いては、上記の構成において、金属膜をAl若しくはC
uとする。In the electrode wiring and the semiconductor device according to the present invention, in the above configuration, the metal film may be made of Al or C.
u.
【0024】これにより、第1に、電極配線として低抵
抗のAl若しくはCuを用いるため、例えばLSIの分
野においては配線を細くすることができるためデバイス
の消費電力を低減することができ、また例えばTFT液
晶パネルの分野では配線を細くできることで開口率向
上、大型化或いは高精細化、時定数の低減による駆動能
力の向上等のデバイスとしての性能向上を実現すること
ができる。第2に、Al及びCu膜は何れも低抵抗でよ
く知られた材料であるが、共に腐食性が高いため単独で
は非常に使い難く、耐食性を高めるために不純物を添加
するといった方法をとる場合が多いが、不純物の添加は
抵抗増を招くという課題がある。これに対して本発明の
電極配線では、表面が酸化珪素膜で覆われているため不
純物添加のないAl若しくはCu膜を用いることができ
るため、非常に低い配線抵抗を実現することができる。
第3に、Al膜の場合、成膜後の熱処理においてヒロッ
クを発生し、互いに交差する配線間同士のショートを引
き起こすという課題があるが、本発明の構成ではAl表
面が酸化珪素膜で覆われているために、ヒロックの発生
を抑止することができ、デバイスの信頼性を向上するこ
とができる。As a result, firstly, since low resistance Al or Cu is used as the electrode wiring, the wiring can be made thinner in the field of LSI, for example, so that the power consumption of the device can be reduced. In the field of TFT liquid crystal panels, it is possible to improve the performance as a device such as improving the aperture ratio, increasing the size or increasing the definition, and improving the driving capability by reducing the time constant by making the wiring thinner. Secondly, both Al and Cu films are well-known materials with low resistance, but both are highly corrosive and are therefore very difficult to use alone, and in cases where a method of adding impurities to increase corrosion resistance is used. However, there is a problem that the addition of impurities causes an increase in resistance. On the other hand, in the electrode wiring of the present invention, since the surface is covered with the silicon oxide film, an Al or Cu film without addition of impurities can be used, so that a very low wiring resistance can be realized.
Thirdly, in the case of the Al film, there is a problem that hillocks are generated in the heat treatment after the film formation and a short circuit occurs between wirings crossing each other. However, in the structure of the present invention, the Al surface is covered with the silicon oxide film. Therefore, generation of hillocks can be suppressed, and the reliability of the device can be improved.
【0025】さらに本発明の電極配線の形成方法は、絶
縁性基板上に少なくとも珪素を含む金属膜を成膜し所定
のパターンに形成した後、所定のパターンに形成された
珪素を含む金属膜を所定の温度で熱処理して金属膜中の
珪素を表面に析出させ、その後表面に析出した珪素を選
択的に酸化することにより、金属膜の表面に酸化珪素膜
を形成するものである。Further, in the method for forming an electrode wiring according to the present invention, a metal film containing at least silicon is formed on an insulating substrate and formed in a predetermined pattern, and then the metal film containing silicon formed in the predetermined pattern is formed. The silicon oxide film is formed on the surface of the metal film by heat-treating at a predetermined temperature to deposit silicon in the metal film on the surface and then selectively oxidizing the silicon deposited on the surface.
【0026】この構成によれば、絶縁性基板上に成膜す
る金属膜が少なくとも珪素を含む合金膜であることか
ら、例えばスパッタリング法等を用いることにより任意
の組成の合金膜を形成することができる。この結果、後
工程で表面に析出させた珪素を酸化することによって形
成する酸化珪素膜の厚さを、添加する珪素の濃度を制御
することによって任意に決めることができる。第2に、
酸化珪素膜を構成する珪素が、金属膜の成膜時に予め添
加されているため、新たに酸化珪素膜或いは珪素膜を成
膜する必要がなく工程数を低減することができると同時
に、形成される金属膜と酸化珪素膜の密着性が非常に優
れていることが明らかとなった。その結果、生産性、歩
留まりの向上を実現できる。第3に、配線パターン形成
後表面に析出する珪素は、金属膜の全ての表面、即ち下
層膜との界面及び配線パターンの側壁部にも析出するた
め、析出した珪素を酸化することで、金属膜の周囲全て
を酸化珪素膜で覆うことができる。その結果、金属膜の
表面に新たに酸化珪素膜を成膜する場合に比べて、段差
の影響等が全くなく優れた保護膜として機能する。According to this structure, since the metal film formed on the insulating substrate is an alloy film containing at least silicon, it is possible to form an alloy film having an arbitrary composition by using, for example, a sputtering method. it can. As a result, the thickness of the silicon oxide film formed by oxidizing silicon deposited on the surface in a later step can be arbitrarily determined by controlling the concentration of silicon to be added. Second,
Since the silicon constituting the silicon oxide film is added in advance at the time of forming the metal film, it is not necessary to newly form a silicon oxide film or a silicon film, so that the number of steps can be reduced, and at the same time, the number of steps can be reduced. It was found that the adhesion between the metal film and the silicon oxide film was very excellent. As a result, productivity and yield can be improved. Third, silicon deposited on the surface after the formation of the wiring pattern is also deposited on the entire surface of the metal film, that is, on the interface with the lower layer film and on the side wall of the wiring pattern. The entire periphery of the film can be covered with the silicon oxide film. As a result, compared to the case where a silicon oxide film is newly formed on the surface of the metal film, the protective film functions as an excellent protective film without any influence of a step or the like.
【0027】上記の電極配線の形成方法において、金属
膜をAl若しくはCuとすると、第1に、電極配線とし
て低抵抗のAl若しくはCuを用いるため、例えばLS
Iの分野においては配線を細くすることができるためデ
バイスの消費電力を低減することができ、また例えばT
FT液晶パネルの分野では配線を細くできることで開口
率向上、大型化或いは高精細化、時定数の低減による駆
動能力の向上等のデバイスとしての性能向上を実現する
ことができる。第2に、Al及びCu膜は何れも低抵抗
でよく知られた材料であるが、共に腐食性が高いため単
独では非常に使い難く、耐食性を高めるために不純物を
添加するといった方法をとる場合が多いが、不純物の添
加は抵抗増を招くという課題がある。これに対して本発
明の電極配線の形成方法では、珪素を含むAl若しくは
Cu膜をパターニング後、熱処理によって添加された珪
素を表面に析出させるため、ほぼ純Al若しくは純Cu
の配線抵抗が実現できる。加えて表面に析出した珪素を
酸化することで、腐食性の高いAl若しくはCu膜が自
己整合的に保護されるため、耐食性が高く且つ非常に低
い配線抵抗を実現することができる。第3に、Al膜の
場合、成膜後の熱処理においてヒロックを発生し、互い
に交差する配線間同士のショートを引き起こすという課
題があるが、本発明の構成ではAl表面が酸化珪素膜で
覆われているために、ヒロックの発生を抑止することが
でき、デバイスの信頼性を向上することができる。第4
に、Cu膜の場合、成膜時の絶縁膜に対する密着性が非
常に劣るが、本発明の方法では、より密着性の高い珪素
を含む合金膜を成膜するため剥離等の問題が発生せず、
生産性、歩留まりの向上を実現できる。In the above-described method for forming the electrode wiring, if the metal film is made of Al or Cu, firstly, since the electrode wiring is made of low-resistance Al or Cu, for example, LS
In the field of I, since the wiring can be made thinner, the power consumption of the device can be reduced.
In the field of the FT liquid crystal panel, the thinning of the wiring can improve the performance as a device, such as improving the aperture ratio, increasing the size or increasing the definition, and improving the driving capability by reducing the time constant. Secondly, both Al and Cu films are well-known materials with low resistance, but both are highly corrosive and are therefore very difficult to use alone, and in cases where a method of adding impurities to increase corrosion resistance is used. However, there is a problem that addition of impurities causes an increase in resistance. On the other hand, in the method of forming an electrode wiring according to the present invention, since Al or Cu film containing silicon is patterned and then silicon added by heat treatment is deposited on the surface, almost pure Al or pure Cu is deposited.
Wiring resistance can be realized. In addition, by oxidizing silicon deposited on the surface, the highly corrosive Al or Cu film is protected in a self-aligned manner, so that a highly corrosion-resistant and extremely low wiring resistance can be realized. Thirdly, in the case of the Al film, there is a problem that hillocks are generated in the heat treatment after the film formation and a short circuit occurs between wirings crossing each other. Therefore, generation of hillocks can be suppressed, and the reliability of the device can be improved. 4th
In the case of a Cu film, the adhesion to the insulating film at the time of film formation is very poor. However, in the method of the present invention, a problem such as peeling occurs because an alloy film containing silicon having higher adhesion is formed. Not
Productivity and yield can be improved.
【0028】以下本発明の実施の形態における半導体装
置及び電極配線の形成方法について、図1〜図6を参照
しながらより詳細に説明する。なお、以下に示す例では
特に液晶表示素子に用いられる薄膜トランジスタを念頭
において説明を行い、また、電極配線として用いられる
金属膜としてAlを含む材料を用いた場合について説明
を行うが、金属膜としてはAl以外にCuを含有する材
料を用いてもよい。Hereinafter, a method for forming a semiconductor device and an electrode wiring according to an embodiment of the present invention will be described in more detail with reference to FIGS. In the following example, a description will be given particularly with a thin film transistor used for a liquid crystal display element in mind, and a case where a material containing Al is used as a metal film used as an electrode wiring will be described. A material containing Cu other than Al may be used.
【0029】まずSiOx膜よりなるアンダーコート膜
2が製膜された絶縁性基板としての透光性基板1上にア
モルファスSi膜を製膜し、所定の熱処理を加えた後、
エキシマレーザーを上記のアモルファスSi膜に照射し
て多結晶Si膜3を形成する(図1)。次に多結晶Si
膜3を所定のパターンに形成後、基板全面にSiOx膜
よりなるゲート絶縁膜4、及び珪素を含有する金属膜と
してのAl−Si合金膜からなるゲート金属膜5を基板
全面に形成する(図2)。First, an amorphous Si film is formed on a translucent substrate 1 as an insulating substrate on which an undercoat film 2 made of a SiOx film is formed, and after a predetermined heat treatment is applied,
The above-mentioned amorphous Si film is irradiated with an excimer laser to form a polycrystalline Si film 3 (FIG. 1). Next, polycrystalline Si
After forming the film 3 in a predetermined pattern, a gate insulating film 4 made of a SiOx film and a gate metal film 5 made of an Al-Si alloy film as a metal film containing silicon are formed on the entire surface of the substrate (FIG. 2).
【0030】次に図3に示すようにTFTを駆動するた
めの回路部及び画素電極のスイッチング素子を形成する
ため、所定の領域にp型及びn型のトランジスタを形成
できるようにゲート金属膜5を順次所定のパターンに形
成する。具体的には、p型トランジスタのゲート金属膜
5a、n型トランジスタのゲート金属膜5b、及び信号
配線5cをパターニングして形成する。次に、p型トラ
ンジスタを形成すべく、ゲート金属膜5aの周辺部分に
Bを含むガスを選択的に注入することでp型半導体領域
3Pを形成する。その後、真空中、または窒素雰囲気中
で300℃〜400℃で1〜2時間の熱処理を施すこと
によってゲート金属膜5aと5bと信号配線5cの表面
及び下層のゲート絶縁膜4との界面にSiが拡散、析出
する。Next, as shown in FIG. 3, in order to form a circuit portion for driving a TFT and a switching element for a pixel electrode, a gate metal film 5 is formed so that p-type and n-type transistors can be formed in predetermined regions. Are sequentially formed in a predetermined pattern. Specifically, the gate metal film 5a of the p-type transistor, the gate metal film 5b of the n-type transistor, and the signal wiring 5c are formed by patterning. Next, in order to form a p-type transistor, a gas containing B is selectively injected into a peripheral portion of the gate metal film 5a to form a p-type semiconductor region 3P. Thereafter, a heat treatment is performed in vacuum or in a nitrogen atmosphere at 300 ° C. to 400 ° C. for 1 to 2 hours to form Si on the surfaces of the gate metal films 5a and 5b and the signal wiring 5c and the interface between the lower gate insulating film 4 and the lower surface. Are diffused and precipitated.
【0031】次に、ゲート金属膜5a、5b及び信号配
線5cに析出したSiを図7に示した装置を用いて陽極
酸化する。これにより、金属膜表面に析出した珪素が選
択的に酸化されたことになる。上記の図1〜3には示し
ていないが、ゲート金属膜5a、5b及び信号配線5c
には外部より電界を供給できるように基板端部に取り出
し電極部が設けられている。詳細に説明すると、図7に
おいて、ゲート金属膜5a、5b及び信号配線5cの表
面に析出したSiを、まず、透光性基板1上に形成され
た取り出し電極部をクリップ24で挟み、陽極酸化槽2
6中に満たされたエチレングリコールと硝酸アンモニウ
ム水溶液の混合液よりなる電界液23中に浸す。なおこ
の時クリップ24は、電源27を介してPtよりなる対
向電極25に接続されている。取り出し電極に対して所
定の正の電圧を一定時間印加することにより、ゲート金
属膜5a、5b及び信号配線5cの表面に所望の厚さの
陽極酸化SiOx膜6AOが形成される(図4)。陽極
酸化膜6AOの厚さは、印加する電圧によって制御でき
ると共に、熱処理によってゲート電極表面に析出するS
iの厚さによっても規定され、析出するSiの量が少な
ければ必要以上の電圧を印加してもSiOx膜は成長し
ない。Next, the Si deposited on the gate metal films 5a and 5b and the signal wiring 5c is anodized by using the apparatus shown in FIG. This means that the silicon deposited on the surface of the metal film has been selectively oxidized. Although not shown in FIGS. 1 to 3, the gate metal films 5 a and 5 b and the signal wiring 5 c
Is provided with an extraction electrode portion at the end of the substrate so that an electric field can be supplied from the outside. More specifically, in FIG. 7, Si deposited on the surfaces of the gate metal films 5a, 5b and the signal wiring 5c is first anodized by sandwiching the extraction electrode portion formed on the light-transmitting substrate 1 with the clip 24, Tank 2
6 is immersed in an electrolytic solution 23 composed of a mixed solution of ethylene glycol and an aqueous solution of ammonium nitrate. At this time, the clip 24 is connected to a counter electrode 25 made of Pt via a power supply 27. By applying a predetermined positive voltage to the extraction electrode for a certain period of time, an anodized SiOx film 6AO having a desired thickness is formed on the surfaces of the gate metal films 5a, 5b and the signal wiring 5c (FIG. 4). The thickness of the anodic oxide film 6AO can be controlled by the applied voltage, and is deposited on the surface of the gate electrode by heat treatment.
It is also defined by the thickness of i, and if the amount of precipitated Si is small, the SiOx film does not grow even if a voltage higher than necessary is applied.
【0032】以上の様にして形成されたゲート金属膜5
b及びSiOx陽極酸化膜6AOをマスクとしてPを含
むガスを各々選択的に注入することでn型の半導体領域
3N及びPがドーピングされない高抵抗領域3OFを形
成することができる(図5)。The gate metal film 5 formed as described above
By selectively injecting a gas containing P using the b and SiOx anodic oxide film 6AO as a mask, the n-type semiconductor region 3N and the high resistance region 3OF in which P is not doped can be formed (FIG. 5).
【0033】次に、SiOx膜よりなる第1層間絶縁膜
7、透明導電膜よりなる画素電極8、SiOx膜よりな
る第2層間絶縁膜9を作製した後、ゲート金属膜5N及
び画素電極8上の一部を開口し、Al膜とTi膜との積
層膜からなるソース電極10S、及びドレイン電極10
D形成する。その後SiNx膜よりなるパッシベーショ
ン膜11の形成と、水素雰囲気中での熱処理による半導
体層の活性化を経て多結晶SiTFTアレイが完成する
(図6)。Next, after a first interlayer insulating film 7 made of a SiOx film, a pixel electrode 8 made of a transparent conductive film, and a second interlayer insulating film 9 made of a SiOx film are formed, the gate metal film 5N and the Are partially opened, and a source electrode 10S and a drain electrode 10 each formed of a laminated film of an Al film and a Ti film.
D is formed. Thereafter, a polycrystalline SiTFT array is completed through formation of a passivation film 11 made of a SiNx film and activation of the semiconductor layer by heat treatment in a hydrogen atmosphere (FIG. 6).
【0034】以上のような多結晶SiTFTアレイで
は、ゲート電極配線に低抵抗のAl合金膜を用いている
ため、信号配線を小型・細線化でき、大面積で且つ高い
画素開口率、或いは高い精細度を有する優れた液晶表示
装置を提供することができる。更に、n型トランジスタ
のソース・ドレイン領域のチャネル領域に接する領域
が、ゲート金属膜より析出させたSiを陽極酸化して形
成した酸化膜をマスクとしてPが注入されているため殆
どドーピングされていない、いわゆるオフセット領域を
形成してソース・ドレイン領域での電界を緩和する作用
をするため、トランジスタの信頼性を著しく向上するこ
とができる。In the polycrystalline Si TFT array as described above, since a low-resistance Al alloy film is used for the gate electrode wiring, the signal wiring can be made smaller and thinner, and has a larger area and a higher pixel aperture ratio or higher definition. An excellent liquid crystal display device having an excellent degree can be provided. Further, the region in contact with the channel region of the source / drain region of the n-type transistor is hardly doped because P is implanted using an oxide film formed by anodizing Si deposited from the gate metal film as a mask. In other words, since a so-called offset region is formed to reduce the electric field in the source / drain region, the reliability of the transistor can be significantly improved.
【0035】[0035]
【発明の効果】本発明の電極配線及び半導体装置によれ
ば、低抵抗で信頼性の高いゲート電極及び信号配線を従
来よりも高い生産性で、且つ歩留まり良く形成すること
が可能となり、特に薄膜トランジスタを考慮すると、多
結晶SiTFTを用いた高開口率、高解像度、大型の液
晶表示装置を実現することができる。According to the electrode wiring and the semiconductor device of the present invention, it is possible to form a gate electrode and a signal wiring with low resistance and high reliability with higher productivity and higher yield than the conventional one. In consideration of the above, it is possible to realize a large aperture ratio, a high resolution, and a large liquid crystal display device using a polycrystalline Si TFT.
【図1】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図FIG. 1 is a cross-sectional structural view of a semiconductor device and an electrode wiring forming process according to an embodiment of the present invention.
【図2】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図FIG. 2 is a sectional structural view of a semiconductor device and an electrode wiring forming process according to an embodiment of the present invention.
【図3】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図FIG. 3 is a sectional structural view of a semiconductor device and an electrode wiring forming process according to an embodiment of the present invention.
【図4】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図FIG. 4 is a sectional structural view of a semiconductor device and an electrode wiring forming process according to an embodiment of the present invention.
【図5】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図FIG. 5 is a cross-sectional structural view illustrating a process of forming a semiconductor device and electrode wiring according to the embodiment of the present invention.
【図6】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図FIG. 6 is a sectional structural view of a semiconductor device and an electrode wiring forming process according to an embodiment of the present invention.
【図7】本発明の実施の形態においてSiを陽極酸化す
るために用いる陽極酸化装置の概略図FIG. 7 is a schematic diagram of an anodizing apparatus used for anodizing Si in the embodiment of the present invention.
【図8】従来の電極配線を有する半導体装置の構成を示
す断面図FIG. 8 is a cross-sectional view illustrating a configuration of a semiconductor device having a conventional electrode wiring.
【図9】従来の半導体装置の製造工程断面図FIG. 9 is a cross-sectional view of a manufacturing process of a conventional semiconductor device.
1 透光性基板 2 アンダーコート膜 3 多結晶Si膜 3P p型半導体領域 3N n型半導体領域 3OF 高抵抗半導体領域 4 ゲート絶縁膜 5 ゲート金属膜 6 陽極酸化膜 7 第1層間絶縁膜 8 画素電極 9 第2層間絶縁膜 10S ソース電極 10D ドレイン電極 10SB 走査配線 11 パッシベーション膜 DESCRIPTION OF SYMBOLS 1 Transparent substrate 2 Undercoat film 3 Polycrystalline Si film 3P p-type semiconductor region 3N n-type semiconductor region 3OF High-resistance semiconductor region 4 Gate insulating film 5 Gate metal film 6 Anodized film 7 First interlayer insulating film 8 Pixel electrode 9 second interlayer insulating film 10S source electrode 10D drain electrode 10SB scanning wiring 11 passivation film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 627Z (56)参考文献 特開 平8−204208(JP,A) 特開 平7−335645(JP,A) 特開 昭61−241976(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 H01L 29/786 ────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H01L 29/78 627Z (56) References JP-A-8-204208 (JP, A) JP-A-7-335645 (JP, A) JP-A-61-241976 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768 H01L 29 / 786
Claims (3)
膜する工程と、前記金属膜を所定のパターンに形成する
工程と、所定のパターンに形成された前記金属膜を熱処
理して前記金属膜中の珪素を表面に析出させた後、表面
に析出した珪素を選択的に酸化する工程とを有する電極
配線の形成方法。A step of forming a metal film containing silicon on an insulating substrate, a step of forming the metal film in a predetermined pattern, and a heat treatment of the metal film formed in the predetermined pattern. Depositing silicon in the metal film on the surface, and then selectively oxidizing the silicon deposited on the surface.
特徴とする請求項1に記載の電極配線の形成方法。2. A method for forming the electrode wiring according to claim 1, the metal film is characterized by containing Al or Cu.
化する方法が陽極酸化法であることを特徴とする請求項
2または3に記載の電極配線の形成方法。3. A method for selectively oxidizing silicon deposited on the surface of a metal film by an anodic oxidation method.
4. The method for forming an electrode wiring according to 2 or 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26166997A JP3275800B2 (en) | 1997-09-26 | 1997-09-26 | Method of forming electrode wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26166997A JP3275800B2 (en) | 1997-09-26 | 1997-09-26 | Method of forming electrode wiring |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11102965A JPH11102965A (en) | 1999-04-13 |
JP3275800B2 true JP3275800B2 (en) | 2002-04-22 |
Family
ID=17365108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26166997A Expired - Fee Related JP3275800B2 (en) | 1997-09-26 | 1997-09-26 | Method of forming electrode wiring |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3275800B2 (en) |
-
1997
- 1997-09-26 JP JP26166997A patent/JP3275800B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11102965A (en) | 1999-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5244295B2 (en) | TFT substrate and manufacturing method of TFT substrate | |
JP3587537B2 (en) | Semiconductor device | |
JP3486240B2 (en) | Semiconductor device | |
US8030195B2 (en) | TFT substrate and method for manufacturing TFT substrate | |
KR101345527B1 (en) | Tft substrate and tft substrate manufacturing method | |
JP2007212699A (en) | Reflective tft substrate and method for manufacturing same | |
KR100305415B1 (en) | Etching material and etching method and electronic device manufacturing method | |
JP2004273614A (en) | Semiconductor device and its fabricating process | |
KR19990088504A (en) | Thin film transistor and manufacturing method thereof | |
KR950008931B1 (en) | Manufacturing method of display pannel | |
JP3251912B2 (en) | Method of forming ferroelectric capacitor | |
JPH09148586A (en) | Thin film transistor and its manufacture | |
JPH0862628A (en) | Liquid crystal display element and its production | |
JPH08248442A (en) | Liquid crystal display device | |
JPH11264995A (en) | Manufacture of liquid crystal display device | |
JP3275800B2 (en) | Method of forming electrode wiring | |
JPH11352503A (en) | Display device and its production | |
JP4034376B2 (en) | Manufacturing method of active matrix type liquid crystal display device | |
JPH08167722A (en) | Manufacture of semiconductor integrated circuit | |
JPH10247733A (en) | Thin film transistor and its manufacturing method | |
JPH08122818A (en) | Metal wiring board, semiconductor device and their manufacture | |
JP3382130B2 (en) | Method for manufacturing thin film transistor | |
JP2574837B2 (en) | Thin film transistor matrix and manufacturing method thereof | |
TWI819592B (en) | Semiconductor device and manufacturing method thereof | |
US5523187A (en) | Method for the fabrication of liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |