JP3270317B2 - 超電導デバイスの製造方法 - Google Patents

超電導デバイスの製造方法

Info

Publication number
JP3270317B2
JP3270317B2 JP00001396A JP1396A JP3270317B2 JP 3270317 B2 JP3270317 B2 JP 3270317B2 JP 00001396 A JP00001396 A JP 00001396A JP 1396 A JP1396 A JP 1396A JP 3270317 B2 JP3270317 B2 JP 3270317B2
Authority
JP
Japan
Prior art keywords
region
crystal
superconductor
crystal substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00001396A
Other languages
English (en)
Other versions
JPH09186371A (ja
Inventor
和彦 高橋
順信 善里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP00001396A priority Critical patent/JP3270317B2/ja
Publication of JPH09186371A publication Critical patent/JPH09186371A/ja
Application granted granted Critical
Publication of JP3270317B2 publication Critical patent/JP3270317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は超電導デバイスに関
する。特に本発明は、超電導体で形成される動作領域と
半導体又は金属体で形成される動作領域とを備えた超電
導デバイスに関する。
【0002】さらに、本発明は3端子構造を有する超電
導デバイスに関する。特に本発明は、超電導体−半導体
接合構造を有し、前記超電導体には少なくとも2つの動
作領域が形成され、この2つの動作領域間には結晶粒界
接合(不整合領域、人工粒界接合領域)が形成される、
超電導デバイスに関する。
【0003】
【従来の技術】3端子構造を有する超電導デバイス(単
一素子及び集積回路素子を含む。)として半導体バイポ
ーラトランジスタのベース領域に超電導体を用いた超電
導トランジスタが知られている。半導体バイポーラトラ
ンジスタにおいてはベース領域の抵抗が動作速度、消費
電力及び発熱を決定する重要な要因であり、ベース領域
の抵抗が減少できると動作速度が高速化でき、消費電力
が減少でき、さらに発熱が減少できる。そこで、超電導
トランジスタにおいてベース領域に超電導体が使用さ
れ、前述の技術的課題が解決されている。
【0004】超電導トランジスタの代表的なエミッタ−
ベース構造にはNIS(Normal metal Insulator S
uperconductor )型積層構造があり、このNIS型積層
構造についての研究開発が盛んに行われている。NIS
型積層構造においては、金属体、絶縁体、超電導体が順
次積層され、各々エミッタ領域、トンネルバリア領域、
ベース領域が形成される。このNIS型積層構造が適用
される超電導トランジスタにおいてコレクタ領域は半導
体で形成され、この半導体は超電導トランジスタを搭載
する基板としても使用される。
【0005】前記ベース領域を形成する超電導体にはB
aKBiO系超電導体が使用できる。BaKBiO系超
電導体は比較的低温度において成膜できるので、コレク
タ領域である半導体(半導体基板)の表面上にBaKB
iO系超電導体を成膜する場合には半導体の熱的損傷が
防止できる。つまり、BaKBiO系超電導体は半導体
との積層構造が実現できる超電導体として使用される。
【0006】前記コレクタ領域を形成する半導体には例
えばNbが導入されたSrTiO3結晶基板(単結晶基
板)が使用できる。SrTiO3 結晶基板はBaKBi
O系超電導体の結晶構造と同様なペロブスカイト結晶構
造を有する。また、SrTiO3 結晶基板の結晶格子間
隔(a軸長)がBaKBiO系超電導体の結晶格子間隔
(a軸長)に対して近似する。従って、SrTiO3
晶基板の表面上にはBaKBiO系超電導体の薄膜が成
膜できる。
【0007】前述のNIS型構造が適用された超電導ト
ランジスタにおいてはベース領域(BaKBiO系超電
導体)とコレクタ領域(SrTiO3 結晶基板)との間
の界面からコレクタ領域側にショットキーバリア領域が
形成される。エミッタ領域から注入された注入キャリア
に基づき、前記ショットキーバリア領域においては注入
キャリアが透過し、ベース領域からコレクタ領域に注入
キャリアが注入される。このベース領域からコレクタ領
域に注入される注入キャリアに基づき、コレクタ電流が
流れる。ベース領域からコレクタ領域に到達する注入キ
ャリアの到達率の向上には、ショットキーバリア領域の
障壁高さを低く設定し、またショットキーバリア領域の
障壁長さを短く設定することが有効な技術である。
【0008】
【発明が解決しようとする課題】しかしながら、上記超
電導トランジスタにおいて、注入キャリアの到達率の向
上を目的としてショットキーバリア領域の障壁高さを低
く設定した場合にはこの障壁高さに応じて障壁長さが短
くなり、ショットキーバリア領域を透過しベース領域か
らコレクタ領域にリークするキャリアが増大する。すな
わち、超電導トランジスタにおいては、ベース領域−コ
レクタ領域間電流にリーク電流が加算されるので、電流
電圧特性が劣化する。
【0009】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は下記の通りであ
る。
【0010】(1)本発明の目的は、注入キャリアの注
入効率が向上でき、かつリークキャリアが減少でき、電
流電圧特性に優れた超電導デバイスの提供にある。
【0011】(2)本発明の目的は、上記超電導デバイ
スが簡易に実現できる製造方法の提供にある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、表面上に超電導薄膜が成膜できる結晶構
造を有し、特定の元素が減少すると絶縁体から半導体に
改質できる結晶体の表面層をプラズマ化された粒子、イ
オン等により叩き、前記結晶体の表面層の特定の元素を
叩き出して前記結晶体の表面層を半導体に改質し、この
改質された半導体で第1動作領域を形成する工程と、前
記第1動作領域と接合分離され、かつ超電導体で形成さ
れる第2動作領域を前記第1動作領域の表面上に形成す
る工程と、を備え、前記結晶体は、SrTiO3で形成
され、前記第1動作領域は、結晶体の表面層の組成元素
である酸素濃度をプラズマ化された粒子、イオン等によ
り減少して形成され、前記第2動作領域及び第3動作領
域を形成する超電導体は、BaKBiO系超電導体又は
BaRbBiO系超電導体で形成され、前記プラズマ化
された粒子、イオン等による酸素濃度の減少には、Ar
ガス、N2ガスのいずれかの不活性ガスをプラズマ化し
たものが使用され、結晶体としてのSrTiO3は5×
1013atoms/cm2−5×1014atoms/cm2の範囲内で酸
素濃度が減少されることを特徴とする。これにより、理
想的な障壁形状を有するショットキーバリア領域が実現
できるとともに結晶体の表面層のエッチング作用が支配
的にならず、表面層の荒れが防止できる(超電導体が成
膜できる)。
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0029】図1は本発明の実施形態を説明する超電導
デバイスの基本断面構造図である。本実施形態に係る超
電導デバイスには3端子構造を有する超電導トランジス
タが使用される。超電導トランジスタはエミッタ領域
E、ベース領域B及びコレクタ領域Cの3つの動作領域
を備え、基本的構造はSi半導体バイポーラトランジス
タに類似する。
【0030】前記超電導トランジスタのエミッタ領域
E、ベース領域Bは各々超電導体2で形成される。さら
に、エミッタ領域Eとベース領域Bとは同一層の超電導
体2で形成される。同一層の超電導体2はエミッタ領域
Eとして使用される超電導体2、ベース領域Bとして使
用される超電導体2がいずれも製造プロセスにおいて同
一製造工程で成膜される。
【0031】前記超電導体2には、比較的低温度におい
てエピタキシャル薄膜が成膜でき、熱処理の影響が少な
くともコレクタ領域Cに及ばない材料が選択される。具
体的には400℃前後の低温度において結晶化熱処理が
実現でき、酸化物超電導体に属するBaMBiO系超電
導体が使用される。このBaMBiO系超電導体にはB
aKBiO系超電導体及びBaRbBiO系超電導体が
含まれる。
【0032】前記超電導体2において、エミッタ領域E
とベース領域Bとの間には結晶粒界接合3が形成され
る。結晶粒界接合3はエミッタ領域Eである超電導体2
とベース領域Bでありかつ同一層である超電導体2との
間を接合分離し、2つの動作領域が構成される。結晶粒
界接合3はトンネルバリア領域と等価である。さらに、
結晶粒界接合3はコヒーレンス長に対応した数nm程度
の極めて小さい粒界幅寸法(トンネル絶縁膜として見る
と薄い膜厚)で形成され、欠陥がなくかつ均一な粒界幅
寸法で形成される。従って、超電導トランジスタにおい
ては、エミッタ領域E、結晶粒界接合3及びベース領域
Bでエミッタ−ベース間接合構造が形成され、SIS型
構造が実現できる。
【0033】前記コレクタ領域Cには基本的機能として
前述の超電導体2が成膜でき、かつ導電性領域として使
用できる材料が選択される。超電導体2にはペロブスカ
イト結晶構造(一般的な化学構造式:ABO3 )を有す
るBaMBiO系超電導体が使用される。従って、コレ
クタ領域CにはBaMBiO系超電導体と同一結晶構造
か類似した結晶構造、又はBaMBiO系超電導体と同
一結晶格子間隔か近似した結晶格子間隔を有する材料が
使用される。本実施形態において、コレクタ領域Cには
SrTiO3 結晶体基板1が使用される。このSrTi
3 結晶体基板1にはNb又はLaの導入で半導体化が
なされ、SrTiO3 結晶体基板1は導電性領域として
形成される。
【0034】図2(A)は本実施形態に係るSIS型構
造のエミッタ−ベース接合の極低温(5K及び10K)
における電流電圧特性図である。図2(A)中、横軸は
超電導トランジスタのエミッタ領域−ベース領域間電圧
(VEB)を示し、縦軸はエミッタ領域−ベース領域間電
流(IEB)を示す。図2(B)はNIS型構造のエミッ
タ−ベース接合の極低温における電流電圧特性図であ
る。図2(B)中、横軸は超電導トランジスタのエミッ
タ領域−ベース領域間電圧(VEB)を示し、縦軸はエミ
ッタ領域−ベース領域間電流(IEB)を示す。
【0035】NIS型構造のエミッタ−ベース接合で
は、2段式の冷凍機で実現される最低到達温度10K付
近において、図2(B)に破線で示すOFF抵抗の低下
が起こるため、スイッチング特性の劣化と無駄な電流が
流れることによる電力消費が発生する。また、電流電圧
特性が温度変化に対して敏感に反応し、電流電圧特性が
変化するので、冷凍機コールドヘッド上の温度むらや温
度変動に対して特性が一定にならない欠点がある。
【0036】これに対して、SIS型構造のエミッタ−
ベース接合の電流電圧特性は、図2(A)中に示すよう
に、10K付近と5K付近の温度では電流電圧特性がほ
とんど変化しない(OFF抵抗が変化しない)。この結
果、冷凍機実装時のスイッチング特性の向上が実現でき
るとともに低消費電力化が実現できる。さらに、温度む
らや温度変化に対する影響が小さくなる。
【0037】実施例1 次に、本発明の実施例1について説明する。本発明の実
施例1は最も基本的なSIS型構造を有する超電導トラ
ンジスタの構造について説明する。
【0038】図3は本発明の実施例1に係る超電導トラ
ンジスタの断面図である。図3に示すように、3端子構
造を有する超電導トランジスタにはバイクリスタル結晶
基板(バイクリスタル結晶体)10が利用される。本実
施例においてはSIS型構造を有する超電導トランジス
タを実現するために超電導体2にはBaKBiO系超電
導体が使用されるので、バイクリスタル結晶基板10に
は例えばSrTiO3結晶体基板が使用される。バイク
リスタル結晶基板10は結晶方位が異なる2枚のSrT
iO3 結晶体基板1及びSrTiO3 結晶体基板12を
張り合わせて構成される。張合わせには熱処理が使用さ
れ、SrTiO3 結晶体基板1、12間が強固に結合さ
れるとともに張合せられ結合された部分には異なる結晶
方位に基づく結晶粒界3Gが形成される。
【0039】前記バイクリスタル結晶基板10のうち図
中右側のSrTiO3 結晶体基板1にはNb(又はL
a)が導入され、このNbが導入されたSrTiO3
晶体基板1は半導体化(導電性領域として使用)され
る。つまり、このSrTiO3 結晶体基板1は超電導ト
ランジスタのコレクタ領域C(又はエミッタ領域E)と
して使用される。Nbは例えば1018−1020atoms/cm
3 程度の濃度において導入される。Nbは例えばイオン
注入法又は拡散法により導入される。また、Laは例え
ば1018−1021atoms/cm3 程度の濃度において導入さ
れる。
【0040】前記バイクリスタル結晶基板10のうち図
中左側のSrTiO3 結晶体基板12にはNbが導入さ
れず、このSrTiO3 結晶体基板12は絶縁体領域と
して使用される。バイクリスタル結晶基板10において
は例えば300−600μm程度の厚さのものが使用さ
れる。
【0041】前記バイクリスタル結晶基板10の表面上
には超電導体2が形成され、この超電導体2にはベース
領域B、エミッタ領域E(又はコレクタ領域C)が形成
される。具体的にはSrTiO3 結晶体基板1の表面上
に形成された超電導体2にはベース領域Bが形成され、
SrTiO3 結晶体基板12の表面上に形成された超電
導体2にはエミッタ領域Eが形成される。
【0042】前記ベース領域Bを形成する超電導体2、
エミッタ領域Eを形成する超電導体2は同一層で形成さ
れる。この超電導体2においてベース領域Bとエミッタ
領域Eとの間には結晶粒界接合3が生成され、この結晶
粒界接合3でベース領域Bとエミッタ領域Eとの間が接
合分離される。結晶粒界接合3はトンネルバリア領域と
して機能する。前記結晶粒界接合3は前記バイクリスタ
ル結晶基板10の結晶粒界3Gに基づき形成され、結晶
粒界接合3は結晶粒界3Gに対して自己整合で形成され
る。すなわち、バイクリスタル結晶基板10のSrTi
3 結晶体基板1の表面上にはこのSrTiO3 結晶体
基板1に対して自己整合でベース領域Bが形成される。
同様に、SrTiO3 結晶体基板12の表面上にはこの
SrTiO3 結晶体基板12対して自己整合でエミッタ
領域Eが形成される。前記ベース領域B及びエミッタ領
域Eを形成する超電導体2は例えば90−250nm程
度の膜厚で形成される。
【0043】<製造方法>次に、前述の超電導トランジ
スタの製造方法について、前述の図3を使用し説明す
る。
【0044】まず、バイクリスタル結晶基板10が用意
される。バイクリスタル結晶基板10はNbが導入され
半導体化されたSrTiO3 結晶体基板1とNbが導入
されないSrTiO3 結晶体基板12とを張合せて形成
される。半導体化されたSrTiO3 結晶体基板1はコ
レクタ領域Cとして形成される。なお、絶縁体領域とし
て見なせる範囲であれば、微量のNbがSrTiO3
晶体基板12に導入されていてもよい。また、SrTi
3 結晶体基板1とSrTiO3 結晶体基板12とを張
合せた後にSrTiO3 結晶体基板1に選択的にNb
(又はLa)が導入され、バイクリスタル結晶基板10
が形成されてもよい。
【0045】次に、前記バイクリスタル結晶基板10の
表面上に超電導体2が形成される。本実施例において超
電導体2にはBa1-x x BiO3 超電導体が使用され
る。この超電導体2は本実施例において高周波マグネト
ロンスパッタ法で成膜される。成膜条件は例えば基板温
度350−400℃、チャンバ内ガス圧力80Pa、高
周波パワー50−100Wに設定される。前記超電導体
2が成膜されると、バイクリスタル結晶基板10の結晶
粒界3Gに基づき超電導体2に結晶粒界接合3が形成さ
れ、SrTiO3 結晶体基板1の表面上にはベース領域
Bが、SrTiO3 結晶体基板12の表面上にはエミッ
タ領域Eが各々形成できる。BaKBiO系超電導体
(BaRbBiO系超電導体も同様)は前述の基板温度
が示すように比較的低温度(400℃前後)において成
膜できるので、バイクリスタル結晶基板10のキャリア
状態が変化しない。つまり、BaKBiO系超電導体に
おいては、下地のバイクリスタル結晶基板10、特にコ
レクタ領域Cとして使用されるSrTiO3 結晶体基板
1に熱的損傷を与えずに成膜が行える。
【0046】なお、前記超電導体2は高周波マグネトロ
ンスパッタ法での成膜に限定されず、レーザ蒸着法、反
応性同時蒸着法等の成膜法でも成膜できる。
【0047】これら一連の製造工程が完了すると、3端
子構造を有する超電導トランジスタが完成する。
【0048】図4(A)は本実施例に係るSIS型構造
を有する超電導トランジスタのエミッタ−ベース接合の
電流電圧特性図である。図4(B)はNIS型構造を有
する超電導トランジスタのエミッタ−ベース接合の電流
電圧特性図である。図4(A)、図4(B)において各
々横軸は超電導トランジスタのエミッタ領域−ベース領
域間電圧(VEB)を示し、縦軸はエミッタ領域−ベース
領域間電流(IEB)を示す。実験データは4. 8Kの極
低温度における電流電圧特性を示す。
【0049】NIS型構造を有する超電導トランジスタ
においては、図4(B)に示すように、OFF抵抗が小
さくON/OFF比が大きいので、極低温度において電
流消費率が増大する。
【0050】これに対して、本実施例に係る超電導トラ
ンジスタにおいては、図4(A)に示すように、OFF
抵抗が大きくON/OFF比が小さいので、極低温度に
おいて電流消費率が減少できる。つまり、スイッチング
特性が向上でき、無駄な電流はほとんど流れないので、
超電導トランジスタの低消費電力化が実現できる。
【0051】さらに、本実施例に係る超電導トランジス
タにおいては、バイクリスタル結晶基板10のSrTi
3 結晶体基板1がコレクタ領域Cとして兼用され、同
一層の超電導体2にエミッタ領域E及びベース領域Bが
形成され、バイクリスタル結晶基板10及び超電導体2
の2つの領域(2つの層)に合計3個の動作領域が形成
されるので、構造が簡素化できる。
【0052】実施例2 本実施例2は、前述の実施例1に係るSIS型構造を有
する超電導トランジスタにおいてバイクリスタル結晶基
板の表面層にコレクタ領域が形成される、本発明の第2
実施例である。
【0053】図5は本発明の実施例2に係る超電導トラ
ンジスタの断面図である。図5に示すように、本実施例
に係る3端子構造を有する超電導トランジスタにおいて
はバイクリスタル結晶基板10の表面層に半導体領域
(導電性領域)13が形成される。この半導体領域13
はコレクタ領域Cとして使用される。
【0054】前記バイクリスタル結晶基板1は互いに結
晶方位が異なる2つのSrTiO3結晶体基板12を張
合せて構成される。2つのSrTiO3 結晶体基板12
は基本的にはいずれも絶縁体として形成される。このバ
イクリスタル結晶基板10のうちベース領域Bとして使
用される超電導体2下に位置するSrTiO3 結晶体基
板12の表面層にのみ半導体化がなされ、コレクタ領域
Cとして使用される半導体領域13が形成される。
【0055】本実施例において前記コレクタ領域C(半
導体領域5)はプラズマ表面還元法で形成される。この
プラズマ表面還元においては、SrTiO3 結晶体基板
12の表面がプラズマ化された粒子、イオン等で叩か
れ、SrTiO3 結晶体基板12の表面層の特定の組成
元素が叩き出され、SrTiO3 結晶体基板12の表面
層の組成元素の比率が変更できる。プラズマ表面還元に
は不活性ガス、具体的にはArガス、N2 ガスのいずれ
かが使用できる。本実施例において、不活性ガスには質
量が大きく叩き出す効率が高いArガスが使用され、S
rTiO3 結晶体基板12の表面層のO(酸素)原子が
叩き出される。
【0056】図6は本実施例に係る超電導トランジスタ
のエネルギバンド構造図である。図6中、符号εF はフ
ェルミ準位エネルギレベル、符号VEBはエミッタ−ベー
ス間電位、符号VBCはベース−コレクタ間電位である。
符号Δは超電導体2のエネルギギャップである。
【0057】前述の実施例1に係る超電導トランジスタ
においては、コレクタ領域Cとベース領域Bとの間の界
面からコレクタ領域C側に向かって、図6中、破線で示
すショットキーバリア領域SB1が形成される。超電導体
2とSrTiO3 結晶体基板1とが接合された場合、通
常、ショットキーバリア領域SB1は急峻に立ち上がった
形状を有し、かつ裾広がりの形状を有する。ショットキ
ーバリア領域SB1の障壁高さSH はフェルミ準位エネル
ギレベルεF に超電導体2のエネルギギャップΔを加え
たエネルギレベル(εF +Δ)よりも遥かに高い。超電
導トランジスタにおいては、エミッタ−ベース間電位V
EBによりエミッタ領域Eからベース領域Bにキャリアが
注入され、ベース−コレクタ間電位VBCによりベース領
域Bに注入されたキャリアはコレクタ領域Cに注入され
る。このベース領域Bからコレクタ領域Cに注入される
キャリアはショットキーバリア領域SB1を透過する。ベ
ース領域Bからコレクタ領域Cに注入されるキャリアの
注入効率(コレクタ到達率)はショットキーバリア領域
B1の障壁長SL を短くすれば高められる。ところが、
ショットキーバリア領域SB1の障壁長SL を短くすれば
全体的に障壁長SLが短くなり、ベース領域Bからコレ
クタ領域Cにリークするキャリアが増大する(リーク電
流が増大する)。
【0058】本実施例に係る超電導トランジスタにおい
ては、プラズマ表面還元法によりSrTiO3 結晶体基
板12の表面層の酸素原子がArガスで叩き出され、表
面層の酸素原子の濃度が減少され、コレクタ領域Cとし
て使用される半導体領域13が形成される。つまり、表
面層の電荷中性条件が崩れ(SrTiO3 - δ結晶体に
形成され)、表面層全体に電荷を持つので、ショットキ
ーバリア領域SB2は、図6中、実線で示す理想的な障壁
高さSHBで形成される。すなわち、ショットキーバリア
領域SB2の障壁高さSHBはフェルミ準位エネルギレベル
εF に超電導体2のエネルギギャップΔを加えたエネル
ギレベル(εF +Δ)と同一かそれに近い高さに設定さ
れる。このような理想的な障壁高さSHBに設定されたシ
ョットキーバリア領域SB2においては、ベース領域Bか
らコレクタ領域Cに注入されるキャリアの透過経路にお
いて障壁がなくなり、逆にベース領域Bからコレクタ領
域Cにリークするキャリアのリーク経路においてショッ
トキーバリア領域SB2の障壁長が長く設定できる。この
結果、超電導トランジスタにおいては、コレクタ注入効
率が向上でき、ベース−コレクタ間電流量が増加できる
ので、電流増幅率(hFE)が向上できるとともに、キャ
リアのリークがショットキーバリア領域SB2で阻止で
き、ベース−コレクタ間リーク電流が阻止できるので、
消費電力が減少できる。
【0059】図7はプラズマ表面還元法において不活性
ガスの加速電圧とSrTiO3 結晶体基板12の表面層
のキャリア濃度との間の関係を示す図である。図7中、
横軸はArガスの加速電圧Vを示し、縦軸はSrTiO
3 結晶体基板12の表面層からArで叩き出されるキャ
リア濃度(O2 濃度)atoms/cm2 を示す。
【0060】図7に示すように、Arの加速電圧が20
0V未満の場合においては、5×1013atoms/cm2 程度
以下のキャリアしか叩き出せないので、SrTiO3
晶体基板12の表面層の電荷中性条件は崩せない。つま
り、SrTiO3 結晶体基板12の表面層は絶縁性に近
く(SrTiO3 結晶体基板12そのものの性質に近
く)、コレクタ領域Cとして使用される半導体領域13
としては形成されず、さらにベース領域Bとコレクタ領
域Cとの界面には図6に示す障壁高さSH 及び障壁長S
L を有するショットキーバリア領域SB1が形成される。
【0061】逆に、Arの加速電圧が400Vを超える
場合においては、5×1014atoms/cm2 程度以上のキャ
リアが叩き出されるので、SrTiO3 結晶体基板12
の表面層の電荷中性条件は崩せるが、同時にArの加速
電圧が強すぎてエッチング作用が支配的になり、SrT
iO3 結晶体基板12の表面が荒れる。結果的には、S
rTiO3 結晶体基板12の表面上に超電導体2自体が
成膜できなくなる。
【0062】Arの加速電圧が200−400Vの範囲
内の場合においては、5×1013atoms/cm2 程度から5
×1014atoms/cm2 程度のキャリアが叩き出され、Sr
TiO3 結晶体基板12の表面層の電荷中性条件が崩せ
るとともに、同時にArの加速電圧が適正でエッチング
作用が支配的にならず、SrTiO3 結晶体基板12の
表面の荒れが問題にならない。つまり、ベース領域Bと
コレクタ領域Cとの界面には理想的な障壁高さSHBを有
するショットキーバリア領域SB2が形成され、かつSr
TiO3 結晶体基板12の表面上には超電導体2が成膜
できる。
【0063】<製造方法>次に、前述の超電導トランジ
スタの製造方法について前述の図5を使用し簡単に説明
する。前記超電導トランジスタにおいて超電導体2の基
本的な成膜方法については前述の実施例1で説明した製
造方法と同様であるので、ここでの説明は省略し、主に
プラズマ表面還元法について説明する。
【0064】まず、バイクリスタル結晶基板10が準備
される。このバイクリスタル結晶基板10は前述のよう
に結晶方位が互いに異なる2枚のSrTiO3 結晶体基
板12を張合せて形成される。
【0065】次に、バイクリスタル結晶基板10の一方
のSrTiO3 結晶体基板12の表面層にコレクタ領域
Cとして使用される半導体領域13が形成される。半導
体領域13がNb(又はLa)のイオン注入法で形成さ
れる場合には、バイクリスタル結晶基板10の他方(エ
ミッタ領域Eが形成される領域)のSrTiO3 結晶体
基板12の表面上がマスクで被覆された状態において一
方(ベース領域Bが形成される領域)のSrTiO3
晶体基板12の表面層にNbが導入される。Nbは10
18−1020atoms/cm3 程度の濃度で導入され、加速エネ
ルギは数−数十KeV程度に設定される。なお、Laが
使用される場合、Laは1018−1021atoms/cm3 程度
の濃度で導入される。
【0066】また、半導体領域13がプラズマ表面還元
法で形成される場合においては、Arガス流量10−3
0sccm、基板水冷10℃、加速電圧200−400Vの
条件で行う。
【0067】次に、前記バイクリスタル結晶基板10の
表面上に超電導体2が形成される。前述の実施例の製造
方法と同様に、本実施例においては超電導体2にBa
1-x x BiO3 超電導体が使用される。この超電導体
2は高周波マグネトロンスパッタ法で成膜され、比較的
低温度において成膜できるので、バイクリスタル結晶基
板10のキャリア状態が変化しない。特にプラズマ表面
還元法で形成される半導体領域13においては、キャリ
ア濃度(酸素濃度)に変化を与えないので、ベース領域
Bとコレクタ領域Cとの界面には理想的な障壁高さS
HB を有するショットキーバリア領域SB2が形成でき
る。
【0068】前記超電導体2が形成されると、ベース領
域B、コレクタ領域C及び結晶粒界接合3が形成され、
3端子構造を有する超電導トランジスタが完成する。
【0069】実施例3 本実施例3は、バイクリスタル結晶基板の表面上にバイ
クリスタル結晶薄膜が形成され、このバイクリスタル結
晶薄膜上に超電導トランジスタが形成される、本発明の
第3実施例である。
【0070】図8は本発明の実施例3に係る超電導トラ
ンジスタの断面図である。図8に示すように、本実施例
に係る3端子構造を有する超電導トランジスタにおいて
は、バイクリスタル結晶基板14の表面上にバイクリス
タル結晶薄膜4が形成され、このバイクリスタル結晶薄
膜4上に半導体5、超電導体2が積層される。
【0071】前記バイクリスタル結晶基板14は前述の
ように結晶方位が互いに異なる2枚の結晶体基板14A
及び14Bを張合せて形成される。超電導体2、半導体
5はいずれもバイクリスタル結晶薄膜4の表面上に成膜
されるので、バイクリスタル結晶薄膜4に超電導体2、
半導体5がいずれも成膜できる材料が使用される。従っ
て、バイクリスタル結晶基板14にはバイクリスタル結
晶薄膜4が成膜できる材料が使用される。バイクリスタ
ル結晶薄膜4に少なくとも超電導体2が成膜できるSr
TiO3 、BaBiO3 、KNbO3 、KTaO3 又は
CeO2 のいずれかが使用される場合には、バイクリス
タル結晶基板14の結晶体基板14A及び14BにはM
gO、YSZ又はAl2 3 のいずれかが使用できる。
結晶体基板14Aと14Bとの間には結晶粒界3Gが形
成される。
【0072】バイクリスタル結晶薄膜4はバイクリスタ
ル結晶基板14と半導体5との間、バイクリスタル結晶
基板14と超電導体2との間の各々においてバッファ層
として機能する。前記バイクリスタル結晶薄膜4は結晶
体薄膜4A及び4Bで形成される。結晶体薄膜4Aはバ
イクリスタル結晶基板14の結晶体基板14Aの表面
(本実施例においてコレクタ領域C及びベース領域Bの
形成領域)上に形成され、結晶体薄膜4Aは結晶体基板
14Aの結晶構造に基づき成膜される。結晶体薄膜4B
は結晶体基板14Bの表面(本実施例においてエミッタ
領域Eの形成領域)上に形成され、結晶体薄膜4Bは結
晶体基板14Bの結晶構造に基づき成膜される。バイク
リスタル結晶薄膜4の結晶体薄膜4Aと結晶体薄膜4B
とは同一層で形成される(製造プロセスにおいては、同
一成膜工程で形成される)。従って、結晶体薄膜4Aと
結晶体薄膜4Bとは互いに異なる結晶方位を有する結晶
構造において形成され、結晶体薄膜4Aと結晶体薄膜4
Bとの間には結晶粒界15が形成される。この結晶粒界
15はバイクリスタル結晶基板14に形成される結晶粒
界3Gに対して自己整合で形成される。
【0073】前記半導体5は結晶体薄膜4Aの表面上に
結晶体薄膜4Aに対して選択的に形成され、本実施例に
おいて半導体5はコレクタ領域Cとして使用される。半
導体5には前述のように超電導体2が成膜できる、例え
ばSrTiO3 薄膜が使用される。コレクタ領域Cとし
て使用される半導体5は結晶体薄膜4Aに対して自己整
合で形成される。
【0074】図9は超電導トランジスタの要部拡大断面
図である。半導体5のエミッタ領域E側に相当する端面
は上層に形成される超電導体2に不必要な結晶粒界接合
を形成しないために滑らかな形状において形成され、又
は緩やかな傾斜角度に設定される。本発明者が行った基
礎研究によれば、半導体5の端面と半導体5の底面とが
なす傾斜角度θが20度以下であれば、超電導体2に不
必要な結晶粒界接合が形成されないことが確認された。
すなわち、本実施例において、半導体5の端面の傾斜角
度θは20度以下に設定される。
【0075】前記半導体5の端面(エミッタ領域E側の
端面)はバイクリスタル結晶薄膜4の結晶粒界15に一
致する位置(P1 )、又はこの一致する位置(P1 )か
ら若干コレクタ領域C側に後退した位置(P2 )に設定
される。半導体5の端面が結晶粒界15に一致する位置
(P1 )に設定される場合には、エミッタ領域Eとコレ
クタ領域Cとの間のキャリア注入距離が非常に短くなる
ので、エミッタ領域Eからコレクタ領域Cに注入される
キャリアの注入効率が向上できる。一方、半導体5の端
面が後退する位置(P2 )に設定される場合には、エミ
ッタ領域Eとコレクタ領域Cとの間の離隔距離が確保で
き、エミッタ領域Eとコレクタ領域Cとの間の短絡が防
止できるので、超電導トランジスタの動作上の信頼性が
向上できる。本実施例においては、キャリアの注入効率
を向上しつつ超電導トランジスタの動作上の信頼性を向
上するために、半導体5の端面は若干後退した位置(P
2)に設定される。本実施例において、超電導トランジ
スタの製造方法については後に説明するが、半導体5は
マスク後退法でパターンニングされるので、半導体5の
端面の若干後退した位置(P2 )は結晶粒界15に一致
する位置(P1 )から製造プロセスで許容されるオーバ
ーエッチング量程度の微細寸法分後退した位置に設定さ
れる。
【0076】超電導体2は半導体5の表面上及びバイク
リスタル結晶薄膜4の結晶体薄膜4Bの表面上に形成さ
れる。半導体5の表面上に形成された超電導体2、結晶
体薄膜4Bの表面上に形成された超電導体2はいずれも
同一層で形成される。半導体5の表面上に形成された超
電導体2はコレクタ領域Cとして使用される。結晶体薄
膜4Bの表面上に形成された超電導体2はエミッタ領域
Eとして使用される。コレクタ領域Cとエミッタ領域E
との間には半導体5による段差が形成されるが、半導体
5の端面が滑らかな形状で形成され又は半導体5の端面
の傾斜角度θが20度以下に設定されているので、超電
導体2には結晶粒界接合3以外の不必要な結晶粒界接合
が形成されない。結晶粒界接合3はエミッタ領域Eとベ
ース領域Bとの間においてバイクリスタル結晶薄膜4の
結晶体薄膜4Aと結晶体薄膜4Bとの界面に形成される
結晶粒界15に基づきこの結晶粒界15に対して自己整
合で形成される。
【0077】<製造方法>次に、前述の超電導トランジ
スタの製造方法について説明する。図10(A)乃至図
10(D)は前述の超電導トランジスタの製造方法を各
製造工程毎に示す断面図である。
【0078】まず、バイクリスタル結晶基板14が準備
される。このバイクリスタル結晶基板14は結晶方位が
互いに異なる2枚の結晶体基板14A、14Bを張合せ
て形成される。本実施例において、結晶体基板14A、
14Bには各々MgO結晶体基板が使用される。
【0079】次に、図10(A)に示すように、バイク
リスタル結晶基板14の表面上にバイクリスタル結晶薄
膜(バッファ層)4が形成される。バイクリスタル結晶
薄膜4には例えばKNbO3 結晶体薄膜が使用され、こ
のKNbO3 結晶体薄膜は例えば高周波マグネトロンス
パッタ法により形成される。高周波マグネトロンスパッ
タ法は、基板温度400−500℃、ガス流量比Ar:
2 =1:1、ガス圧力4Pa、高周波出力50−10
0Wの条件で行われる。バイクリスタル結晶薄膜4の膜
厚は例えば10−100nmで形成される。このような
条件下で形成されるバイクリスタル結晶薄膜4において
は、バイクリスタル結晶基板14の結晶体基板14Aの
表面上に形成される結晶体薄膜4Aが下地の結晶体基板
14Aの結晶構造及び結晶方位に基づき同様な結晶構造
及び結晶方位で形成される。同様に、バイクリスタル結
晶基板14の結晶体基板14Bの表面上に形成される結
晶体薄膜4Bが下地の結晶体基板14Bの結晶構造及び
結晶方位に基づき同様な結晶構造及び結晶方位で形成さ
れる。
【0080】バイクリスタル結晶基板14の結晶粒界3
Gに基づき、この結晶粒界3Gに対して自己整合でバイ
クリスタル結晶薄膜4の結晶体薄膜4Aと結晶体薄膜4
Bとの間には結晶粒界15が形成される。
【0081】次に、図10(B)に示すように、バイク
リスタル結晶薄膜4の表面上に半導体5が形成される。
半導体5には例えばNb(又はLa)が導入されたSr
TiO3 結晶体薄膜が使用される。このSrTiO3
晶体薄膜は例えば高周波マグネトロンスパッタ法により
形成される。高周波マグネトロンスパッタ法は、基板温
度600−700℃、ガス流量比Ar:O2 =9:1、
ガス圧力4Pa、高周波出力50−100Wの条件で行
われる。バイクリスタル結晶薄膜4の膜厚は例えば50
−100nmで形成される。
【0082】次に、図10(C)に示すように、前記半
導体5がパターンニングされ、コレクタ領域Cの形成領
域の半導体5は残されるとともにエミッタ領域Eの形成
領域において半導体5が除去される。この残された半導
体5によりコレクタ領域Cが完成する。
【0083】半導体5のパターンニングには例えばマス
ク後退法が使用される。図11は前記半導体5のパター
ンニング工程を経時的に示す用部拡大断面図である。図
11に示すように、マスク後退法には半導体5のエッチ
ング速度に比べてエッチング速度が速いエッチングマス
ク16が使用され、半導体5がエッチングされるととも
にエッチングマスク16がエッチングされる。半導体
5、エッチングマスク16の各々のエッチング進行状態
は同図に一点鎖線で示され、エッチングマスク16のエ
ッチングの進行が半導体5のエッチングの進行に比べて
速く、エッチングマスク16のパターンが縮小する(パ
ターンが後退する)。本実施例においてエッチングには
ドライ(dry )エッチング法が使用され、エッチングガ
スには例えばArガスが使用される。前記エッチングマ
スク16には例えば感光性レジスト薄膜が使用され、レ
ジスト材料自体の調整、レジストのポストベークの調整
によりエッチングマスク16のエッチング速度が制御で
きる。
【0084】次に、図10(D)に示すように、前記半
導体5の表面上及びバイクリスタル結晶薄膜4の結晶体
薄膜4Bの表面上に超電導体2が形成される。超電導体
2の形成方法については前述の形成方法と同様であるの
で、ここでの説明は省略する。超電導体2が形成される
と、半導体5の表面上に形成された超電導体2によりベ
ース領域Bが完成し、結晶体薄膜4Bの表面上に形成さ
れた超電導体2によりエミッタ領域Eが完成する。
【0085】前記超電導体2が形成されると、エミッタ
領域E、ベース領域B、コレクタ領域C及び結晶粒界接
合3が形成され、3端子構造を有する超電導トランジス
タが完成する。
【0086】実施例4 本実施例4は、半導体で形成された単一(シングル)結
晶基板の表面上に超電導トランジスタが形成され、この
超電導トランジスタのエミッタ領域とベース領域との間
の結晶粒界接合がステップエッジ法で形成される、本発
明の第4実施例である。
【0087】図12は本発明の実施例4に係る超電導ト
ランジスタの断面図である。図12に示すように、本実
施例に係る3端子構造を有する超電導トランジスタにお
いては、単一結晶基板17の表面上に絶縁体18、超電
導体2が積層される。
【0088】前記単一結晶基板17は半導体で形成さ
れ、本実施例においてはNb(又はLa)が導入された
SrTiO3 結晶基板が使用される。この単一結晶基板
17は基板として使用されるとともにコレクタ領域Cと
して使用される。
【0089】前記絶縁体18はエミッタ領域Eの形成領
域において単一結晶基板17と超電導体2との間に形成
される。この絶縁体18は基本的には単一結晶基板(コ
レクタ領域C)17と超電導体(エミッタ領域E)2と
の間を電気的に分離する。絶縁体18には絶縁性を有
し、かつ表面上に超電導体2が成膜できる材料が使用さ
れる。例えば、絶縁体18にはSrTiO3 、BaBi
3 、KNbO3 、KTaO3 又はCeO2 のいずれか
が使用できる。
【0090】さらに、絶縁体18のコレクタ領域C側の
端面は鋭い形状で形成され、又は急峻な傾斜角度で形成
され、この部分により超電導体2のベース領域Bとエミ
ッタ領域Eとの間に結晶粒界接合3B及び3Eが形成さ
れる。すなわち、ステップエッジ法により結晶粒界接合
3B及び3Eが形成される。本実施例において、前記絶
縁体18の端面と底面とがなす絶縁体18の端面の傾斜
角度δは30−90度に設定される。つまり、前述の実
施例3で説明した半導体5の端面の傾斜角度θの設定理
由とは逆に、積極的に超電導体2に結晶粒界接合3B及
び3Eを形成するので、絶縁体18の端面の傾斜角度δ
には20度を超える角度が必要になる。本実施例におい
ては、絶縁体18の端面と上面との間及び絶縁体18の
端面と単一結晶基板17の表面との間の2ヵ所に角部分
が形成されるので、超電導体2のベース領域Bとエミッ
タ領域Eとの間に2つの結晶粒界接合3B及び3Eが形
成される。結晶粒界接合3Bはベース領域B側に形成さ
れ、結晶粒界接合3Eはエミッタ領域E側に形成され
る。従って、本実施例において、超電導トランジスタの
エミッタ領域Eとベース領域Bとの接合構造はSISI
S接合構造で構成される。
【0091】前記超電導体2は例えば絶縁体18の膜厚
に対して0. 3−0. 8倍の膜厚において形成され、例
えば絶縁体18は300nmの膜厚で形成される。絶縁
体18は例えば前述の実施例3の製造方法で説明したマ
スク後退法で形成できる。
【0092】前記超電導体2は前記エミッタ領域Eの形
成領域において絶縁体18の表面上に形成され、コレク
タ領域Cの形成領域において単一結晶基板17の表面上
に形成される。
【0093】なお、本発明においては、前述の実施例2
と実施例4とを組み合わせることができる。すなわち、
単一結晶基板17の表面層にプラズマ表面還元法により
コレクタ領域Cである半導体が形成できる。この半導体
は絶縁体18をマスクとして形成できる。
【0094】
【発明の効果】本発明においては、以下に記載する効果
が得られる。
【0095】(1)注入キャリアの注入効率が向上で
き、かつリークキャリアが減少でき、電流電圧特性に優
れた超電導デバイスが提供できる。
【0096】(2)上記超電導デバイスが簡易に実現で
きる製造方法が提供できる。
【図面の簡単な説明】
【図1】 本発明の実施形態を説明する超電導デバイス
の基本断面構造図である。
【図2】 (A)は超電導トランジスタにおいてSIS
型構造における電流電圧特性図である。(B)は超電導
トランジスタにおいてNIS型構造における電流電圧特
性図である。
【図3】 本発明の実施例1に係る超電導トランジスタ
の断面図である。
【図4】 (A)は本実施例1に係るSIS型構造を有
する超電導トランジスタの電流電圧特性図である。
(B)はNIS型構造を有する超電導トランジスタの電
流電圧特性図である。
【図5】 本発明の実施例2に係る超電導トランジスタ
の断面図である。
【図6】 前記超電導トランジスタのエネルギバンド構
造図である。
【図7】 プラズマ表面還元法において不活性ガスの加
速電圧と基板の表面層のキャリア濃度との間の関係を示
す図である。
【図8】 本発明の実施例3に係る超電導トランジスタ
の断面図である。
【図9】 前記超電導トランジスタの要部拡大断面図で
ある。
【図10】 (A)乃至(D)は前述の超電導トランジ
スタの製造方法を各製造工程毎に示す断面図である。
【図11】 前述の超電導トランジスタの製造方法にお
いて特定の製造工程を示す断面図である。
【図12】 本発明の実施例4に係る超電導トランジス
タの断面図である。
【符号の説明】
1,12,14A,14B 結晶体基板、2 超電導
体、3,3B,3E 結晶粒界接合、3G,15 結晶
粒界、4 バイクリスタル結晶薄膜、4A,4B結晶体
薄膜、10,14 バイクリスタル結晶基板、13 半
導体領域、16エッチングマスク、17 基板、18
絶縁体。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 - 39/24 H01L 39/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面上に超電導薄膜が成膜できる結晶構
    造を有し、特定の元素が減少すると絶縁体から半導体に
    改質できる結晶体の表面層をプラズマ化された粒子、イ
    オン等により叩き、前記結晶体の表面層の特定の元素を
    叩き出して前記結晶体の表面層を半導体に改質し、この
    改質された半導体で第1動作領域を形成する工程と、 前記第1動作領域と接合分離され、かつ超電導体で形成
    される第2動作領域を前記第1動作領域の表面上に形成
    する工程と、 を備え、前記結晶体は、SrTiO3で形成され、 前記第1動作領域は、結晶体の表面層の組成元素である
    酸素濃度をプラズマ化された粒子、イオン等により減少
    して形成され、 前記第2動作領域及び第3動作領域を形成する超電導体
    は、BaKBiO系超電導体又はBaRbBiO系超電
    導体で形成され、 前記プラズマ化された粒子、イオン等による酸素濃度の
    減少には、Arガス、N2ガスのいずれかの不活性ガス
    をプラズマ化したものが使用され、 結晶体としてのSrTiO3は5×1013atoms/cm2
    5×1014atoms/cm2の範囲内で酸素濃度が減少される
    ことを特徴とする超電導デバイスの製造方法。
JP00001396A 1996-01-04 1996-01-04 超電導デバイスの製造方法 Expired - Fee Related JP3270317B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00001396A JP3270317B2 (ja) 1996-01-04 1996-01-04 超電導デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00001396A JP3270317B2 (ja) 1996-01-04 1996-01-04 超電導デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPH09186371A JPH09186371A (ja) 1997-07-15
JP3270317B2 true JP3270317B2 (ja) 2002-04-02

Family

ID=11462572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00001396A Expired - Fee Related JP3270317B2 (ja) 1996-01-04 1996-01-04 超電導デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP3270317B2 (ja)

Also Published As

Publication number Publication date
JPH09186371A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
US5322526A (en) Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
US5434127A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer
US5416072A (en) Superconducting device having an thin superconducting channel formed of oxide superconducting material
US5494891A (en) Method for manufacturing three-terminal oxide superconducting devices
JPH0577347B2 (ja)
US5446015A (en) Superconducting device having a reduced thickness of oxide superconducting layer
JPH05251776A (ja) 超電導素子およびその作製方法
JP3270317B2 (ja) 超電導デバイスの製造方法
JPH05251777A (ja) 超電導電界効果型素子およびその作製方法
JP3249370B2 (ja) 超電導デバイス
US5714767A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
JP2667289B2 (ja) 超電導素子および作製方法
JP3216089B2 (ja) 超電導デバイスの製造方法並びにそれを用いた超電導トランジスタ
JP2641976B2 (ja) 超電導素子および作製方法
JPH09172208A (ja) 超電導デバイス
JP2691065B2 (ja) 超電導素子および作製方法
JP2680959B2 (ja) 超電導電界効果型素子およびその作製方法
JP2738144B2 (ja) 超電導素子および作製方法
JP2599498B2 (ja) 超電導素子および作製方法
JP3323278B2 (ja) 超電導デバイスの製造方法
JP2963012B2 (ja) 超電導トランジスタ
JP2597745B2 (ja) 超電導素子および作製方法
JP2641971B2 (ja) 超電導素子および作製方法
JP2950958B2 (ja) 超電導素子の製造方法
JP2614941B2 (ja) 超電導素子および作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees