JP3257534B2 - 誤り検出符号化及び復号装置並びにその符号化及び復号方法 - Google Patents
誤り検出符号化及び復号装置並びにその符号化及び復号方法Info
- Publication number
- JP3257534B2 JP3257534B2 JP03212299A JP3212299A JP3257534B2 JP 3257534 B2 JP3257534 B2 JP 3257534B2 JP 03212299 A JP03212299 A JP 03212299A JP 3212299 A JP3212299 A JP 3212299A JP 3257534 B2 JP3257534 B2 JP 3257534B2
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- bit
- bits
- sequence
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/007—Unequal error protection
Description
【０００１】
【発明の属する技術分野】本発明は誤り検出符号化及び
復号装置並びにその符号化及び復号方法に関に関する。
復号装置並びにその符号化及び復号方法に関に関する。
【０００２】
【従来の技術】デジタル情報を伝送する場合に、伝送路
で雑音が混入することによって生じる誤りの影響を防ぐ
ために、誤り訂正符号が用いられるが、誤り訂正符号で
訂正しきれない伝送路誤りが生じた場合には、誤った情
報が受信されてしまう。
で雑音が混入することによって生じる誤りの影響を防ぐ
ために、誤り訂正符号が用いられるが、誤り訂正符号で
訂正しきれない伝送路誤りが生じた場合には、誤った情
報が受信されてしまう。
【０００３】このため、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄ
ｕｎｄａｎｃｙ Ｃｈｅｃｋ）等の誤り検出符号を付加
し伝送することにより、受信側で誤りの有無を判定し、
誤りを検知した場合には、再送要求あるいは誤り補正処
理が行われる。
ｕｎｄａｎｃｙ Ｃｈｅｃｋ）等の誤り検出符号を付加
し伝送することにより、受信側で誤りの有無を判定し、
誤りを検知した場合には、再送要求あるいは誤り補正処
理が行われる。
【０００４】誤り検出符号については、今井著「符号理
論」 電子情報通信学会 １９９０年発行 １１８〜１
２０頁（以下、文献１という）などに詳しく述べられて
いる。
論」 電子情報通信学会 １９９０年発行 １１８〜１
２０頁（以下、文献１という）などに詳しく述べられて
いる。
【０００５】受信系列に多くの誤りが含まれる場合、誤
りがあるにも関わらず誤り検出復号器が誤りを検出しな
いことがある。このことを誤り検出ミスと呼ぶ。また、
誤り検出符号化器によって付加される冗長符号のビット
数を一定とすると、誤り検出符号化器に入力する誤り検
出対象系列のビット数が多いほど、誤り検出ミスが発生
する確率が高くなるという性質がある。
りがあるにも関わらず誤り検出復号器が誤りを検出しな
いことがある。このことを誤り検出ミスと呼ぶ。また、
誤り検出符号化器によって付加される冗長符号のビット
数を一定とすると、誤り検出符号化器に入力する誤り検
出対象系列のビット数が多いほど、誤り検出ミスが発生
する確率が高くなるという性質がある。
【０００６】従来の誤り検出符号化装置を用いた通信シ
ステム及び、従来の誤り検出復号装置を用いた通信シス
テムの構成を説明する。
ステム及び、従来の誤り検出復号装置を用いた通信シス
テムの構成を説明する。
【０００７】まず、従来の誤り検出符号化装置を用いた
通信システムから説明する。図１３は従来の誤り検出符
号化装置を用いた通信システムを示す構成図である。
通信システムから説明する。図１３は従来の誤り検出符
号化装置を用いた通信システムを示す構成図である。
【０００８】図１３において、符号化器１は、入力端子
１０１から入力された情報系列を入力とし、この情報系
列を符号化した符号系列を生成し、この符号系列をクラ
ス分け回路２に出力する。
１０１から入力された情報系列を入力とし、この情報系
列を符号化した符号系列を生成し、この符号系列をクラ
ス分け回路２に出力する。
【０００９】ここで、符号化器１の例としては、音声符
号化器がある。クラス分け回路２は、符号化器１の出力
である符号系列を入力とし、この符号系列を重要度の高
いクラス１系列と重要度の低いクラス２系列に分類し、
分類した系列を誤り検出符号化装置５１に出力する。
号化器がある。クラス分け回路２は、符号化器１の出力
である符号系列を入力とし、この符号系列を重要度の高
いクラス１系列と重要度の低いクラス２系列に分類し、
分類した系列を誤り検出符号化装置５１に出力する。
【００１０】誤り検出符号化装置５１は、クラス分け回
路２の出力を入力系列とし、入力系列に受信側で誤り検
出を行うための冗長ビットを付加した系列を生成し、生
成した系列を誤り訂正符号化器８に出力する。
路２の出力を入力系列とし、入力系列に受信側で誤り検
出を行うための冗長ビットを付加した系列を生成し、生
成した系列を誤り訂正符号化器８に出力する。
【００１１】誤り訂正符号化器８は、誤り検出符号化装
置５１の出力を入力系列とし、入力系列から誤り訂正可
能な符号系列を生成し、この符号系列をインターリーブ
回路９に出力する。
置５１の出力を入力系列とし、入力系列から誤り訂正可
能な符号系列を生成し、この符号系列をインターリーブ
回路９に出力する。
【００１２】ここで、誤り訂正符号については、前述の
文献１を参照できる。インターリーブ回路９は、誤り訂
正符号化器８の出力を入力系列とし、入力系列に対し、
インターリーブ処理を施した系列を後述する復号装置側
の復号器１７に出力する。
文献１を参照できる。インターリーブ回路９は、誤り訂
正符号化器８の出力を入力系列とし、入力系列に対し、
インターリーブ処理を施した系列を後述する復号装置側
の復号器１７に出力する。
【００１３】ここで、インターリーブ処理は、入力系列
を分散させることにより、バースト誤りによる品質劣化
を削減する働きがある。
を分散させることにより、バースト誤りによる品質劣化
を削減する働きがある。
【００１４】次に、従来の誤り検出復号装置を用いた通
信システムについて説明する。図１４は従来の誤り検出
復号装置を用いた通信システムを示す構成図である。
信システムについて説明する。図１４は従来の誤り検出
復号装置を用いた通信システムを示す構成図である。
【００１５】図１４において、誤り検出復号装置６１側
で受信した受信系列は、デインタリーブ回路１０に入力
される。デインタリーブ回路１０は、受信系列を入力系
列とし、入力系列に対し、インターリーブと逆の操作を
施した系列を誤り訂正復号器１１に出力する。
で受信した受信系列は、デインタリーブ回路１０に入力
される。デインタリーブ回路１０は、受信系列を入力系
列とし、入力系列に対し、インターリーブと逆の操作を
施した系列を誤り訂正復号器１１に出力する。
【００１６】誤り訂正復号器１１は、デインタリーブ回
路１０の出力を入力系列とし、入力系列に対して誤り訂
正復号を行なって誤りを訂正し、復号系列を分割回路２
０に出力する。
路１０の出力を入力系列とし、入力系列に対して誤り訂
正復号を行なって誤りを訂正し、復号系列を分割回路２
０に出力する。
【００１７】ところで、符号化装置５１側（図１３参
照）では、誤り検出ＣＲＣ冗長ビットを生成した後、Ｃ
ＲＣ冗長ビットと符号化器１の出力ビットに対し、誤り
訂正を行う。
照）では、誤り検出ＣＲＣ冗長ビットを生成した後、Ｃ
ＲＣ冗長ビットと符号化器１の出力ビットに対し、誤り
訂正を行う。
【００１８】従って、復号装置６１（図１４参照）でＣ
ＲＣ冗長ビットを用いて誤り検出の判定を行うには、ま
ず最初に誤り訂正符号化されたビットを復号すること
で、ＣＲＣ冗長ビットと符号化器１の出力ビットを得る
必要がある。このＣＲＣ冗長ビットと符号化器１の出力
ビットを得るための処理を誤り訂正復号器１１で行って
いるのである。
ＲＣ冗長ビットを用いて誤り検出の判定を行うには、ま
ず最初に誤り訂正符号化されたビットを復号すること
で、ＣＲＣ冗長ビットと符号化器１の出力ビットを得る
必要がある。このＣＲＣ冗長ビットと符号化器１の出力
ビットを得るための処理を誤り訂正復号器１１で行って
いるのである。
【００１９】分割回路２０は、誤り訂正復号器１１の出
力を入力系列とし、入力系列をＣＲＣ冗長符号、クラス
１系列及びクラス２系列に分割し、分割した系列を復号
器１７に入力する。
力を入力系列とし、入力系列をＣＲＣ冗長符号、クラス
１系列及びクラス２系列に分割し、分割した系列を復号
器１７に入力する。
【００２０】復号器１７は、分割回路２０の出力を入力
系列とし、入力系列を復号し、復号系列を出力端子１０
１から出力する。ここで、復号器１７の例としては、音
声復号器がある。
系列とし、入力系列を復号し、復号系列を出力端子１０
１から出力する。ここで、復号器１７の例としては、音
声復号器がある。
【００２１】次に、図１３の誤り検出符号化装置５１及
び図１４の誤り検出復号装置６１について説明する。図
１３において、誤り検出符号化装置５１には、クラス分
け回路２の出力であるクラス１系列とクラス２系列が入
力される。
び図１４の誤り検出復号装置６１について説明する。図
１３において、誤り検出符号化装置５１には、クラス分
け回路２の出力であるクラス１系列とクラス２系列が入
力される。
【００２２】ここで、クラス１系列は、誤り検出の対象
となるビット（保護ビットと呼ぶ）の系列であり、クラ
ス２系列は、誤り検出の対象でないビット（非保護ビッ
トと呼ぶ）の系列である。
となるビット（保護ビットと呼ぶ）の系列であり、クラ
ス２系列は、誤り検出の対象でないビット（非保護ビッ
トと呼ぶ）の系列である。
【００２３】ＣＲＣ計算回路３は、クラス分け回路２の
出力の１つであるクラス１系列を入力系列とし、入力系
列からＣＲＣ冗長ビットを計算し、ＣＲＣ冗長ビットを
結合回路１８に出力する。
出力の１つであるクラス１系列を入力系列とし、入力系
列からＣＲＣ冗長ビットを計算し、ＣＲＣ冗長ビットを
結合回路１８に出力する。
【００２４】結合回路１８は、ＣＲＣ冗長ビットとクラ
ス１系列及びクラス２系列を入力系列とし、これらの系
列を結合し出力する。この出力系列が誤り検出符号化装
置５１の出力となる。
ス１系列及びクラス２系列を入力系列とし、これらの系
列を結合し出力する。この出力系列が誤り検出符号化装
置５１の出力となる。
【００２５】図１４において、誤り検出復号装置６１に
は、誤り訂正復号器１１の出力が与えられる。
は、誤り訂正復号器１１の出力が与えられる。
【００２６】分割回路２０は、誤り訂正復号器１１の出
力を入力系列とし、入力系列をＣＲＣ冗長ビットとクラ
ス１系列及びクラス２系列に分割し、ＣＲＣ冗長ビット
をＣＲＣ判定回路１６に、クラス１系列をＣＲＣ判定回
路１６及び復号器１７に、クラス２系列を復号器１７に
出力する。
力を入力系列とし、入力系列をＣＲＣ冗長ビットとクラ
ス１系列及びクラス２系列に分割し、ＣＲＣ冗長ビット
をＣＲＣ判定回路１６に、クラス１系列をＣＲＣ判定回
路１６及び復号器１７に、クラス２系列を復号器１７に
出力する。
【００２７】ＣＲＣ判定回路１６は、分割回路２０の出
力であるＣＲＣ冗長ビットとクラス１系列を入力系列と
し、入力系列に対し誤りの有無を判定し、その判定結果
を復号器１７に出力する。
力であるＣＲＣ冗長ビットとクラス１系列を入力系列と
し、入力系列に対し誤りの有無を判定し、その判定結果
を復号器１７に出力する。
【００２８】ＣＲＣ判定回路１６の出力とクラス１系列
及びクラス２系列が、誤り検出装置の出力となる。
及びクラス２系列が、誤り検出装置の出力となる。
【００２９】
【発明が解決しようとする課題】第１の問題点は、誤り
検出符号化装置５１が出力する冗長ビット数を一定とし
た場合、誤り検出ミスを増やすことなく、保護ビット数
を増やすことができないことである。その理由は、冗長
ビット数で、誤り検出器の性能が定まるためである。
検出符号化装置５１が出力する冗長ビット数を一定とし
た場合、誤り検出ミスを増やすことなく、保護ビット数
を増やすことができないことである。その理由は、冗長
ビット数で、誤り検出器の性能が定まるためである。
【００３０】第２の問題点は、非保護ビットであって
も、誤りが入ると復号系列の品質が劣化してしまう場合
があるということである。その理由は、重要度の低い情
報であっても、その多くのビットに連続して誤りが入る
場合には、許容できないほどに品質が劣化することがあ
るためである。
も、誤りが入ると復号系列の品質が劣化してしまう場合
があるということである。その理由は、重要度の低い情
報であっても、その多くのビットに連続して誤りが入る
場合には、許容できないほどに品質が劣化することがあ
るためである。
【００３１】そこで本発明の目的は、第１に誤り検出符
号化器が出力する冗長ビット数が一定でかつ誤り検出ミ
スを増やすことなく誤り検出可能なビット数を増やすこ
とが可能で、第２に非保護ビットに連続して多くの誤り
が生じた場合の品質劣化を抑えることが可能な誤り検出
符号化及び復号装置並びにその符号化及び復号方法を提
供することにある。
号化器が出力する冗長ビット数が一定でかつ誤り検出ミ
スを増やすことなく誤り検出可能なビット数を増やすこ
とが可能で、第２に非保護ビットに連続して多くの誤り
が生じた場合の品質劣化を抑えることが可能な誤り検出
符号化及び復号装置並びにその符号化及び復号方法を提
供することにある。
【００３２】
【課題を解決するための手段】前記課題を解決するため
に本発明による誤り検出符号化装置は、入力ビット列に
冗長ビットを付加する誤り検出符号化装置であって、保
護ビットと冗長ビットとからなるビット列と、非保護ビ
ットからなるビット列とから各々一部を順次取出し交互
に並べることにより混合したビット列を生成する混合手
段を含むことを特徴とする。
に本発明による誤り検出符号化装置は、入力ビット列に
冗長ビットを付加する誤り検出符号化装置であって、保
護ビットと冗長ビットとからなるビット列と、非保護ビ
ットからなるビット列とから各々一部を順次取出し交互
に並べることにより混合したビット列を生成する混合手
段を含むことを特徴とする。
【００３３】前記課題を解決するために本発明による誤
り検出復号装置は、入力ビット列に付加された冗長ビッ
トを用いて誤り検出を行う誤り検出復号装置であって、
保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し交
互に並べたビット列から、前記保護ビットと前記冗長ビ
ットとからなるビット列と、前記非保護ビットからなる
ビット列とを生成する分離手段を含むことを特徴とす
る。
り検出復号装置は、入力ビット列に付加された冗長ビッ
トを用いて誤り検出を行う誤り検出復号装置であって、
保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し交
互に並べたビット列から、前記保護ビットと前記冗長ビ
ットとからなるビット列と、前記非保護ビットからなる
ビット列とを生成する分離手段を含むことを特徴とす
る。
【００３４】前記課題を解決するために本発明による誤
り検出符号化方法は、入力ビット列に冗長ビットを付加
する誤り検出符号化方法であって、保護ビットと冗長ビ
ットとからなるビット列と、非保護ビットからなるビッ
ト列とから各々一部を順次取出し交互に並べることによ
り混合したビット列を生成する混合処理を含むことを特
徴とする。
り検出符号化方法は、入力ビット列に冗長ビットを付加
する誤り検出符号化方法であって、保護ビットと冗長ビ
ットとからなるビット列と、非保護ビットからなるビッ
ト列とから各々一部を順次取出し交互に並べることによ
り混合したビット列を生成する混合処理を含むことを特
徴とする。
【００３５】前記課題を解決するために本発明による誤
り検出復号方法は、入力ビット列に付加された冗長ビッ
トを用いて誤り検出を行う誤り検出復号方法であって、
保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し交
互に並べたビット列から、前記保護ビットと前記冗長ビ
ットとからなるビット列と、前記非保護ビットからなる
ビット列とを生成する分離処理を含むことを特徴とす
る。
り検出復号方法は、入力ビット列に付加された冗長ビッ
トを用いて誤り検出を行う誤り検出復号方法であって、
保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し交
互に並べたビット列から、前記保護ビットと前記冗長ビ
ットとからなるビット列と、前記非保護ビットからなる
ビット列とを生成する分離処理を含むことを特徴とす
る。
【００３６】即ち、第１〜第４の発明によれば、非保護
ビット、保護ビット及び冗長ビットを混合して符号化す
る。そして、この混合して符号化された情報系列を復号
してＣＲＣ判定を行う。
ビット、保護ビット及び冗長ビットを混合して符号化す
る。そして、この混合して符号化された情報系列を復号
してＣＲＣ判定を行う。
【００３７】混合方法により、バースト誤りに対して
は、誤り検出の対象とするビット数を見かけ上増加させ
ることができるという第１の効果と、長いバースト誤り
が非保護ビットに入ることを回避することができるとい
う第２の効果が得られる。
は、誤り検出の対象とするビット数を見かけ上増加させ
ることができるという第１の効果と、長いバースト誤り
が非保護ビットに入ることを回避することができるとい
う第２の効果が得られる。
【００３８】まず、第１の効果をもたらす作用を説明す
る。保護ビットＮ（Ｎは正の整数）個毎に非保護ビット
Ｍ（Ｍは正の整数）個挿入するように、保護ビットと非
保護ビットを混合した系列に、Ｍ＋１ビット以上連続し
て誤るバースト誤りが入る場合、保護ビットが必ず誤
る。
る。保護ビットＮ（Ｎは正の整数）個毎に非保護ビット
Ｍ（Ｍは正の整数）個挿入するように、保護ビットと非
保護ビットを混合した系列に、Ｍ＋１ビット以上連続し
て誤るバースト誤りが入る場合、保護ビットが必ず誤
る。
【００３９】従って、非保護ビットに誤りが入った場合
も誤り検出が可能となる。これにより、誤り検出の対象
とするビットを見かけ上増やすことになる。
も誤り検出が可能となる。これにより、誤り検出の対象
とするビットを見かけ上増やすことになる。
【００４０】ただし、通常のバースト誤りでは必ずしも
連続してビット誤りが生じるわけではないため（即ち、
Ｍ＋１ビット以上のバースト誤り中にＭ＋１ビット未満
のビット誤りが点在することが考えられるため）、非保
護ビットのみに誤りが入り、誤りが検出されないことも
ある。
連続してビット誤りが生じるわけではないため（即ち、
Ｍ＋１ビット以上のバースト誤り中にＭ＋１ビット未満
のビット誤りが点在することが考えられるため）、非保
護ビットのみに誤りが入り、誤りが検出されないことも
ある。
【００４１】この検出ミスに対処するために、上記系列
に混合する非保護ビットは、保護ビットよりも重要度の
低いものを選択する。
に混合する非保護ビットは、保護ビットよりも重要度の
低いものを選択する。
【００４２】次に第２の効果をもたらす作用を説明す
る。非保護ビットＭ個毎に保護ビットＮ個を挿入するよ
うに、保護ビットと非保護ビットを混合した系列に、Ｍ
＋１ビット以上連続したバースト誤りが入ると、保護ビ
ットが必ず誤る。
る。非保護ビットＭ個毎に保護ビットＮ個を挿入するよ
うに、保護ビットと非保護ビットを混合した系列に、Ｍ
＋１ビット以上連続したバースト誤りが入ると、保護ビ
ットが必ず誤る。
【００４３】従って、Ｍ＋１ビット以上連続したバース
ト誤りが非保護ビットに入る場合、誤りが検出される。
ト誤りが非保護ビットに入る場合、誤りが検出される。
【００４４】これにより、非保護ビットに連続して多く
誤りが入ることで復号系列に生じる品質劣化を削減する
ことができる。
誤りが入ることで復号系列に生じる品質劣化を削減する
ことができる。
【００４５】ただし、前述したように通常のバースト誤
りでは必ずしも連続してビット誤りが生じるわけではな
いため、保護ビットに誤りが入らず、誤りが検出されな
いこともある。
りでは必ずしも連続してビット誤りが生じるわけではな
いため、保護ビットに誤りが入らず、誤りが検出されな
いこともある。
【００４６】これをなるべく避けるには、非保護ビット
の間に混合する保護ビットの数を増やすとよい。
の間に混合する保護ビットの数を増やすとよい。
【００４７】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。まず、誤り検出符
号化装置及び符号化方法に関する第１〜第３の実施の形
態から説明する。
て添付図面を参照しながら説明する。まず、誤り検出符
号化装置及び符号化方法に関する第１〜第３の実施の形
態から説明する。
【００４８】図１は本発明に係る誤り検出符号化装置を
用いた通信システムの最良の実施の形態の構成図であ
る。なお、従来例（図１３）と同様の構成部分には同一
番号を付し、その説明を省略する。
用いた通信システムの最良の実施の形態の構成図であ
る。なお、従来例（図１３）と同様の構成部分には同一
番号を付し、その説明を省略する。
【００４９】図１において、誤り検出符号化装置３１以
外の部分は、前述の従来の技術（図１３）と同様であ
る。以下、検出符号化装置３１について説明する。
外の部分は、前述の従来の技術（図１３）と同様であ
る。以下、検出符号化装置３１について説明する。
【００５０】まず、第１の実施の形態から説明する。検
出符号化装置３１は、ＣＲＣ計算回路３と、結合回路４
と、クラス分け回路５と、混合回路６と、結合回路７と
を含んで構成される。
出符号化装置３１は、ＣＲＣ計算回路３と、結合回路４
と、クラス分け回路５と、混合回路６と、結合回路７と
を含んで構成される。
【００５１】次に、図１とともに図７のフローチャート
を参照して、誤り検出符号化装置３１の動作について説
明する。図７は誤り検出符号化装置３１の動作を示すフ
ローチャートである。
を参照して、誤り検出符号化装置３１の動作について説
明する。図７は誤り検出符号化装置３１の動作を示すフ
ローチャートである。
【００５２】図１において、まず誤り検出符号化装置３
１の前段であるクラス分け回路２にて入力情報系列がク
ラス１系列とクラス２系列に分けられる（ステップ
１）。
１の前段であるクラス分け回路２にて入力情報系列がク
ラス１系列とクラス２系列に分けられる（ステップ
１）。
【００５３】ＣＲＣ計算回路３は、クラス分け回路２の
出力であるクラス１系列を入力とし、受信側で誤り検出
を行うためのＣＲＣ冗長ビットを計算し（ステップ
２）、この冗長ビットを結合回路４に出力する。
出力であるクラス１系列を入力とし、受信側で誤り検出
を行うためのＣＲＣ冗長ビットを計算し（ステップ
２）、この冗長ビットを結合回路４に出力する。
【００５４】結合回路４は、ＣＲＣ計算回路３の出力で
あるＣＲＣ冗長ビットとクラス分け回路２の出力である
クラス１系列を結合し、結合した系列を混合回路６に出
力する（ステップ３）。
あるＣＲＣ冗長ビットとクラス分け回路２の出力である
クラス１系列を結合し、結合した系列を混合回路６に出
力する（ステップ３）。
【００５５】図３は、結合回路４における動作の詳細を
示す模式説明図である。図３に示すように、結合回路４
は入力系列をそのまま結合して１つの系列にし、出力す
る回路である。即ち、系列ａが上位ビット列、系列ｂが
下位ビット列となるように結合される。
示す模式説明図である。図３に示すように、結合回路４
は入力系列をそのまま結合して１つの系列にし、出力す
る回路である。即ち、系列ａが上位ビット列、系列ｂが
下位ビット列となるように結合される。
【００５６】クラス分け回路５は、クラス２系列を入力
とし、クラス２系列を重要度の高いクラス２ａ系列と重
要度の低いクラス２ｂ系列に分類し、出力する（ステッ
プ４）。
とし、クラス２系列を重要度の高いクラス２ａ系列と重
要度の低いクラス２ｂ系列に分類し、出力する（ステッ
プ４）。
【００５７】混合回路６は、結合回路４の出力とクラス
分け回路２の出力であるクラス２ａ系列を入力とし、こ
れらを混合した系列を生成し、生成した系列を結合回路
７に出力する（ステップ５）。
分け回路２の出力であるクラス２ａ系列を入力とし、こ
れらを混合した系列を生成し、生成した系列を結合回路
７に出力する（ステップ５）。
【００５８】ここで、混合回路６に入力する前に、結合
回路４の出力とクラス２ａ系列のどちらかに、あるい
は、両方に対し、インターリーブ処理を施すことも可能
である。
回路４の出力とクラス２ａ系列のどちらかに、あるい
は、両方に対し、インターリーブ処理を施すことも可能
である。
【００５９】図５は、混合回路における動作の詳細を示
す模式説明図である。図５に示すように、混合回路は、
入力系列のビットを混合して１つの系列にし、出力する
回路である。
す模式説明図である。図５に示すように、混合回路は、
入力系列のビットを混合して１つの系列にし、出力する
回路である。
【００６０】即ち、図５の例では系列ａ（例えば、結合
回路４の出力）のビットａ１，ａ２，ａ３の次に系列ｂ
（例えば、クラス２ａ系列）のビットｂ１を挿入し、次
に系列ａのａ４，ａ５，ａ６を挿入し、次に系列ｂのビ
ットｂ２を挿入し、…という具合にビットを配列させる
のである。
回路４の出力）のビットａ１，ａ２，ａ３の次に系列ｂ
（例えば、クラス２ａ系列）のビットｂ１を挿入し、次
に系列ａのａ４，ａ５，ａ６を挿入し、次に系列ｂのビ
ットｂ２を挿入し、…という具合にビットを配列させる
のである。
【００６１】結合回路７は、混合回路６の出力とクラス
２ｂ系列を入力とし、入力系列のビットを結合し、出力
する（ステップ６）。
２ｂ系列を入力とし、入力系列のビットを結合し、出力
する（ステップ６）。
【００６２】ここで、混合回路７に入力する前に、クラ
ス２ｂ系列に対し、インターリーブ処理を施すことも可
能である。結合回路７の出力が誤り検出符号化装置３１
の出力となる。
ス２ｂ系列に対し、インターリーブ処理を施すことも可
能である。結合回路７の出力が誤り検出符号化装置３１
の出力となる。
【００６３】次に、第２の実施の形態について説明す
る。図８は誤り検出符号化装置３１の動作の一部を示す
フローチャートである。
る。図８は誤り検出符号化装置３１の動作の一部を示す
フローチャートである。
【００６４】本発明の第２の実施の形態による誤り検出
装置は、第１の実施の形態の混合回路６において、結合
回路４の出力系列の中にクラス２ａ系列を特定長の長さ
に分割したビット列を挿入することにより、２つの系列
のビットを混合した系列を生成する（ステップ７）。
装置は、第１の実施の形態の混合回路６において、結合
回路４の出力系列の中にクラス２ａ系列を特定長の長さ
に分割したビット列を挿入することにより、２つの系列
のビットを混合した系列を生成する（ステップ７）。
【００６５】即ち、図７のフローチャートにおいてＳ５
をＳ７で置き換えたものが第２の実施の形態となる。
をＳ７で置き換えたものが第２の実施の形態となる。
【００６６】次に、第３の実施の形態について説明す
る。図９は誤り検出符号化装置３１の動作の一部を示す
フローチャートである。
る。図９は誤り検出符号化装置３１の動作の一部を示す
フローチャートである。
【００６７】本発明の第３の実施の形態による誤り検出
符号化装置３１は、第１の実施の形態の混合回路６にお
いて、クラス２ａ系列の中に結合回路４の出力系列を特
定長の長さに分割したビット列を挿入することにより、
２つの系列のビットを混合した系列を生成する（ステッ
プ８）。
符号化装置３１は、第１の実施の形態の混合回路６にお
いて、クラス２ａ系列の中に結合回路４の出力系列を特
定長の長さに分割したビット列を挿入することにより、
２つの系列のビットを混合した系列を生成する（ステッ
プ８）。
【００６８】即ち、図７のフローチャートにおいてＳ５
をＳ８で置き換えたものが第３の実施の形態となる。
をＳ８で置き換えたものが第３の実施の形態となる。
【００６９】次に、誤り検出復号装置及び復号方法に関
する第４〜第６の実施の形態について説明する。
する第４〜第６の実施の形態について説明する。
【００７０】図２は本発明に係る誤り検出復号装置を用
いた通信システムの最良の実施の形態の構成図である。
なお、従来例（図１４）と同様の構成部分には同一番号
を付し、その説明を省略する。
いた通信システムの最良の実施の形態の構成図である。
なお、従来例（図１４）と同様の構成部分には同一番号
を付し、その説明を省略する。
【００７１】図２において、誤り検出復号装置３２以外
の部分は、前述の従来の技術で説明したので省略する。
の部分は、前述の従来の技術で説明したので省略する。
【００７２】まず、第４の実施の形態から説明する。誤
り検出復号装置３２は、分割回路１２と、分離回路１３
と、分割回路１４と、結合回路１５と、ＣＲＣ判定回路
１６とを含んで構成される。
り検出復号装置３２は、分割回路１２と、分離回路１３
と、分割回路１４と、結合回路１５と、ＣＲＣ判定回路
１６とを含んで構成される。
【００７３】次に、図２とともに図１０のフローチャー
トを参照して、誤り検出復号装置３２の動作について説
明する。図１０は誤り検出復号装置３２の動作を示すフ
ローチャートである。
トを参照して、誤り検出復号装置３２の動作について説
明する。図１０は誤り検出復号装置３２の動作を示すフ
ローチャートである。
【００７４】分割回路１２は、誤り訂正回路１１の出力
を入力系列とし、入力系列をクラス２ｂ系列とそれ以外
の系列に分割し、前者を結合回路１５に入力し、後者を
分離回路１３に入力する（ステップ１１）。
を入力系列とし、入力系列をクラス２ｂ系列とそれ以外
の系列に分割し、前者を結合回路１５に入力し、後者を
分離回路１３に入力する（ステップ１１）。
【００７５】ここで、符号化装置３１側で、結合回路７
に入力する前に、クラス２ｂ系列に対し、インターリー
ブ処理を行っていた場合は、クラス２ｂ系列に対し、デ
インターリーブ処理を行う必要がある。
に入力する前に、クラス２ｂ系列に対し、インターリー
ブ処理を行っていた場合は、クラス２ｂ系列に対し、デ
インターリーブ処理を行う必要がある。
【００７６】図４は、分割回路１２における動作の詳細
を示す模式説明図である。図４に示すように、分割回路
１２は図３に示す結合回路の逆の操作を行うものであ
る。
を示す模式説明図である。図４に示すように、分割回路
１２は図３に示す結合回路の逆の操作を行うものであ
る。
【００７７】分離回路１３は、分割回路１２の出力を入
力系列とし、入力系列をＣＲＣ冗長ビット及びクラス１
系列で構成される系列とクラス２ａ系列に分離し、前者
を分割回路１４に出力し、後者を結合回路１５に出力す
る（ステップＳ１２）。
力系列とし、入力系列をＣＲＣ冗長ビット及びクラス１
系列で構成される系列とクラス２ａ系列に分離し、前者
を分割回路１４に出力し、後者を結合回路１５に出力す
る（ステップＳ１２）。
【００７８】ここで、分離回路１３の出力系列に対し、
符号化装置３１側で、混合回路６に入力する前に、イン
ターリーブ処理を行っていた場合は、上記出力系列に対
し、デインターリーブ処理を行う必要がある。
符号化装置３１側で、混合回路６に入力する前に、イン
ターリーブ処理を行っていた場合は、上記出力系列に対
し、デインターリーブ処理を行う必要がある。
【００７９】図６は、分離回路１３における動作の詳細
を示す模式説明図である。図６に示すように、分離回路
１３は、図５に示す混合回路の逆の操作を行うものであ
る。
を示す模式説明図である。図６に示すように、分離回路
１３は、図５に示す混合回路の逆の操作を行うものであ
る。
【００８０】分割回路１４は、分離回路１３の出力を入
力系列とし、入力系列をＣＲＣ冗長ビットとクラス１系
列に分割し、前者をＣＲＣ判定回路１６に出力し、後者
をＣＲＣ判定回路１６及び音声復号器１７に出力する
（ステップ１３）。
力系列とし、入力系列をＣＲＣ冗長ビットとクラス１系
列に分割し、前者をＣＲＣ判定回路１６に出力し、後者
をＣＲＣ判定回路１６及び音声復号器１７に出力する
（ステップ１３）。
【００８１】結合回路１５は、分離回路１３の出力であ
るクラス２ａ系列と分割回路１２の出力であるクラス２
ｂ系列を入力系列とし、これら入力系列を結合した系列
を復号器１７に出力する（ステップ１４）。
るクラス２ａ系列と分割回路１２の出力であるクラス２
ｂ系列を入力系列とし、これら入力系列を結合した系列
を復号器１７に出力する（ステップ１４）。
【００８２】ＣＲＣ判定回路１６は、分割回路１４の出
力であるＣＲＣ冗長ビットとクラス１系列を入力系列と
し、入力系列に対し誤りの有無を判定し、その判定結果
を復号器１７に出力する。
力であるＣＲＣ冗長ビットとクラス１系列を入力系列と
し、入力系列に対し誤りの有無を判定し、その判定結果
を復号器１７に出力する。
【００８３】ＣＲＣ判定回路１６の判定結果と分割回路
１４の出力であるクラス１系列及び結合回路１５の出力
であるクラス２系列が、誤り検出復号装置の出力となる
（ステップ１５）。
１４の出力であるクラス１系列及び結合回路１５の出力
であるクラス２系列が、誤り検出復号装置の出力となる
（ステップ１５）。
【００８４】次に、第５の実施の形態について説明す
る。図１１は誤り検出復号装置３２の動作の一部を示す
フローチャートである。
る。図１１は誤り検出復号装置３２の動作の一部を示す
フローチャートである。
【００８５】本発明の第５の実施の形態による誤り検出
復号装置３２は、第４実施の形態の分離回路１３におい
て、分割回路１２の出力を入力系列とし、入力系列から
特定長の長さに分割されたクラス２ａ系列のビット列を
切り出し、ＣＲＣ冗長ビット及びクラス１系列で構成さ
れる系列とクラス２ａ系列を生成し、前者を分割回路１
４に出力し、後者を結合回路１５に出力する（ステップ
１６）。
復号装置３２は、第４実施の形態の分離回路１３におい
て、分割回路１２の出力を入力系列とし、入力系列から
特定長の長さに分割されたクラス２ａ系列のビット列を
切り出し、ＣＲＣ冗長ビット及びクラス１系列で構成さ
れる系列とクラス２ａ系列を生成し、前者を分割回路１
４に出力し、後者を結合回路１５に出力する（ステップ
１６）。
【００８６】即ち、図１０のフローチャートにおいてＳ
１２をＳ１６で置き換えたものが第５の実施の形態とな
る。
１２をＳ１６で置き換えたものが第５の実施の形態とな
る。
【００８７】次に、第６の実施の形態について説明す
る。図１２は誤り検出復号装置３２の動作の一部を示す
フローチャートである。
る。図１２は誤り検出復号装置３２の動作の一部を示す
フローチャートである。
【００８８】本発明の第６の実施の形態による誤り検出
装置は、第４実施の形態の分離回路１３において、分割
回路１２の出力を入力系列とし、入力系列から特定長の
長さに分割された系列を切り出し、この系列からＣＲＣ
冗長ビット及びクラス１系列で構成される系列とクラス
２ａ系列を生成し、前者を分割回路１４に出力し、後者
を結合回路１５に出力する（ステップ１７）。
装置は、第４実施の形態の分離回路１３において、分割
回路１２の出力を入力系列とし、入力系列から特定長の
長さに分割された系列を切り出し、この系列からＣＲＣ
冗長ビット及びクラス１系列で構成される系列とクラス
２ａ系列を生成し、前者を分割回路１４に出力し、後者
を結合回路１５に出力する（ステップ１７）。
【００８９】即ち、図１０のフローチャートにおいてＳ
１２をＳ１７で置き換えたものが第６の実施の形態とな
る。
１２をＳ１７で置き換えたものが第６の実施の形態とな
る。
【００９０】次に、誤り検出符号化復号装置に関する第
７〜第９の実施の形態について説明する。
７〜第９の実施の形態について説明する。
【００９１】まず、第７の実施の形態から説明する。本
発明の第７の実施の形態による誤り検出符号化復号装置
は、第１の実施の形態における結合回路７の出力を第４
の実施の形態における分離回路１２に入力する。
発明の第７の実施の形態による誤り検出符号化復号装置
は、第１の実施の形態における結合回路７の出力を第４
の実施の形態における分離回路１２に入力する。
【００９２】次に、第８の実施の形態について説明す
る。本発明の第８の実施の形態による誤り検出符号化復
号装置は、第２の実施の形態における結合回路７の出力
を第５の実施の形態における分離回路１２に入力する。
る。本発明の第８の実施の形態による誤り検出符号化復
号装置は、第２の実施の形態における結合回路７の出力
を第５の実施の形態における分離回路１２に入力する。
【００９３】次に、第９の実施の形態について説明す
る。本発明の第９の実施の形態による誤り検出符号化復
号装置は、第３の実施の形態における結合回路７の出力
を第６の実施の形態における分離回路１２に入力する。
る。本発明の第９の実施の形態による誤り検出符号化復
号装置は、第３の実施の形態における結合回路７の出力
を第６の実施の形態における分離回路１２に入力する。
【００９４】第７から９の実施の形態において、誤り訂
正を付加する場合は、結合回路７と分離回路１２の間
に、誤り訂正符号化器８、インターリーブ回路９、デイ
ンターリーブ回路１０及び誤り訂正複合器１１が入る。
正を付加する場合は、結合回路７と分離回路１２の間
に、誤り訂正符号化器８、インターリーブ回路９、デイ
ンターリーブ回路１０及び誤り訂正複合器１１が入る。
【００９５】又、インターリーブ回路９とデインターリ
ーブ回路１０の間には一般的に伝送路が入る。
ーブ回路１０の間には一般的に伝送路が入る。
【００９６】
【発明の効果】本発明による第１の発明によれば、誤り
検出の対称となる保護ビットと誤り検出の対称とならな
い非保護ビットとからなる入力ビット列に誤り検出用の
冗長ビットを付加して符号化する誤り検出符号化装置で
あって、その装置を前記非保護ビット全てあるいはその
一部と前記保護ビット及び冗長ビットからなるビット列
全てあるいはその一部とを混合したビット列を出力する
混合手段を含んで構成したため、第１に誤り検出符号化
器が出力する冗長ビット数が一定でかつ誤り検出ミスを
増やすことなく誤り検出可能なビット数を増やすことが
可能で、第２に非保護ビットに連続して多くの誤りが生
じた場合の品質劣化を抑えることが可能となる。
検出の対称となる保護ビットと誤り検出の対称とならな
い非保護ビットとからなる入力ビット列に誤り検出用の
冗長ビットを付加して符号化する誤り検出符号化装置で
あって、その装置を前記非保護ビット全てあるいはその
一部と前記保護ビット及び冗長ビットからなるビット列
全てあるいはその一部とを混合したビット列を出力する
混合手段を含んで構成したため、第１に誤り検出符号化
器が出力する冗長ビット数が一定でかつ誤り検出ミスを
増やすことなく誤り検出可能なビット数を増やすことが
可能で、第２に非保護ビットに連続して多くの誤りが生
じた場合の品質劣化を抑えることが可能となる。
【００９７】又、本発明による第２の発明によれば、誤
り検出の対称となる保護ビットと誤り検出の対称となら
ない非保護ビットとからなる入力ビット列に誤り検出用
の冗長ビットを付加して符号化された情報系列を受信し
て誤り検出を行なう誤り検出復号装置であって、その装
置を前記非保護ビット全てあるいはその一部と前記保護
ビット及び冗長ビットからなるビット列全てあるいはそ
の一部とを混合したビット列を受信し、その受信したビ
ット列の全てあるいは一部から前記非保護ビットと保護
ビットと冗長ビットとを分離する分離手段を含んで構成
したため、第１の発明と同様の効果を奏する。
り検出の対称となる保護ビットと誤り検出の対称となら
ない非保護ビットとからなる入力ビット列に誤り検出用
の冗長ビットを付加して符号化された情報系列を受信し
て誤り検出を行なう誤り検出復号装置であって、その装
置を前記非保護ビット全てあるいはその一部と前記保護
ビット及び冗長ビットからなるビット列全てあるいはそ
の一部とを混合したビット列を受信し、その受信したビ
ット列の全てあるいは一部から前記非保護ビットと保護
ビットと冗長ビットとを分離する分離手段を含んで構成
したため、第１の発明と同様の効果を奏する。
【００９８】又、本発明による第３の発明によれば、誤
り検出の対称となる保護ビットと誤り検出の対称となら
ない非保護ビットとからなる入力ビット列に誤り検出用
の冗長ビットを付加して符号化する誤り検出符号化方法
であって、その方法を前記非保護ビット全てあるいはそ
の一部と前記保護ビット及び冗長ビットからなるビット
列全てあるいはその一部とを混合したビット列を出力す
る混合処理を含んで構成したため、第１の発明と同様の
効果を奏する。
り検出の対称となる保護ビットと誤り検出の対称となら
ない非保護ビットとからなる入力ビット列に誤り検出用
の冗長ビットを付加して符号化する誤り検出符号化方法
であって、その方法を前記非保護ビット全てあるいはそ
の一部と前記保護ビット及び冗長ビットからなるビット
列全てあるいはその一部とを混合したビット列を出力す
る混合処理を含んで構成したため、第１の発明と同様の
効果を奏する。
【００９９】又、本発明による第４の発明によれば、誤
り検出の対称となる保護ビットと誤り検出の対称となら
ない非保護ビットとからなる入力ビット列に誤り検出用
の冗長ビットを付加して符号化された情報系列を受信し
て誤り検出を行なう誤り検出復号方法であって、その方
法を前記非保護ビット全てあるいはその一部と前記保護
ビット及び冗長ビットからなるビット列全てあるいはそ
の一部とを混合したビット列を受信し、その受信したビ
ット列の全てあるいは一部から前記非保護ビットと保護
ビットと冗長ビットとを分離する分離処理を含んで構成
したため、第１の発明と同様の効果を奏する。
り検出の対称となる保護ビットと誤り検出の対称となら
ない非保護ビットとからなる入力ビット列に誤り検出用
の冗長ビットを付加して符号化された情報系列を受信し
て誤り検出を行なう誤り検出復号方法であって、その方
法を前記非保護ビット全てあるいはその一部と前記保護
ビット及び冗長ビットからなるビット列全てあるいはそ
の一部とを混合したビット列を受信し、その受信したビ
ット列の全てあるいは一部から前記非保護ビットと保護
ビットと冗長ビットとを分離する分離処理を含んで構成
したため、第１の発明と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る誤り検出符号化装置を用いた通信
システムの最良の実施の形態の構成図である。
システムの最良の実施の形態の構成図である。
【図２】本発明に係る誤り検出復号装置を用いた通信シ
ステムの最良の実施の形態の構成図である。
ステムの最良の実施の形態の構成図である。
【図３】結合回路４における動作の詳細を示す模式説明
図である。
図である。
【図４】分割回路１２における動作の詳細を示す模式説
明図である。
明図である。
【図５】混合回路における動作の詳細を示す模式説明図
である。
である。
【図６】分離回路１３における動作の詳細を示す模式説
明図である。
明図である。
【図７】誤り検出符号化装置３１の動作を示すフローチ
ャートである。
ャートである。
【図８】誤り検出符号化装置３１の動作の一部を示すフ
ローチャートである。
ローチャートである。
【図９】誤り検出符号化装置３１の動作の一部を示すフ
ローチャートである。
ローチャートである。
【図１０】誤り検出復号装置３２の動作を示すフローチ
ャートである。
ャートである。
【図１１】誤り検出復号装置３２の動作の一部を示すフ
ローチャートである。
ローチャートである。
【図１２】誤り検出復号装置３２の動作の一部を示すフ
ローチャートである。
ローチャートである。
【図１３】従来の誤り検出符号化装置を用いた通信シス
テムを示す構成図である。
テムを示す構成図である。
【図１４】従来の誤り検出復号装置を用いた通信システ
ムを示す構成図である。
ムを示す構成図である。
３ ＣＲＣ計算回路 ４ 結合回路 ５ クラス分け回路 ６ 混合回路 ７ 結合回路 １２ 分割回路 １３ 分離回路 １４ 分割回路 １５ 結合回路 １６ ＣＲＣ判定回路 ３１ 誤り検出符号化装置 ３２ 誤り検出復号装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G10L 19/00 H04B 14/00 H04L 1/00
Claims (24)
- 【請求項１】 入力ビット列に冗長ビットを付加する誤
り検出符号化装置であって、 保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し交
互に並べることにより混合したビット列を生成する混合
手段を含むことを特徴とする誤り検出符号化装置。 - 【請求項２】 前記混合手段は前記非保護ビットから特
定長で切り出したビット列を、前記保護ビット及び冗長
ビットからなるビット列に対し挿入して生成したビット
列を出力することを特徴とする請求項１記載の誤り検出
符号化装置。 - 【請求項３】 前記混合手段は前記保護ビット及び冗長
ビットからなるビット列から特定長以上の長さで切り出
したビット列を、前記非保護ビットに対し挿入して生成
したビット列を出力することを特徴とする請求項１記載
の誤り検出符号化装置。 - 【請求項４】 さらに前記非保護ビットを重要度の高い
クラス系列と重要度の低いクラス系列とに分けるクラス
分け手段を含み、前記混合手段は前記重要度の高いクラ
ス系列の非保護ビットを前記保護ビット及び冗長ビット
と混合することを特徴とする請求項１〜３いずれかに記
載の誤り検出符号化装置。 - 【請求項５】 入力ビット列に付加された冗長ビットを
用いて誤り検出を行う誤り検出復号装置であって、保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し 交
互に並べたビット列から、前記保護ビットと前記冗長ビ
ットとからなるビット列と、前記非保護ビットからなる
ビット列とを生成する分離手段を含むことを特徴とする
誤り検出復号装置。 - 【請求項６】 前記分離手段は受信したビット列の全て
あるいは一部から特定長以上の長さで連続的に前記非保
護ビットを切り出し、さらに残りから前記保護ビット及
び冗長ビットを分離することを特徴とする請求項５記載
の誤り検出復号装置。 - 【請求項７】 前記分離手段は受信したビット列の全て
あるいは一部から特定長以上の長さで連続的に前記保護
ビット及び冗長ビットを含むビット列を切り出し、さら
に残りから前記非保護ビットを分離することを特徴とす
る請求項５記載の誤り検出復号装置。 - 【請求項８】 さらに前記非保護ビットは重要度の高い
クラス系列と重要度の低いクラス系列とから構成され、
前記非保護ビットを前記重要度の高いクラス系列と重要
度の低いクラス系列とに分割する分割手段を含み、 前記分離手段は前記重要度の高いクラス系列の非保護ビ
ットと前記保護ビットと冗長ビットとに分離することを
特徴とする請求項５〜７いずれかに記載の誤り検出復号
装置。 - 【請求項９】 請求項１記載の誤り検出符号化装置と請
求項５記載の誤り検出復号装置を備える誤り検出符号化
復号装置。 - 【請求項１０】 請求項２記載の誤り検出符号化装置と
請求項６記載の誤り検出復号装置を備える誤り検出符号
化復号装置。 - 【請求項１１】 請求項３記載の誤り検出符号化装置と
請求項７記載の誤り検出復号装置を備える誤り検出符号
化復号装置。 - 【請求項１２】 請求項４記載の誤り検出符号化装置と
請求項８記載の誤り検出復号装置を備える誤り検出符号
化復号装置。 - 【請求項１３】 入力ビット列に冗長ビットを付加する
誤り検出符号化方法であって、 保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し交
互に並べることにより混合したビット列を生成する混合
処理を含むことを特徴とする誤り検出符号化方法。 - 【請求項１４】 前記混合処理は前記非保護ビットから
特定長で切り出したビット列を、前記保護ビット及び冗
長ビットからなるビット列に対し挿入して生成したビッ
ト列を出力することを特徴とする請求項１３記載の誤り
検出符号化方法。 - 【請求項１５】 前記混合処理は前記保護ビット及び冗
長ビットからなるビット列から特定長以上の長さで切り
出したビット列を、前記非保護ビットに対し挿入して生
成したビット列を出力することを特徴とする請求項１３
記載の誤り検出符号化方法。 - 【請求項１６】 さらに前記非保護ビットを重要度の高
いクラス系列と重要度の低いクラス系列とに分けるクラ
ス分け処理を含み、前記混合処理は前記重要度の高いク
ラス系列の非保護ビットを前記保護ビット及び冗長ビッ
トと混合することを特徴とする請求項１３〜１５いずれ
かに記載の誤り検出符号化方法。 - 【請求項１７】 入力ビット列に付加された冗長ビット
を用いて誤り検出を行う誤り検出復号方法であって、保護ビットと冗長ビットとからなるビット列と、非保護
ビットからなるビット列とから各々一部を順次取出し 交
互に並べたビット列から、前記保護ビットと前記冗長ビ
ットとからなるビット列と、前記非保護ビットからなる
ビット列とを生成する分離処理を含むことを特徴とする
誤り検出復号方法。 - 【請求項１８】 前記分離処理は受信したビット列の全
てあるいは一部から特定長以上の長さで連続的に前記非
保護ビットを切り出し、さらに残りから前記保護ビット
及び冗長ビットを分離することを特徴とする請求項１７
記載の誤り検出復号方法。 - 【請求項１９】 前記分離処理は受信したビット列の全
てあるいは一部から特定長以上の長さで連続的に前記保
護ビット及び冗長ビットを含むビット列を切り出し、さ
らに残りから前記非保護ビットを分離することを特徴と
する請求項１７記載の誤り検出復号方法。 - 【請求項２０】 さらに前記非保護ビットは重要度の高
いクラス系列と重要度の低いクラス系列とから構成さ
れ、前記非保護ビットを前記重要度の高いクラス系列と
重要度の低いクラス系列とに分割する分割処理を含み、
前記分離処理は前記重要度の高いクラス系列の非保護ビ
ットと前記保護ビットと冗長ビットとに分離することを
特徴とする請求項１７〜１９いずれかに記載の誤り検出
復号方法。 - 【請求項２１】 請求項１３記載の誤り検出符号化方法
と請求項１７記載の誤り検出復号方法を備える誤り検出
符号化復号方法。 - 【請求項２２】 請求項１４記載の誤り検出符号化方法
と請求項１８記載の誤り検出復号方法を備える誤り検出
符号化復号方法。 - 【請求項２３】 請求項１５記載の誤り検出符号化方法
と請求項１９記載の誤り検出復号方法を備える誤り検出
符号化復号方法。 - 【請求項２４】 請求項１６記載の誤り検出符号化方法
と請求項２０記載の誤り検出復号方法を備える誤り検出
符号化復号方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03212299A JP3257534B2 (ja) | 1999-02-10 | 1999-02-10 | 誤り検出符号化及び復号装置並びにその符号化及び復号方法 |
| US09/499,218 US6532564B1 (en) | 1999-02-10 | 2000-02-07 | Encoder for multiplexing blocks of error protected bits with blocks of unprotected bits |
| EP00250039A EP1028555A3 (en) | 1999-02-10 | 2000-02-09 | Error detection encoder with unequal error protection |
| CA002298221A CA2298221C (en) | 1999-02-10 | 2000-02-09 | Encoder for multiplexing blocks error protected bits with blocks of unprotected bits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03212299A JP3257534B2 (ja) | 1999-02-10 | 1999-02-10 | 誤り検出符号化及び復号装置並びにその符号化及び復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232374A JP2000232374A (ja) | 2000-08-22 |
| JP3257534B2 true JP3257534B2 (ja) | 2002-02-18 |
Family
ID=12350091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03212299A Expired - Fee Related JP3257534B2 (ja) | 1999-02-10 | 1999-02-10 | 誤り検出符号化及び復号装置並びにその符号化及び復号方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6532564B1 (ja) |
| EP (1) | EP1028555A3 (ja) |
| JP (1) | JP3257534B2 (ja) |
| CA (1) | CA2298221C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036067B2 (en) * | 2003-03-28 | 2006-04-25 | Arraycomm, Llc | Error detection for multi-stream communications |
| EP1501198A1 (en) * | 2003-07-24 | 2005-01-26 | Matsushita Electric Industrial Co., Ltd. | A method, an encoder and communication device for individually encoding code block segments |
| EP1801692B1 (en) * | 2004-01-06 | 2015-06-10 | Thomson Licensing | Improved techniques for detecting, analyzing and using visible authentication patterns |
| CN105513599B (zh) * | 2015-11-24 | 2019-05-21 | 西安烽火电子科技有限责任公司 | 一种基于非等重保护的速率自适应声码通信方法 |
| US11094392B2 (en) * | 2018-10-15 | 2021-08-17 | Texas Instruments Incorporated | Testing of fault detection circuit |
| US10892784B2 (en) * | 2019-06-03 | 2021-01-12 | Western Digital Technologies, Inc. | Memory device with enhanced error correction via data rearrangement, data partitioning, and content aware decoding |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3265339B2 (ja) | 1993-06-25 | 2002-03-11 | シャープ株式会社 | 音声復号化装置 |
| CA2131674A1 (en) * | 1993-09-10 | 1995-03-11 | Kalyan Ganesan | High performance error control coding in channel encoders and decoders |
| JPH07162357A (ja) | 1993-12-10 | 1995-06-23 | Hitachi Ltd | ディジタル移動無線データ通信方法とその装置 |
| US6157612A (en) * | 1995-04-03 | 2000-12-05 | Lucent Technologies Inc. | Fast fading packet diversity transmission method and system |
| JP3394119B2 (ja) | 1995-10-17 | 2003-04-07 | 沖電気工業株式会社 | 誤り訂正符号化装置、誤り訂正復号化装置及び通信システム |
| US6170073B1 (en) * | 1996-03-29 | 2001-01-02 | Nokia Mobile Phones (Uk) Limited | Method and apparatus for error detection in digital communications |
| JP3583551B2 (ja) | 1996-07-01 | 2004-11-04 | 松下電器産業株式会社 | 誤り補償装置 |
| ES2157854B1 (es) * | 1997-04-10 | 2002-04-01 | Nokia Mobile Phones Ltd | Metodo para disminuir el porcentaje de error de bloque en una transmision de datos en forma de bloques de datos y los correspondientes sistema de transmision de datos y estacion movil. |
| GB2324934A (en) * | 1997-05-02 | 1998-11-04 | Motorola Ltd | Multiplexing data from multi-media sources |
-
1999
- 1999-02-10 JP JP03212299A patent/JP3257534B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-07 US US09/499,218 patent/US6532564B1/en not_active Expired - Fee Related
- 2000-02-09 CA CA002298221A patent/CA2298221C/en not_active Expired - Fee Related
- 2000-02-09 EP EP00250039A patent/EP1028555A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CA2298221C (en) | 2005-04-26 |
| JP2000232374A (ja) | 2000-08-22 |
| CA2298221A1 (en) | 2000-08-10 |
| EP1028555A2 (en) | 2000-08-16 |
| US6532564B1 (en) | 2003-03-11 |
| EP1028555A3 (en) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394119B2 (ja) | 誤り訂正符号化装置、誤り訂正復号化装置及び通信システム | |
| US6931581B1 (en) | Method for superimposing a sequence number in an error detection code in a data network | |
| AU2001283271B2 (en) | Low latency data encoder | |
| JP2000516415A (ja) | 誤差率を最小化するためにソフト情報出力を用いるデコーダ | |
| AU2001283271A1 (en) | Low latency data encoder | |
| KR20020027365A (ko) | 부호/복호화 장치 및 부호/복호화 방법 | |
| US6163873A (en) | Data communication method and system | |
| JP2022521487A (ja) | マルチモードチャンネル符号化 | |
| US6202188B1 (en) | Data transmission device | |
| JP3257534B2 (ja) | 誤り検出符号化及び復号装置並びにその符号化及び復号方法 | |
| EP0805572A2 (en) | Error detection and error concealment for encoded speech data | |
| JP2591242B2 (ja) | 誤り検出方法 | |
| JP2003318865A (ja) | 信号伝送システム | |
| JP2005012452A (ja) | デジタル信号受信装置、デジタル信号受信方法、及びデジタル信号受信プログラム | |
| US6006352A (en) | Bitstream decoding apparatus with reduced error correction processing and decoding method | |
| JP2002208913A (ja) | 誤り訂正復号化情報の信頼度設定方式 | |
| JP3316730B2 (ja) | データ通信装置 | |
| JPH0846599A (ja) | 異種フレーム形式混在通信システム | |
| JP2652398B2 (ja) | データ伝送方法 | |
| JP4601564B2 (ja) | 誤り訂正処理方法及び伝送装置 | |
| JPH11136218A (ja) | データ伝送システム、データ送信装置およびデータ伝送方法 | |
| JP2006345475A (ja) | ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法 | |
| JPH11136138A (ja) | 冗長符号生成装置、誤り検出符号化装置、誤り検出装置、冗長符号生成方法および誤り検出方法ならびに情報記録媒体 | |
| JP3545752B2 (ja) | 受信装置 | |
| JP2000244460A (ja) | 伝送路誤り符号付加・検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |