JP3255895B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3255895B2 JP3255895B2 JP26574099A JP26574099A JP3255895B2 JP 3255895 B2 JP3255895 B2 JP 3255895B2 JP 26574099 A JP26574099 A JP 26574099A JP 26574099 A JP26574099 A JP 26574099A JP 3255895 B2 JP3255895 B2 JP 3255895B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- parent
- child
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、たとえば、半導
体チップの表面に他の半導体チップを重ね合わせて接合
するチップ・オン・チップ構造や半導体チップの表面を
配線基板に対向させて接合するフリップ・チップ・ボン
ディング構造の半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip-on-chip structure in which another semiconductor chip is superimposed on and bonded to the surface of a semiconductor chip, or a flip-chip structure in which the surface of a semiconductor chip is bonded to a wiring board. The present invention relates to a semiconductor device having a chip bonding structure.
【０００２】[0002]
【従来の技術】従来から、半導体チップの表面に他の半
導体チップを重ね合わせて接合したチップ・オン・チッ
プ構造の半導体装置が知られている。このようなチップ
・オン・チップ構造の半導体装置では、図２に示すよう
に、一方の半導体チップ９１は、いわゆるフェースダウ
ン方式で他方の半導体チップ９２に接合されており、こ
の半導体チップ９２との間に設けられた複数個のバンプ
９３によって、所定間隔を保つように連結され、かつ、
互いに電気的に接続されている。そして、半導体チップ
９１，９２の対向する表面間は樹脂９４で封止されてお
り、この半導体チップ９１，９２間を樹脂９４で封止し
て得られる半導体モジュールは、さらにモールド樹脂で
封止されてパッケージ（図示せず）内に収容されてい
る。2. Description of the Related Art Conventionally, there has been known a semiconductor device having a chip-on-chip structure in which another semiconductor chip is superimposed on and joined to the surface of a semiconductor chip. In a semiconductor device having such a chip-on-chip structure, as shown in FIG. 2, one semiconductor chip 91 is joined to the other semiconductor chip 92 by a so-called face-down method. By a plurality of bumps 93 provided therebetween, they are connected so as to keep a predetermined interval, and
They are electrically connected to each other. The surface between the opposing semiconductor chips 91 and 92 is sealed with a resin 94. The semiconductor module obtained by sealing the space between the semiconductor chips 91 and 92 with the resin 94 is further sealed with a mold resin. In a package (not shown).
【０００３】[0003]
【発明が解決しようとする課題】ところが、半導体チッ
プ９１，９２間を封止する樹脂９４中には、この樹脂９
４の熱膨張率を半導体チップ９１，９２の熱膨張率と合
わせるために、たとえばシリカなどの粒状物（フィラ
ー）９５が混入されている。そのため、半導体チップ９
１，９２の最表面に形成されている表面保護膜が樹脂９
４中のフィラー９５で傷つけられて、半導体チップ９
１，９２の性能が劣化するおそれがあった。However, in the resin 94 for sealing between the semiconductor chips 91 and 92, this resin 9
In order to match the coefficient of thermal expansion of No. 4 with the coefficient of thermal expansion of the semiconductor chips 91 and 92, a particulate matter (filler) 95 such as silica is mixed. Therefore, the semiconductor chip 9
The surface protection film formed on the outermost surface of
4 is damaged by the filler 95 in the semiconductor chip 9.
There was a possibility that the performances of 1,92 would be deteriorated.
【０００４】そこで、この発明の目的は、上述の技術的
課題を解決し、半導体チップの表面が傷つくことを防止
できる半導体装置を提供することである。An object of the present invention is to solve the above-mentioned technical problems and to provide a semiconductor device which can prevent the surface of a semiconductor chip from being damaged.
【０００５】[0005]
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、固体表面
に半導体チップの表面を対向させて接合して得られる組
立体をパッケージに収容することにより構成される半導
体装置であって、上記固体表面と上記半導体チップとの
間に、上記パッケージの材料で囲まれた中空部が形成さ
れており、上記パッケージの材料には、フィラーが混入
されており、上記フィラーの粒径は、上記固体表面と上
記半導体チップの表面との間の間隔よりも大きいことを
特徴とする半導体装置である。Means for Solving the Problems and Effects of the Invention According to the first aspect of the present invention, an assembly obtained by bonding a semiconductor chip to a solid surface with the surface of the semiconductor chip facing the solid surface is mounted on a package. A semiconductor device configured to be accommodated, wherein a hollow portion surrounded by a material of the package is formed between the solid surface and the semiconductor chip, and a filler is included in the material of the package. Mixing
The particle size of the filler is above the solid surface.
A semiconductor device characterized in that the distance is larger than the distance between the semiconductor chip and the surface of the semiconductor chip .
【０００６】上記固体表面は、他の半導体チップの表面
であってもよいし、たとえばリードフレームなどの配線
基板の表面であってもよい。また、上記中空部は、空気
または不活性ガスが充填されていてもよいし、真空であ
ってもよい。中空部に不活性ガスが充填されている場合
や、中空部が真空にされている場合には、半導体チップ
の性能劣化を一層防止できる。この発明によれば、パッ
ケージ内に収容された固体の表面と半導体チップの表面
との間に中空部が形成されている。これにより、半導体
チップの表面は中空部に臨むことになるから、半導体チ
ップの表面が傷つけられるおそれはない。ゆえに、表面
が傷つけられることによる半導体チップの性能劣化を招
くおそれがない。[0006] The solid surface may be the surface of another semiconductor chip or the surface of a wiring board such as a lead frame. In addition, the hollow portion is air
Alternatively, it may be filled with an inert gas,
You may. When the hollow part is filled with inert gas
If the hollow part is evacuated, the semiconductor chip
Can be further prevented from deteriorating. According to the present invention, the hollow portion is formed between the surface of the solid contained in the package and the surface of the semiconductor chip. Thereby, since the surface of the semiconductor chip faces the hollow portion, there is no possibility that the surface of the semiconductor chip is damaged. Therefore, there is no possibility that the performance of the semiconductor chip is deteriorated due to the surface being damaged.
【０００７】[0007]
【０００８】また、パッケージの材料には、主として上
記パッケージの熱膨張率を上記半導体チップの熱膨張率
と合わせるために粒状のフィラーが混入されている。こ
の発明によれば、パッケージの材料に含まれているフィ
ラーは、粒径が固体表面と半導体チップの表面との間の
間隔よりも大きいので、固体表面と半導体チップの表面
との間に進入することはない。したがって、パッケージ
材料中のフィラーによって半導体チップの表面が傷つけ
られるおそれがなく、半導体チップの性能劣化を一層防
止することができる。なお、上記パッケージの材料に複
数種類のフィラーが混入される場合、パッケージ材料中
に混入されているフィラーの粒径は、いずれも上記固体
表面と上記半導体チップの表面との間の間隔よりも大き
く、この間隔よりも小さな粒径のフィラーは、上記パッ
ケージの材料中には混入されない。 [0008] In addition, a particulate filler is mainly mixed in the material of the package in order to match the coefficient of thermal expansion of the package with the coefficient of thermal expansion of the semiconductor chip. According to the present invention, the filler contained in the material of the package enters between the solid surface and the surface of the semiconductor chip because the particle size is larger than the distance between the solid surface and the surface of the semiconductor chip. Never. Therefore, there is no possibility that the surface of the semiconductor chip is damaged by the filler in the package material, and the performance deterioration of the semiconductor chip can be further prevented. Note that the package material
When several kinds of fillers are mixed,
The particle size of the filler mixed in the solid
Greater than the distance between the surface and the surface of the semiconductor chip
Filler with a particle size smaller than this interval
Not mixed into cage material.
【０００９】[0009]
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の概略構成を示す図
解的な断面図である。この半導体装置は、いわゆるチッ
プ・オン・チップ構造の半導体装置であって、親チップ
１の表面１１に子チップ２を重ね合わせて接合すること
により構成されている。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an illustrative sectional view showing a schematic configuration of a semiconductor device according to an embodiment of the present invention. This semiconductor device is a semiconductor device having a so-called chip-on-chip structure, and is configured by superposing and joining a child chip 2 on a surface 11 of a parent chip 1.
【００１０】親チップ１は、たとえばシリコンチップか
らなっている。親チップ１の表面１１は、半導体基板に
おいてトランジスタなどの機能素子が形成された活性表
層領域側の表面であり、最表面は、たとえば窒化シリコ
ンで構成される表面保護膜で覆われている。子チップ２
は、たとえばシリコンチップからなっている。子チップ
２の表面２１は、半導体基板においてトランジスタなど
の機能素子が形成された活性表層領域側の表面であり、
最表面は、たとえば窒化シリコンで構成される表面保護
膜で覆われている。子チップ２は、表面２１を親チップ
１の表面１１に対向させた、いわゆるフェースダウン方
式で親チップ１に接合されており、親チップ１との間に
設けられた複数個のバンプＢによって、親チップ１の表
面１１との間に所定間隔Ｄを保った状態で支持されると
ともに、親チップ１との電気接続が達成されている。The parent chip 1 is made of, for example, a silicon chip. The surface 11 of the parent chip 1 is a surface on the active surface layer region side on which a functional element such as a transistor is formed on a semiconductor substrate, and the outermost surface is covered with a surface protective film made of, for example, silicon nitride. Child chip 2
Is made of, for example, a silicon chip. The surface 21 of the slave chip 2 is a surface on the active surface layer region side on which a functional element such as a transistor is formed on the semiconductor substrate,
The outermost surface is covered with a surface protective film made of, for example, silicon nitride. The child chip 2 is bonded to the parent chip 1 by a so-called face-down method in which the surface 21 faces the surface 11 of the parent chip 1, and a plurality of bumps B provided between the child chip 2 and the parent chip 1 The main chip 1 is supported in a state where a predetermined distance D is maintained between the main chip 1 and the main chip 1, and electrical connection with the main chip 1 is achieved.
【００１１】親チップ１と子チップ２とを接合させて構
成された半導体モジュールは、リードフレーム３にボン
ディングされた後、図示しない金型のキャビティ内にセ
ットされて樹脂封止工程が行われることによりパッケー
ジ４内に封止される。この樹脂封止工程では、リードフ
レーム３にボンディングされた上記半導体モジュール
が、たとえば空気雰囲気中に設けられた金型のキャビテ
ィ内にセットされる。その後、パッケージ４を構成する
樹脂材料がキャビティ内に注入される。この樹脂材料
は、たとえばエポキシ樹脂などの合成樹脂中に、親チッ
プ１および子チップ２と熱膨張率を合わせるためのフィ
ラー４１を混入したものである。このフィラー４１は、
たとえばシリカの粒状物であり、その粒径Ｒは親チップ
１と子チップ２との間に形成された間隔Ｄよりも大きく
形成されている。なお、樹脂材料中に複数種類のフィラ
ーが混入されている場合には、すべてのフィラーの粒径
が上記間隔Ｄよりも大きく形成されている。The semiconductor module formed by bonding the parent chip 1 and the child chip 2 is bonded to a lead frame 3 and then set in a mold cavity (not shown) and subjected to a resin sealing step. Is sealed in the package 4. In the resin sealing step, the semiconductor module bonded to the lead frame 3 is set, for example, in a cavity of a mold provided in an air atmosphere. Thereafter, the resin material forming the package 4 is injected into the cavity. This resin material is obtained by mixing a filler 41 for matching the coefficient of thermal expansion with that of the parent chip 1 and the child chip 2 in a synthetic resin such as an epoxy resin. This filler 41 is
For example, it is a silica particle, and the particle diameter R is formed larger than the distance D formed between the parent chip 1 and the child chip 2. When a plurality of types of fillers are mixed in the resin material, the particle diameters of all the fillers are formed to be larger than the interval D.
【００１２】キャビティ内に注入された樹脂材料は、半
導体モジュールの周囲を覆いつくし、さらに親チップ１
と子チップ２との間に進入しようとする。しかしなが
ら、この樹脂封止工程は空気雰囲気中で行われているの
で、親チップ１と子チップ２との間への樹脂材料の進入
は、親チップ１と子チップ２との間に存在する空気によ
って阻止される。その結果、親チップ１と子チップ２と
の間には空気が残り、この状態で樹脂材料が硬化してパ
ッケージ４が形成されることによって、親チップ１と子
チップ２との間に中空部５を有する半導体装置が完成す
る。The resin material injected into the cavity covers the periphery of the semiconductor module.
And the child chip 2. However, since this resin sealing step is performed in an air atmosphere, the resin material enters between the parent chip 1 and the child chip 2 due to the air existing between the parent chip 1 and the child chip 2. Blocked by As a result, air remains between the parent chip 1 and the child chip 2, and the resin material is cured in this state to form the package 4, so that a hollow portion is formed between the parent chip 1 and the child chip 2. 5 is completed.
【００１３】以上のようにこの実施形態によれば、パッ
ケージ４内に収容された親チップ１と子チップ２との間
には中空部５が形成されており、親チップ１および子チ
ップ２の表面は中空部５に臨んでいる。言い換えれば、
従来の構成とは異なり、親チップ１と子チップ２との間
が樹脂で封止されていない。したがって、親チップ１お
よび子チップ２の表面に形成されている表面保護膜が、
樹脂中に含まれるフィラーによって傷つけられるおそれ
はない。ゆえに、表面保護膜が傷つけられることによる
親チップ１および子チップ２の性能劣化を招くおそれが
ない。As described above, according to this embodiment, the hollow portion 5 is formed between the parent chip 1 and the child chip 2 housed in the package 4, and the hollow part 5 is formed between the parent chip 1 and the child chip 2. The surface faces the hollow part 5. In other words,
Unlike the conventional configuration, the space between the parent chip 1 and the child chip 2 is not sealed with resin. Therefore, the surface protective films formed on the surfaces of the parent chip 1 and the child chip 2
There is no danger of being damaged by the filler contained in the resin. Therefore, there is no possibility that the performance of the parent chip 1 and the child chip 2 is deteriorated due to the damage of the surface protective film.
【００１４】また、パッケージ４を構成する樹脂材料に
含まれているフィラー４１は、粒径Ｒが親チップ１と子
チップ２との間に形成された間隔Ｄよりも大きいので、
親チップ１と子チップ２との間に進入することはない。
したがって、フィラー４１によって親チップ１および子
チップ２の表面に形成されている表面保護膜が傷つけら
れるおそれもない。この発明の一実施形態について説明
したが、この発明は、他の形態で実施することもでき
る。たとえば、上述の実施形態では、パッケージ４を形
成して親チップ１および子チップ２を樹脂封止する工程
を空気雰囲気中で行うとしたが、この樹脂封止工程は真
空中で行われてもよい。この場合、親チップ１と子チッ
プ２との間の中空部５内は真空となるから、親チップ１
と子チップ２との密着性を高めることができる。また、
樹脂封止工程は、たとえば窒素ガスなどの不活性ガス雰
囲気中で行われてもよい。この場合には、親チップ１と
子チップ２との間の中空部５内が不活性ガスで満たされ
るから、親チップ１および子チップ２の性能劣化を一層
防止できる。The filler 41 contained in the resin material constituting the package 4 has a particle diameter R larger than the distance D formed between the parent chip 1 and the child chip 2.
There is no entry between the parent chip 1 and the child chip 2.
Therefore, there is no possibility that the surface protection film formed on the surfaces of the parent chip 1 and the child chip 2 is damaged by the filler 41. Although one embodiment of the present invention has been described, the present invention can be embodied in other forms. For example, in the above embodiment, the process of forming the package 4 and sealing the parent chip 1 and the child chip 2 with resin is performed in an air atmosphere. However, this resin sealing step may be performed in a vacuum. Good. In this case, since the inside of the hollow portion 5 between the parent chip 1 and the child chip 2 is evacuated, the parent chip 1
And the child chip 2 can be improved in adhesion. Also,
The resin sealing step may be performed in an inert gas atmosphere such as a nitrogen gas. In this case, since the inside of the hollow portion 5 between the parent chip 1 and the child chip 2 is filled with the inert gas, the performance degradation of the parent chip 1 and the child chip 2 can be further prevented.
【００１５】また、親チップ１および子チップ２は、い
ずれもシリコンからなるチップであるとしたが、シリコ
ンの他にも、化合物半導体（たとえばガリウム砒素半導
体など）やゲルマニウム半導体などの他の任意の半導体
材料を用いた半導体チップであってもよい。この場合
に、親チップ１の半導体材料と子チップ２の半導体材料
は、同じでもよいし異なっていてもよい。また、上述の
実施形態では、チップ・オン・チップ構造を取り上げた
が、この発明は、半導体チップの表面をリードフレーム
などの配線基板に対向させて接合するフリップ・チップ
・ボンディング構造にも適用できる。Although the parent chip 1 and the child chip 2 are both chips made of silicon, in addition to silicon, other arbitrary chips such as a compound semiconductor (for example, a gallium arsenide semiconductor) or a germanium semiconductor may be used. A semiconductor chip using a semiconductor material may be used. In this case, the semiconductor material of the parent chip 1 and the semiconductor material of the child chip 2 may be the same or different. In the above-described embodiment, the chip-on-chip structure has been described. However, the present invention can be applied to a flip-chip bonding structure in which the surface of a semiconductor chip is bonded to a wiring board such as a lead frame so as to be opposed. .
【００１６】その他、特許請求の範囲に記載された事項
の範囲で、種々の設計変更を施すことが可能である。In addition, various design changes can be made within the scope of the matters described in the claims.
【図１】この発明の一実施形態に係る半導体装置の概略
構成を示す図解的な断面図である。FIG. 1 is an illustrative sectional view showing a schematic configuration of a semiconductor device according to an embodiment of the present invention.
【図２】親チップと子チップとの間が樹脂で封止された
半導体装置が有する問題点について説明するための図解
的な断面図である。FIG. 2 is an illustrative sectional view for describing a problem of a semiconductor device in which a space between a parent chip and a child chip is sealed with a resin;
１ 親チップ（固体） １１ 表面（固体表面） ２ 子チップ（半導体チップ） ２１ 表面（半導体チップの表面） ４ パッケージ ４１ フィラー（パッケージの材料に含まれるフィラ
ー） ５ 中空部 Ｄ 間隔（固体表面と半導体チップの表面との間の間
隔） Ｒ 粒径（フィラーの粒径）Reference Signs List 1 parent chip (solid) 11 surface (solid surface) 2 child chip (semiconductor chip) 21 surface (surface of semiconductor chip) 4 package 41 filler (filler included in package material) 5 hollow space D interval (solid surface and semiconductor) (Space between chip surface) R Particle size (particle size of filler)
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 25/18 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/28 - 23/31 H01L 25/065 - 25/07 H01L 25/18 Continuation of the front page (51) Int.Cl. 7 identification code FI H01L 25/18 (58) Investigation field (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/28-23/31 H01L 25 / 065-25/07 H01L 25/18
Claims (1)
て接合して得られる組立体をパッケージに収容すること
により構成される半導体装置であって、 上記固体表面と上記半導体チップとの間に、上記パッケ
ージの材料で囲まれた中空部が形成されており、 上記パッケージの材料には、フィラーが混入されてお
り、 上記フィラーの粒径は、上記固体表面と上記半導体チッ
プの表面との間の間隔よりも大きい ことを特徴とする半
導体装置。1. A semiconductor device comprising an assembly obtained by joining a semiconductor chip to a solid surface with a surface of the semiconductor chip facing the solid surface, wherein the assembly is housed in a package. a hollow portion surrounded by the material of the package is formed, the material of the package, it filler is mixed
Ri, the particle size of the filler, the solid surface and the semiconductor chip
A semiconductor device having a distance larger than a gap between the semiconductor device and a surface of the semiconductor device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26574099A JP3255895B2 (en) | 1999-09-20 | 1999-09-20 | Semiconductor device |
| US09/512,337 US6376915B1 (en) | 1999-02-26 | 2000-02-24 | Semiconductor device and semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26574099A JP3255895B2 (en) | 1999-09-20 | 1999-09-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094042A JP2001094042A (en) | 2001-04-06 |
| JP3255895B2 true JP3255895B2 (en) | 2002-02-12 |
Family
ID=17421347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26574099A Expired - Fee Related JP3255895B2 (en) | 1999-02-26 | 1999-09-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255895B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407422C (en) * | 2001-06-07 | 2008-07-30 | 株式会社瑞萨科技 | Semconductor device and mfg. method thereof |
| TWI263403B (en) | 2004-01-22 | 2006-10-01 | Murata Manufacturing Co | Electronic component manufacturing method |
| JP2006332576A (en) * | 2005-04-25 | 2006-12-07 | Matsushita Electric Works Ltd | Semiconductor device and manufacturing method thereof |
| JP2007251391A (en) * | 2006-03-14 | 2007-09-27 | Sony Corp | Semiconductor device and its manufacturing process |
| KR101873598B1 (en) * | 2012-05-03 | 2018-07-03 | 삼성디스플레이 주식회사 | Organic light emtting display device with improved sealing property |
| KR102190382B1 (en) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | Semiconductor package |
-
1999
- 1999-09-20 JP JP26574099A patent/JP3255895B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094042A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642643B2 (en) | Apparatus for molding a semiconductor die package with enhanced thermal conductivity | |
| KR100253116B1 (en) | Method of manufacturing chip size package using the method | |
| US6867069B2 (en) | Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin | |
| US20030038357A1 (en) | Spacer for semiconductor devices, semiconductor devices and assemblies including the spacer, and methods | |
| US7091062B2 (en) | Wafer level packages for chips with sawn edge protection | |
| US6376915B1 (en) | Semiconductor device and semiconductor chip | |
| US7642638B2 (en) | Inverted lead frame in substrate | |
| JP3621182B2 (en) | Manufacturing method of chip size package | |
| JP3255895B2 (en) | Semiconductor device | |
| US20030111716A1 (en) | Wirebonded multichip module | |
| JPH1027880A (en) | Semiconductor device | |
| JP4405033B2 (en) | Semiconductor device | |
| JP3342845B2 (en) | Semiconductor device | |
| JP2002016193A (en) | Packaged semiconductor device and manufacturing method thereof | |
| JP3330890B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| CN111934649B (en) | Integrated circuit device and method of manufacturing the same | |
| JPH07161764A (en) | Resin sealed type semiconductor device and manufacture thereof | |
| JPH11260996A (en) | Optical semiconductor device and manufacture thereof | |
| JP2000252396A (en) | Semiconductor device and semiconductor chip | |
| KR960012635B1 (en) | Method for fabricating the semiconductor package | |
| JPH06132413A (en) | Semiconductor package | |
| JPS61112362A (en) | Semiconductor device | |
| KR200202059Y1 (en) | adhesive for bonding chip in fabrication of vari able chip-size applicable package | |
| JPH0582679A (en) | Plastic sealed type semiconductor device | |
| JPS62254451A (en) | Electronic part device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20111130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121130 |
|
| LAPS | Cancellation because of no payment of annual fees |