JP3252516B2 - 電界放出素子及びその製造方法 - Google Patents
電界放出素子及びその製造方法Info
- Publication number
- JP3252516B2 JP3252516B2 JP4433193A JP4433193A JP3252516B2 JP 3252516 B2 JP3252516 B2 JP 3252516B2 JP 4433193 A JP4433193 A JP 4433193A JP 4433193 A JP4433193 A JP 4433193A JP 3252516 B2 JP3252516 B2 JP 3252516B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- substrate
- field emission
- emission device
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は発光型表示装置、プリン
タ用光源、電子顕微鏡、電子ビーム露光装置、ＣＲＴ用
電子銃、マイクロ波増幅管など各種電子ビーム応用装置
の電子源として利用することができる電界放出素子及び
その製造方法に関するものである。
タ用光源、電子顕微鏡、電子ビーム露光装置、ＣＲＴ用
電子銃、マイクロ波増幅管など各種電子ビーム応用装置
の電子源として利用することができる電界放出素子及び
その製造方法に関するものである。
【０００２】
【従来の技術】従来の電界放出素子としては、ＳＲＩや
フランスのＬＥＴＩがマイクロチップディスプレイとし
て発表した通称Ｓｐｉｎｄｔカソードがよく知られてい
る。これはＳｉの熱酸化膜またはガラス基板上のエミッ
タ用金属薄膜電極上に設けた絶縁性薄膜の上にゲート電
極を形成し、金属ゲート薄膜および絶縁性薄膜に開口部
を設けた後、この開口部をマスクとしてＭｏなどの金属
を電子ビーム蒸着法などにより堆積させる自己整合化技
術によって、電子を電界放出する円錐状エミッタを形成
する電界放出素子である。
フランスのＬＥＴＩがマイクロチップディスプレイとし
て発表した通称Ｓｐｉｎｄｔカソードがよく知られてい
る。これはＳｉの熱酸化膜またはガラス基板上のエミッ
タ用金属薄膜電極上に設けた絶縁性薄膜の上にゲート電
極を形成し、金属ゲート薄膜および絶縁性薄膜に開口部
を設けた後、この開口部をマスクとしてＭｏなどの金属
を電子ビーム蒸着法などにより堆積させる自己整合化技
術によって、電子を電界放出する円錐状エミッタを形成
する電界放出素子である。
【０００３】前述した電界放出素子は、通常エミッタが
多結晶により構成されるので、動作時に結晶粒界におけ
るガスの吸着・離脱により電子の放出が安定しなかった
り、電界が集中してエミッタ自身の破壊が生じるという
不都合があった。これに対し、特開昭６４−８６４２７
号公報に記載されているように、単結晶のエミッタを有
する電界放出素子の製法が提案されている。これは、基
体に形成した凹部の底に単結晶の種結晶を配設し、これ
を核にして尖頭部を有する単結晶のエミッタを形成させ
ることを特徴とする方法である。
多結晶により構成されるので、動作時に結晶粒界におけ
るガスの吸着・離脱により電子の放出が安定しなかった
り、電界が集中してエミッタ自身の破壊が生じるという
不都合があった。これに対し、特開昭６４−８６４２７
号公報に記載されているように、単結晶のエミッタを有
する電界放出素子の製法が提案されている。これは、基
体に形成した凹部の底に単結晶の種結晶を配設し、これ
を核にして尖頭部を有する単結晶のエミッタを形成させ
ることを特徴とする方法である。
【０００４】
【発明が解決しようとする課題】前述した種結晶から単
結晶のエミッタを成長させる方法には、次のような問題
点がある。 エミッタの再現性・均一性が良くない。 エミッタの形状が結晶の成長状況によって変化する
為、エミッタの先端部とゲートとの位置関係に関して正
確性・再現性が得にくい。 基体となる絶縁材料と前記種結晶の組合せの制限が
大きい。 エミッタの先端部の先鋭性を得るのが難しい。 エミッタ材料の制限が大きい。 工程が複雑である。
結晶のエミッタを成長させる方法には、次のような問題
点がある。 エミッタの再現性・均一性が良くない。 エミッタの形状が結晶の成長状況によって変化する
為、エミッタの先端部とゲートとの位置関係に関して正
確性・再現性が得にくい。 基体となる絶縁材料と前記種結晶の組合せの制限が
大きい。 エミッタの先端部の先鋭性を得るのが難しい。 エミッタ材料の制限が大きい。 工程が複雑である。
【０００５】本発明は、良好な再現性・均一性で単結晶
のエミッタをより簡単に形成できる電界放出素子と、そ
の製造方法を提供することを目的としている。
のエミッタをより簡単に形成できる電界放出素子と、そ
の製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】請求項１に記載された電
界放出素子の製造方法によれば、基板上にエミッタとゲ
ートを有する電界放出素子の製造方法において、前記エ
ミッタの少なくとも先端の電界放出部を、金属もしくは
半導体からなる単結晶、又は金属もしくは半導体からな
る少なくとも前記基板に垂直な方向に優先配向した多結
晶となるように、ＩＣＢ蒸着法又はＭＢＥ蒸着法によっ
て形成したことを特徴としている。請求項２に記載され
た電界放出素子の製造方法によれば、前記方法におい
て、前記エミッタの少なくとも先端の電子放出部がＡ
ｕ，Ａｇ，Ａｌ，Ｂｅ，Ｃｏ，Ｃｕ，Ｃｒ，Ｆｅ，Ｇ
ａ，Ｇｅ，Ｉｎ，Ｉｒ，Ｌａ，Ｌｉ，Ｍｇ，Ｍｎ，Ｍ
ｏ，Ｎｉ，Ｎｂ，Ｐｄ，Ｐｔ，Ｓｂ，Ｓｉ，Ｔｈ，Ｔ
ｉ，Ｚｒ，Ｚｎまたはそれらのうち少なくとも１種類を
含んだ炭化物または酸化物または窒化物またはその他の
無機化合物であることを特徴としている。請求項３に記
載された電界放出素子によれば、基板にエミッタとゲー
トを有する電界放出素子において、前記エミッタの少な
くとも先端の電界放出部は、その底部全体が基板に対し
特定の結晶方位をもって配設された金属又は半導体から
なる単結晶から構成されたことを特徴としている。請求
項４に記載された電界放出素子によれば、基板にエミッ
タとゲートを有する電界放出素子において、前記エミッ
タは、前記基板に垂直な方向に優先配向した多結晶から
構成されたことを特徴としている。請求項５に記載され
た電界放出素子によれば、基板にエミッタとゲートを有
する電界放出素子において、前記エミッタは基板に接す
る底部と先端部が異なる材料で形成され、かつ先端部
は、金属または半導体からなる単結晶又は少なくとも前
記基板に垂直な方向に優先配向した多結晶からなること
を特徴としている。請求項６に記載された電界放出素子
によれば、請求項３〜５のいずれかに記載の電界放出素
子において、前記エミッタの少なくとも先端の電子放出
部がＡｕ，Ａｇ，Ａｌ，Ｂｅ，Ｃｏ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｇａ，Ｇｅ，Ｉｎ，Ｉｒ，Ｌａ，Ｌｉ，Ｍｇ，Ｍ
ｎ，Ｍｏ，Ｎｉ，Ｎｂ，Ｐｄ，Ｐｔ，Ｓｂ，Ｓｉ，Ｔ
ｈ，Ｔｉ，Ｚｒ，Ｚｎまたはそれらのうち少なくとも１
種類を含んだ炭化物または酸化物または窒化物またはそ
の他の無機化合物であることを特徴としている。
界放出素子の製造方法によれば、基板上にエミッタとゲ
ートを有する電界放出素子の製造方法において、前記エ
ミッタの少なくとも先端の電界放出部を、金属もしくは
半導体からなる単結晶、又は金属もしくは半導体からな
る少なくとも前記基板に垂直な方向に優先配向した多結
晶となるように、ＩＣＢ蒸着法又はＭＢＥ蒸着法によっ
て形成したことを特徴としている。請求項２に記載され
た電界放出素子の製造方法によれば、前記方法におい
て、前記エミッタの少なくとも先端の電子放出部がＡ
ｕ，Ａｇ，Ａｌ，Ｂｅ，Ｃｏ，Ｃｕ，Ｃｒ，Ｆｅ，Ｇ
ａ，Ｇｅ，Ｉｎ，Ｉｒ，Ｌａ，Ｌｉ，Ｍｇ，Ｍｎ，Ｍ
ｏ，Ｎｉ，Ｎｂ，Ｐｄ，Ｐｔ，Ｓｂ，Ｓｉ，Ｔｈ，Ｔ
ｉ，Ｚｒ，Ｚｎまたはそれらのうち少なくとも１種類を
含んだ炭化物または酸化物または窒化物またはその他の
無機化合物であることを特徴としている。請求項３に記
載された電界放出素子によれば、基板にエミッタとゲー
トを有する電界放出素子において、前記エミッタの少な
くとも先端の電界放出部は、その底部全体が基板に対し
特定の結晶方位をもって配設された金属又は半導体から
なる単結晶から構成されたことを特徴としている。請求
項４に記載された電界放出素子によれば、基板にエミッ
タとゲートを有する電界放出素子において、前記エミッ
タは、前記基板に垂直な方向に優先配向した多結晶から
構成されたことを特徴としている。請求項５に記載され
た電界放出素子によれば、基板にエミッタとゲートを有
する電界放出素子において、前記エミッタは基板に接す
る底部と先端部が異なる材料で形成され、かつ先端部
は、金属または半導体からなる単結晶又は少なくとも前
記基板に垂直な方向に優先配向した多結晶からなること
を特徴としている。請求項６に記載された電界放出素子
によれば、請求項３〜５のいずれかに記載の電界放出素
子において、前記エミッタの少なくとも先端の電子放出
部がＡｕ，Ａｇ，Ａｌ，Ｂｅ，Ｃｏ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｇａ，Ｇｅ，Ｉｎ，Ｉｒ，Ｌａ，Ｌｉ，Ｍｇ，Ｍ
ｎ，Ｍｏ，Ｎｉ，Ｎｂ，Ｐｄ，Ｐｔ，Ｓｂ，Ｓｉ，Ｔ
ｈ，Ｔｉ，Ｚｒ，Ｚｎまたはそれらのうち少なくとも１
種類を含んだ炭化物または酸化物または窒化物またはそ
の他の無機化合物であることを特徴としている。
【０００７】
【作用】金属又は半導体を蒸着法によって基板上の所定
位置に被着させることにより、単結晶又は基板に対して
垂直な方向に優先配向した結晶からなる所定形状のエミ
ッタが形成される。
位置に被着させることにより、単結晶又は基板に対して
垂直な方向に優先配向した結晶からなる所定形状のエミ
ッタが形成される。
【０００８】
【実施例】本発明の一実施例を図１〜図３を参照して説
明する。本実施例は、Ｓｉ基板上にＳｐｉｎｄｔ型の電
界放出素子を作製する方法と、その方法によって得られ
た電界放出素子に関する。図１にその作製工程を示す。
まず図１（ａ）のように、Ｓｉ基板上１に絶縁層２とし
てＳｉＯ2 をＳｉの熱酸化法、ＣＶＤ法、スパッタリン
グ蒸着法、真空蒸着法などで形成し、さらに絶縁層２の
上にＮｂ膜のゲート層３を形成する。その後、図１
（ｂ）に示すように、ゲート穴径をレジスト４でパター
ニングし、リアクティブイオンエッチング（ＲＩＥ）に
よりＮｂ膜のゲート３をエッチングする。さらに図１
（ｃ）に示すように絶縁層２を緩衝フッ酸等でエッチン
グしてゲート穴５を形成する。その後図１（ｄ）に示す
ようにゲート穴５内に蒸着されないようにＡｌ剥離層６
を斜蒸着で形成した後、図１（ｅ）に示すようにＡｕ，
Ｍｏ等のエミッタ材料を基板１に対して垂直方向からＩ
ＣＢ蒸着またはＭＢＥ蒸着することによりコーン形状の
エミッタ７を形成し、さらに図１（ｆ）に示すようにＡ
ｌ剥離を行って完了となる。
明する。本実施例は、Ｓｉ基板上にＳｐｉｎｄｔ型の電
界放出素子を作製する方法と、その方法によって得られ
た電界放出素子に関する。図１にその作製工程を示す。
まず図１（ａ）のように、Ｓｉ基板上１に絶縁層２とし
てＳｉＯ2 をＳｉの熱酸化法、ＣＶＤ法、スパッタリン
グ蒸着法、真空蒸着法などで形成し、さらに絶縁層２の
上にＮｂ膜のゲート層３を形成する。その後、図１
（ｂ）に示すように、ゲート穴径をレジスト４でパター
ニングし、リアクティブイオンエッチング（ＲＩＥ）に
よりＮｂ膜のゲート３をエッチングする。さらに図１
（ｃ）に示すように絶縁層２を緩衝フッ酸等でエッチン
グしてゲート穴５を形成する。その後図１（ｄ）に示す
ようにゲート穴５内に蒸着されないようにＡｌ剥離層６
を斜蒸着で形成した後、図１（ｅ）に示すようにＡｕ，
Ｍｏ等のエミッタ材料を基板１に対して垂直方向からＩ
ＣＢ蒸着またはＭＢＥ蒸着することによりコーン形状の
エミッタ７を形成し、さらに図１（ｆ）に示すようにＡ
ｌ剥離を行って完了となる。
【０００９】次に、エミッタ材料の一例としてＡｕをと
り、これを用いてＳｉ基板上にＧｅ層を形成しその上に
エミッタを形成する場合、またはＧｅ基板上にエミッタ
を作製した場合を説明する。図２は、図１（ｅ）に示す
エミッタ形成工程に用いたＩＣＢ装置の概略図である。
このＩＣＢ装置によれば、エミッタ材料は、上端にノズ
ル１１を有するカーボン製のＩＣＢ坩堝１０中に収納さ
れる。坩堝１０は加熱装置１２により加熱される。気化
してノズル１１から出たエミッタ材料は、イオン化部１
３における加速電子との衝突によって一部がイオン化し
たクラスタとなる。そして加速電極１４によって加速さ
れ、ヒータ１５によって所定温度に保持された保持部１
６の基板１に達する。
り、これを用いてＳｉ基板上にＧｅ層を形成しその上に
エミッタを形成する場合、またはＧｅ基板上にエミッタ
を作製した場合を説明する。図２は、図１（ｅ）に示す
エミッタ形成工程に用いたＩＣＢ装置の概略図である。
このＩＣＢ装置によれば、エミッタ材料は、上端にノズ
ル１１を有するカーボン製のＩＣＢ坩堝１０中に収納さ
れる。坩堝１０は加熱装置１２により加熱される。気化
してノズル１１から出たエミッタ材料は、イオン化部１
３における加速電子との衝突によって一部がイオン化し
たクラスタとなる。そして加速電極１４によって加速さ
れ、ヒータ１５によって所定温度に保持された保持部１
６の基板１に達する。
【００１０】さて、上記ＩＣＢ装置において、高純度の
Ａｕ（４Ｎ）をカーボン製のＩＣＢ坩堝１０中にセット
する。蒸着中、イオン化電流を１００ｍＡ、イオン化電
圧を２００Ｖにそれぞれ設定し、加速電圧を０〜５ｋＶ
の適当な値に設定する。Ｓｉ基板の場合、化学エッチン
グの後、蒸着前に超高真空中において８８０℃で２０分
加熱することにより基板表面のＳｉ酸化膜の除去を行な
い、その後、Ｇｅのエピタキシャル層を同じくＩＣＢ装
置を用いて約７００Ａ成膜し、その上にＡｕのエピタキ
シャル層を成膜した。Ｇｅ基板の場合はＡｌ2 Ｏ3 の微
粉を研磨粉としてポリッシングを行った後、ＣＰ−４液
（ＨＦ，ＨＮＯ3,ＣＨ3 ＣＯＯＨ，Ｂｒ）によりエッチ
ング処理を行い、表面破壊層を除去したものを用いてい
る。基板がＳｉの場合は基板温度は室温で、Ｇｅ基板の
場合は、３００〜５００℃に設定した。真空度は、５×
１０-9Ｔｏｒｒ以下に設定した。
Ａｕ（４Ｎ）をカーボン製のＩＣＢ坩堝１０中にセット
する。蒸着中、イオン化電流を１００ｍＡ、イオン化電
圧を２００Ｖにそれぞれ設定し、加速電圧を０〜５ｋＶ
の適当な値に設定する。Ｓｉ基板の場合、化学エッチン
グの後、蒸着前に超高真空中において８８０℃で２０分
加熱することにより基板表面のＳｉ酸化膜の除去を行な
い、その後、Ｇｅのエピタキシャル層を同じくＩＣＢ装
置を用いて約７００Ａ成膜し、その上にＡｕのエピタキ
シャル層を成膜した。Ｇｅ基板の場合はＡｌ2 Ｏ3 の微
粉を研磨粉としてポリッシングを行った後、ＣＰ−４液
（ＨＦ，ＨＮＯ3,ＣＨ3 ＣＯＯＨ，Ｂｒ）によりエッチ
ング処理を行い、表面破壊層を除去したものを用いてい
る。基板がＳｉの場合は基板温度は室温で、Ｇｅ基板の
場合は、３００〜５００℃に設定した。真空度は、５×
１０-9Ｔｏｒｒ以下に設定した。
【００１１】図３は、このようにして形成したＡｕ／Ｇ
ｅ（１１１）／Ｓｉ（１００）のＡｕエピタキシャル成
長膜のＲＨＥＥＤパターンを示す電子線回折像である。
同図に示すＲＨＥＥＤパターンから、基板上のＡｕが単
結晶になっていることがわかる。
ｅ（１１１）／Ｓｉ（１００）のＡｕエピタキシャル成
長膜のＲＨＥＥＤパターンを示す電子線回折像である。
同図に示すＲＨＥＥＤパターンから、基板上のＡｕが単
結晶になっていることがわかる。
【００１２】本発明の実施例に適用しうるエミッタ材料
／基板の組合せ例としては、この他にＡｌ／Ｓｉ，Ｃｕ
／Ｓｉ，Ａｕ／Ｓｉ，Ａｌ／Ｇｅ，Ｃｕ／Ｇｅ，Ａｕ／
Ｇｅ等が適している。
／基板の組合せ例としては、この他にＡｌ／Ｓｉ，Ｃｕ
／Ｓｉ，Ａｕ／Ｓｉ，Ａｌ／Ｇｅ，Ｃｕ／Ｇｅ，Ａｕ／
Ｇｅ等が適している。
【００１３】本発明の実施例において、イオン加速電圧
は膜質に重要な影響を与える。図４はＥＳＣＡ分析によ
るＡｕ4f7/2 とＳｉ2pの結合エネルギの膜形成時のピー
ク位置におけるイオン加速電圧に対する変化を示す。イ
オン化なしの場合に比べてイオン化して加速電圧を与え
た方が、より薄い膜厚でバルクの値に近づいていること
が分かる。この図の場合は３ｋＶの加速電圧の時、最も
薄い膜で安定な金属薄膜が得られた。この結果はＩＣＢ
蒸着が半導体基板上に安定なエピタキシャル膜を形成す
るのに有利であることを示している。
は膜質に重要な影響を与える。図４はＥＳＣＡ分析によ
るＡｕ4f7/2 とＳｉ2pの結合エネルギの膜形成時のピー
ク位置におけるイオン加速電圧に対する変化を示す。イ
オン化なしの場合に比べてイオン化して加速電圧を与え
た方が、より薄い膜厚でバルクの値に近づいていること
が分かる。この図の場合は３ｋＶの加速電圧の時、最も
薄い膜で安定な金属薄膜が得られた。この結果はＩＣＢ
蒸着が半導体基板上に安定なエピタキシャル膜を形成す
るのに有利であることを示している。
【００１４】このような方法で電子放出素子を形成すれ
ば、単結晶または、基板に対して垂直な方向に優先配向
した結晶からなるエミッタを得ることができる。また電
子が放出されるのは、エミッタの先端部分であるので、
基板と接する基台になる部分を従来の方法（スパッタリ
ング蒸着法、真空蒸着法など）で形成した後、先端部分
をＩＣＢ蒸着またはＭＢＥ蒸着等で形成することにより
先端部分が単結晶または基板に対し垂直な方向に優先配
向した多結晶とからなるエミッタを得ることができる。
このようにエミッタの先端部分と基台を異なる材料で形
成することにより、エミッタの先端部分に基板と馴染み
難い材料であっても基台となる材料を選択することによ
り使用可能になる。
ば、単結晶または、基板に対して垂直な方向に優先配向
した結晶からなるエミッタを得ることができる。また電
子が放出されるのは、エミッタの先端部分であるので、
基板と接する基台になる部分を従来の方法（スパッタリ
ング蒸着法、真空蒸着法など）で形成した後、先端部分
をＩＣＢ蒸着またはＭＢＥ蒸着等で形成することにより
先端部分が単結晶または基板に対し垂直な方向に優先配
向した多結晶とからなるエミッタを得ることができる。
このようにエミッタの先端部分と基台を異なる材料で形
成することにより、エミッタの先端部分に基板と馴染み
難い材料であっても基台となる材料を選択することによ
り使用可能になる。
【００１５】
【発明の効果】本発明によれば、ＩＣＢまたはＭＢＥ蒸
着によってエミッタを形成するので、エミッタの形状が
均一になり、またゲート電極の開口位置とエミッタ先端
の位置が正確にそろう。さらに、このエミッタは、単結
晶または基板に対し垂直な方向に優先配向した結晶で形
成される。また、ＩＣＢ蒸着であれば、結晶方位面の制
御も容易に行なえるので、エミッタ材料において、電子
放出にもっとも適した結晶構造とすることができる。
着によってエミッタを形成するので、エミッタの形状が
均一になり、またゲート電極の開口位置とエミッタ先端
の位置が正確にそろう。さらに、このエミッタは、単結
晶または基板に対し垂直な方向に優先配向した結晶で形
成される。また、ＩＣＢ蒸着であれば、結晶方位面の制
御も容易に行なえるので、エミッタ材料において、電子
放出にもっとも適した結晶構造とすることができる。
【図１】本発明の一実施例を示す工程図である。
【図２】本発明の一実施例で用いられるＩＣＢ装置の概
略図である。
略図である。
【図３】本発明の一実施例で得られたＧｅ基板上のＡｕ
エピタキシャル成長膜のＲＨＥＥＤパターンを示す電子
線回折像である。
エピタキシャル成長膜のＲＨＥＥＤパターンを示す電子
線回折像である。
【図４】本発明の一実施例において、オージェ電子の結
合イオン加速電圧の関係を示すＥＳＣＡ分析のグラフで
ある。
合イオン加速電圧の関係を示すＥＳＣＡ分析のグラフで
ある。
１ 基板 ３ ゲート ７ エミッタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 9/02 H01J 1/30
Claims (6)
- 【請求項１】 基板上にエミッタとゲートを有する電界
放出素子の製造方法において、前記エミッタの少なくと
も先端の電界放出部を、金属もしくは半導体からなる単
結晶、又は金属もしくは半導体からなる少なくとも前記
基板に垂直な方向に優先配向した多結晶となるように、
ＩＣＢ蒸着法又はＭＢＥ蒸着法によって形成したことを
特徴とする電界放出素子の製造方法。 - 【請求項２】 前記エミッタの少なくとも先端の電子放
出部がＡｕ，Ａｇ，Ａｌ，Ｂｅ，Ｃｏ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｇａ，Ｇｅ，Ｉｎ，Ｉｒ，Ｌａ，Ｌｉ，Ｍｇ，Ｍ
ｎ，Ｍｏ，Ｎｉ，Ｎｂ，Ｐｄ，Ｐｔ，Ｓｂ，Ｓｉ，Ｔ
ｈ，Ｔｉ，Ｚｒ，Ｚｎまたはそれらのうち少なくとも１
種類を含んだ炭化物または酸化物または窒化物またはそ
の他の無機化合物であることを特徴とする請求項１記載
の電界放出素子の製造方法。 - 【請求項３】 基板にエミッタとゲートを有する電界放
出素子において、前記エミッタの少なくとも先端の電界
放出部は、その底部全体が基板に対し垂直の結晶方位を
もって配設された金属又は半導体からなる単結晶から構
成されたことを特徴とする電界放出素子。 - 【請求項４】 基板にエミッタとゲートを有する電界放
出素子において、前記エミッタは、前記基板に垂直な方
向に優先配向した多結晶から構成されたことを特徴とす
る電界放出素子。 - 【請求項５】 基板にエミッタとゲートを有する電界放
出素子において、前記エミッタは基板に接する底部と先
端部が異なる材料で形成され、かつ先端部は、金属また
は半導体からなる単結晶又は少なくとも前記基板に垂直
な方向に優先配向した多結晶からなることを特徴とする
電子放出素子。 - 【請求項６】 前記エミッタの少なくとも先端の電子放
出部がＡｕ，Ａｇ，Ａｌ，Ｂｅ，Ｃｏ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｇａ，Ｇｅ，Ｉｎ，Ｉｒ，Ｌａ，Ｌｉ，Ｍｇ，Ｍ
ｎ，Ｍｏ，Ｎｉ，Ｎｂ，Ｐｄ，Ｐｔ，Ｓｂ，Ｓｉ，Ｔ
ｈ，Ｔｉ，Ｚｒ，Ｚｎまたはそれらのうち少なくとも１
種類を含んだ炭化物または酸化物または窒化物またはそ
の他の無機化合物であることを特徴とする請求項３〜５
のいずれかに記載の電界放出素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4433193A JP3252516B2 (ja) | 1993-02-10 | 1993-02-10 | 電界放出素子及びその製造方法 |
| US08/194,465 US5584739A (en) | 1993-02-10 | 1994-02-08 | Field emission element and process for manufacturing same |
| FR9401495A FR2701601B1 (fr) | 1993-02-10 | 1994-02-10 | Elément d'émission de champ et procédé de fabrication de celui-ci. |
| KR94002509A KR0138472B1 (en) | 1993-02-10 | 1994-02-12 | Field emission element and method for producing the same |
| US08/483,853 US5844250A (en) | 1993-02-10 | 1995-06-07 | Field emission element with single crystalline or preferred oriented polycrystalline emitter or insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4433193A JP3252516B2 (ja) | 1993-02-10 | 1993-02-10 | 電界放出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236731A JPH06236731A (ja) | 1994-08-23 |
| JP3252516B2 true JP3252516B2 (ja) | 2002-02-04 |
Family
ID=12688534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4433193A Expired - Fee Related JP3252516B2 (ja) | 1993-02-10 | 1993-02-10 | 電界放出素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3252516B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3107743B2 (ja) * | 1995-07-31 | 2000-11-13 | カシオ計算機株式会社 | 電子放出性電極およびその製造方法、並びにそれを用いた冷陰極蛍光管およびプラズマディスプレイ |
| JP3737688B2 (ja) | 2000-09-14 | 2006-01-18 | 株式会社東芝 | 電子放出素子及びその製造方法 |
| JP4458380B2 (ja) * | 2008-09-03 | 2010-04-28 | キヤノン株式会社 | 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置 |
-
1993
- 1993-02-10 JP JP4433193A patent/JP3252516B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06236731A (ja) | 1994-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844250A (en) | Field emission element with single crystalline or preferred oriented polycrystalline emitter or insulating layer | |
| US5536193A (en) | Method of making wide band gap field emitter | |
| US6339281B2 (en) | Method for fabricating triode-structure carbon nanotube field emitter array | |
| US6648712B2 (en) | Triode-type field emission device having field emitter composed of emitter tips with diameter of nanometers and method for fabricating the same | |
| US5199918A (en) | Method of forming field emitter device with diamond emission tips | |
| US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| JP3436219B2 (ja) | カーボン材料とその製造方法、及びそれを用いた電界放出型冷陰極 | |
| JP3252516B2 (ja) | 電界放出素子及びその製造方法 | |
| US6940218B2 (en) | Doped field-emitter | |
| KR100668332B1 (ko) | 카바이드 및 나이트라이드 나노 전자 에미터를 구비한 소자의 제조방법 | |
| EP0736891B1 (en) | Process of fabricating field-emission type electron source | |
| JPH0644893A (ja) | 陰極構造体 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| EP1003196A1 (en) | Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode | |
| JP2969913B2 (ja) | 電界放出型エミッタ | |
| JP3135131B2 (ja) | 電子放出素子 | |
| KR100372168B1 (ko) | 삼극형 탄소나노튜브의 전계 방출 표시소자의 제조방법 | |
| JP2720748B2 (ja) | 電界放出素子およびその製造方法 | |
| KR100313780B1 (ko) | 냉전자 전계방출용 다이아몬드 팁 및 그 제조방법 | |
| JPH05274998A (ja) | 電子放出素子 | |
| JPH09306337A (ja) | 電界放出型電子源素子及びその製造方法 | |
| KR19990079998A (ko) | 전계방출 이미터 및 그의 제조방법 | |
| JPH0697536A (ja) | 電界放射エミッタ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |