JP3248264B2

JP3248264B2 - 画像出力装置

Info

Publication number: JP3248264B2
Application number: JP26762492A
Authority: JP
Inventors: 寿宏林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-10-06
Filing date: 1992-10-06
Publication date: 2002-01-21
Anticipated expiration: 2017-01-21
Also published as: JPH06118922A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多階調の明度または輝
度の表示が可能なプリンタ、陰極管表示装置などの画像
出力装置に関する。

【０００２】

【従来の技術】ドットマトリクスプリンタでは１画像を
構成する画素を全て黒転・非黒転の２値のどちらかとし
て印字する事により画像の形成を行っている。このよう
なタイプのプリンタで多階調の画像を形成する場合、一
般的にはディザ法、スクリーン法などにより、複数の画
素を１つの階調表示用画素として、階調表示用画素中の
黒転画素数によって多階調の明度を実現していた。これ
らの方法によれば、（階調表示用画素を構成する画素数
＋１）階調の明度が実現できる。

【０００３】ところで、近年、レーザープリンターの普
及が目ざましいが、このレーザープリンターでは１画素
に印加するレーザーのエネルギーを制御する事により１
画素の明度を変化させることが出来る。この特性を利用
してさらに多階調の画像を出力するプリンタが製品化さ
れており、１画素に（ｌｏｇ₂階調数）ビットのデータ
を持たせ、１画素毎に階調データに応じた時間をＤ／Ａ
変換器で生成してレーザエネルギを制御していた。

【０００４】

【発明が解決しようとする課題】しかし、この方式で
は、１画素が４０μｍ²程度と小さい場合、Ｄ／Ａ変換
して出力される１画素あたりとれる階調数は５階調程度
が限界となる。

【０００５】そこで、更により多くの階調数を得るため
に、従来からの複数の画素によって構成される階調表示
用画素で表現しようとした場合、例えば４画素×４画素
からなる計１６画素を１単位とした階表示画素を用いた
場合、表現しうる階調数は６５階調程度となるが、もと
もと各画素に４階調を表現するデータ量を割り付けてい
る場合、１階調表示用画素あたりデータ量は（ｌｏｇ₂５）×１６＝３７．２ｂｉｔ以上必要であり、階調表現だけに注目すれば６５階調を
表現するためのデータ量ｌｏｇ₂６５＝６．０３ｂｉｔに比べ６倍以上冗長になってしまう、また最も高頻度に
出力されるのは一般文書・図面の出力等、白・黒２値の
みの画像であるが、１６画素あたりのデータ量は（ｌｏｇ₂２）×１６＝１６ｂｉｔとなり、これに比べても２．３倍以上冗長になってしま
うという問題点があった。

【０００６】従って画像記憶手段の記憶容量、変調手段
に対する転送速度ともに数倍のものが必要となりコスト
の増大を招いていた。

【０００７】本発明はこの様な問題に鑑がみてなされた
ものであって、その目的とするところは、画像記憶手段
の記憶容量の増大を図ることなく多階調表示ができる画
像出力装置を提供することにある。

【０００８】

【課題を解決するための手段】本発明の画像出力装置
は、構成する画素の輝度または明度を入力された信号レ
ベルによって画素毎に数段階に変化させて表示または印
刷を行う画素制御手段と、１画像を構成する全ての画素
の単一の輝度または明度のみの点灯・非点灯データを記
憶する画像記憶手段と、該画像記憶手段から前記画素の
点灯・非点灯データを読みだし、前記画素制御手段に対
して出力する画素毎の輝度または明度の信号を変調・生
成する変調手段と、複数の画素を一つの階調表現用画素
とし、階調表現用画素中の点灯画素数により明度または
輝度を数段階に変化させ、階調をもった画像を表示また
は印字することもできる画像出力装置に於いて、前記変
調手段が階調表現用画素を構成する１画素の画素自身と
近傍の画素の点灯・非点灯の特定のパターンを検出し、
該パターンに応じて点灯・非点灯、または、その中間の
輝度または明度に変換した信号を生成し、前記１画素の
位置に表示または印刷させることを特徴とする。

【０００９】

【作用】点灯・非点灯のみの２値画像データのパターン
を記憶し、該パターンを読みだ変調手段に転送する過程
で該パターン中に階調データを埋め込むから一般的な２
値画像出力装置と同程度のデータ容量でより階調数の多
い画像の出力を実現できる。

【００１０】

【実施例】以下、簡単な実施例に基づいて説明を行う。
図１は、本発明の実施例１の画像出力装置のブロック図
であって、１は画像データ等を記憶する主記憶装置、２
はデータの処理を行うＣＰＵ、３はホストコンピュータ
から画像データを受信するためのデータ受信装置、４は
前記ＣＰＵに動作を指示するプログラムを格納したプロ
グラム記憶装置、５は隣接する４ライン分のデータを蓄
えるラインデータバッファ、６は前記主記憶装置１から
画像データを読み出して前記ラインデータバッファ５に
転送を行うＤＭＡ装置（以後画像データＤＭＡと呼
ぶ）、７は前記ラインデータバッファ５から出力する画
素の位置を指示する水平位置カウンター、８は前記ライ
ンデータバッファ５から読み出された対応する画素のデ
ータ及びその近傍の画素のデータパターンから特定のパ
ターンを判別するパターン判別器、９は前記パターン判
別器８の判別結果に応じて信号の変調を行う画像信号変
調装置、１０はレーザープリンタの感光体上に水平に走
査されるレーザービームを発生するためのレーザー発光
ダイオードと増幅装置、１１はレーザービームの走査開
始位置を検出するための走査開始位置検出装置、１２は
走査する画素間隔に比例したクロック（以後ドットクロ
ックと呼ぶ。）を生成し、前記水平位置カウンター７に
供給するクロック生成装置である。

【００１１】図２は実施例１にかかる前記ラインデータ
バッファ５を詳細に示すブロック図である。図中１０１
は任意のアドレスへの８ビットを１語として書き込みと
読み出しが可能なランダムアクセスメモリ（以下ＲＡＭ
と略す）、１０２は走査開始時のＲＡＭアドレス初期値
を示すカウンタ（以後、初期アドレスカウンタと呼ぶ）
であり、走査開始位置信号１１３を５×（１ラインの語
数）を法として循環計数する。１０３はＲＡＭ１０１の
読み出し、及び書き込み回数を計数するアドレスカウン
タであり、計数出力１０８は前記ＲＡＭ１０１のアドレ
ス入力に接続される。アドレスカウンタ１０３は走査開
始位置信号毎に初期アドレスカウンタの計数出力１１２
により初期化される。ＲＡＭ１０１はドットクロック８
周期毎に読み出しが４回行われ、画像データＤＭＡ６に
よって主記憶装置１から読み出された最も最新のライン
を構成する同一水平位置のデータの書きこみが１回行わ
れる。１１０はシフトレジスタ番号カウンタであり５を
法としてＲＡＭ１０１の読み出し、及び書き込み回数を
循環計数する。シフトレジスタ番号カウンタ１１０は走
査開始位置信号によって０に初期化される。１０４、１
０５、１０６、１０７、１１１は１６ビット、１５ビッ
ト、１４ビット、１３ビット、１２ビットのシフトレジ
スタ（各々シフトレジスタ０、１、２、３、４とす
る。）であり、ドットクロック１周期毎に１ビットづつ
上位にシフトされる。またシフトレジスタ番号カウンタ
１１０によって指示された各シフトレジスタの下位８ビ
ットはＲＡＭ１０１の読み出しまたは書き込み時にＲＡ
Ｍデータ入出力バス１０９の値によって初期化される。
以上の構成によって、各シフトレジスタの上位４ビット
を並べたビット配列から、出力位置に対応する画素を含
む５×４の近傍の画素配列Ｐ0〜4，0〜3をドットクロッ
ク毎にリアルタイムに読み出すことができる。

【００１２】図３は実施例１の検出すべきパターンと変
換された画像信号変調出力のパターンの一覧表である。
前記２パターンの相違は３画素以内、また出力される明
度の差は１画素点灯・非点以内に収まるよう設定されて
おり、変換を意図しない部分に誤って変換がかかってし
まった場合にも、１ドットの直径が４０μｍ²と小さい
場合には視認できないレベルの副作用しか与えない。ま
た４×４ドットの白領域で囲まれたパターンを検出対象
としているため、最も変換の副作用が目立ち易い直線・
曲線・文字の縁など連続した境界線に対して変換される
ことは皆無であり、全く副作用は発生しない。

【００１３】図４は実施例１にかかるパターン判別器８
の回路例を示す回路図である。パターン中、元の点灯・
非点灯パターンに対して画像信号変調装置によって変換
の対象となる画素が２ラインにわたるためにライン別の
パターン検出回路２回路より構成されている。２０１は
全検出対象パターンに共通な白画素を判別する回路であ
り、判別結果出力２０２に、条件が真であれば１、偽で
あれば０を生成する。２０３は非共通部分のデコード回
路である。デコード出力はすべて前記判別結果と論理積
がとられ、前記判別結果が偽であれば、いずれのデコー
ド出力も偽となる。パターン判別器８は、デコード出力
２０４を画像変調装置９に対して出力する。

【００１４】図５は実施例１の画像信号変調装置９のブ
ロック図である。３０１はＲＯＭであり、パターン判別
器８から出力されたデコード信号３０２が列選択信号に
入力され、ＲＯＭ３０１の各列に格納された対応する変
調パターンデータ（８ビット）が読み出される。３０３
は８ビットのシフトレジスタであり、シフト動作指定入
力３０４が真の期間中１ドット分のデータ転送周期の１
／４の周期をもつシフトクロック３０９（以下４倍クロ
ックと呼ぶ。）によってシフト動作が行われる。また、
シフトレジスタ３０３はシフト動作指定入力が偽のとき
常時、ＲＯＭデータバス３１３の値に初期化される。シ
フト動作指定入力３０４には、全てのデコード信号の論
理和をパルス幅伸張回路３０７によってドットクロック
３１２の１周期分を遅延させ、真の期間をドットクロッ
ク２周期分に伸張した信号が入力される。該信号は選択
器３０６の選択入力３０５にも入力され、選択入力３０
５が真のときにはシフトレジスタ３０３の出力が選択さ
れ、偽の場合には出力位置に対応する画素値Ｐ_2,1をＤ
型マスタースレーブフリップフロップ３１１によりドッ
トクロック１周期分遅延させられた信号が選択されて変
調信号として変調信号出力３０８に出力される。

【００１５】図６は本発明の第２の実施例であって、図
４のパターン判別器に出力位置検出回路を付加したパタ
ーン判別器である。図中４０３は４を法としてドットク
ロック４０９を循環計数するカウンタ（以後水平位置カ
ウンタと呼ぶ）である。水平位置カウンタ４０３は走査
位置開始信号により０に初期化される。４０５は２進化
計数出力の下位出力、４０６は上位出力である。４０４
は４を法として循環計数するカウンタ（以後垂直位置カ
ウンタと呼ぶ）である。垂直位置カウンタ４０４は印字
開始時に初期化される。４０７は２進化計数出力の下位
出力である。４０２はラインバッファ５からの出力Ｐ
_0,0の座標位置が水平方向、垂直方向ともに４の倍数で
あるかどうかを判別する論理積素子、４０１はラインバ
ッファ５からの出力Ｐ_1,0の座標位置が水平方向、垂直
方向ともに４の倍数であるかどうかを判別する論理積素
子である。前記２つの判別回路の出力判別結果とデコー
ド出力との論理積出力を新たにデコード出力とする事に
より、図７に示すように第１実施例に比べ更に検出対象
パターン数と変換後の変調信号パターン数を増やすこと
ができる。

【００１６】図８は本発明の第３の実施例であって、図
５の画像信号変調装置に変調領域教示回路を付加した画
像信号変調装置である。図中５０５は主記憶から変換領
域データを、変換領域データ用シフトレジスタ５０１が
１語消費する毎に１語転送するＤＭＡ装置（以後、変換
領域データＤＭＡと呼ぶ）である。５０３は変換領域デ
ータ用シフトレジスタ５０５の初期化信号、５０４は初
期化データバスである。変換領域データは画像データに
画素毎１：１対応し１であれば変調を行い、０であれば
変換を行わないことを指示する。変換領域データ用シフ
トレジスタ５０５は１ドットクロック毎にシフト動作を
行い、シフトレジスタ出力とパルス幅伸張回路出力との
論理積を新たに選択信号とする事により任意の形状を持
つ領域について変換を行わせないようにする事ができ
る。これにより、確実に変調による副作用を排除するこ
とができる。またライン・ドットカウンタを設け、計数
値を予め設定した値と比較し変調領域を検出する等の方
法においても同様の効果が得られる。

【００１７】以上はレーザープリンタへの出力を対象と
した実施例であるが、陰極線表示管装置等においても電
子ビーム入力に同様の回路を装着する事により同様の効
果が得られる事は言うまでもない。

【００１８】

【発明の効果】以上述べたように、本発明の画像出力装
置では、点灯・非点灯のみの２値画像データのパターン
中に埋め込まれた階調データを検出・変調するように構
成し、しかも誤まって変調された場合の副作用が小さい
ようにパターンを設定することにより、一般的な２値画
像出力装置と同程度のデータ容量でより階調数の多い画
像の出力ができるという効果を有する、と同時に図９の
例に示すように多階調画像（図中６０１）を２値の幾何
図形（図中６０２）によるクリッピング（図中６０３は
クリッピング演算結果）等の画像演算がディザ法等によ
って２値に変換された階調表示データと同様に行えるた
め２値の画像データとの合成が容易であるという効果も
有する。

【００１９】更に階調データを埋め込んだ画像を変換せ
ずにそのまま２値画像として出力した場合にもディザ表
示相当の画像が得られるため、既存の画像出力表示装置
でも出力可能であるという効果を有する。

【図面の簡単な説明】

【図１】本発明にかかる実施例１の画像出力装置のブロ
ック図。

【図２】本発明にかかる実施例１のラインデータバッフ
ァのブロック図。

【図３】本発明にかかる実施例１の検出すべきパターン
と変換後の変調出力パターン一覧表を示す表。

【図４】本発明にかかる第１実施例のパターン判別器の
回路例を示す回路図。

【図５】本発明にかかる第１実施例の画像信号変調装置
のブロック図。

【図６】本発明にかかる第２実施例のパターン判別器を
示す図。

【図７】本発明にかかる第２実施例の検出対象パターン
と変換後の変調出力パターン一覧表を示す表。

【図８】本発明にかかる第３実施例の画像信号変調装置
を示す図。

【図９】クリッピング演算例を示す図。

【符号の説明】

１・・・主記憶装置２・・・ＣＰＵ３・・・データ受信装置４・・・プログラム記憶装置５・・・ラインデータバッファ６・・・画像データＤＭＡ７・・・水平位置カウンター８・・・パターン判別器９・・・画像信号変調装置１０・・・レーザー発光ダイオードと増幅装置１１・・・走査開始位置検出装置１２・・・クロック生成装置１０１・・・ランダムアクセスメモリ１０２・・・初期アドレスカウンタ１０３・・・アドレスカウンタ１０４・・・シフトレジスタ０１０５・・・シフトレジスタ１１０６・・・シフトレジスタ２１０７・・・シフトレジスタ３１０８・・・アドレスカウンタの計数出力１０９・・・ＲＡＭデータ入出力バス。１１０・・・シフトレジスタ番号カウンタ１１１・・・シフトレジスタ４１１２・・・初期アドレスカウンタの計数出力２０１・・・共通な白画素を判別する回路２０２・・・共通な白画素を判別する回路の判別結果出
力２０３・・・非共通部分のデコード回路２０４・・・デコード出力３０１・・・ＲＯＭ３０２・・・パターン判別器から出力されたデコード信
号３０３・・・シフトレジスタ３０４・・・シフト動作指定入力３０５・・・選択入力３０６・・・選択器３０７・・・パルス幅伸張回路３０８・・・変調信号出力３０９・・・シフトクロック信号３１０・・・出力位置に対応する画素値Ｐ_2,1 ３１１・・・Ｄ型マスタースレーブフリップフロップ３１２・・・ドットクロック信号３１３・・・ＲＯＭデータバス４０１・・・Ｐ_1,0の位置判別を行う論理積素子４０２・・・Ｐ_0,0の位置判別を行う論理積素子４０３・・・水平位置カウンタ４０４・・・垂直位置カウンタ４０５・・・水平位置カウンタの下位出力５０１・・・変換領域データ用シフトレジスタ５０２・・・論理積素子５０３・・・変換領域データ用シフトレジスタの初期化
信号５０４・・・初期化データバス５０５・・・変換領域データＤＭＡ４０６・・・水平位置カウンタの上位出力４０７・・・垂直位置カウンタの下位出力４０８・・・垂直位置カウンタの上位出力６０１・・・多階調画像６０２・・・２値の幾何図形６０３・・・クリッピング演算結果

Claims

(57)【特許請求の範囲】

【請求項１】主走査方向とこれに直行する方向の各々
について、複数の２値画素データから構成される画素配
列データを保持する画素保持手段と、前記画素保持手段に新たなデータを転送し、前記画素保
持手段の画素配列データを順次更新する画素更新手段
と、前記画素保持手段に保持されている画素配列データを、
予め用意された前記画素配列データと等しい大きさの２
値画素パターンであって、それぞれ３階調以上の多階調
画像形成信号と対応付けられた複数のパターンと比較
し、前記複数のパターンのいずれかに一致するかを判別
する判別手段と、前記判別手段による一致判別を受けて、処理対象である
前記画素保持手段に保持された画素配列データに対する
画像形成信号を、一致するパターンに対応付けられた多
階調画像形成信号に変換する画像形成信号生成手段と、前記画像形成信号を基に画像を形成する画像形成手段
と、を有する画像出力装置。
【請求項２】前記２値画素データに対して前記多階調
画像形成信号への変換を行わない領域を指定するための
領域データを記憶する領域記憶手段と、前記領域データを読み出し、前記画像形成信号生成手段
に教示するための領域教示手段と、をさらに有する請求項１記載の画像出力装置。
【請求項３】前記画像形成手段はレーザビームを利用
するものであり、前記画像形成信号はパルス幅信号であ
る請求項１または２記載の画像出力装置。
【請求項４】前記パルス幅信号は、１画素データに対
応するパルス幅よりも短い長さで生成可能であり、これ
により３階調以上の多階調表現を行う請求項３記載の画
像出力装置。
【請求項５】前記予め用意された２値画素パターン
と、このパターンに対応付けられた多階調画像形成信号
を基に表現した多階調パターンとの位置の相違が、所定
画素分以下である請求項１乃至４いずれか１に記載の画
像出力装置。
【請求項６】前記予め用意された２値画素パターン
と、このパターンに対応付けられた多階調画像形成信号
を基に表現した多階調パターンとの輝度または明度の相
違が、１画素分以内である請求項１乃至４いずれか１に
記載の画像出力装置。
【請求項７】前記予め用意された２値画素パターンの
全ては、その周辺の２値画素データが２値のうち一方で
ある請求項１乃至６いずれか１に記載の画像出力装置。
【請求項８】前記画素保持手段は、主走査方向に４画
素データ分、それと直行する方向に４または５画素デー
タ分の情報を保持するデータバッファで構成される請求
項１乃至７いずれか１に記載の画像出力装置。