JP3246127U - 組み込み式デュアルインラインメモリモジュール - Google Patents
組み込み式デュアルインラインメモリモジュール Download PDFInfo
- Publication number
- JP3246127U JP3246127U JP2024000219U JP2024000219U JP3246127U JP 3246127 U JP3246127 U JP 3246127U JP 2024000219 U JP2024000219 U JP 2024000219U JP 2024000219 U JP2024000219 U JP 2024000219U JP 3246127 U JP3246127 U JP 3246127U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit board
- printed circuit
- circuit layer
- chipset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 8
- 238000001746 injection moulding Methods 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Wire Bonding (AREA)
Abstract
【課題】製造コストを低減し、電気的性能を向上させる組み込み式デュアルインラインメモリモジュールを提供する。【解決手段】組み込み式デュアルインラインメモリモジュール1は、プリント回路基板10、第1メモリチップセット20および第2メモリチップセット30を含む。前記第1メモリチップセットの複数のメモリチップ21は、フリップチップ技術を使用して前記プリント回路基板の第1回路層13に電気的に接続される。前記第2メモリチップセットの複数のメモリチップ31は、フリップチップ技術を使用して前記プリント回路基板の第2回路層14に電気的に接続される。前記メモリモジュール上の各前記メモリチップは、フリップチップ技術を使用して前記プリント回路基板に直接設けられるため、前記メモリモジュールは、ワイヤボンディング技術によって生成される電気的接続用金属ワイヤを設けない。【選択図】図1
Description
本考案は、デュアルインラインメモリモジュール(DIMM)、特にプロセスの全ての電気接続がフリップチップ技術を使用して完了する組み込み式デュアルインラインメモリモジュール(EmbeddedDIMM)に関する。
WindowBGA技術は、ダイナミックランダムアクセスメモリ(DRAM、ダイナミックランダムアクセスメモリ)の従来のパッケージングタイプであり、従来のデュアルインラインメモリモジュール(DIMM,Dual In-line Memory Module)の製造に使用される。図7を参照すると、従来のデュアルインラインメモリモジュール2は、プリント回路基板2a、表面2b、配線2c、チップパッケージ構造群2d、読み取り専用メモリ2f、および導電性コンタクト2gを含み、前記チップパッケージ構造群2dは、複数のチップパッケージ構造2eを含み、各前記チップパッケージ構造2eは、WindowBGA技術を用いて作製され、キャリアボード2h、チップ2i及びウィンドウ構造2jを含み、前記チップ2iは、ワイヤボンディング技術によって生成された金属ワイヤを使用して、ウィンドウ構造2jを介して前記キャリアボード2hに電気的に接続される(図示せず)。前記チップパッケージ構造群2dは、フリップチップ(Flip Chip)技術を用いて前記プリント回路基板2aの前記表面2b上に対応して設けられる前記配線2cに電気的に接続される。
上記から、従来のデュアルインラインメモリモジュールは、ワイヤボンディング(Wire Bonding)技術を使用して、先ず複数のチップパッケージを製造して複数のチップパッケージ構造体を形成し(第1パッケージプロセスとみなすことができる)、その後複数のチップパッケージ構造体をプリント回路基板に設置され(第2パッケージプロセスとみなすことができる)、以下の利点を有する。(1)従来のデュアルインラインメモリモジュールのプロセスは、第1及び第2のパッケージプロセスを含むため、構造中の電気的に接続される配線が相対的に長くなり、電気的性能が相対的に低下する。(2)このプロセスは第1及び第2パッケージプロセスを含むため、製造側の製造コストが相対的に増加し、現在の省エネの要求を満たすことができない。(3)第1パッケージプロセスはワイヤボンディング(Wire Bonding)技術を使用して完了するため、使用される金属ワイヤ(金ワイヤなど)により、製造側の材料コストが相対的に増加する。
また、従来のデュアルインラインメモリモジュールのプリント回路基板及びチップパッケージ構造は、むき出しの状態で外部に露出しているため、プリント回路基板とチップパッケージ構造が損傷し易く、且つ長期の露出によって容易に金属材料の酸化を招き、使用寿命を短縮させる。
本考案の目的は、プリント回路基板、第1メモリチップセットおよび第2メモリチップセットを含む組み込み式デュアルインラインメモリモジュール(EmbeddedDIMM)を提供することである。前記第1メモリチップセットの複数のメモリチップは、フリップチップ(Flip Chip)技術を使用して前記プリント回路基板の第1面上の第1回路層に電気的に接続されるように対応して設けられる。前記第2メモリチップセットの複数のメモリチップは、フリップチップ技術を使用して前記プリント回路基板の第2面上の第2回路層に電気的に接続されるように対応して設けられる。前記メモリモジュール上の各前記メモリチップは、フリップチップ技術を使用して前記プリント回路基板(WLCSP on DIMM)に直接設けられるため、前記メモリモジュールは、ワイヤボンディング(Wire Bonding)技術によって生成される電気的接続用の金属ワイヤを設けないという附帯条件を有し、従来のデュアルインラインメモリモジュール(DIMM)の改良すべき欠点を効果的に解決する。
上記の目的を達成するために、本考案は、プリント回路基板、第1メモリチップセットおよび第2メモリチップセットを含む組み込み式デュアルインラインメモリモジュールを提供する。前記プリント回路基板は、第1面、前記第1面と相対する第2面、第1回路層、第2回路層、および導電性コンタクトを含み、前記第1回路層は、前記第1面に配置され、前記第2回路層は、前記第2面に配置され、前記導電性コンタクトは、外部電子装置のメインボードとの電気的に接続することに使用される。前記第1メモリチップセットは、複数のメモリチップを含み、各メモリチップは、フリップチップ(Flip Chip)技術を用いて前記プリント回路基板の前記第1面に対応して設けられた前記第1回路層に電気的に接続される。前記第2メモリチップセットは、複数のメモリチップを含み、各前記メモリチップは、フリップチップ技術を使用して前記プリント回路基板の前記第2面に対応して設けられた前記第2回路層に電気的に接続される。前記メモリモジュール上の各前記メモリチップは、フリップチップ技術を使用して前記プリント回路基板に直接設けられるため、前記メモリモジュールは、ワイヤボンディング(Wire Bonding)技術によって生成される電気的接続用の金属ワイヤを設けないという附帯条件を有する。前記メモリモジュールの製造方法は、プリント回路基板を提供し、前記プリント回路基板は、第1面、前記第1面と相対する第2面、第1回路層、第2回路層、および導電性コンタクトを含み、前記第1回路層は、前記第1面に配置され、前記第2回路層は、前記第2面に配置されるステップS1と、フリップチップ(Flip Chip)技術を使用して、前記プリント回路基板の前記第1面上の前記第1回路層上に電気的に接続するように第1メモリチップセットを対応して設け、前記第1メモリチップセットは、複数のメモリチップを含むステップS2と、フリップチップ技術を使用して、前記プリント回路基板の前記第2面上の前記第2回路層上に電気的に接続するように第2メモリチップセットを対応して設け、メモリモジュールを完成させ、前記第2メモリチップセットは、複数のメモリチップを含むステップS3と、を含む。
本考案の一好適実施形態において、前記メモリモジュールは、射出成形技術により前記メモリモジュールを覆い、前記メモリモジュール上の前記プリント回路基板の前記導電性コンタクトを露出させる封止フィルム層をさらに含む。
本考案の一好適実施形態において、前記封止フィルム層は、平坦な第1面と前記第1面に相対する平坦な第2面を更に有し、前記第1面は、前記第1メモリチップセットの外部に位置し、前記第2面は、前記第2メモリチップセットの外部に位置する。
本考案の前記メモリモジュールは、以下の利点を有する。
(1)各前記メモリチップは、フリップチップ技術を用いて前記プリント回路基板上に直接設けられるため、電子部材間の接続線が短くなり、電子部材間の電気的性能が向上する。
(2)前記メモリモジュールは、1回のパッケージプロセスで製品が完成するため、製造側の工程コストの低減に有利である。
(3)前記メモリモジュールの製品のプロセスは、ワイヤボンディング作業を含まず、製造側が金属ワイヤ(金線等)を使用せず、製造側の材料コストを節約することができる。
(1)各前記メモリチップは、フリップチップ技術を用いて前記プリント回路基板上に直接設けられるため、電子部材間の接続線が短くなり、電子部材間の電気的性能が向上する。
(2)前記メモリモジュールは、1回のパッケージプロセスで製品が完成するため、製造側の工程コストの低減に有利である。
(3)前記メモリモジュールの製品のプロセスは、ワイヤボンディング作業を含まず、製造側が金属ワイヤ(金線等)を使用せず、製造側の材料コストを節約することができる。
図1及び図2を参照し、本考案は、組み込み式デュアルインラインメモリモジュール(Embedded DIMM)1を提供し、前記メモリモジュール1は、プリント回路基板10(PCB,Printed circuit board)、第1メモリチップセット20、および第2メモリチップセット30を含む。
前記プリント回路基板10は、図2に示すように、第1面11および相対する第2面12、第1回路層13、第2回路層14、および導電性コンタクト15を含み、前記第1回路層13は、前記第1面11上に配置され、前記第2回路層14は、前記第2面12上に配置され、前記導電性コンタクト14は、外部電子装置のメインボードと電気的に接続することに用いられ、例えば、サーバ(Server)、ワークステーション(Workstation)、又はパソコン(Personal Computer)のメインボードに応用されるが、これに限定するものではない。
前記第1メモリチップセット20は、図1に示すように、複数のメモリチップ21を含み、各前記メモリチップ21は、フリップチップ(Flip Chip)技術を利用して前記プリント回路基板10の前記第1面上の前記第1回路層13に電気的に接続されるように対応して設けられる(図2参照)。図1に示す実施形態では、各前記メモリチップ21の数は8つであるが、これに限定するものではない。
前記第2メモリチップセット30は、図1に示すように、複数のメモリチップ31を含み、各前記メモリチップ31は、フリップチップ技術を利用して前記プリント回路基板10の前記第2面12上の前記第2回路層14上に電気的に接続されるように対応して設けられる(図2参照)。図1に示す実施形態では、各前記メモリチップ31の数は8つであるが、これに限定するものではない。
前記メモリモジュール1上の各前記メモリチップ21、31は、フリップチップ技術によって前記プリント回路基板10上(DIMM上のWLCSP)に直接設けられ(図2参照)、したがって、前記メモリモジュール1は、ワイヤボンディング(Wire Bonding)技術によって生成される電気的接続用の金属ワイヤ(金ワイヤ等)を設けないという附帯条件を有する。
図1、図3~図6を参照し、前記メモリモジュール1の製造方法は、以下のステップを含む。
ステップS1:図3に示すように、プリント回路基板10を提供し、前記プリント回路基板10は、第1面11、前記第1面11と相対する第2面12、第1回路層13、第2回路層14、および導電性コンタクト15を含み、前記第1回路層13は、前記第1面11に配置され、前記第2回路層14は、前記第2面12に配置される。
ステップS2:図3および図4に示すように、フリップチップ(Flip Chip)技術を使用して、前記プリント回路基板10の前記第1面11上の前記第1回路層13上に電気的に接続するように第1メモリチップセット20を対応して設け、前記第1メモリチップセット20は、複数のメモリチップ21を含む(図1参照)。
ステップS3:図5および図6に示すように、フリップチップ技術を使用して、前記プリント回路基板10の前記第2面12上の前記第2回路層14上に電気的に接続するように第2メモリチップセット30を対応して設け、メモリモジュール1を完成させ、前記第2メモリチップセットは30、複数のメモリチップ31を含む(図1参照)。
ステップS1:図3に示すように、プリント回路基板10を提供し、前記プリント回路基板10は、第1面11、前記第1面11と相対する第2面12、第1回路層13、第2回路層14、および導電性コンタクト15を含み、前記第1回路層13は、前記第1面11に配置され、前記第2回路層14は、前記第2面12に配置される。
ステップS2:図3および図4に示すように、フリップチップ(Flip Chip)技術を使用して、前記プリント回路基板10の前記第1面11上の前記第1回路層13上に電気的に接続するように第1メモリチップセット20を対応して設け、前記第1メモリチップセット20は、複数のメモリチップ21を含む(図1参照)。
ステップS3:図5および図6に示すように、フリップチップ技術を使用して、前記プリント回路基板10の前記第2面12上の前記第2回路層14上に電気的に接続するように第2メモリチップセット30を対応して設け、メモリモジュール1を完成させ、前記第2メモリチップセットは30、複数のメモリチップ31を含む(図1参照)。
各前記メモリチップ21は、図3に示すように、更に少なくとも1つのはんだボール50を介して前記第1回路層13にはんだ付けされ、各前記メモリチップ31は、図5に示すように、更に、少なくとも1つのはんだボール50を介して前記第2回路層14にはんだ付けされる。
図2を参照し、前記メモリモジュール1は、射出成形技術を利用して前記メモリモジュール1を覆うが、前記メモリモジュール1上の前記プリント回路基板10の前記導電性コンタクト15を露出させる封止フィルム層40をさらに含む。前記封止フィルム層40は、図2に示すように、平坦な第1面41と、対応する平坦な第2面42をさらに有する。図2に示すように、前記第1面41は、前記第1メモリチップセット20の外部に位置し、前記第2面42は、前記第2メモリチップセット30の外部に位置する。
本考案の前記メモリモジュール1(図1参照)と従来のメモリモジュール(DIMM)2(図7参照)とを比較し、本考案の前記メモリモジュール1上の各前記メモリチップ21、31は、図2に示すように、フリップフロップ技術により前記プリント回路基板10上に直接設けられ、従来のメモリモジュール2(図7参照)のようにワイヤボンディング技術によって複数のチップパッケージを複数のチップパッケージ構造体を形成し(第1パッケージプロセス)、複数のチップパッケージ構造体をプリント回路基板にパッケージし(第2パッケージプロセス)、したがって、本考案の前記メモリモジュール1(図1参照)は、以下の利点を有する。
(1)各前記メモリチップ21、31は、フリップチップ技術を用いて前記プリント回路基板10上に直接設けられるため、電子部材間の接続線が短くなり、電子部材間の電気的性能が向上する。
(2)前記メモリモジュール1は、1回のパッケージプロセスで製品が完成するため、製造側の工程コストの低減に有利である。
(3)前記メモリモジュール1の製品のプロセスは、ワイヤボンディング作業を含まず、製造側が金属ワイヤ(金線等)を使用せず、製造側の材料コストを節約することができる。
(1)各前記メモリチップ21、31は、フリップチップ技術を用いて前記プリント回路基板10上に直接設けられるため、電子部材間の接続線が短くなり、電子部材間の電気的性能が向上する。
(2)前記メモリモジュール1は、1回のパッケージプロセスで製品が完成するため、製造側の工程コストの低減に有利である。
(3)前記メモリモジュール1の製品のプロセスは、ワイヤボンディング作業を含まず、製造側が金属ワイヤ(金線等)を使用せず、製造側の材料コストを節約することができる。
また、本考案の前記メモリモジュール1は、図2に示すように、封止フィルム層40をさらに含み、前記封止フィルム層40は、射出成形技術を使用して前記メモリモジュール1を覆うが、前記メモリモジュール1上の前記プリント回路基板10の前記導電性コンタクト15を露出させ、チップおよび回路が露出して損傷または酸化しやすいという欠点を回避し、それによって製品の歩留まりおよび使用寿命を向上させ、製品の市場競争力を高めるのに役立つ。
1 メモリモジュール
10 プリント回路基板
11 第1面
12 第2面
13 第1回路層
14 第2回路層
15 導電性コンタクト
20 第1メモリチップセット
21 メモリチップ
30 第2メモリチップセット
31 メモリチップ
40 封止フィルム層
41 第1面
42 第2面
2 メモリモジュール
2a プリント回路基板
2b 表面
2c 配線
2d チップパッケージ構造群
2e チップパッケージ構造
2f 読み取り専用メモリ
2g 導電性コンタクト
2h キャリアボード
2i チップ
2j ウィンドウ構造
10 プリント回路基板
11 第1面
12 第2面
13 第1回路層
14 第2回路層
15 導電性コンタクト
20 第1メモリチップセット
21 メモリチップ
30 第2メモリチップセット
31 メモリチップ
40 封止フィルム層
41 第1面
42 第2面
2 メモリモジュール
2a プリント回路基板
2b 表面
2c 配線
2d チップパッケージ構造群
2e チップパッケージ構造
2f 読み取り専用メモリ
2g 導電性コンタクト
2h キャリアボード
2i チップ
2j ウィンドウ構造
Claims (3)
- 第1面、前記第1面と相対する第2面、第1回路層、第2回路層、および導電性コンタクトを含み、前記第1回路層は、前記第1面に配置され、前記第2回路層は、前記第2面に配置され、前記導電性コンタクトは、外部電子装置のメインボードとの電気的に接続することに使用されるプリント回路基板と、
複数のメモリチップを含み、各メモリチップは、フリップチップ(Flip Chip)技術を用いて前記プリント回路基板の前記第1面に対応して設けられた前記第1回路層に電気的に接続される第1メモリチップセットと、
複数のメモリチップを含み、各前記メモリチップは、フリップチップ技術を使用して前記プリント回路基板の前記第2面に対応して設けられた前記第2回路層に電気的に接続される第2メモリチップセットと、
を含み、
前記メモリモジュール上の各前記メモリチップは、フリップチップ技術を使用して前記プリント回路基板に直接設けられるため、前記メモリモジュールは、ワイヤボンディング(Wire Bonding)技術によって生成される電気的接続用の金属ワイヤを設けないという附帯条件を有し、
前記メモリモジュールの製造方法は、
プリント回路基板を提供し、前記プリント回路基板は、第1面、前記第1面と相対する第2面、第1回路層、第2回路層、および導電性コンタクトを含み、前記第1回路層は、前記第1面に配置され、前記第2回路層は、前記第2面に配置されるステップS1と、
フリップチップ(Flip Chip)技術を使用して、前記プリント回路基板の前記第1面上の前記第1回路層上に電気的に接続するように第1メモリチップセットを対応して設け、前記第1メモリチップセットは、複数のメモリチップを含むステップS2と、
フリップチップ技術を使用して、前記プリント回路基板の前記第2面上の前記第2回路層上に電気的に接続するように第2メモリチップセットを対応して設け、メモリモジュールを完成させ、前記第2メモリチップセットは、複数のメモリチップを含むステップS3と、
を含む組み込み式デュアルインラインメモリモジュール。 - 前記メモリモジュールは、射出成形技術により前記メモリモジュールを覆い、前記メモリモジュール上の前記プリント回路基板の前記導電性コンタクトを露出させる封止フィルム層をさらに含む請求項1に記載の組み込み式デュアルインラインメモリモジュール。
- 前記封止フィルム層は、平坦な第1面と前記第1面に相対する平坦な第2面を更に有し、前記第1面は、前記第1メモリチップセットの外部に位置し、前記第2面は、前記第2メモリチップセットの外部に位置する請求項2に記載の組み込み式デュアルインラインメモリモジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112103424A TWI833565B (zh) | 2023-02-01 | 2023-02-01 | 嵌入式雙列直插式記憶體模組 |
TW112103424 | 2023-02-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3246127U true JP3246127U (ja) | 2024-03-22 |
Family
ID=90272546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024000219U Active JP3246127U (ja) | 2023-02-01 | 2024-01-26 | 組み込み式デュアルインラインメモリモジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240260195A1 (ja) |
JP (1) | JP3246127U (ja) |
KR (1) | KR20240001342U (ja) |
TW (1) | TWI833565B (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090309214A1 (en) * | 2006-01-13 | 2009-12-17 | Entorian Technologies, Lp | Circuit Module Turbulence Enhancement |
TW200931632A (en) * | 2008-01-02 | 2009-07-16 | Walton Advanced Eng Inc | Card type memory package |
US20110019370A1 (en) * | 2009-07-27 | 2011-01-27 | Gainteam Holdings Limited | Flexible circuit module |
KR101964045B1 (ko) * | 2012-04-12 | 2019-04-01 | 삼성전자주식회사 | 반도체 메모리 모듈 및 그 제조 방법 |
-
2023
- 2023-02-01 TW TW112103424A patent/TWI833565B/zh active
-
2024
- 2024-01-23 US US18/419,573 patent/US20240260195A1/en active Pending
- 2024-01-26 JP JP2024000219U patent/JP3246127U/ja active Active
- 2024-01-29 KR KR2020240000176U patent/KR20240001342U/ko unknown
Also Published As
Publication number | Publication date |
---|---|
KR20240001342U (ko) | 2024-08-08 |
US20240260195A1 (en) | 2024-08-01 |
TWI833565B (zh) | 2024-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7507915B2 (en) | Stack structure of carrier boards embedded with semiconductor components and method for fabricating the same | |
US8710675B2 (en) | Integrated circuit package system with bonding lands | |
US7656019B2 (en) | Semiconductor device and a manufacturing method of the same | |
TWI478317B (zh) | 具安裝互連之可安裝的積體電路封裝件系統 | |
TWI420634B (zh) | 封裝結構及其製法 | |
US20070222050A1 (en) | Stack package utilizing through vias and re-distribution lines | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
KR20100041430A (ko) | 적층 패키지 및 이의 제조 방법 | |
US10083934B2 (en) | Multi-chip package with interconnects extending through logic chip | |
KR20070097802A (ko) | 스택 패키지 | |
JP2006093189A5 (ja) | ||
KR20090071381A (ko) | 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템 | |
KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
US20100123234A1 (en) | Multi-chip package and manufacturing method thereof | |
US9230895B2 (en) | Package substrate and fabrication method thereof | |
JP3246127U (ja) | 組み込み式デュアルインラインメモリモジュール | |
KR102578797B1 (ko) | 반도체 패키지 | |
CN219997873U (zh) | 嵌入式双列直插式内存模块 | |
KR20130050077A (ko) | 스택 패키지 및 이의 제조 방법 | |
TW202433681A (zh) | 嵌入式雙列直插式記憶體模組 | |
CN118447883A (zh) | 嵌入式双列直插式内存模块 | |
JP2000299433A (ja) | 積層型パッケージフレーム | |
KR20010073345A (ko) | 적층 패키지 | |
JPH0671059B2 (ja) | メモリモジュール | |
US7732903B2 (en) | High capacity memory module using flexible substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3246127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |