JP3245948B2 - 微小真空素子およびその製造方法 - Google Patents
微小真空素子およびその製造方法Info
- Publication number
- JP3245948B2 JP3245948B2 JP10508492A JP10508492A JP3245948B2 JP 3245948 B2 JP3245948 B2 JP 3245948B2 JP 10508492 A JP10508492 A JP 10508492A JP 10508492 A JP10508492 A JP 10508492A JP 3245948 B2 JP3245948 B2 JP 3245948B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- gate
- phosphor
- anode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Lasers (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は微小真空素子とその製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】従来の真空管に代わって半導体の微細加
工技術を利用した微小真空素子が開発されている。この
真空素子は冷陰極を利用するところが従来の真空管と著
しく異なるところである。従来の真空管では電子を放出
させるためにフィラメントを加熱して電子を熱的に励起
状態にして電子が真空中に放出し易いようにしていた。
冷陰極を用いたものはその様なフィラメントを持たず、
電極の形状を工夫することで高い電界をその周りに生じ
させ、電子を真空中に放出するようにしている。実際に
は、先端が鋭利なピラミッド形状を作ることで冷陰極を
構成している。先端の鋭利さがデバイスの特性に重要で
あるが、大凡数百オングストローム以内の曲率半径が必
要であると言われている。この方式の電極の製造方法は
大きく分けて２つの方法が知られている。１つはアメリ
カのＳＲＩ（Ｓｔａｎｆｏｒｄ Ｒｅｓｅａｒｃｈ Ｉ
ｕｓｔｉｔｕｔｅ）のスピント（Ｓｐｉｎｄｔ）らによ
って開発された方法（Ｊ．Ａｐｐｌ．Ｐｈｙｓ３９、ｐ
３５０４、１９６８）で、絶縁体基板の上に回転斜め蒸
着法を用いてアルミニウムの犠牲層とそのひさしを作
り、モリブデンの様な高融点金属を上から推積して先端
形状の鋭い構造を得るものである。もう１つはアメリカ
のＮＲＬ（Ｎａｖａｌ Ｒｅｓ．Ｌａｂ．）のグレイ
（ｇｒａｙ）らによるもので、シリコンの異方性エッチ
ングを利用して先端形状の鋭い構造を作るもの（ＩＥＤ
Ｍ Ｔｅｃｂ．Ｄｉｇ．ｐ７７６、１９８６）である。
図７にシリコンを利用して先端鋭利な形状を作るグレイ
等のプロセスを示す。（１）先ず単結晶シリコン基板７
２を用意する。次にその表面に窒化膜７１をＣＶＤによ
り成長させる。（２）先端鋭利な形状を残す部分の窒化
膜を残してその他の領域の窒化膜７１を取り除く。
（３）ヒトラジン・エチレンジアミレ等の異方性エッチ
ング液を利用してエッチングを行う。適当なところでエ
ッチング液から引き上げると先端鋭利なピラミッドが得
られる。グレイらはこの様にしてできたピラミッドを利
用している。（４）更に先端を鋭利にするために、熱酸
化して酸化膜７４を成長させて余分なシリコンを酸化膜
に変化させ先端をより細くする。（５）次にゲートとな
る電極を設けるために、先ずＣＶＤ酸化膜７６を必要厚
み積んだ後、モリブデン等の金属を蒸着する。最後にメ
サ上部の窒化膜をエッチングして取り除き、同時に不要
なモリブデンも取り除くいわゆるリフトオフを行いデバ
イスを得る。
工技術を利用した微小真空素子が開発されている。この
真空素子は冷陰極を利用するところが従来の真空管と著
しく異なるところである。従来の真空管では電子を放出
させるためにフィラメントを加熱して電子を熱的に励起
状態にして電子が真空中に放出し易いようにしていた。
冷陰極を用いたものはその様なフィラメントを持たず、
電極の形状を工夫することで高い電界をその周りに生じ
させ、電子を真空中に放出するようにしている。実際に
は、先端が鋭利なピラミッド形状を作ることで冷陰極を
構成している。先端の鋭利さがデバイスの特性に重要で
あるが、大凡数百オングストローム以内の曲率半径が必
要であると言われている。この方式の電極の製造方法は
大きく分けて２つの方法が知られている。１つはアメリ
カのＳＲＩ（Ｓｔａｎｆｏｒｄ Ｒｅｓｅａｒｃｈ Ｉ
ｕｓｔｉｔｕｔｅ）のスピント（Ｓｐｉｎｄｔ）らによ
って開発された方法（Ｊ．Ａｐｐｌ．Ｐｈｙｓ３９、ｐ
３５０４、１９６８）で、絶縁体基板の上に回転斜め蒸
着法を用いてアルミニウムの犠牲層とそのひさしを作
り、モリブデンの様な高融点金属を上から推積して先端
形状の鋭い構造を得るものである。もう１つはアメリカ
のＮＲＬ（Ｎａｖａｌ Ｒｅｓ．Ｌａｂ．）のグレイ
（ｇｒａｙ）らによるもので、シリコンの異方性エッチ
ングを利用して先端形状の鋭い構造を作るもの（ＩＥＤ
Ｍ Ｔｅｃｂ．Ｄｉｇ．ｐ７７６、１９８６）である。
図７にシリコンを利用して先端鋭利な形状を作るグレイ
等のプロセスを示す。（１）先ず単結晶シリコン基板７
２を用意する。次にその表面に窒化膜７１をＣＶＤによ
り成長させる。（２）先端鋭利な形状を残す部分の窒化
膜を残してその他の領域の窒化膜７１を取り除く。
（３）ヒトラジン・エチレンジアミレ等の異方性エッチ
ング液を利用してエッチングを行う。適当なところでエ
ッチング液から引き上げると先端鋭利なピラミッドが得
られる。グレイらはこの様にしてできたピラミッドを利
用している。（４）更に先端を鋭利にするために、熱酸
化して酸化膜７４を成長させて余分なシリコンを酸化膜
に変化させ先端をより細くする。（５）次にゲートとな
る電極を設けるために、先ずＣＶＤ酸化膜７６を必要厚
み積んだ後、モリブデン等の金属を蒸着する。最後にメ
サ上部の窒化膜をエッチングして取り除き、同時に不要
なモリブデンも取り除くいわゆるリフトオフを行いデバ
イスを得る。
【０００３】
【発明が解決しようとする課題】シリコンの微細加工技
術を利用した微小真空素子製造技術に於いて、先端形状
の鋭い構造を均一に得ることは非常に困難であり、複雑
なプロセスノウハウを必要とする問題があった。又、ゲ
ートとエミッタの位置を正確にかつ自由に変更できない
問題があった。
術を利用した微小真空素子製造技術に於いて、先端形状
の鋭い構造を均一に得ることは非常に困難であり、複雑
なプロセスノウハウを必要とする問題があった。又、ゲ
ートとエミッタの位置を正確にかつ自由に変更できない
問題があった。
【０００４】
【課題を解決するための手段】本発明の微小真空素子
は、少なくとも表面が絶縁体である支持基板の上にテー
パエッジ形状の半導体カソードが形成され、しかもエッ
ジ近傍の前記絶縁体が除かれていることを特徴とする。
テーパエッジ形状の半導体カソードと近接させてゲート
を形成してもよい。
は、少なくとも表面が絶縁体である支持基板の上にテー
パエッジ形状の半導体カソードが形成され、しかもエッ
ジ近傍の前記絶縁体が除かれていることを特徴とする。
テーパエッジ形状の半導体カソードと近接させてゲート
を形成してもよい。
【０００５】その製造方法は、出発基板としてＳＯＩ
（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎＩｎｓｕｌａｔｏ
ｒ）基板を用い、基板上の単結晶半導体層を異方性エッ
チングして絶縁膜まで達するテーパエッジ形状の孔を形
成し、この孔の中の絶縁膜をエッチングすることを特徴
とする。
（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎＩｎｓｕｌａｔｏ
ｒ）基板を用い、基板上の単結晶半導体層を異方性エッ
チングして絶縁膜まで達するテーパエッジ形状の孔を形
成し、この孔の中の絶縁膜をエッチングすることを特徴
とする。
【０００６】本発明の発光素子は、上述の素子の構造を
有し、エッジ近傍の絶縁体が除かれた空間に蛍光体が推
積され、支持基板と蛍光体の間にアノードが設けられた
ことを特徴とする。光を取り出すために支持基板および
アノードを透明にしてもよい。また、この空間に蛍光体
を推積する代わりに、透明基板に透明電極を介して蛍光
体を形成するかあるいは透明基板に蛍光体を形成しその
上に薄いアノードを形成したものが、蛍光体がカソード
のエッジに対向するように前記支持基板に接着されてい
てもよい。
有し、エッジ近傍の絶縁体が除かれた空間に蛍光体が推
積され、支持基板と蛍光体の間にアノードが設けられた
ことを特徴とする。光を取り出すために支持基板および
アノードを透明にしてもよい。また、この空間に蛍光体
を推積する代わりに、透明基板に透明電極を介して蛍光
体を形成するかあるいは透明基板に蛍光体を形成しその
上に薄いアノードを形成したものが、蛍光体がカソード
のエッジに対向するように前記支持基板に接着されてい
てもよい。
【０００７】また、カソード上に薄い絶縁膜を設け、エ
ッジ近傍に蛍光体を設け、蛍光体とこの薄い絶縁膜上に
アノードを設けた構造でもよい。またアノードを蛍光体
の上に形成する代わりに、カソードからの電子が透過で
きる程度にアノードを薄くし蛍光体をこの薄いアノード
の上に形成した構造でもよい。
ッジ近傍に蛍光体を設け、蛍光体とこの薄い絶縁膜上に
アノードを設けた構造でもよい。またアノードを蛍光体
の上に形成する代わりに、カソードからの電子が透過で
きる程度にアノードを薄くし蛍光体をこの薄いアノード
の上に形成した構造でもよい。
【０００８】また、透過率の異なる反射鏡を発光領域を
挟むように配置して共振器を構成すればレーザ発振が可
能となる。
挟むように配置して共振器を構成すればレーザ発振が可
能となる。
【０００９】
【作用】従来から知られているように、単結晶シリコン
基板では結晶面方位を適当に選ぶ（通常は（１００）面
方位の基板を用いる）と、アルカリ溶液等の異方性エッ
チングを利用することで、傾きのついた面を容易に作る
ことができる。その傾いた面は正確に（１１１）面を反
映しているためエッチングの量を決定すれば得られるテ
ーパー形状を正確に決定できる。つまりエッチングによ
って形成される構造体の形状が一定になっている。エッ
チングによって形成されるテーパーエッジは原子オーダ
で制御され先端まで鋭利である。時間でエッチング量を
規定することもできるが、必要厚みが薄いので自動的に
エッチング量が決定されることが望ましい。そこで、基
板にＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ Ｉｕ
ｓｕｌａｔｏｒ）基板を用いてエッチングされる基板の
厚みを１ミクロン程度に限定し、面方位が（１００）基
板などのエッチング形状が鋭角になる基板を利用する。
数ミクロンの大きさを有するエッチング孔を設けると、
自動的にエミッタとゲートの間隔を１ミクロン程度にす
ることができ、しかも両者とも先端鋭利な形状にするこ
とができる。基板厚みを薄くすればゲートとエミッタの
間隔を更に狭くすることができる。この方法では、従来
から利用されている異方性エッチングの手法に比べ、エ
ッチングに時間のパラメータが入ってこないため非常に
安定した構造が得られる。
基板では結晶面方位を適当に選ぶ（通常は（１００）面
方位の基板を用いる）と、アルカリ溶液等の異方性エッ
チングを利用することで、傾きのついた面を容易に作る
ことができる。その傾いた面は正確に（１１１）面を反
映しているためエッチングの量を決定すれば得られるテ
ーパー形状を正確に決定できる。つまりエッチングによ
って形成される構造体の形状が一定になっている。エッ
チングによって形成されるテーパーエッジは原子オーダ
で制御され先端まで鋭利である。時間でエッチング量を
規定することもできるが、必要厚みが薄いので自動的に
エッチング量が決定されることが望ましい。そこで、基
板にＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ Ｉｕ
ｓｕｌａｔｏｒ）基板を用いてエッチングされる基板の
厚みを１ミクロン程度に限定し、面方位が（１００）基
板などのエッチング形状が鋭角になる基板を利用する。
数ミクロンの大きさを有するエッチング孔を設けると、
自動的にエミッタとゲートの間隔を１ミクロン程度にす
ることができ、しかも両者とも先端鋭利な形状にするこ
とができる。基板厚みを薄くすればゲートとエミッタの
間隔を更に狭くすることができる。この方法では、従来
から利用されている異方性エッチングの手法に比べ、エ
ッチングに時間のパラメータが入ってこないため非常に
安定した構造が得られる。
【００１０】また、良く知られているように真空中に放
出されたエネルギーの高い状態にある電子を蛍光体に衝
突させることによって特定のエネルギーを有した光を発
生できる。更に、その光を適当な共振器に導くことでレ
ーザー光を発生できる。本発明は半導体の微細加工技術
を利用して発光素子を形成したもの、および共振器と蛍
光発光部を１つのチップの中に治めたものである。本発
明の構成をとると発振波長に同一もしくは非常に近い共
振周波数を持つ共振器を作ることができ、効率の良いレ
ーザが作れる。通常の半導体レーザがガリウム砒素系の
材料を必要とするのに対してこのデバイスではシリコン
で十分なため、ＳｉＬＳＩと材料のコンパチビリティが
よく、簡単に光集積回路を作れる。
出されたエネルギーの高い状態にある電子を蛍光体に衝
突させることによって特定のエネルギーを有した光を発
生できる。更に、その光を適当な共振器に導くことでレ
ーザー光を発生できる。本発明は半導体の微細加工技術
を利用して発光素子を形成したもの、および共振器と蛍
光発光部を１つのチップの中に治めたものである。本発
明の構成をとると発振波長に同一もしくは非常に近い共
振周波数を持つ共振器を作ることができ、効率の良いレ
ーザが作れる。通常の半導体レーザがガリウム砒素系の
材料を必要とするのに対してこのデバイスではシリコン
で十分なため、ＳｉＬＳＩと材料のコンパチビリティが
よく、簡単に光集積回路を作れる。
【００１１】
【実施例】図１に本発明の第１の実施例の構造工程図を
示した。先ず基板を用意する。この基板には（１００）
面方位のシリコン１の厚みが１ミクロン程度、酸化膜２
厚み１ミクロン程度、支持基板であるシリコン３が５０
０ミクロン程度のＳＯＩ基板を利用する（（ａ）図）。
次に表面に酸化膜４を成長させる。この酸化膜の一部分
を取り除き開口５を設ける（（ｂ）図）。次にヒドラジ
ン等のエッチング液を利用して異方性エッチングを行う
（（ｃ）図）。Ｖ溝に掘られた各々の領域はカソード
６、ゲート７として働く。また支持基板はアノードとし
て働く。次に、ＳＯＩを形成している酸化膜２をエッチ
ングにより開口された孔の上より取り除き空隙９を設け
る。カソード６とゲート７は電気的に分離している必要
があるため、最初のエッチングの際に両者を分離するか
最後に分離溝１１を掘って分離する。ゲート７およびカ
ソード６に給電するためにアルミ配線１２などで配線を
行う（（ｅ）図）。この平面図が（ｆ）図である。シリ
コン基板３をアノードとして利用してもよいし、他の場
所に設けてもよい。次に述べる発光素子の場合には、蛍
光体に接続されている導電性膜がアノードとして機能す
る。
示した。先ず基板を用意する。この基板には（１００）
面方位のシリコン１の厚みが１ミクロン程度、酸化膜２
厚み１ミクロン程度、支持基板であるシリコン３が５０
０ミクロン程度のＳＯＩ基板を利用する（（ａ）図）。
次に表面に酸化膜４を成長させる。この酸化膜の一部分
を取り除き開口５を設ける（（ｂ）図）。次にヒドラジ
ン等のエッチング液を利用して異方性エッチングを行う
（（ｃ）図）。Ｖ溝に掘られた各々の領域はカソード
６、ゲート７として働く。また支持基板はアノードとし
て働く。次に、ＳＯＩを形成している酸化膜２をエッチ
ングにより開口された孔の上より取り除き空隙９を設け
る。カソード６とゲート７は電気的に分離している必要
があるため、最初のエッチングの際に両者を分離するか
最後に分離溝１１を掘って分離する。ゲート７およびカ
ソード６に給電するためにアルミ配線１２などで配線を
行う（（ｅ）図）。この平面図が（ｆ）図である。シリ
コン基板３をアノードとして利用してもよいし、他の場
所に設けてもよい。次に述べる発光素子の場合には、蛍
光体に接続されている導電性膜がアノードとして機能す
る。
【００１２】図２は本発明の第２の実施例を示してい
る。この例では、図１の空隙９に酸化亜鉛などの蛍光体
１０が埋め込まれているのが特徴である。先ほど開口し
たカソード、ゲートおよびアノードによって形成されて
いる領域に蛍光体を設けている。こうようにすることに
よって、カソードから放出された電子は蛍光体に当り蛍
光を発生する。この場合にはシリコン基板３がアノード
である。
る。この例では、図１の空隙９に酸化亜鉛などの蛍光体
１０が埋め込まれているのが特徴である。先ほど開口し
たカソード、ゲートおよびアノードによって形成されて
いる領域に蛍光体を設けている。こうようにすることに
よって、カソードから放出された電子は蛍光体に当り蛍
光を発生する。この場合にはシリコン基板３がアノード
である。
【００１３】図３に第３の実施例を示す。この実施例で
は、第１の製造方法で作った素子に蛍光体４３を形成し
たガラス基板（透明基板４１）を接着する点に特徴があ
る。接着すべきガラス基板には予め導電性の透明薄膜を
パターニングした透明電極４２のパターンが設けてある
ものを利用する。電子はカソードから放出された後透明
電極４２に到達する間に加速され蛍光体に衝突し発光す
る。透明電極４２が非常に薄く電子が透過できる場合蛍
光体の前すなわち蛍光体よりカソードに近い側に配置し
てもよい。
は、第１の製造方法で作った素子に蛍光体４３を形成し
たガラス基板（透明基板４１）を接着する点に特徴があ
る。接着すべきガラス基板には予め導電性の透明薄膜を
パターニングした透明電極４２のパターンが設けてある
ものを利用する。電子はカソードから放出された後透明
電極４２に到達する間に加速され蛍光体に衝突し発光す
る。透明電極４２が非常に薄く電子が透過できる場合蛍
光体の前すなわち蛍光体よりカソードに近い側に配置し
てもよい。
【００１４】図４には第４の実施例を示した。この例で
は支持基板として透明な材料を利用している事が特徴で
ある。ガラスの様な透明基板３３の上に、ＩＴＯなどの
透明電極３４を設ける。材料自体が透明でなくても光が
透過する程度に薄くした導電性薄膜も透明電極とみなせ
る。その上にシリコン又はガラスなどの絶縁体から成る
スペーサー３５を介して図１で形成した構造物のうち配
線１２と酸化膜４がないものを接着しそのシリコン基板
３を研磨して除去する。その後、配線１２を形成する。
第３の実施例と同じく透過電極３４が薄れれば蛍光体１
０よりカソード側に配置してもよい。
は支持基板として透明な材料を利用している事が特徴で
ある。ガラスの様な透明基板３３の上に、ＩＴＯなどの
透明電極３４を設ける。材料自体が透明でなくても光が
透過する程度に薄くした導電性薄膜も透明電極とみなせ
る。その上にシリコン又はガラスなどの絶縁体から成る
スペーサー３５を介して図１で形成した構造物のうち配
線１２と酸化膜４がないものを接着しそのシリコン基板
３を研磨して除去する。その後、配線１２を形成する。
第３の実施例と同じく透過電極３４が薄れれば蛍光体１
０よりカソード側に配置してもよい。
【００１５】図５は第５の実施例を示した。この実施例
では、非常に薄い絶縁膜を利用することによって真空中
に電子を放出すること無しに、電子を加速し、蛍光体に
当てるものである。配線１２ａと１２ｂの間のゲート、
エミッタ、酸化膜２の上にゲートとカソードの間隔より
も遥かに薄い絶縁膜５３を設け、ゲートとカソードの間
の部分およびその近傍の絶縁膜５３の上に蛍光体５１を
形成し、絶縁膜５３上に非常に薄い金属膜をアノード５
２として設けている。ゲート電極によって引き出された
電子は非常に薄い絶縁体の中でアノードとの間で加速さ
れ蛍光体５１に衝突する。第３の実施例と同じくアノー
ドを数十ｎｍあるいはそれ以下と非常に薄くして電子が
透過できるようにすれば蛍光体５１をアノードの上に配
置することができる。
では、非常に薄い絶縁膜を利用することによって真空中
に電子を放出すること無しに、電子を加速し、蛍光体に
当てるものである。配線１２ａと１２ｂの間のゲート、
エミッタ、酸化膜２の上にゲートとカソードの間隔より
も遥かに薄い絶縁膜５３を設け、ゲートとカソードの間
の部分およびその近傍の絶縁膜５３の上に蛍光体５１を
形成し、絶縁膜５３上に非常に薄い金属膜をアノード５
２として設けている。ゲート電極によって引き出された
電子は非常に薄い絶縁体の中でアノードとの間で加速さ
れ蛍光体５１に衝突する。第３の実施例と同じくアノー
ドを数十ｎｍあるいはそれ以下と非常に薄くして電子が
透過できるようにすれば蛍光体５１をアノードの上に配
置することができる。
【００１６】図６は第６の実施例を示している。この実
施例では、蛍光体の両端に共振器を構成するための鏡を
配置していることに特徴がある。第２もしくは第３の構
造の発光素子の両端に鏡を設ける。（ａ）の様に蛍光体
６３を薄くして発光体の裏側にアノードと共用して第１
の反射鏡６１を設け、シリコン基板３の表面にアルミ膜
で第２の反射鏡６２を設けて共振器を形成する。光は透
明基板４１の側から基板垂直方向に取り出すので、第１
の反射鏡６１の透過率を第２の反射鏡６２より透過率を
高くしておく。また（ｂ）のように発光素子の横方向
（基板面内方向）に共振器を構成した場合には光は横方
向に取り出される。この場合には基板をＲＩＥなどで異
方性エッチングして得られる分離溝６７を鏡として利用
する。透過率を変えるには分離溝の幅を変えればよい。
施例では、蛍光体の両端に共振器を構成するための鏡を
配置していることに特徴がある。第２もしくは第３の構
造の発光素子の両端に鏡を設ける。（ａ）の様に蛍光体
６３を薄くして発光体の裏側にアノードと共用して第１
の反射鏡６１を設け、シリコン基板３の表面にアルミ膜
で第２の反射鏡６２を設けて共振器を形成する。光は透
明基板４１の側から基板垂直方向に取り出すので、第１
の反射鏡６１の透過率を第２の反射鏡６２より透過率を
高くしておく。また（ｂ）のように発光素子の横方向
（基板面内方向）に共振器を構成した場合には光は横方
向に取り出される。この場合には基板をＲＩＥなどで異
方性エッチングして得られる分離溝６７を鏡として利用
する。透過率を変えるには分離溝の幅を変えればよい。
【００１７】なお、前述の実施例ではゲート７はすべて
カソード６と同じく先端鋭利なテーパーエッジ形状であ
るが、これに限る必要はなく垂直な形状等でもよい。ま
たゲートを設けておくとそれに印加する電圧を調整して
出力を簡単に調整、変調できるが、ゲートがなくてもカ
ソードに印加する電圧である程度の出力の調整、変調は
可能である。ゲートを設けない場合、例えば図２のテー
パエッジ形状のゲート７をカソード６と同電位にするつ
まりカソードとして用い蛍光体１０に対して対称な形状
のカソードとしてもよい。
カソード６と同じく先端鋭利なテーパーエッジ形状であ
るが、これに限る必要はなく垂直な形状等でもよい。ま
たゲートを設けておくとそれに印加する電圧を調整して
出力を簡単に調整、変調できるが、ゲートがなくてもカ
ソードに印加する電圧である程度の出力の調整、変調は
可能である。ゲートを設けない場合、例えば図２のテー
パエッジ形状のゲート７をカソード６と同電位にするつ
まりカソードとして用い蛍光体１０に対して対称な形状
のカソードとしてもよい。
【００１８】
【発明の効果】本発明によれば単結晶シリコンの持つ自
然の性質を利用するだけで先端鋭利な形状が再現良くで
きる。均一なテーパーエッジが実現できるため電流量を
多く取ることができる。また、ゲートがカソード同様に
先端鋭利なため、カソードからゲートに流れようとする
電流を制限可能で効率良いアノード電流が得られる。さ
らに、アノードの領域に蛍光体を配置することで発光素
子として利用することができる。更には、内蔵した共振
器によりレーザ発振を行うことも可能となる。蛍光体を
適当に選ぶことにより、従来の半導体レーザでは発振不
可能な領域のレーザ光線を発振できる。共振回路の周波
数と発振周波数が同一もしくは非常に近いので発振させ
やすくしかも効率の高いレーザ発振が行える。ゲート電
極に加える電圧によって出力を調節できる。
然の性質を利用するだけで先端鋭利な形状が再現良くで
きる。均一なテーパーエッジが実現できるため電流量を
多く取ることができる。また、ゲートがカソード同様に
先端鋭利なため、カソードからゲートに流れようとする
電流を制限可能で効率良いアノード電流が得られる。さ
らに、アノードの領域に蛍光体を配置することで発光素
子として利用することができる。更には、内蔵した共振
器によりレーザ発振を行うことも可能となる。蛍光体を
適当に選ぶことにより、従来の半導体レーザでは発振不
可能な領域のレーザ光線を発振できる。共振回路の周波
数と発振周波数が同一もしくは非常に近いので発振させ
やすくしかも効率の高いレーザ発振が行える。ゲート電
極に加える電圧によって出力を調節できる。
【図１】本発明の第１の実施例を示した構造工程図であ
る。
る。
【図２】本発明の第２の実施例を示した構造図である。
【図３】本発明の第３の実施例を示した構造図である。
【図４】本発明の第４の実施例を示した構造図である。
【図５】本発明の第５の実施例を示した構造図である。
【図６】本発明の第６の実施例を示した構造図である。
【図７】従来の実施例を示した構造工程図である。
１、３ シリコン ２、４、７４ 酸化膜 ５ 開口 ６ カソード ７ ゲート ８、５２ アノード ９ 空隙 １０、４３、６３、６６ 蛍光体 １１、６７ 分離溝 １２、１２ａ、１２ｂ 配線 ３５ スペーサー ３４、４２ 透明電極 ３３、４１ 透明基板 ５３ 絶縁膜 ６１、６２、６５ 反射鏡 ６４ テーパーエッジ ７１ 窒化膜 ７２ シリコン基板 ７３ シリコンメサ構造 ７５ モリブデン ７６ ＣＶＤ酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｊ 29/18 Ｈ０１Ｊ 29/89 29/89 31/12 Ｃ 31/12 Ｈ０１Ｓ 3/06 Ｚ Ｈ０１Ｓ 3/06 Ｈ０１Ｊ 1/30 Ｆ (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02 H01J 21/10 H01J 31/12
Claims (5)
- 【請求項１】 ゲ−ト、カソード及びアノードを有する
微小真空素子であって、前記カソードと前記ゲートとは
支持基板上に形成された絶縁膜上に配され、前記カソー
ドと前記ゲートとはテーパ形状を有し、前記カソードと
前記ゲートとの前記テーパ形状の端部はスリット状の間
隙を介して互いに略平行に対向し、前記絶縁膜は前記間
隙部で対向する前記カソードと前記ゲートとの端部に対
向する部分に、前記支持基板に達する空洞を有し、前記
空洞部に蛍光体が形成され、前記蛍光体に接してアノー
ドが形成されたことを特徴とする微小真空素子。 - 【請求項２】 支持基板上に絶縁膜を介して形成された
シリコン単結晶膜を異方性エッチングで前記絶縁膜まで
エッチングすることで前記シリコン単結晶膜をテーパ形
状にエッチングし前記テーパー形状の端部ではスリット
状の間隙を有し互いに略平行に対向するカソードとゲー
トとを形成する工程と、前記スリット状の間隙から前記
絶縁膜を前記支持基板までエッチングする工程とを有す
ることを特徴とする微小真空素子の製造方法。 - 【請求項３】 前記アノード及び前記支持基板が透明で
あることを特徴とする請求項１記載の微小真空素子。 - 【請求項４】 ゲ−ト、カソード及びアノードを有する
微小真空素子であって、前記カソードとゲートとは絶縁
膜上でスリット状の間隙を介して互いに略平行に対向し
て形成され、その対向する端部は前記スリット状の間隙
部に向かいテーパ状形状を有し、少なくとも前記カソー
ド上に形成された極薄の絶縁膜上の前記カソードの端部
近傍に形成された蛍光体と前記蛍光体に接続され、前記
カソード及び前記ゲートとは絶縁された前記アノードを
有することを特徴とする微小真空素子。 - 【請求項５】 透過率の異なる反射鏡によって前記蛍光
体を前記支持基板の平面と平行に挟むように配置して共
振器を構成した請求項３または請求項４に記載の微小真
空素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10508492A JP3245948B2 (ja) | 1992-04-24 | 1992-04-24 | 微小真空素子およびその製造方法 |
| US08/051,356 US5404025A (en) | 1992-04-24 | 1993-04-23 | Semiconductor vacuum device with planar structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10508492A JP3245948B2 (ja) | 1992-04-24 | 1992-04-24 | 微小真空素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0721902A JPH0721902A (ja) | 1995-01-24 |
| JP3245948B2 true JP3245948B2 (ja) | 2002-01-15 |
Family
ID=14398063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10508492A Expired - Fee Related JP3245948B2 (ja) | 1992-04-24 | 1992-04-24 | 微小真空素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5404025A (ja) |
| JP (1) | JP3245948B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917898B2 (ja) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | 電界放出冷陰極素子およびその使用方法 |
| US5789759A (en) * | 1996-11-21 | 1998-08-04 | Itt Industries, Inc. | Cathode structure for reduced emission and robust handling properties |
| US6465811B1 (en) * | 1999-07-12 | 2002-10-15 | Gore Enterprise Holdings, Inc. | Low-capacitance bond pads for high speed devices |
| JP3757759B2 (ja) * | 2000-05-30 | 2006-03-22 | ソニーケミカル株式会社 | 接続構造体 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214347A (en) * | 1990-06-08 | 1993-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Layered thin-edged field-emitter device |
| US5227699A (en) * | 1991-08-16 | 1993-07-13 | Amoco Corporation | Recessed gate field emission |
-
1992
- 1992-04-24 JP JP10508492A patent/JP3245948B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-23 US US08/051,356 patent/US5404025A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0721902A (ja) | 1995-01-24 |
| US5404025A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| KR100366191B1 (ko) | 플랫패널디스플레이시스템및구성소자의제조방법 | |
| EP0707333B1 (en) | Manufacture of electron emitter by replica technique | |
| KR930010732B1 (ko) | 발광소자 | |
| US20040028109A1 (en) | Electron beam pumped semiconductor laser screen and associated fabrication method | |
| GB2260641A (en) | Cold cathode emitter element | |
| JP3245948B2 (ja) | 微小真空素子およびその製造方法 | |
| KR20040015202A (ko) | 에미터, 전자 장치 및 에미터 생성 방법 | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| US6326221B1 (en) | Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer | |
| US6902458B2 (en) | Silicon-based dielectric tunneling emitter | |
| US20180277329A1 (en) | Nanoscale Field-Emission Device and Method of Fabrication | |
| US7674149B2 (en) | Method for fabricating field emitters by using laser-induced re-crystallization | |
| JPH08339757A (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JPH0817330A (ja) | 電界放出型電子源およびその製造方法 | |
| JPH06131970A (ja) | 微小真空素子の製造方法 | |
| JP4365277B2 (ja) | 蛍光ランプ及びその製造方法 | |
| JPH08102246A (ja) | 電界放出型電子源 | |
| KR0163483B1 (ko) | 몰딩 기술에 의한 다이아몬드 팁 필드 에미터 제조방법 | |
| JP3117773B2 (ja) | シリコン一体型集積発光素子およびその製造方法 | |
| JP3437007B2 (ja) | 電界放出陰極及びその製造方法 | |
| JPH09134664A (ja) | 電界放射型電子源及びその製造方法 | |
| JPH1012123A (ja) | 冷陰極とその製造方法 | |
| JPH0668787A (ja) | フィールドエミッタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001010 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| LAPS | Cancellation because of no payment of annual fees |