JP3244957U - 電磁干渉遮蔽層を有するチップパッケージ構造 - Google Patents

電磁干渉遮蔽層を有するチップパッケージ構造 Download PDF

Info

Publication number
JP3244957U
JP3244957U JP2023003760U JP2023003760U JP3244957U JP 3244957 U JP3244957 U JP 3244957U JP 2023003760 U JP2023003760 U JP 2023003760U JP 2023003760 U JP2023003760 U JP 2023003760U JP 3244957 U JP3244957 U JP 3244957U
Authority
JP
Japan
Prior art keywords
layer
chip
electromagnetic interference
package structure
interference shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023003760U
Other languages
English (en)
Inventor
鴻棋 ▲ウ▼
俊栄 林
瑞庭 古
Original Assignee
華東科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華東科技股▲ふん▼有限公司 filed Critical 華東科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3244957U publication Critical patent/JP3244957U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電磁干渉遮蔽層を有するチップパッケージ構造を提供する。
【解決手段】電磁干渉遮蔽層を有するチップパッケージ構造は、チップ、再配線層、絶縁層および電磁干渉遮蔽層を含み、前記絶縁層は、前記絶縁層の少なくとも１つの第１開口の周囲に周壁が形成され、各前記第１開口を包囲し、前記周壁の外周領域に凹んだ平坦部を形成させ、且つ前記平坦部の水平高さは、前記周壁の水平高さよりも低く、前記電磁干渉遮蔽層は、前記絶縁層の前記平坦部を覆うように設けられ、前記絶縁層の前記周壁によって各前記第１開口の各パッドと隔離され、電気的に絶縁され、チップが温度上昇して電磁干渉を受けやすい問題を効果的に解決する。
【選択図】図１

Description

本考案は、チップパッケージ構造、特に電磁干渉遮蔽層を有するチップパッケージ構造に関する。
電子製品のチップは時間の経過とともに温度が上昇することが多く、これにより容易に短絡又は故障、さらには製品の損傷を生じ易く、製品の信頼性が相対的に低下する。また、電子製品のチップも電磁干渉（EMI，Electromagnetic Interference）を受け、製品の信頼性の低下を招く。
特開2021-119630号公報
本考案の目的は、チップ、再配線層、絶縁層および電磁干渉遮蔽層を含み、前記絶縁層は、前記絶縁層の少なくとも１つの第１開口の周囲に周壁が形成され、各前記第１開口を包囲し、前記周壁の外周領域に凹んだ平坦部を形成させ、且つ前記平坦部の水平高さは、前記周壁の水平高さよりも低く、前記電磁干渉遮蔽層は、前記絶縁層の前記平坦部を覆うように設けられ、前記チップ電磁干渉を受けることを防ぐことに用いられ、前記電磁干渉遮蔽層は、前記絶縁層の前記周壁によって各前記第１開口の各パッドと隔離され、電気的に絶縁される、電磁干渉遮蔽層を有するチップパッケージ構造を提供し、チップが温度上昇して電磁干渉を受けやすい問題を効果的に解決することである。
上記の目的を達成するために、本考案が提供するチップパッケージ構造は、チップ、再配線層（RDL，Redistribution Layer）、絶縁層および電磁干渉遮蔽層を含み、前記チップは、表面を有し、前記表面に少なくとも１つのダイパッド（Die Pad）と少なくとも１つのチップ保護層が設けられ、ウエハから分割して形成され、前記再配線層は、前記チップの各前記チップ保護層の表面に設けられ、少なくとも１つの導体線を有して前記チップの各前記ダイパッドと対応して電気的に接続され、且つ各前記導体線は、少なくとも１つのパッド（Pad）を有し、各前記パッドが前記再配線層の表面から露出して外部と電気的に接続し、前記絶縁層は、前記再配線層の前記表面を全面的に覆い、少なくとも１つの第１開口を有し、各前記導体線上の各前記パッドを各前記第１開口によって外部に露出させ、各前記第１開口の周囲に周壁が形成され、各前記第１開口を包囲し、前記周壁の外周領域に凹んだ平坦部を形成させ、前記平坦部の水平高さは、前記周壁の水平高さよりも低く、前記電磁干渉遮蔽層は、金属材料で構成され、前記絶縁層の前記平坦部を覆うように設けられ、各前記導体線および前記チップが電磁干渉を受けることを防ぐことに用いられ、前記電磁干渉遮蔽層は、前記絶縁層の前記周壁によって各前記パッドと隔離され、電気的に絶縁される、電磁干渉遮蔽層を有する。
本考案の好適実施形態では、前記再配線層は、少なくとも１つの第１誘電層および少なくとも１つの第２誘電層を更に含み、各前記第１誘電層は、前記チップの各チップ保護層の表面を覆うように設けられ、且つ各前記第１誘電層上には、少なくとも１つの第１溝が形成され、各前記ダイパッドを各前記第１溝から外部に露出させ、各前記第２誘電層は、各前記第１誘電層の表面を覆うように設けられ、且つ前記第２誘電層上には、少なくとも１つの第２溝が形成され、各前記第２溝は、各前記第１誘電層の各前記第１溝と連通し、各前記導体線は、更に金属ペーストが各前記第１溝及び各前記第２溝内に充填されて構成され、各前記ダイパッドを各前記導体線と電気的に接続可能にさせる。
本考案の電磁干渉遮蔽層を有するチップパッケージ構造は、チップ、再配線層、絶縁層および電磁干渉遮蔽層を含み、前記絶縁層は、前記絶縁層の少なくとも１つの第１開口の周囲に周壁が形成され、各前記第１開口を包囲し、前記周壁の外周領域に凹んだ平坦部を形成させ、且つ前記平坦部の水平高さは、前記周壁の水平高さよりも低く、前記電磁干渉遮蔽層は、前記絶縁層の前記平坦部を覆うように設けられ、前記チップ電磁干渉を受けることを防ぐことに用いられ、前記電磁干渉遮蔽層は、前記絶縁層の前記周壁によって各前記第１開口の各パッドと隔離され、電気的に絶縁され、チップが温度上昇して電磁干渉を受けやすい問題を効果的に解決することである。
本考案のウエハ上に複数のチップが設けられる側面断面図である。 図１の複数のチップに分割を完成した説明図である。 本考案のチップパッケージ構造の側面断面図である。 本考案のチップの側面断面図である。 図４のチップ上に第１誘電層が設けられる説明図である。 図５の第１誘電層上に第２誘電層が設けられる説明図である。 図６の第１溝および第２溝内に金属ペーストを充填する説明図である。 図７の第１溝および第２溝内に導体線を構成する説明図である。 図８の導体線にバンプが設けられる説明図である。 図９の再配線層上に絶縁層が設けられる説明図である。 図１０の絶縁層の平坦部に金属ペーストを充填する説明図である。 図１１の絶縁層の平坦部に電磁干渉遮蔽層を構成する説明図である。
図３を参照し、本考案は、電磁干渉遮蔽層を有するチップパッケージ構造１を提供し、それは、チップ１０、再配線層（RDL，Redistribution Layer）２０、絶縁層３０および電磁干渉遮蔽層４０を含む。
前記チップ１０は、表面１１を有し、前記表面１１には、ダイパッド（Die Pad）１２及び少なくとも１つの１つのチップ保護層１３が設けられる（図４参照）。ここで、前記チップ１０は、ウエハ２から分割して形成される（図１参照）。
前記再配線層２０は、前記チップ１０の各前記チップ保護層１３の表面１４に設けられ、前記再配線層２０は、少なくとも１つの導体線２１を有し、前記チップ１０の各ダイパッド１２に対応して電気的に接続され（図８参照）、且つ各前記導体線２１は、少なくとも１つのパッド（Pad）２１２を有し、各前記パッド２１２は、前記再配線層２０の表面２０１から露出し、外部に電気的に接続される（図１０参照）。各前記導体線２１は、銀（Ａｇ）接着剤材料で形成されるが、これに限定するものではない。
図１０に示すように、前記絶縁層３０は、前記再配線層２０の前記表面２０１を全面的に覆い、少なくとも１つの第１開口３１を有し、各前記導体線２１上の各前記パッド２１２を各前記第１開口３１によって外部に露出させ、各前記第１開口３１の周囲に周壁３２が形成され、各前記第１開口３１を包囲し、前記周壁３２の外周領域に凹んだ平坦部３３を形成させ、前記平坦部３３の水平高さは、前記周壁３２の水平高さよりも低い。
前記電磁干渉遮蔽層４０は、金属材料、例えば銀（Ａｇ）接着剤で構成され、前記絶縁層３０の前記平坦部３３を覆うように設けられ、各前記導体線２１および前記チップ１０が電磁干渉を受けることを防ぐことに用いられる（図１２参照）。前記電磁干渉遮蔽層４０の水平高さは、前記絶縁層３０の前記周壁３２の水平高さよりも高くはなく、即ち、前記電磁干渉遮蔽層４０は、前記周壁３２により前記周壁３２の外部と隔絶され、前記電磁干渉遮蔽層４０と前記パッド２１２とに隔離を形成させ、電気的絶縁させ、各前記パッド２１２に干渉又は影響を生じさせることがない。
図１～図３を参照し、前記絶縁層３０の各前記第１開口３１には、少なくとも１つのはんだボール５０が更に設けられるが、これに限定するものではなく、各前記導体線２１上の各前記パッド２１２を各前記はんだボール５０を介して外部に電気的に接続可能にさせる。各前記はんだボール５０は、前記絶縁層３０の前記周壁３２によって前記電磁干渉遮蔽層４０と隔離され、電気的に絶縁される。
図３を参照し、前記電磁干渉遮蔽層４０の表面４１には、少なくとも１つの外側保護層６０が更に設けられるが、これに限定するものではなく、製品に対する保護を強化する。各前記外側保護層６０は、ニッケル（Ｎｉ）又は金（Ａｕ）金属材料で形成されるが、これに限定するものではなく、前記のニッケル（Ｎｉ）又は金（Ａｕ）金属材料は、放熱を増進させる効果を有する。
図８を参照し、前記再配線層２０は、少なくとも１つの第１誘電層２２および少なくとも１つの第２誘電層２３を更に含むが、これに限定するものではない。各前記第１誘電層２２は、前記チップ１０の各前記チップ保護層１３の表面１３を覆うように設けられ、且つ各前記第１誘電層２２上には、少なくとも１つの第１溝２２１が形成され、各前記ダイパッド１２を各前記第１溝２２１から外部に露出可能にさせる（図５参照）。各前記第２誘電層２３は、各前記第１誘電層２２の表面２２２を覆うように設けられ、且つ各前記第２誘電層２３上には、少なくとも１つの第２溝２３１が形成され、各前記第２溝２３１は、各前記第１誘電層２２の各前記第１溝２２１と連通する（図６参照）。各前記導体線２１（図８参照）は、金属ペースト２１ａが各前記第１溝２２１及び各前記第２溝２３１内に平らに充填されて構成され（図７参照）、各前記ダイパッド１２を各前記導体線２１と電気的に接続可能にさせ、前記再配線層２０の技術によって従来のチップ製品の導体線構造の厚さが厚い又はプロセスが煩雑である問題を効果的に改善することができる。
図９を参照し、各前記導体線２１上には、凸部２１３を更に含むが、これに限定するものではなく、各前記導体線２１の構造に対する保護又は導電性能を向上させ、前記凸部２１３は、ニッケル（Ｎｉ）又は金（Ａｕ）金属材料で形成されるが、これに限定するものではない。
図１、図２、図４～図８、図１０～図１２を参照し、本考案の前記チップパッケージ構造１の製造方法は、以下のステップを含む。
ステップＳ１：ウエハ２を提供し、前記ウエハ２上に複数のアレイ状に配置されたチップ１０を設置し（図１参照）、各前記チップ１０は、表面１１を有し、前記表面１１上には、少なくとも１つのダイパッド（Die Pad）１２及び少なくとも１つのチップ保護層１３が設けられる（図４参照）。前記ウエハ２上の隣り合う前記チップ１０の間には、各前記チップ１０を分割することができる切断路２ａを有する（図１参照）。
ステップＳ２：各前記チップ１０の各前記チップ保護層１３の表面１４上を対応して覆うように少なくとも１つの再配線層（RDL，Redistribution Layer）２０を設置し、前記再配線層２０は、少なくとも１つの導体線２１を有し、前記チップ１０の各前記ダイパッド１２に対応して電気的に接続され（図８参照）、且つ各前記導体線２１は、少なくともパッド（Pad）２１２を有し、各前記パッド２１２は、前記再配線層２０の表面２１１から露出し、外部に電気的に接続する（図１０参照）。
前記ステップＳ２は、更に、先ず各前記チップ１０の各前記チップ保護層１３の前記表面１４上を対応して覆うように少なくとも１つの第１誘電層２２を設置し（図５参照）、各前記第１誘電層２２上に少なくとも１つの第１溝２２１が形成され、各前記ダイパッド１２を各前記第１溝２２１から外部に露出させる（図５参照）。各前記第１誘電層２２の表面２２２上を対応して覆うように少なくとも１つの第２誘電層２３を設置し（図６参照）、各前記第２誘電層２３に少なくとも１つの第２溝２３１が形成され、各前記第２溝２３１は、各前記第１誘電層２２の各前記第１溝２２１と連通する（図６参照）。金属ペースト２１ａを各前記第１溝２２１及び各前記第２溝２３１内に充填し、且つ前記金属ペースト２１ａの厚さは、各前記第２誘電層２３の表面３２よりも高く（図７参照）、各前記第２誘電層２３の表面の２３２の前記金属ペースト２１ａを研磨し、各前記第２誘電層２３の前記表面２２２を露出し、前記金属ペースト２１ａの表面を各前記第２誘電層２３の前記表面２３２と平らに揃えて各前記導体線２１を構成する（図８参照）。各前記導体線２１、各前記第１誘電層２２及び各前記第２誘電層２３は、各前記再配線層２０を構成する。
ステップＳ３：前記再配線層２０の表面２０１上を覆うように絶縁層３０を設置し（図１０参照）、前記絶縁層３０には、少なくとも１つの第１開口３１を有し、各前記導体線２１の各前記パッド２１２を、各前記第１開口３１を介して外部に露出させる。
ステップＳ４：前記絶縁層３０の各前記第１開口３１の周囲に周壁３２を形成し、各前記第１開口３１を包囲し、前記絶縁層３０を前記周壁３２の外周領域に凹んだ平坦部３３を形成する（図１０参照）。ここで、前記平坦部３３の水平高さは、前記周壁３２の水平高さよりも低い。
ステップＳ５：前記絶縁層３０の前記平坦部３３上を覆うように電磁干渉遮蔽層４０を形成し（図１２参照）、前記電磁干渉遮蔽層４０は、金属材料で構成される。前記電磁干渉遮蔽層４０は、前記絶縁層３０の前記周壁３２によって各前記パッド２１２と隔離され、電気的に絶縁される。
前記ステップＳ５は、更に、先ず、前記絶縁層３０の前記平坦部３３に金属ペースト４０ａを充填し（図１１参照）、且つ前記金属ペースト４０ａの厚さは、前記周壁３２の水平高さよりも高い。前記周壁３２よりも高い金属ペースト４０ａを研磨して前記周壁３２の水平表面を露出し、前記金属ペースト４０ａの表面を前記周壁３２の水平表面と平らに揃えて前記電磁干渉遮蔽層４０を構成する（図１２参照）。
ステップＳ６：前記ウエハ２の各前記切断路２ａに沿って前記ウエハ２上の各前記チップ１０を分割し（図１参照）、複数のチップパッケージ構造１を形成する（図２参照）。
１ チップパッケージ構造
１０ チップ
１１ 表面
１２ ダイパッド
１３ チップ保護層
１４ 表面
２０ 再配線層
２０１ 表面
２１ 導体線
２１ａ 金属ペースト
２１１ 表面
２１２ パッド
２１３ 凸部
２２ 第１誘電層
２２１ 第１溝
２２２ 表面
３０ 絶縁層
３１ 第１開口
３２ 周壁
３３ 平坦部
４０ 電磁干渉遮蔽層
４０ａ 金属ペースト
４１ 表面
５０ はんだボール
６０ 外側保護層
２ ウエハ
２ａ 切断路

Claims (9)

  1. 表面を有し、前記表面に少なくとも１つのダイパッド（Die Pad）と少なくとも１つのチップ保護層が設けられ、ウエハから分割して形成されるチップと、
    前記チップの各前記チップ保護層の表面に設けられ、少なくとも１つの導体線を有して前記チップの各前記ダイパッドと対応して電気的に接続され、且つ各前記導体線は、少なくとも１つのパッド（Pad）を有し、各前記パッドが表面から露出して外部と電気的に接続する再配線層（RDL，Redistribution Layer）と、
    前記再配線層の前記表面を全面的に覆い、少なくとも１つの第１開口を有し、各前記導体線上の各前記パッドを各前記第１開口によって外部に露出させ、各前記第１開口の周囲に周壁が形成され、各前記第１開口を包囲し、前記周壁の外周領域に凹んだ平坦部を形成させ、前記平坦部の水平高さは、前記周壁の水平高さよりも低い絶縁層と、
    金属材料で構成され、前記絶縁層の前記平坦部を覆うように設けられ、各前記導体線および前記チップが電磁干渉を受けることを防ぐことに用いられる電磁干渉遮蔽層とを備え、
    前記電磁干渉遮蔽層は、前記絶縁層の前記周壁によって各前記パッドと隔離され、電気的に絶縁される、電磁干渉遮蔽層を有するチップパッケージ構造。
  2. 前記電磁干渉遮蔽層は、銀（Ａｇ）接着剤材料で形成される請求項１に記載のチップパッケージ構造。
  3. 前記電磁干渉遮蔽層の水平高さは、前記絶縁層の前記周壁の水平高さよりも高くない請求項１に記載のチップパッケージ構造。
  4. 前記絶縁層の各前記第１開口に少なくとも１つのはんだボールが設けられ、各前記導体線上の各前記パッドを各前記はんだボールを介して外部に電気的に接続可能にさせ、各前記はんだボールは、前記絶縁層の前記周壁によって前記電磁干渉遮蔽層と隔離され、電気的に絶縁される請求項１に記載のチップパッケージ構造。
  5. 前記電磁干渉遮蔽層の表面には少なくとも１つの外側保護層が設けられる請求項１に記載のチップパッケージ構造。
  6. 前記外側保護層は、ニッケル（Ｎｉ）又は金（Ａｕ）金属材料で形成される請求項５に記載のチップパッケージ構造。
  7. 前記再配線層は、少なくとも１つの第１誘電層および少なくとも１つの第２誘電層を更に含み、各前記第１誘電層は、前記チップの各チップ保護層の表面を覆うように設けられ、且つ各前記第１誘電層上には、少なくとも１つの第１溝が形成され、各前記ダイパッドを各前記第１溝から外部に露出させ、各前記第２誘電層は、各前記第１誘電層の表面を覆うように設けられ、且つ前記第２誘電層上には、少なくとも１つの第２溝が形成され、各前記第２溝は、各前記第１誘電層の各前記第１溝と連通し、各前記導体線は、更に金属ペーストが各前記第１溝及び各前記第２溝内に充填されて構成され、各前記ダイパッドを各前記導体線と電気的に接続可能にさせる請求項１に記載のチップパッケージ構造。
  8. 各前記導体線は、銀（Ａｇ）接着剤材料で形成される請求項１に記載のチップパッケージ構造。
  9. 各前記導体線は、凸部を更に含み、前記凸部は、ニッケル（Ｎｉ）又は金（Ａｕ）金属材料で形成される請求項１に記載のチップパッケージ構造。
JP2023003760U 2022-10-26 2023-10-17 電磁干渉遮蔽層を有するチップパッケージ構造 Active JP3244957U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111140642A TWI826075B (zh) 2022-10-26 2022-10-26 具電磁干擾屏蔽層的晶片封裝結構及其製造方法
TW111140642 2022-10-26

Publications (1)

Publication Number Publication Date
JP3244957U true JP3244957U (ja) 2023-12-14

Family

ID=89116516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023003760U Active JP3244957U (ja) 2022-10-26 2023-10-17 電磁干渉遮蔽層を有するチップパッケージ構造

Country Status (4)

Country Link
US (1) US20240145404A1 (ja)
JP (1) JP3244957U (ja)
KR (1) KR20240000727U (ja)
TW (1) TWI826075B (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842607B2 (en) * 2008-07-15 2010-11-30 Stats Chippac, Ltd. Semiconductor device and method of providing a thermal dissipation path through RDL and conductive via
TWM383199U (en) * 2009-09-17 2010-06-21 Mao Bang Electronic Co Ltd Chip stacking assembly
TWI544555B (zh) * 2014-02-11 2016-08-01 東琳精密股份有限公司 半導體封裝結構及其製造方法

Also Published As

Publication number Publication date
TW202418490A (zh) 2024-05-01
TWI826075B (zh) 2023-12-11
US20240145404A1 (en) 2024-05-02
KR20240000727U (ko) 2024-05-07

Similar Documents

Publication Publication Date Title
US20180269145A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101086972B1 (ko) 관통전극을 갖는 웨이퍼 레벨 패키지 및 그 제조 방법
JP4463178B2 (ja) 半導体装置及びその製造方法
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
US9564387B2 (en) Semiconductor package having routing traces therein
US9508657B2 (en) Semiconductor package
KR101546575B1 (ko) 반도체 패키지 및 그 제조 방법
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
US11227848B2 (en) Chip package array, and chip package
JPH09246428A (ja) 半導体デバイス・アセンブリおよびその製造方法
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP3244957U (ja) 電磁干渉遮蔽層を有するチップパッケージ構造
US20030071354A1 (en) Wafer level chip scale package and method of fabricating the same
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
US20020195721A1 (en) Cavity down ball grid array packaging structure
CN112259525A (zh) 半导体装置和制造半导体装置的方法
TWI428997B (zh) 半導體封裝結構及其製作方法
JP3245224U (ja) 金属遮蔽層を備えたチップパッケージ
JP3211532U (ja) リードフレームの予備成形体及びリードフレームパッケージ
JP4754105B2 (ja) 半導体装置およびその製造方法
US20050253245A1 (en) Package design and method for electrically connecting die to package
JP3243105U (ja) チップパッケージ構造
KR101795228B1 (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3244957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150