JP3238939B2 - ソート処理装置 - Google Patents
ソート処理装置Info
- Publication number
- JP3238939B2 JP3238939B2 JP06712292A JP6712292A JP3238939B2 JP 3238939 B2 JP3238939 B2 JP 3238939B2 JP 06712292 A JP06712292 A JP 06712292A JP 6712292 A JP6712292 A JP 6712292A JP 3238939 B2 JP3238939 B2 JP 3238939B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- fragment
- storage
- comparison
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、大量のデータを指定
した順序に並べ替えるソート処理を行うソート処理装置
に関するものである。
した順序に並べ替えるソート処理を行うソート処理装置
に関するものである。
【０００２】
【従来の技術】 図３は、例えば、文献、「Ｍａｓａｒ
ｕ Ｋｉｔｓｕｒｅｇａｗａ，Ｗｅｉｋａｎｇ ｙａｎ
ｇ，Ｓｈｉｎｙａ Ｆｕｓｈｉｍｉ，”Ｅｖａｌｕａｔ
ｉｏｎ ｏｆ １８−ｓｔａｇｅ Ｐｉｐｅｌｉｎｅ Ｈａｒｄ
ｗａｒｅ Ｓｏｒｔｅｒ”，Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ ｓｉｘｔｈ ＩｎｔｅｒｎａｔｉｏｎａｌＷｏｒ
ｋｓｈｏｐ ｏｎ Ｄａｔａｂａｓｅ Ｍａｃｈｉｎｅ
ｓ（ＩＷＤＭ）１９８９，ｐｐ．１４２−１５５」 に示
された従来のソート処理方式によるソート処理装置の全
体を示すブロック図である。図３において、１−１〜１
−ｎは比較装置（ＳＥ）、２−１〜２−ｎは比較装置毎
に接続された記憶装置、３−１〜３−ｎは比較装置（Ｓ
Ｅ）１−１〜１−ｎと記憶装置２−１〜２−ｎからなる
ソート処理基本装置、５はこれらソート処理基本装置を
複数台接続することにより構成されたソート処理装置で
ある。
ｕ Ｋｉｔｓｕｒｅｇａｗａ，Ｗｅｉｋａｎｇ ｙａｎ
ｇ，Ｓｈｉｎｙａ Ｆｕｓｈｉｍｉ，”Ｅｖａｌｕａｔ
ｉｏｎ ｏｆ １８−ｓｔａｇｅ Ｐｉｐｅｌｉｎｅ Ｈａｒｄ
ｗａｒｅ Ｓｏｒｔｅｒ”，Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ ｓｉｘｔｈ ＩｎｔｅｒｎａｔｉｏｎａｌＷｏｒ
ｋｓｈｏｐ ｏｎ Ｄａｔａｂａｓｅ Ｍａｃｈｉｎｅ
ｓ（ＩＷＤＭ）１９８９，ｐｐ．１４２−１５５」 に示
された従来のソート処理方式によるソート処理装置の全
体を示すブロック図である。図３において、１−１〜１
−ｎは比較装置（ＳＥ）、２−１〜２−ｎは比較装置毎
に接続された記憶装置、３−１〜３−ｎは比較装置（Ｓ
Ｅ）１−１〜１−ｎと記憶装置２−１〜２−ｎからなる
ソート処理基本装置、５はこれらソート処理基本装置を
複数台接続することにより構成されたソート処理装置で
ある。
【０００３】次に従来のソート処理装置の動作について
説明する。ソートすべきデータＡは図３のソート処理装
置５に対し、左端のソート処理基本装置３−１に順次入
力され、左端のソート処理基本装置３−１から右端のソ
ート処理基本装置３−ｎへと部分的に順序を変えながら
送られ、右端のソート処理基本装置３−ｎから出力され
る際に、最終的に所要の順序にソートされてデータＷが
生成される。上記の文献のｐ１４６に示された図を図４
として引用して説明する。図４では、データが１４、
９、１０、７、３、２、６、１１、１、１３、４、９、
１２、５、１５、８の順で左端のソート処理基本装置３
−１に入力されると仮定している。このことが図４の比
較装置（ＳＥ）１−１の部分に示されている。説明のた
め、ここでは降順のソートが指定され、また、比較装置
（ＳＥ）１−１〜１−ｎはそれぞれ二つのデータの比較
が行えると仮定する。
説明する。ソートすべきデータＡは図３のソート処理装
置５に対し、左端のソート処理基本装置３−１に順次入
力され、左端のソート処理基本装置３−１から右端のソ
ート処理基本装置３−ｎへと部分的に順序を変えながら
送られ、右端のソート処理基本装置３−ｎから出力され
る際に、最終的に所要の順序にソートされてデータＷが
生成される。上記の文献のｐ１４６に示された図を図４
として引用して説明する。図４では、データが１４、
９、１０、７、３、２、６、１１、１、１３、４、９、
１２、５、１５、８の順で左端のソート処理基本装置３
−１に入力されると仮定している。このことが図４の比
較装置（ＳＥ）１−１の部分に示されている。説明のた
め、ここでは降順のソートが指定され、また、比較装置
（ＳＥ）１−１〜１−ｎはそれぞれ二つのデータの比較
が行えると仮定する。
【０００４】左端のソート基本装置３−１は、図４で示
すようなデータ（１４、９、１０、７、３、２、６、１
１、１、１３、４、９、１２、５、１５、８）が入力さ
れると、以下のように動作してデータを二つ毎に降順に
ソートして出力する。すなわち、比較装置（ＳＥ）１−
１は最初に入力されたデータ「１４」を記憶装置２−１
に格納し、このデータ「１４」と次に入力されたデータ
「９」とを比較する。この結果、比較装置（ＳＥ）１−
１はデータ「１４」を先に出力し、データ「９」を後に
出力する。これを次々と繰り返すと、左端のソート処理
基本装置３−１からは（１４、９）、（１０、７）、
（３、２）、（１１、６）、（１３、１）、（９、
４）、（１２、５）、（１５、８）の順で二つずつ降順
にソートされたデータ（ここでは降順２個組と呼ぶ。）
が次段のソート処理基本装置３−２に対して出力され
る。この様子は図４の比較装置（ＳＥ）１−２の部分に
示されている。ここで、比較装置（ＳＥ）１−１によ
り、例えば、データ「１４」とデータ「９」の比較をし
てデータ「１４」が先に出力される期間には、比較装置
（ＳＥ）１−１には同時に次の入力データ「１０」が入
力されてくる。この入力データは次の比較のために、左
端のソート処理基本装置３−１の記憶装置２−１にデー
タ「１４」の出力期間中に格納される。同様に、比較装
置（ＳＥ）１−１からデータ「１４」に続いてデータ
「９」が出力される期間には比較装置（ＳＥ）１−１で
は次の入力データ「７」が入力され、先に格納しておい
た「１０」との比較が同時に行われることになる。
すようなデータ（１４、９、１０、７、３、２、６、１
１、１、１３、４、９、１２、５、１５、８）が入力さ
れると、以下のように動作してデータを二つ毎に降順に
ソートして出力する。すなわち、比較装置（ＳＥ）１−
１は最初に入力されたデータ「１４」を記憶装置２−１
に格納し、このデータ「１４」と次に入力されたデータ
「９」とを比較する。この結果、比較装置（ＳＥ）１−
１はデータ「１４」を先に出力し、データ「９」を後に
出力する。これを次々と繰り返すと、左端のソート処理
基本装置３−１からは（１４、９）、（１０、７）、
（３、２）、（１１、６）、（１３、１）、（９、
４）、（１２、５）、（１５、８）の順で二つずつ降順
にソートされたデータ（ここでは降順２個組と呼ぶ。）
が次段のソート処理基本装置３−２に対して出力され
る。この様子は図４の比較装置（ＳＥ）１−２の部分に
示されている。ここで、比較装置（ＳＥ）１−１によ
り、例えば、データ「１４」とデータ「９」の比較をし
てデータ「１４」が先に出力される期間には、比較装置
（ＳＥ）１−１には同時に次の入力データ「１０」が入
力されてくる。この入力データは次の比較のために、左
端のソート処理基本装置３−１の記憶装置２−１にデー
タ「１４」の出力期間中に格納される。同様に、比較装
置（ＳＥ）１−１からデータ「１４」に続いてデータ
「９」が出力される期間には比較装置（ＳＥ）１−１で
は次の入力データ「７」が入力され、先に格納しておい
た「１０」との比較が同時に行われることになる。
【０００５】次段のソート処理基本装置３−２は、これ
ら入力されてくる降順２個組のデータを更に部分的にソ
ートし、降順４個組のデータにして次段のソート処理基
本装置３−３に送り出す。このために、まずこのソート
処理基本装置３−２は最初に入力されてくる降順２個組
（１４、９）のデータを自身の記憶装置２−２に格納す
る。この格納した降順２個組の先頭のデータ「１４」
と、次に入力されてくる降順２個組の先頭データ「１
０」を比較する。降順が指定されているため、データ
「１４」がまず出力される。続いて、最初の降順２個組
の残りのデータ「９」と後の降順２個組の先頭データ
「１０」が再び比較され、データ「１０」が出力され
る。次に最初の降順２個組の残りのデータ「９」と後の
降順２個組の残りのデータ「７」が比較され、データ
「９」、「７」の順に出力される。この動作を第２番目
のソート処理基本装置３‐２が繰り返すことにより、第
３番目のソート基本処理装置３−３に対しては（１４、
１０、９、７）、（１１、６、３、２）、（１３、９、
４、１）、（１５、１２、８、５）の降順４個組が出力
される。この様子は図４の比較装置（ＳＥ）１−３の部
分に示されている。ここで、例えばデータ「１４」と
「１０」の比較によりデータ「１４」が先に出力される
期間には同時に次の入力データ「３」が入力されてく
る。このデータは次の比較のために記憶装置２−２にデ
ータ「１４」の出力と同時に格納される。更に、データ
「１４」に続いてデータ「１０」が出力される期間に
は、次の入力データ「２」が入力され、記憶装置２−２
に格納される。最後にデータ「９」と「７」の比較の際
には、これらデータは共に記憶装置内に存在するため、
比較の際には記憶装置を２回アクセスし、これらを読出
すと共に、その後、読出したデータ「９」と「７」との
比較、また、出力の際に入力されてくるデータ「１１」
を記憶装置２−２に格納することが行われる。
ら入力されてくる降順２個組のデータを更に部分的にソ
ートし、降順４個組のデータにして次段のソート処理基
本装置３−３に送り出す。このために、まずこのソート
処理基本装置３−２は最初に入力されてくる降順２個組
（１４、９）のデータを自身の記憶装置２−２に格納す
る。この格納した降順２個組の先頭のデータ「１４」
と、次に入力されてくる降順２個組の先頭データ「１
０」を比較する。降順が指定されているため、データ
「１４」がまず出力される。続いて、最初の降順２個組
の残りのデータ「９」と後の降順２個組の先頭データ
「１０」が再び比較され、データ「１０」が出力され
る。次に最初の降順２個組の残りのデータ「９」と後の
降順２個組の残りのデータ「７」が比較され、データ
「９」、「７」の順に出力される。この動作を第２番目
のソート処理基本装置３‐２が繰り返すことにより、第
３番目のソート基本処理装置３−３に対しては（１４、
１０、９、７）、（１１、６、３、２）、（１３、９、
４、１）、（１５、１２、８、５）の降順４個組が出力
される。この様子は図４の比較装置（ＳＥ）１−３の部
分に示されている。ここで、例えばデータ「１４」と
「１０」の比較によりデータ「１４」が先に出力される
期間には同時に次の入力データ「３」が入力されてく
る。このデータは次の比較のために記憶装置２−２にデ
ータ「１４」の出力と同時に格納される。更に、データ
「１４」に続いてデータ「１０」が出力される期間に
は、次の入力データ「２」が入力され、記憶装置２−２
に格納される。最後にデータ「９」と「７」の比較の際
には、これらデータは共に記憶装置内に存在するため、
比較の際には記憶装置を２回アクセスし、これらを読出
すと共に、その後、読出したデータ「９」と「７」との
比較、また、出力の際に入力されてくるデータ「１１」
を記憶装置２−２に格納することが行われる。
【０００６】以上の動作を引き続く次段のソート処理基
本装置においても同様に実行され、第ｉ番目のソート処
理基本装置が降順２i個組のデータを出力することによ
り、２n個のデータはｎ番目のソート処理基本装置出力
時に降順２n個組のデータとなって出力され、所定の降
順ソートが実現されることになる。ここで、各データの
長さをＬとすると、少なくとも第ｉ番目のソート処理基
本装置の記憶装置は２i-1ｘＬの容量を有する必要があ
り、ソート処理基本装置には左端から順に容量が２倍ず
つ必要となる。この様子は図３に記憶装置２−１〜２−
ｎが順に２倍の大きさとなることで示されている。
本装置においても同様に実行され、第ｉ番目のソート処
理基本装置が降順２i個組のデータを出力することによ
り、２n個のデータはｎ番目のソート処理基本装置出力
時に降順２n個組のデータとなって出力され、所定の降
順ソートが実現されることになる。ここで、各データの
長さをＬとすると、少なくとも第ｉ番目のソート処理基
本装置の記憶装置は２i-1ｘＬの容量を有する必要があ
り、ソート処理基本装置には左端から順に容量が２倍ず
つ必要となる。この様子は図３に記憶装置２−１〜２−
ｎが順に２倍の大きさとなることで示されている。
【０００７】なお、ここでソート対象のデータ「１
４」、「９」等の簡単な整数のみからなるとして説明し
たが、実際にはソート対象となる個々のデータは、例え
ば人事データの場合は、姓名、住所、年齢、その他の内
容を有し、数百バイトから数Ｋバイトとなる場合もあ
る。このように、データ長が長く、比較装置による一度
の比較では順序を決定できない場合には、順序が決定す
るまで各データの比較の度に上記比較操作を繰り返す必
要がある。この際、先の第２番目のソート処理基本装置
におけるデータ「９」と「７」との比較の際に説明した
ように、各ソート処理基本装置内部の比較装置は、一般
的には、自身の記憶装置から二つの比較対象データを読
出し、これらを比較すると同時に、入力されてくるデー
タを自身の記憶装置に書込むことを繰り返すことにより
動作する。この様子を図５に示す。図５において、比較
装置（ＳＥ）１−ｉにより比較される二つのデータを各
々１番目のデータ、２番目のデータとし、また同時に入
力されるデータを３番目のデータとして、ｉ番目のデー
タのｊ回目の読出しをＲｉｊ、ｉ番目のデータのｊ回目
の書込みと読出したデータの比較をＷｉｊと示し、デー
タ全体の比較と入力データ全体の格納には各々３回のア
クセスが必要な状態を示している。すなわち、まず第１
のデータの最初の断片（Ｒ１１）をアクセスし、次に、
第２のデータの最初の断片（Ｒ２１）をアクセスし、こ
れらを比較すると同時に、入力データの最初の断片（Ｗ
３１）を記憶装置に格納する。次に、第１のデータの２
番目のデータ（Ｒ１２）の断片をアクセスし、次に、第
２のデータの二番目のデータ（Ｒ２２）の断片をアクセ
スし、これらを比較すると同時に、入力データの二番目
のデータ（Ｗ３２）の断片を記憶装置に格納する。最後
に、同様なことを各々３番目のデータの断片（Ｒ１３，
Ｒ２３，Ｗ３３）について実行することにより、二つの
データの比較と一つの入力データの、記憶装置への格納
が終了する。
４」、「９」等の簡単な整数のみからなるとして説明し
たが、実際にはソート対象となる個々のデータは、例え
ば人事データの場合は、姓名、住所、年齢、その他の内
容を有し、数百バイトから数Ｋバイトとなる場合もあ
る。このように、データ長が長く、比較装置による一度
の比較では順序を決定できない場合には、順序が決定す
るまで各データの比較の度に上記比較操作を繰り返す必
要がある。この際、先の第２番目のソート処理基本装置
におけるデータ「９」と「７」との比較の際に説明した
ように、各ソート処理基本装置内部の比較装置は、一般
的には、自身の記憶装置から二つの比較対象データを読
出し、これらを比較すると同時に、入力されてくるデー
タを自身の記憶装置に書込むことを繰り返すことにより
動作する。この様子を図５に示す。図５において、比較
装置（ＳＥ）１−ｉにより比較される二つのデータを各
々１番目のデータ、２番目のデータとし、また同時に入
力されるデータを３番目のデータとして、ｉ番目のデー
タのｊ回目の読出しをＲｉｊ、ｉ番目のデータのｊ回目
の書込みと読出したデータの比較をＷｉｊと示し、デー
タ全体の比較と入力データ全体の格納には各々３回のア
クセスが必要な状態を示している。すなわち、まず第１
のデータの最初の断片（Ｒ１１）をアクセスし、次に、
第２のデータの最初の断片（Ｒ２１）をアクセスし、こ
れらを比較すると同時に、入力データの最初の断片（Ｗ
３１）を記憶装置に格納する。次に、第１のデータの２
番目のデータ（Ｒ１２）の断片をアクセスし、次に、第
２のデータの二番目のデータ（Ｒ２２）の断片をアクセ
スし、これらを比較すると同時に、入力データの二番目
のデータ（Ｗ３２）の断片を記憶装置に格納する。最後
に、同様なことを各々３番目のデータの断片（Ｒ１３，
Ｒ２３，Ｗ３３）について実行することにより、二つの
データの比較と一つの入力データの、記憶装置への格納
が終了する。
【０００８】
【発明が解決しようとする課題】一般に、比較装置は比
較処理やデータの一時保持、比較結果の出力等、単純な
処理で構成されるため、高速化が容易であるのに対し、
記憶装置は記憶装置を構成する記憶素子の性能に制約さ
れる。特に、現実的なソート処理装置の利用状況では、
企業の人事データや銀行の口座データ等、比較的大量の
データのソートが要求される。このために、一般には記
憶装置としては比較的低速でも大容量で安価なＤＲＡＭ
（Ｄｙｎａｍｉｃ ＲＡＭ）が使用されることが多い。
また、ＤＲＡＭを用いて構成された記憶装置のアクセス
速度は、比較装置の動作速度に比較すると低速である。
従って、従来のソート処理装置は、以上のように構成さ
れているため、各ソート処理基本装置内部での記憶装置
に対する２回の読出しと１回の書込みに要する時間より
処理性能が決定されてしまい、比較装置やソート処理基
本装置間のデータ移動時間を高速化しても、記憶装置へ
のアクセス時間が隘路となり、全体としての性能が向上
しない、あるいは記憶装置を構成する素子としての高速
の記憶素子を使用せざるを得ず、そのためソート処理装
置が高価となる問題があった。
較処理やデータの一時保持、比較結果の出力等、単純な
処理で構成されるため、高速化が容易であるのに対し、
記憶装置は記憶装置を構成する記憶素子の性能に制約さ
れる。特に、現実的なソート処理装置の利用状況では、
企業の人事データや銀行の口座データ等、比較的大量の
データのソートが要求される。このために、一般には記
憶装置としては比較的低速でも大容量で安価なＤＲＡＭ
（Ｄｙｎａｍｉｃ ＲＡＭ）が使用されることが多い。
また、ＤＲＡＭを用いて構成された記憶装置のアクセス
速度は、比較装置の動作速度に比較すると低速である。
従って、従来のソート処理装置は、以上のように構成さ
れているため、各ソート処理基本装置内部での記憶装置
に対する２回の読出しと１回の書込みに要する時間より
処理性能が決定されてしまい、比較装置やソート処理基
本装置間のデータ移動時間を高速化しても、記憶装置へ
のアクセス時間が隘路となり、全体としての性能が向上
しない、あるいは記憶装置を構成する素子としての高速
の記憶素子を使用せざるを得ず、そのためソート処理装
置が高価となる問題があった。
【０００９】この発明は、上記のような問題点を解決す
るためになされたもので、ＤＲＡＭのような安価で低速
な記憶素子を用いて記憶装置を構成する一方、この記憶
装置のアクセス性能に制約されることがなく高速にソー
ト処理が行える、安価で高性能なソート処理装置を得る
ことを目的とする。
るためになされたもので、ＤＲＡＭのような安価で低速
な記憶素子を用いて記憶装置を構成する一方、この記憶
装置のアクセス性能に制約されることがなく高速にソー
ト処理が行える、安価で高性能なソート処理装置を得る
ことを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るソート処
理装置は、ソート処理手段を複数段接続して成り、それ
ぞれのソート処理手段でソート対象のデータを比較して
データの出力順序を部分的に並べ替え、全体として指定
した順序にデータを並べ替えて出力するソート処理装置
であって、上記各ソート処理手段（ソート処理基本装置
３−１〜３−ｎ）は、ソート対象のデータを一時的に記
憶するものであって、データのアクセスに関して、アド
レスが連続する場合にランダムにアクセスする場合より
高速アクセスが可能な特性を持つ第１の記憶手段（記憶
装置２−１〜２−ｎ）と、この第１の記憶手段よりデー
タのアクセス速度の速い第２の記憶手段（内部記憶装置
４−１〜４−ｎ）と、上記第１の記憶手段から、当該第
１の記憶手段の上記特性を利用して、複数の断片から構
成されるデータ単位で連続的に、データを構成するデー
タの上記断片を一括して高速に読出して、上記第２の記
憶手段に書込み、かつ、この第２の記憶手段から、比較
するソート対象の上記断片を読出し、比較して上記断片
の出力順序を部分的に並べ替えるとともに、前段のソー
ト処理手段から入力されるデータの断片を、上記第１の
記憶手段の上記特性を利用して、複数の断片から構成さ
れるデータ単位で連続的に一括して上記第１の記憶手段
に転送して格納する制御手段（比較装置（ＳＥ）１−１
〜１−ｎ）と、を備えて成る。
理装置は、ソート処理手段を複数段接続して成り、それ
ぞれのソート処理手段でソート対象のデータを比較して
データの出力順序を部分的に並べ替え、全体として指定
した順序にデータを並べ替えて出力するソート処理装置
であって、上記各ソート処理手段（ソート処理基本装置
３−１〜３−ｎ）は、ソート対象のデータを一時的に記
憶するものであって、データのアクセスに関して、アド
レスが連続する場合にランダムにアクセスする場合より
高速アクセスが可能な特性を持つ第１の記憶手段（記憶
装置２−１〜２−ｎ）と、この第１の記憶手段よりデー
タのアクセス速度の速い第２の記憶手段（内部記憶装置
４−１〜４−ｎ）と、上記第１の記憶手段から、当該第
１の記憶手段の上記特性を利用して、複数の断片から構
成されるデータ単位で連続的に、データを構成するデー
タの上記断片を一括して高速に読出して、上記第２の記
憶手段に書込み、かつ、この第２の記憶手段から、比較
するソート対象の上記断片を読出し、比較して上記断片
の出力順序を部分的に並べ替えるとともに、前段のソー
ト処理手段から入力されるデータの断片を、上記第１の
記憶手段の上記特性を利用して、複数の断片から構成さ
れるデータ単位で連続的に一括して上記第１の記憶手段
に転送して格納する制御手段（比較装置（ＳＥ）１−１
〜１−ｎ）と、を備えて成る。
【００１１】
【作用】この発明によるソート処理装置では、制御手段
（比較装置（ＳＥ）１−１〜１−ｎ）は、第１の記憶手
段（記憶装置２−１〜２−ｎ）に記憶されている，例え
ば、人事データのような、姓名，住所，年令などの複数
の断片から構成されるデータ単位で連続的に、データを
構成するデータの断片を一括して第２の記憶手段（内部
記憶装置４−１〜４−ｎ）に転送する。そして、第２の
記憶手段から、比較するソート対象の上記断片を読出
し、比較して上記断片の出力順序を部分的に並べ替える
とともに、前段のソート処理手段から入力されるデータ
の断片を、上記第１の記憶手段の上記特性を利用して、
複数の断片から構成されるデータ単位で連続的に一括し
て上記第１の記憶手段に転送して格納する。つまり、ソ
ート対象となるデータを小さな単位（データの断片）で
第１の記憶手段から読出すことを繰り返すのではなく、
制御手段によって、比較されるソートデータ全体を第１
の記憶手段の特性を利用した高速なアクセス方法により
一括して第１の記憶手段から読出して第２の記憶手段に
書込み、比較の際にはこの第２の記憶手段から上記断片
を読出して比較し、かつ前段のソート処理手段から入力
されるデータも、第１の記憶手段の性質を利用した高速
なアクセス方法により第１の記憶手段に書込むことによ
り、比較処理及びソート処理全体の高速化を実現する。
（比較装置（ＳＥ）１−１〜１−ｎ）は、第１の記憶手
段（記憶装置２−１〜２−ｎ）に記憶されている，例え
ば、人事データのような、姓名，住所，年令などの複数
の断片から構成されるデータ単位で連続的に、データを
構成するデータの断片を一括して第２の記憶手段（内部
記憶装置４−１〜４−ｎ）に転送する。そして、第２の
記憶手段から、比較するソート対象の上記断片を読出
し、比較して上記断片の出力順序を部分的に並べ替える
とともに、前段のソート処理手段から入力されるデータ
の断片を、上記第１の記憶手段の上記特性を利用して、
複数の断片から構成されるデータ単位で連続的に一括し
て上記第１の記憶手段に転送して格納する。つまり、ソ
ート対象となるデータを小さな単位（データの断片）で
第１の記憶手段から読出すことを繰り返すのではなく、
制御手段によって、比較されるソートデータ全体を第１
の記憶手段の特性を利用した高速なアクセス方法により
一括して第１の記憶手段から読出して第２の記憶手段に
書込み、比較の際にはこの第２の記憶手段から上記断片
を読出して比較し、かつ前段のソート処理手段から入力
されるデータも、第１の記憶手段の性質を利用した高速
なアクセス方法により第１の記憶手段に書込むことによ
り、比較処理及びソート処理全体の高速化を実現する。
【００１２】
【実施例】以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例に係るソート処理装置を示
したブロック図である。図１において、１−１〜１−ｎ
は比較手段としての比較装置（ＳＥ）、２−１〜２−ｎ
は第１の記憶手段としての記憶装置、３−１〜３−ｎは
ソート処理基本装置、５はソート処理装置、４−１〜４
−ｎは比較装置（ＳＥ）１−１〜１−ｎ内部に設けられ
た第２の記憶手段としての高速の内部記憶装置である。
また、図２はこの発明に係るソート処理装置によるソー
ト処理の際の比較処理の詳細を示した図である。なお、
従来例（図３）と同じ機能の部分には、同符号を付して
おり、以下の説明は省略する。内部記憶装置４−１〜４
−ｎは、比較装置（ＳＥ）１−１〜１−ｎにそれぞれ設
けられている。この内部記憶装置４−１〜４−ｎは、記
憶装置１−１〜１−ｎよりも読出し書込み速度が速く、
ある程度の量のソートデータを一括して読出せるだけの
容量を持っており、比較する対象のソートデータは記憶
装置２−１〜２−ｎからそれぞれ一括して読出して移動
する。そして、比較装置（ＳＥ）１−１〜１−ｎが指定
した順序にそのソートデータを並び変える場合には、内
部記憶装置４−１〜４−ｎに対して行う。
る。図１はこの発明の実施例に係るソート処理装置を示
したブロック図である。図１において、１−１〜１−ｎ
は比較手段としての比較装置（ＳＥ）、２−１〜２−ｎ
は第１の記憶手段としての記憶装置、３−１〜３−ｎは
ソート処理基本装置、５はソート処理装置、４−１〜４
−ｎは比較装置（ＳＥ）１−１〜１−ｎ内部に設けられ
た第２の記憶手段としての高速の内部記憶装置である。
また、図２はこの発明に係るソート処理装置によるソー
ト処理の際の比較処理の詳細を示した図である。なお、
従来例（図３）と同じ機能の部分には、同符号を付して
おり、以下の説明は省略する。内部記憶装置４−１〜４
−ｎは、比較装置（ＳＥ）１−１〜１−ｎにそれぞれ設
けられている。この内部記憶装置４−１〜４−ｎは、記
憶装置１−１〜１−ｎよりも読出し書込み速度が速く、
ある程度の量のソートデータを一括して読出せるだけの
容量を持っており、比較する対象のソートデータは記憶
装置２−１〜２−ｎからそれぞれ一括して読出して移動
する。そして、比較装置（ＳＥ）１−１〜１−ｎが指定
した順序にそのソートデータを並び変える場合には、内
部記憶装置４−１〜４−ｎに対して行う。
【００１３】また、一般に、記憶装置２−１〜２−ｎ
は、一定以上の量のデータを連続的にアクセスする場合
には同一の量のソートをランダムにアクセスする場合よ
りも高速化することが可能である。この方法は、ソート
処理装置の記憶装置に広く用いられるＤＲＡＭの性質を
応用したもので、ページモードアクセスと呼ばれる方法
である。これは、一般に、ＤＲＡＭで構成された記憶装
置へのアクセスには二つのアドレスを指定するが、アク
セスするデータの量が比較的大きく、またアドレスが連
続的であればこれら二つのアドレスの内、一方を固定し
たまま、もう一方のアドレスのみを連続的に変化させる
ことにより、このようなデータを二つのアドレスを両方
変化させる場合よりも高速にアクセスする方法である。
上記ＤＲＡＭのページモードあるいはファーストページ
モードと呼ばれる機能を用いて、比較装置と記憶装置と
の間のデータ転送を高速化する装置が知られており、比
較装置（ＳＥ）１−１〜１−ｎの内部記憶装置４−１〜
４−ｎに、ソートデータを記憶装置２−１〜２−ｎから
一括して読出す場合、上記の方法を使用することによ
り、記憶装置２−１〜２−ｎへのアクセス（読出し書込
み）の速度を速くできる。
は、一定以上の量のデータを連続的にアクセスする場合
には同一の量のソートをランダムにアクセスする場合よ
りも高速化することが可能である。この方法は、ソート
処理装置の記憶装置に広く用いられるＤＲＡＭの性質を
応用したもので、ページモードアクセスと呼ばれる方法
である。これは、一般に、ＤＲＡＭで構成された記憶装
置へのアクセスには二つのアドレスを指定するが、アク
セスするデータの量が比較的大きく、またアドレスが連
続的であればこれら二つのアドレスの内、一方を固定し
たまま、もう一方のアドレスのみを連続的に変化させる
ことにより、このようなデータを二つのアドレスを両方
変化させる場合よりも高速にアクセスする方法である。
上記ＤＲＡＭのページモードあるいはファーストページ
モードと呼ばれる機能を用いて、比較装置と記憶装置と
の間のデータ転送を高速化する装置が知られており、比
較装置（ＳＥ）１−１〜１−ｎの内部記憶装置４−１〜
４−ｎに、ソートデータを記憶装置２−１〜２−ｎから
一括して読出す場合、上記の方法を使用することによ
り、記憶装置２−１〜２−ｎへのアクセス（読出し書込
み）の速度を速くできる。
【００１４】次に、この実施例の動作について説明す
る。ソート処理全体の動作は従来の技術（図３）と同様
であり、この発明では、二つのソートデータを比較し、
また同時に入力されてくるソートデータを記憶装置に格
納する際の詳細動作が異なる。従来の技術では、図５に
示されるように、比較装置（ＳＥ）１−１〜１−ｎで比
較できる長さによって記憶装置内部のソートデータを複
数回にわけてアクセスし、比較を繰り返す。即ち、先の
説明のように、従来技術では、二つの比較対象データの
読出し、および一つの格納データの書込みを、データの
断片毎に、必要な回数を順に繰り返す。ｉ番目の比較装
置１−ｉにおける処理では、例えば図５の ようにデータがアクセスされ、そのアクセス順序は ａ１．Ｒ１１：第一のデータの最初の断片の読出し ａ２．Ｒ２１：第二のデータの最初の断片の読出し ａ３．Ｗ３１：格納データの最初の断片の書込み ａ４．Ｒ１２：第一のデータの第二の断片の読出し ａ５．Ｒ２２：第二のデータの第二の断片の読出し ａ６．Ｗ３２：格納データの第二の断片の書込み ａ７．Ｒ１３：第一のデータの第三の断片の読出し ａ８．Ｒ２３：第二のデータの第三の断片の読出し ａ９．Ｗ３３：格納データの第三の断片の書込み となる。従って、その記憶装置２−ｉへのアクセスはラ
ンダムアクセスとなり、ＤＲＡＭのファーストページモ
ード等の高速アクセスの機能を利用することはできいな
い。例えば、比較装置１−ｉのクロックサイクルの３サ
イクルに対して、上記ａ１．〜ａ９．の各断片に対する
記憶装置２−ｉのアクセスは１回といった性能の制約が
発生する。従って、この場合、上記ａ１．〜ａ９．の処
理に伴う記憶装置２−ｉのアクセスには、次のような ３サイクル×９＝２７サイクル の時間が必要となる。一方、この発明に係るソート処理
装置では、図２に示すように、記憶装置２−１〜２−ｎ
に対するアクセスの際に、当該データの断片のみでな
く、当該データを含む連続したデータをアクセスする。
例えば、ｉ番目の比較装置１−ｉが上記と同じ比較処理
を行う場合、上記ａ１．において、第一のデータの最初
の断片Ｒ１１の読出しの際には、Ｒ１１に加えてＲ１
２、Ｒ１３も一緒に記憶装置２−ｉから一括して読出
し、これを内部記憶装置４−ｉに格納する。同様にし
て、第二のデータの最初の断片Ｒ２１の読出しの際に
は、Ｒ２１に加えてＲ２２、Ｒ２３も一緒に記憶装置２
−ｉから一括して読出し、これを内部記憶装置４−ｉに
格納する。格納データに関しては、格納データの断片毎
にデータを格納するのではなく、これら格納データの断
片は一旦内部記憶装置４−ｉに保存しておいてから、一
括して記憶装置２−ｉに転送する。即ち、従来の技術に
おけるデータの断片毎のアクセス順序が上記のようにな
っているのに対して、本発明では、 ｂ１．Ｒ１１：第一のデータの最初の断片の読出し ｂ２．Ｒ１２：第一のデータの第二の断片の読出し ｂ３．Ｒ１３：第一のデータの第三の断片の読出し ｂ４．Ｒ２１：第二のデ−タの最初の断片の読出し ｂ５．Ｒ２２：第二のデータの第二の断片の読出し ｂ６．Ｒ２３：第二のデータの第三の断片の読出し ｂ７．Ｗ３１：格納データの最初の断片の書込み ｂ８．Ｗ３２：格納データの第二の断片の書込み ｂ９．Ｗ３３：格納データの第三の断片の書込み のように比較装置１−ｉが記憶装置２−ｉをアクセスす
る。このアクセスは、連続したデータの断片を連続的に
アクセスするものであり、先に説明したＤＲＡＭのファ
ーストぺージモードあるいはページモードと呼ばれる高
速アクセス機能を利用することができる。このモードを
用いると、例えば比較装置１−ｉのクロックサイクルの
１サイクル毎に連続した断片をアクセスすることが可能
となり、上記ｂ４．〜ｂ６．、ｂ７．〜ｂ９．は各々次
のように 最初の断片へのアクセス時間：３サイクル 最初の断片に続く断片へのアクセス時間：１サイクル であるから、例えば第一のデータの読出し時間は Ｒ１１の読出し時間＋Ｒ１２のデータの読出し時間＋Ｒ
１３のデータの読出し時間 ＝３サイクル＋１サイクル＋１サイクル ＝５サイクル となる。第二のデータ、前段からの格納データに関して
も同じであり、従って、ｂ１．〜ｂ９．全体の処理にお
ける記憶装置２−ｉに対するメモリアクセスに必要な時
間は次のように 第一のデータの読出し時間＋第二のデータの読出し時間
＋格納データの書込み時間 ＝５サイクル＋５サイクル＋５サイクル ＝１５サイクル となって、従来の技術で示したメモリアクセス時間の例
の２７サイクルよりも高速化されることがわかる。以上
の説明をまとめ、本実施例の動作の詳細を説明する。本
実施例では、内部記憶装置４−ｉが第一のデータおよび
第二のデータに対して各々３つの断片分の容量を、また
前段から送られてくる格納データに対して３つの断片分
の容量を持つものとする。比較装置１−ｉがＲ１１の読
み込みを要求した場合、まず、記憶装置２−ｉ中のＲ１
１を含む連続したデータＲ１１、Ｒ１２、Ｒ１３が一括
して内部記憶装置４−ｉに書込まれる。この読み込みに
は、上述のＤＲＡＭのページモードを利用するため、１
サイクルを短い時間とすることができ、アクセスを実効
的に高速化することができる。その後、内部記憶装置４
−ｉからデータＲ１１が比較装置１−ｉに取り出され
る。次に、比較装置１−ｉがＲ２１の読み込みを要求し
た場合、同様にまず、記憶装置２−ｉ中のＲ２１を含む
連続したデータＲ２１、Ｒ２２、Ｒ２３が一括して内部
記憶装置４−ｉに書込まれる。その後、内部記憶装置４
−ｉからデータＲ２１が比較装置１−ｉに取り出され
る。次に、これらのデータ断片Ｒ１１とＲ２１の比較と
前段の比較装置１−（ｉ−１）から送られてくる格納デ
ータの最初の断片Ｗ３１の格納が行われる。Ｗ３１の格
納は、直接記憶装置２−ｉには行われず、内部記憶装置
４−ｉに格納される。次に、この動作を各々のデータの
第二の断片について繰り返す。比較装置１−ｉは、まず
第一のデータの第二の断片Ｒ１２をアクセスするが、こ
れは内部記憶装置４−ｉに既に存在するため、記憶装置
２−ｉをアクセスすることなく、これを内部記憶装置４
−ｉから取り出す。内部記憶装置４−ｉは高速であるた
め、このアクセス時間は従来技術におけるそれに比べて
短い。同様に、第二のデータの第二の断片Ｒ２２をアク
セスするが、これも内部記憶装置４−ｉに既に存在する
ため、ここから取り出す。最後にこれら断片の比較と、
前段から送付される格納データの第二の断片Ｗ３２の格
納を行う。Ｗ３２は、同様に内部記憶装置４−ｉに格納
するだけで、記憶装置２−ｉには格納されない。同様な
動作を各々のデータの第三の断片について繰り返す。こ
の処理が終了した際、Ｗ３３が内部記憶装置４−ｉに格
納されると、この格納データの内容Ｗ３１、Ｗ３２、Ｗ
３３が一括して内部記憶装置４−ｉから記憶装置２−ｉ
に転送される。この場合にも、上述のＤＲＡＭのページ
モードを利用するため、１サイクルを短い時間とするこ
とができ、アクセスを実効的に高速化することができ
る。つまり、内部記憶装置４−ｉに読み込まれたソート
データを比較しつつ、同様に高速アクセスの方法を用い
て、前段の比較装置１−（ｉ−１）から入力されてくる
ソートデータを記憶装置２−ｉに格納する。 まとめれ
ば、比較装置１−ｉは、データのアクセスに関して、ア
ドレスが連続する場合にランダムにアクセスする場合よ
り高速アクセスが可能な特性を持つ記憶装置２−ｉか
ら、当該記憶装置２−ｉの上記特性を利用して、複数の
断片から構成されるデータ単位で連続的に、データを構
成するデータの上記断片を一括して高速に読出して、上
記記憶装置２−ｉよりデータのアクセス速度の速い内部
記憶装置４−ｉに書込み、かつ、この内部記憶装置４−
ｉから、比較するソート対象の断片を読出し、比較して
断片の出力順序を部分的に並べ替えるとともに、前段の
比較装置１−（ｉ−１）から入力されるデータの断片
を、上記記憶装置２−ｉの特性を利用して、複数の断片
から構成されるデータ単位で連続的に一括して上記記憶
装置２−ｉに転送して格納する機能を備えるので、比較
処理及びソート処理全体の高速化が実現される。この際
の記憶装置２−ｉに対する内部記憶装置４−ｉからのデ
ータアクセス順序は図２に示される。この図２からわか
るように、処理対象となるデータは各々アドレス順にな
らべ、これを一括してアクセスしていることとなり、こ
のためページモードアクセスが利用可能となっている。
る。ソート処理全体の動作は従来の技術（図３）と同様
であり、この発明では、二つのソートデータを比較し、
また同時に入力されてくるソートデータを記憶装置に格
納する際の詳細動作が異なる。従来の技術では、図５に
示されるように、比較装置（ＳＥ）１−１〜１−ｎで比
較できる長さによって記憶装置内部のソートデータを複
数回にわけてアクセスし、比較を繰り返す。即ち、先の
説明のように、従来技術では、二つの比較対象データの
読出し、および一つの格納データの書込みを、データの
断片毎に、必要な回数を順に繰り返す。ｉ番目の比較装
置１−ｉにおける処理では、例えば図５の ようにデータがアクセスされ、そのアクセス順序は ａ１．Ｒ１１：第一のデータの最初の断片の読出し ａ２．Ｒ２１：第二のデータの最初の断片の読出し ａ３．Ｗ３１：格納データの最初の断片の書込み ａ４．Ｒ１２：第一のデータの第二の断片の読出し ａ５．Ｒ２２：第二のデータの第二の断片の読出し ａ６．Ｗ３２：格納データの第二の断片の書込み ａ７．Ｒ１３：第一のデータの第三の断片の読出し ａ８．Ｒ２３：第二のデータの第三の断片の読出し ａ９．Ｗ３３：格納データの第三の断片の書込み となる。従って、その記憶装置２−ｉへのアクセスはラ
ンダムアクセスとなり、ＤＲＡＭのファーストページモ
ード等の高速アクセスの機能を利用することはできいな
い。例えば、比較装置１−ｉのクロックサイクルの３サ
イクルに対して、上記ａ１．〜ａ９．の各断片に対する
記憶装置２−ｉのアクセスは１回といった性能の制約が
発生する。従って、この場合、上記ａ１．〜ａ９．の処
理に伴う記憶装置２−ｉのアクセスには、次のような ３サイクル×９＝２７サイクル の時間が必要となる。一方、この発明に係るソート処理
装置では、図２に示すように、記憶装置２−１〜２−ｎ
に対するアクセスの際に、当該データの断片のみでな
く、当該データを含む連続したデータをアクセスする。
例えば、ｉ番目の比較装置１−ｉが上記と同じ比較処理
を行う場合、上記ａ１．において、第一のデータの最初
の断片Ｒ１１の読出しの際には、Ｒ１１に加えてＲ１
２、Ｒ１３も一緒に記憶装置２−ｉから一括して読出
し、これを内部記憶装置４−ｉに格納する。同様にし
て、第二のデータの最初の断片Ｒ２１の読出しの際に
は、Ｒ２１に加えてＲ２２、Ｒ２３も一緒に記憶装置２
−ｉから一括して読出し、これを内部記憶装置４−ｉに
格納する。格納データに関しては、格納データの断片毎
にデータを格納するのではなく、これら格納データの断
片は一旦内部記憶装置４−ｉに保存しておいてから、一
括して記憶装置２−ｉに転送する。即ち、従来の技術に
おけるデータの断片毎のアクセス順序が上記のようにな
っているのに対して、本発明では、 ｂ１．Ｒ１１：第一のデータの最初の断片の読出し ｂ２．Ｒ１２：第一のデータの第二の断片の読出し ｂ３．Ｒ１３：第一のデータの第三の断片の読出し ｂ４．Ｒ２１：第二のデ−タの最初の断片の読出し ｂ５．Ｒ２２：第二のデータの第二の断片の読出し ｂ６．Ｒ２３：第二のデータの第三の断片の読出し ｂ７．Ｗ３１：格納データの最初の断片の書込み ｂ８．Ｗ３２：格納データの第二の断片の書込み ｂ９．Ｗ３３：格納データの第三の断片の書込み のように比較装置１−ｉが記憶装置２−ｉをアクセスす
る。このアクセスは、連続したデータの断片を連続的に
アクセスするものであり、先に説明したＤＲＡＭのファ
ーストぺージモードあるいはページモードと呼ばれる高
速アクセス機能を利用することができる。このモードを
用いると、例えば比較装置１−ｉのクロックサイクルの
１サイクル毎に連続した断片をアクセスすることが可能
となり、上記ｂ４．〜ｂ６．、ｂ７．〜ｂ９．は各々次
のように 最初の断片へのアクセス時間：３サイクル 最初の断片に続く断片へのアクセス時間：１サイクル であるから、例えば第一のデータの読出し時間は Ｒ１１の読出し時間＋Ｒ１２のデータの読出し時間＋Ｒ
１３のデータの読出し時間 ＝３サイクル＋１サイクル＋１サイクル ＝５サイクル となる。第二のデータ、前段からの格納データに関して
も同じであり、従って、ｂ１．〜ｂ９．全体の処理にお
ける記憶装置２−ｉに対するメモリアクセスに必要な時
間は次のように 第一のデータの読出し時間＋第二のデータの読出し時間
＋格納データの書込み時間 ＝５サイクル＋５サイクル＋５サイクル ＝１５サイクル となって、従来の技術で示したメモリアクセス時間の例
の２７サイクルよりも高速化されることがわかる。以上
の説明をまとめ、本実施例の動作の詳細を説明する。本
実施例では、内部記憶装置４−ｉが第一のデータおよび
第二のデータに対して各々３つの断片分の容量を、また
前段から送られてくる格納データに対して３つの断片分
の容量を持つものとする。比較装置１−ｉがＲ１１の読
み込みを要求した場合、まず、記憶装置２−ｉ中のＲ１
１を含む連続したデータＲ１１、Ｒ１２、Ｒ１３が一括
して内部記憶装置４−ｉに書込まれる。この読み込みに
は、上述のＤＲＡＭのページモードを利用するため、１
サイクルを短い時間とすることができ、アクセスを実効
的に高速化することができる。その後、内部記憶装置４
−ｉからデータＲ１１が比較装置１−ｉに取り出され
る。次に、比較装置１−ｉがＲ２１の読み込みを要求し
た場合、同様にまず、記憶装置２−ｉ中のＲ２１を含む
連続したデータＲ２１、Ｒ２２、Ｒ２３が一括して内部
記憶装置４−ｉに書込まれる。その後、内部記憶装置４
−ｉからデータＲ２１が比較装置１−ｉに取り出され
る。次に、これらのデータ断片Ｒ１１とＲ２１の比較と
前段の比較装置１−（ｉ−１）から送られてくる格納デ
ータの最初の断片Ｗ３１の格納が行われる。Ｗ３１の格
納は、直接記憶装置２−ｉには行われず、内部記憶装置
４−ｉに格納される。次に、この動作を各々のデータの
第二の断片について繰り返す。比較装置１−ｉは、まず
第一のデータの第二の断片Ｒ１２をアクセスするが、こ
れは内部記憶装置４−ｉに既に存在するため、記憶装置
２−ｉをアクセスすることなく、これを内部記憶装置４
−ｉから取り出す。内部記憶装置４−ｉは高速であるた
め、このアクセス時間は従来技術におけるそれに比べて
短い。同様に、第二のデータの第二の断片Ｒ２２をアク
セスするが、これも内部記憶装置４−ｉに既に存在する
ため、ここから取り出す。最後にこれら断片の比較と、
前段から送付される格納データの第二の断片Ｗ３２の格
納を行う。Ｗ３２は、同様に内部記憶装置４−ｉに格納
するだけで、記憶装置２−ｉには格納されない。同様な
動作を各々のデータの第三の断片について繰り返す。こ
の処理が終了した際、Ｗ３３が内部記憶装置４−ｉに格
納されると、この格納データの内容Ｗ３１、Ｗ３２、Ｗ
３３が一括して内部記憶装置４−ｉから記憶装置２−ｉ
に転送される。この場合にも、上述のＤＲＡＭのページ
モードを利用するため、１サイクルを短い時間とするこ
とができ、アクセスを実効的に高速化することができ
る。つまり、内部記憶装置４−ｉに読み込まれたソート
データを比較しつつ、同様に高速アクセスの方法を用い
て、前段の比較装置１−（ｉ−１）から入力されてくる
ソートデータを記憶装置２−ｉに格納する。 まとめれ
ば、比較装置１−ｉは、データのアクセスに関して、ア
ドレスが連続する場合にランダムにアクセスする場合よ
り高速アクセスが可能な特性を持つ記憶装置２−ｉか
ら、当該記憶装置２−ｉの上記特性を利用して、複数の
断片から構成されるデータ単位で連続的に、データを構
成するデータの上記断片を一括して高速に読出して、上
記記憶装置２−ｉよりデータのアクセス速度の速い内部
記憶装置４−ｉに書込み、かつ、この内部記憶装置４−
ｉから、比較するソート対象の断片を読出し、比較して
断片の出力順序を部分的に並べ替えるとともに、前段の
比較装置１−（ｉ−１）から入力されるデータの断片
を、上記記憶装置２−ｉの特性を利用して、複数の断片
から構成されるデータ単位で連続的に一括して上記記憶
装置２−ｉに転送して格納する機能を備えるので、比較
処理及びソート処理全体の高速化が実現される。この際
の記憶装置２−ｉに対する内部記憶装置４−ｉからのデ
ータアクセス順序は図２に示される。この図２からわか
るように、処理対象となるデータは各々アドレス順にな
らべ、これを一括してアクセスしていることとなり、こ
のためページモードアクセスが利用可能となっている。
【００１５】
【発明の効果】以上のように、この発明のソート処理装
置によれば、各ソート処理手段は、ソート対象のデータ
を一時的に記憶するものであって、データのアクセスに
関して、アドレスが連続する場合にランダムにアクセス
する場合より高速アクセスが可能な特性を持つ第１の記
憶手段と、この第１の記憶手段よりデータのアクセス速
度の速い第２の記憶手段と、上記第１の記憶手段から、
当該第１の記憶手段の上記特性を利用して、複数の断片
から構成されるデータ単位で連続的に、データを構成す
るデータの上記断片を一括して高速に読出して、上記第
２の記憶手段に書込み、かつ、この第２の記憶手段か
ら、比較するソート対象の上記断片を読出し、比較して
上記断片の出力順序を部分的に並べ替えるとともに、前
段のソート処理手段から入力されるデータの断片を、上
記第１の記憶手段の上記特性を利用して、複数の断片か
ら構成されるデータ単位で連続的に一括して上記第１の
記憶手段に転送して格納する制御手段と、を備えるの
で、安価で大容量な記憶素子を用いることができる一
方、制御手段と第１，第２の記憶手段間のアクセスを一
定以上の連続したデータを対象とし、このアクセスにＤ
ＲＡＭ等の第１の記憶手段のページモードアクセスの方
法等を適用するようにしたので、安価で大容量で、かつ
記憶装置の通常のアクセス速度が隘路とならない高速な
ソート処理が実現できる効果がある。
置によれば、各ソート処理手段は、ソート対象のデータ
を一時的に記憶するものであって、データのアクセスに
関して、アドレスが連続する場合にランダムにアクセス
する場合より高速アクセスが可能な特性を持つ第１の記
憶手段と、この第１の記憶手段よりデータのアクセス速
度の速い第２の記憶手段と、上記第１の記憶手段から、
当該第１の記憶手段の上記特性を利用して、複数の断片
から構成されるデータ単位で連続的に、データを構成す
るデータの上記断片を一括して高速に読出して、上記第
２の記憶手段に書込み、かつ、この第２の記憶手段か
ら、比較するソート対象の上記断片を読出し、比較して
上記断片の出力順序を部分的に並べ替えるとともに、前
段のソート処理手段から入力されるデータの断片を、上
記第１の記憶手段の上記特性を利用して、複数の断片か
ら構成されるデータ単位で連続的に一括して上記第１の
記憶手段に転送して格納する制御手段と、を備えるの
で、安価で大容量な記憶素子を用いることができる一
方、制御手段と第１，第２の記憶手段間のアクセスを一
定以上の連続したデータを対象とし、このアクセスにＤ
ＲＡＭ等の第１の記憶手段のページモードアクセスの方
法等を適用するようにしたので、安価で大容量で、かつ
記憶装置の通常のアクセス速度が隘路とならない高速な
ソート処理が実現できる効果がある。
【図１】この発明の一実施例によるソート処理装置を示
すブロック図である。
すブロック図である。
【図２】図１のソート処理装置による比較処理の詳細を
示す図である。
示す図である。
【図３】従来のソート処理装置の全体的なブロック図で
ある。
ある。
【図４】従来のソート処理装置におけるソート処理の概
念を示す図である。
念を示す図である。
【図５】従来のソート処理装置におけるソートの際の比
較処理の詳細を示す図である。
較処理の詳細を示す図である。
１−１〜１−ｎ 比較装置（ＳＥ） ２−１〜２−ｎ 記憶装置 ３−１〜３−ｎ ソート処理基本装置 ４−１〜４−ｎ 内部記憶装置 ５ ソート処理装置
フロントページの続き (72)発明者 伏見 信也 鎌倉市大船五丁目１番１号 三菱電機株 式会社 情報電子研究所内 (56)参考文献 特開 平１−189723（ＪＰ，Ａ) 米国特許4954951（ＵＳ，Ａ) Ｐｒｏｃ．ｏｆ ＩＷＤＭ ’89, ｐ．142−155
Claims (1)
- 【請求項１】 ソート処理手段を複数段接続して成り、
それぞれのソート処理手段でソート対象のデータを比較
してデータの出力順序を部分的に並べ替え、全体として
指定した順序にデータを並べ替えて出力するソート処理
装置であって、 上記各ソート処理手段は、ソート対象のデータを一時的
に記憶するものであって、データのアクセスに関して、
アドレスが連続する場合にランダムにアクセスする場合
より高速アクセスが可能な特性を持つ第１の記憶手段
と、この第１の記憶手段よりデータのアクセス速度の速
い第２の記憶手段と、上記第１の記憶手段から、当該第
１の記憶手段の上記特性を利用して、複数の断片から構
成されるデータ単位で連続的に、データを構成するデー
タの上記断片を一括して高速に読出して、上記第２の記
憶手段に書込み、かつ、この第２の記憶手段から、比較
するソート対象の上記断片を読出し、比較して上記断片
の出力順序を部分的に並べ替えるとともに、前段のソー
ト処理手段から入力されるデータの断片を、上記第１の
記憶手段の上記特性を利用して、複数の断片から構成さ
れるデータ単位で連続的に一括して上記第１の記憶手段
に転送して格納する制御手段と、を備えて成ることを特
徴とするソート処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06712292A JP3238939B2 (ja) | 1992-03-25 | 1992-03-25 | ソート処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06712292A JP3238939B2 (ja) | 1992-03-25 | 1992-03-25 | ソート処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05274117A JPH05274117A (ja) | 1993-10-22 |
| JP3238939B2 true JP3238939B2 (ja) | 2001-12-17 |
Family
ID=13335785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06712292A Expired - Lifetime JP3238939B2 (ja) | 1992-03-25 | 1992-03-25 | ソート処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238939B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954951A (en) | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61275935A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | マ−ジシステム |
| US4962451A (en) * | 1985-11-07 | 1990-10-09 | International Business Machines Corporation | Cache-effective sort string generation method |
| JPS62179026A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | ソ−トブロツク先読み方式 |
| JPH01189723A (ja) * | 1988-01-25 | 1989-07-28 | Agency Of Ind Science & Technol | マージ・ソータ |
| JPH02254536A (ja) * | 1989-03-29 | 1990-10-15 | Mitsubishi Electric Corp | マージデータ送信制御方式 |
-
1992
- 1992-03-25 JP JP06712292A patent/JP3238939B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954951A (en) | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
Non-Patent Citations (1)
| Title |
|---|
| Ｐｒｏｃ．ｏｆ ＩＷＤＭ ’８９，ｐ．１４２−１５５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05274117A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11706020B2 (en) | Circuit and method for overcoming memory bottleneck of ASIC-resistant cryptographic algorithms | |
| EP0439507B1 (en) | Memory structure and method of utilization | |
| CA1069217A (en) | Multistage sorter with concurrent access to interstage buffer memories | |
| EP0380294B1 (en) | String matching | |
| US6473846B1 (en) | Content addressable memory (CAM) engine | |
| US6502163B1 (en) | Method and apparatus for ordering entries in a ternary content addressable memory | |
| US6700809B1 (en) | Entry relocation in a content addressable memory device | |
| US7694068B1 (en) | Re-entrant processing in a content addressable memory | |
| US6760821B2 (en) | Memory engine for the inspection and manipulation of data | |
| EP0248906A1 (en) | Multi-port memory system | |
| US20100235674A1 (en) | Systolic Merge Sorter | |
| US6118721A (en) | Random access memory with divided memory banks and data read/write architecture therefor | |
| US6898661B2 (en) | Search memory, memory search controller, and memory search method | |
| GB2386718A (en) | Memory system for increased bandwidth | |
| Ahuja et al. | An associative/parallel processor for partial match retrieval using superimposed codes | |
| JP2940457B2 (ja) | 半導体メモリ | |
| JP3238939B2 (ja) | ソート処理装置 | |
| JP3265993B2 (ja) | ソート処理装置 | |
| JPS6046456B2 (ja) | デ−タアクセス装置 | |
| JPH07302187A (ja) | データソーティング方法及びソーティング装置 | |
| AU627520B2 (en) | Memory structure | |
| JPH05298070A (ja) | ソート処理装置 | |
| Herrmannsfeldt | A Highly Parallel Finite State Automaton Processor for Biological Pattern Matching. | |
| JPH05173870A (ja) | メモリに情報を書き込み読み出す方法及びその装置 | |
| JPH0531790B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |