JP3237642B2 - Polycrystalline silicon thin film transistor and method of manufacturing the same - Google Patents

Polycrystalline silicon thin film transistor and method of manufacturing the same

Info

Publication number
JP3237642B2
JP3237642B2 JP02837199A JP2837199A JP3237642B2 JP 3237642 B2 JP3237642 B2 JP 3237642B2 JP 02837199 A JP02837199 A JP 02837199A JP 2837199 A JP2837199 A JP 2837199A JP 3237642 B2 JP3237642 B2 JP 3237642B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
thin film
layer
film transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02837199A
Other languages
Japanese (ja)
Other versions
JP2000228525A (en
Inventor
淳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02837199A priority Critical patent/JP3237642B2/en
Publication of JP2000228525A publication Critical patent/JP2000228525A/en
Application granted granted Critical
Publication of JP3237642B2 publication Critical patent/JP3237642B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多結晶シリコン薄
膜トランジスタとその製造方法に係わり、特に、水素化
処理を確実に行うことを可能にした多結晶シリコン薄膜
トランジスタとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystalline silicon thin film transistor and a method of manufacturing the same, and more particularly, to a polycrystalline silicon thin film transistor capable of reliably performing a hydrogenation process and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の薄膜トランジスタは、図6に示す
ように、ガラス基板21上に下地絶縁膜22(膜厚50
0nm程度)と多結晶シリコン層23(膜厚75nm)
と、ゲート絶縁膜24(膜厚100nm程度)とゲート
電極25(膜厚100nm程度)とを形成し、ゲート電
極25をマスクにリンやボロンなどの不純物を注入し、
ソース及びドレイン領域23a及び23cを形成する。
そして、不純物を活性化するためにアニールを行った
後、ポリシリコン層23bの欠陥密度を低減するため
に、図6に示すように水素化処理を行う。その後、全面
に図7に示すように層間絶縁膜26(膜厚400nm程
度)を堆積し、この層間絶縁膜26にコンタクトホール
27を開け、ソース及びドレイン電極28を形成する。
2. Description of the Related Art As shown in FIG. 6, a conventional thin film transistor has a base insulating film 22 (film thickness 50) on a glass substrate 21.
0 nm) and the polycrystalline silicon layer 23 (75 nm thick)
Then, a gate insulating film 24 (about 100 nm in thickness) and a gate electrode 25 (about 100 nm in thickness) are formed, and impurities such as phosphorus and boron are implanted using the gate electrode 25 as a mask.
Source and drain regions 23a and 23c are formed.
Then, after annealing for activating the impurities, hydrogenation is performed as shown in FIG. 6 to reduce the defect density of the polysilicon layer 23b. Thereafter, as shown in FIG. 7, an interlayer insulating film 26 (with a thickness of about 400 nm) is deposited on the entire surface, contact holes 27 are opened in the interlayer insulating film 26, and source and drain electrodes 28 are formed.

【0003】水素処理時にゲート電極25がマスクにな
るため、ゲート下部の23bの領域には水素が到達しに
くく、このため、ゲートの下部の多結晶シリコン層の未
結合手は十分に終端されず、欠陥密度が大きくなってし
まい、薄膜トランジスタの性能が制限されてしまうとい
う問題があった。また、多結晶シリコンの未結合手を終
端している水素は徐々に外方拡散するため、多結晶シリ
コン層23bの欠陥密度が徐々に大きくなり、信頼性も
制限されるという欠点があった。
Since the gate electrode 25 is used as a mask during the hydrogen treatment, it is difficult for hydrogen to reach the region 23b under the gate. Therefore, dangling bonds of the polycrystalline silicon layer under the gate are not sufficiently terminated. In addition, there is a problem that the defect density is increased and the performance of the thin film transistor is limited. In addition, since hydrogen terminating dangling bonds of the polycrystalline silicon gradually diffuses outward, there is a defect that the defect density of the polycrystalline silicon layer 23b gradually increases and reliability is limited.

【0004】[0004]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、薄膜トランジスタ
の活性層である多結晶シリコン層の水素化不足を補い、
また、多結晶シリコン層からの水素の外方拡散を防止し
て、水素化処理を確実に行うことを可能にした新規な多
結晶シリコン薄膜トランジスタとその製造方法を提供す
るものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned disadvantages of the prior art, and in particular, to compensate for the insufficient hydrogenation of a polycrystalline silicon layer which is an active layer of a thin film transistor.
It is another object of the present invention to provide a novel polycrystalline silicon thin film transistor capable of reliably performing hydrogenation treatment by preventing outward diffusion of hydrogen from a polycrystalline silicon layer, and a method of manufacturing the same.

【0005】[0005]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる多
結晶シリコン薄膜トランジスタの態様は、ガラス基板上
に多結晶シリコン層が成膜され、この多結晶シリコン層
に不純物が導入されたドレイン領域及びソース領域と、
前記ドレイン領域とソース領域間に形成されるチャンネ
ル領域と、このチャンネル領域上に設けられるゲート電
極とからなる多結晶シリコン薄膜トランジスタにおい
て、前記多結晶シリコン薄膜トランジスタのチャンネル
領域下部に、水素供給層と、この水素供給層を覆うよう
に成膜された水素の外方拡散防止層とを形成すると共
に、前記水素供給層と外方拡散防止層とを、前記ガラス
基板の裏面に設けた凹部内に形成したことを特徴とする
ものである。
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, state-like polycrystalline silicon thin film transistor according to the present invention, the polycrystalline silicon layer is deposited on a glass substrate, and the drain and source regions in which impurities are introduced into the polycrystalline silicon layer,
A polycrystalline silicon thin film transistor including a channel region formed between the drain region and the source region, and a gate electrode provided on the channel region; a hydrogen supply layer under the channel region of the polycrystalline silicon thin film transistor; forming Then co the outward diffusion preventing layer of the formed hydrogen to cover the hydrogen supplying layer
In addition, the hydrogen supply layer and the outward diffusion prevention layer, the glass
Ru der those characterized by being formed in a recess provided on the back surface of the substrate.

【0006】又、本発明に係わる多結晶シリコン薄膜ト
ランジスタの製造方法の態様は、ガラス基板上に多結晶
シリコン層が成膜され、この多結晶シリコン層に不純物
が導入されたドレイン領域及びソース領域と、前記ドレ
イン領域とソース領域間に形成されるチャンネル領域
と、このチャンネル領域上に設けられるゲート電極とか
らなり、水素化処理を行う多結晶シリコン薄膜トランジ
スタの製造方法において、前記多結晶シリコン薄膜トラ
ンジスタのチャンネル領域下部で、且つ、前記ガラス基
板の裏面に凹部を形成する第1の工程と、前記凹部内
に、水素供給層を成膜する第の工程と、前記凹部内に
成膜した水素供給層を覆うように水素の外方拡散防止
層を形成する第の工程とを含むことを特徴とするもの
である。
Further, the polycrystalline silicon thin film according to the present invention
Manufacturing method of transistorState ofLike polycrystalline on a glass substrate
A silicon layer is formed, and impurities are added to the polycrystalline silicon layer.
A drain region and a source region into which
Channel region formed between In region and Source region
And a gate electrode provided on this channel region
Polycrystalline silicon thin film transistor for hydrogenation
In the method of manufacturing the star,The polycrystalline silicon thin film tiger
At the lower part of the channel region of the transistor and the glass substrate
A first step of forming a recess on the back surface of the plate;SaidIn the recess
First, a hydrogen supply layer is formed.2And the stepIn the recess
DepositedTo cover the hydrogen supply layer,Prevention of outward diffusion of hydrogen
The first to form a layer3Characterized by including the steps of
InYou.

【0007】[0007]

【発明の実施の形態】本発明に係わる多結晶シリコン薄
膜トランジスタは、ガラス基板上に多結晶シリコン層が
成膜され、この多結晶シリコン層に不純物が導入された
ドレイン領域及びソース領域と、前記ドレイン領域とソ
ース領域間に形成されるチャンネル領域と、このチャン
ネル領域上に設けられるゲート電極とからなる多結晶シ
リコン薄膜トランジスタにおいて、前記多結晶シリコン
薄膜トランジスタのチャンネル領域下部に、水素供給層
と、この水素供給層を覆うように成膜された水素の外方
拡散防止層とを形成したことを特徴とするものである。
DETAILED DESCRIPTION OF THE INVENTION A polycrystalline silicon thin film transistor according to the present invention has a polycrystalline silicon layer formed on a glass substrate, and a drain region and a source region in which impurities are introduced into the polycrystalline silicon layer; A polycrystalline silicon thin film transistor comprising: a channel region formed between the region and the source region; and a gate electrode provided on the channel region. And a hydrogen diffusion preventing layer formed so as to cover the layer.

【0008】[0008]

【実施例】以下に、本発明に係わる多結晶シリコン薄膜
トランジスタとその製造方法の具体例を図面を参照しな
がら詳細に説明する。図1乃至図5は、本発明に係わる
多結晶シリコン薄膜トランジスタとその製造方法の具体
例の構造を示す図であって、これらの図には、ガラス基
板1上に多結晶シリコン層4が成膜され、この多結晶シ
リコン層4に不純物が導入されたドレイン領域4a及び
ソース領域4cと、前記ドレイン領域4aとソース領域
4c間に形成されるチャンネル領域4bと、このチャン
ネル領域4b上に設けられるゲート電極6とからなる多
結晶シリコン薄膜トランジスタにおいて、前記多結晶シ
リコン薄膜トランジスタのチャンネル領域4b下部に、
水素供給層9と、この水素供給層9を覆うように成膜さ
れた水素の外方拡散防止層10とを形成した多結晶シリ
コン薄膜トランジスタが示され、更に、前記水素供給層
9と外方拡散防止層10とは、前記ガラス基板1の裏面
に設けた凹部8内に形成される多結晶シリコン薄膜トラ
ンジスタが示されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view of a polycrystalline silicon thin film transistor according to the present invention and a method of manufacturing the same. 1 to 5 are views showing the structure of a polycrystalline silicon thin film transistor according to the present invention and a specific example of a method of manufacturing the same. In these figures, a polycrystalline silicon layer 4 is formed on a glass substrate 1. A drain region 4a and a source region 4c in which impurities are introduced into the polycrystalline silicon layer 4, a channel region 4b formed between the drain region 4a and the source region 4c, and a gate provided on the channel region 4b. In the polycrystalline silicon thin film transistor including the electrode 6, the polycrystalline silicon thin film transistor has a channel region 4 b below the polycrystalline silicon thin film transistor,
A polycrystalline silicon thin film transistor formed with a hydrogen supply layer 9 and a hydrogen out-diffusion prevention layer 10 formed so as to cover the hydrogen supply layer 9 is shown. The prevention layer 10 is a polycrystalline silicon thin film transistor formed in a recess 8 provided on the back surface of the glass substrate 1.

【0009】以下に、本発明を更に詳細に説明する。本
具体例の多結晶シリコン薄膜トランジスタは、ガラス基
板1の表面側に成膜した下地絶縁膜3(膜厚500n
m)と、この下地絶縁膜3上に成膜した多結晶シリコン
層4(膜厚75nm)とを有し、この多結晶シリコン層
4には、不純物が導入された領域4a及び4cと、不純
物が導入されない領域4bが形成される。多結晶シリコ
ン層4上にはゲート絶縁膜5(膜厚100nm)、更に
ゲート電極6(膜厚100nm)及び層間絶縁膜厚7
(膜厚400nm)が成膜され、ゲート絶縁膜厚5と層
間絶縁膜厚7にはコンタクトホール12が開けられ、こ
のコンタクトホール12でソース及びドレイン電極13
と不純物が導入された領域4a及び4cとが夫々接続さ
れている。また、ガラス基板1の裏面側には、裏面孔
(凹部)8が形成され、この裏面孔8内に水素供給層9
及び水素外方拡散防止層10が形成される。
Hereinafter, the present invention will be described in more detail. The polycrystalline silicon thin film transistor of this specific example has a base insulating film 3 (thickness: 500 n) formed on the surface side of the glass substrate 1.
m), and a polycrystalline silicon layer 4 (thickness: 75 nm) formed on the base insulating film 3. The polycrystalline silicon layer 4 includes regions 4a and 4c into which impurities are introduced, Region 4b is formed in which is not introduced. A gate insulating film 5 (100 nm thick), a gate electrode 6 (100 nm thick) and an interlayer insulating film 7 are formed on the polycrystalline silicon layer 4.
(Thickness: 400 nm), contact holes 12 are formed in the gate insulating film thickness 5 and the interlayer insulating film thickness 7, and the source and drain electrodes 13 are formed in the contact holes 12.
And regions 4a and 4c into which the impurities are introduced, respectively. A back surface hole (recess) 8 is formed on the back surface side of the glass substrate 1, and a hydrogen supply layer 9 is formed in the back surface hole 8.
And a hydrogen out-diffusion preventing layer 10 is formed.

【0010】本発明の薄膜トランジスタは、通常の薄膜
トランジスタと同様、ソース電極及びドレイン電極間を
流れる電流をゲート電極6に加える電圧によって制御す
る。次に、本発明の薄膜トランジスタの製造方法を説明
する。まず、図2に示すようにガラス基板1上に裏面孔
エッチングストッパ層2として、例えば非晶質シリコン
膜(膜厚100nm程度)を形成する。その上に下地絶
縁膜3、例えば、酸化シリコン膜(膜厚500nm程
度)と多結晶シリコン層4(膜厚75nm程度)を形成
する。次に、ゲート絶縁膜5、例えば、酸化シリコン膜
(膜厚100nm程度)と、この酸化シリコン膜上にゲ
ート電極6(膜厚100nm程度)を形成する。そし
て、ゲート電極6をマスクにリンやボロンなどの不純物
を注入してソース及びドレイン領域4a及び4cを形成
する。次に、不純物を活性化するためにアニールを行っ
た後、多結晶シリコン層4bの欠陥密度を低減するため
に、水素化処理を行う。次に、全面に層間絶縁膜7、例
えば、プラズマシリコン窒化膜(膜厚400nm程度)
を堆積する。
The thin film transistor of the present invention controls the current flowing between the source electrode and the drain electrode by the voltage applied to the gate electrode 6 as in the case of the ordinary thin film transistor. Next, a method for manufacturing the thin film transistor of the present invention will be described. First, as shown in FIG. 2, an amorphous silicon film (having a thickness of about 100 nm) is formed as a back surface hole etching stopper layer 2 on a glass substrate 1. A base insulating film 3, for example, a silicon oxide film (about 500 nm in thickness) and a polycrystalline silicon layer 4 (about 75 nm in thickness) are formed thereon. Next, a gate insulating film 5, for example, a silicon oxide film (about 100 nm in thickness), and a gate electrode 6 (about 100 nm in thickness) are formed on the silicon oxide film. Then, using the gate electrode 6 as a mask, impurities such as phosphorus and boron are implanted to form the source and drain regions 4a and 4c. Next, after annealing is performed to activate the impurities, hydrogenation is performed to reduce the defect density of the polycrystalline silicon layer 4b. Next, an interlayer insulating film 7, for example, a plasma silicon nitride film (thickness: about 400 nm) is formed on the entire surface.
Is deposited.

【0011】次に、図3のように、ガラス基板1を裏返
し、裏面にレジスト15を塗布して裏面孔以外の部分を
マスクし、ガラス基板をエッチングし裏面孔8を形成す
る。エッチングには、例えば、異方性及び選択性に優れ
た反応性イオンエッチングを用い、裏面孔エッチングス
トッパ層2でストップするようにエッチングする。次
に、レジスト15を除去し、図4のように水素を多く含
む水素供給層9、例えば、プラズマシリコン窒化膜を少
なくとも1ミクロン以上堆積する。更に、その上に、水
素の外方拡散を防止するための水素ストッパ層10、例
えば、タングステンシリサイドやクロム、アルミなど
(膜厚200nm程度)を堆積する。この水素ストッパ
層10は遮光膜を兼ねさせることも出来る。次に、図5
のように水素ストッパ層の不必要な部分を取り除き、カ
バー膜11、例えば、BCBなどの有機膜を堆積する。
このガラス基板1を300℃程度に加熱して、水素供給
層9から水素を多結晶シリコン層4bへ拡散させるため
にアニールを行う。
Next, as shown in FIG. 3, the glass substrate 1 is turned upside down, a resist 15 is applied to the back surface to mask portions other than the back surface holes, and the glass substrate is etched to form the back surface holes 8. For the etching, for example, reactive ion etching excellent in anisotropy and selectivity is used, and etching is performed so as to be stopped by the back hole etching stopper layer 2. Next, the resist 15 is removed, and a hydrogen supply layer 9 containing a large amount of hydrogen, for example, a plasma silicon nitride film is deposited at least 1 μm as shown in FIG. Further, a hydrogen stopper layer 10 for preventing outward diffusion of hydrogen, for example, tungsten silicide, chromium, aluminum or the like (thickness: about 200 nm) is deposited thereon. This hydrogen stopper layer 10 can also serve as a light shielding film. Next, FIG.
An unnecessary portion of the hydrogen stopper layer is removed as described above, and a cover film 11, for example, an organic film such as BCB is deposited.
The glass substrate 1 is heated to about 300 ° C., and annealing is performed to diffuse hydrogen from the hydrogen supply layer 9 into the polycrystalline silicon layer 4b.

【0012】次に、再びガラス基板1を裏返し、図1の
ように表面側にコンタクトホール12を開け、ソース及
びドレイン電極13を作製する。このように構成された
薄膜トランジスタでは、カバー膜11まで堆積したガラ
ス基板1をアニールすると、図4に示す水素供給層9か
ら水素が拡散し、ゲート電極下部の多結晶シリコン層4
bの水素化不足で終端されなかった未結合手を終端し、
多結晶シリコン層4b中の欠陥密度を低減し、高性能な
薄膜トランジスタが期待できる。
Next, the glass substrate 1 is turned over again, and a contact hole 12 is opened on the front surface side as shown in FIG. In the thin film transistor configured as described above, when the glass substrate 1 deposited up to the cover film 11 is annealed, hydrogen diffuses from the hydrogen supply layer 9 shown in FIG.
Terminates dangling bonds that were not terminated due to insufficient hydrogenation of b,
A high-performance thin film transistor with a reduced defect density in the polycrystalline silicon layer 4b can be expected.

【0013】また、多結晶シリコン中の未結合手を終端
している水素は徐々に外方拡散するが、水素の多結晶シ
リコン層4からガラス基板1への拡散は、水素を多く含
む水素供給層によって妨げられる。このように、多結晶
シリコン層4からの水素の外方拡散を妨げるため、長期
間にわたり信頼性が向上する。
Although hydrogen terminating dangling bonds in the polycrystalline silicon gradually diffuses outward, the diffusion of hydrogen from the polycrystalline silicon layer 4 to the glass substrate 1 depends on the supply of hydrogen containing a large amount of hydrogen. Blocked by layers. As described above, since outward diffusion of hydrogen from the polycrystalline silicon layer 4 is prevented, reliability is improved over a long period of time.

【0014】[0014]

【発明の効果】本発明に係わる多結晶シリコン薄膜トラ
ンジスタとその製造方法は、上述のように構成したの
で、薄膜トランジスタの活性層である多結晶シリコン層
の水素化不足を補い、また、多結晶シリコン層からの水
素の外方拡散を防止して、水素化処理を確実に行うこと
を可能にした。
As described above, the polycrystalline silicon thin film transistor and the method of manufacturing the same according to the present invention compensate for the insufficient hydrogenation of the polycrystalline silicon layer which is the active layer of the thin film transistor. This prevents hydrogen from being diffused outwards, thereby enabling reliable hydrogenation.

【0015】しかも、構成が簡単であるから、実施も容
易である等優れた特徴を有する。
In addition, since the configuration is simple, it has excellent features such as easy implementation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる多結晶シリコン薄膜トランジス
タの断面図である。
FIG. 1 is a sectional view of a polycrystalline silicon thin film transistor according to the present invention.

【図2】本発明の多結晶シリコン薄膜トランジスタの製
造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of the polycrystalline silicon thin film transistor of the present invention.

【図3】図2の続きの工程の断面図である。FIG. 3 is a sectional view of a step following that of FIG. 2;

【図4】図3の続きの工程の断面図である。FIG. 4 is a sectional view of a step following that of FIG. 3;

【図5】図4の続きの工程の断面図である。FIG. 5 is a sectional view of a step following that of FIG. 4;

【図6】従来の多結晶シリコン薄膜トランジスタの断面
図である。
FIG. 6 is a cross-sectional view of a conventional polycrystalline silicon thin film transistor.

【図7】図6の続きの工程の断面図である。FIG. 7 is a sectional view of a step following FIG. 6;

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 裏面孔エッチングストッパ層 3 下地絶縁膜 4 多結晶シリコン層 4a 多結晶シリコン層(不純物導入領域) 4b 多結晶シリコン層 4c 多結晶シリコン層(不純物導入領域) 5 ゲート絶縁膜 6 ゲート電極 7 層間絶縁膜 8 裏面孔(凹部) 9 水素供給層 10 水素ストッパ層(外方拡散防止層) 11 カバー膜 12 コンタクトホール 13 ソース・ドレイン電極 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Back hole etching stopper layer 3 Base insulating film 4 Polycrystalline silicon layer 4a Polycrystalline silicon layer (impurity introducing region) 4b Polycrystalline silicon layer 4c Polycrystalline silicon layer (impurity introducing region) 5 Gate insulating film 6 Gate electrode Reference Signs List 7 Interlayer insulating film 8 Backside hole (recess) 9 Hydrogen supply layer 10 Hydrogen stopper layer (outward diffusion prevention layer) 11 Cover film 12 Contact hole 13 Source / drain electrode

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/336

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ガラス基板上に多結晶シリコン層が成膜
され、この多結晶シリコン層に不純物が導入されたドレ
イン領域及びソース領域と、前記ドレイン領域とソース
領域間に形成されるチャンネル領域と、このチャンネル
領域上に設けられるゲート電極とからなる多結晶シリコ
ン薄膜トランジスタにおいて、 前記多結晶シリコン薄膜トランジスタのチャンネル領域
下部に、水素供給層と、この水素供給層を覆うように成
膜された水素の外方拡散防止層とを形成すると共に、前
記水素供給層と外方拡散防止層とを、前記ガラス基板の
裏面に設けた凹部内に形成したことを特徴とする多結晶
シリンコン薄膜トランジスタ。
A drain region and a source region in which a polycrystalline silicon layer is formed on a glass substrate and an impurity is introduced into the polycrystalline silicon layer; and a channel region formed between the drain region and the source region. A polycrystalline silicon thin film transistor including a gate electrode provided on the channel region, wherein a hydrogen supply layer is formed under the channel region of the polycrystalline silicon thin film transistor, and a hydrogen film is formed to cover the hydrogen supply layer. To form a diffusion prevention layer
The hydrogen supply layer and the outward diffusion preventing layer are
A polycrystalline silicon thin film transistor formed in a concave portion provided on a back surface .
【請求項2】 ガラス基板上に多結晶シリコン層が成膜
され、この多結晶シリコン層に不純物が導入されたドレ
イン領域及びソース領域と、前記ドレイン領域とソース
領域間に形成されるチャンネル領域と、このチャンネル
領域上に設けられるゲート電極とからなり、水素化処理
を行う多結晶シリコン薄膜トランジスタの製造方法にお
いて、 前記多結晶シリコン薄膜トランジスタのチャンネル領域
下部で、且つ、前記ガラス基板の裏面に凹部を形成する
第1の工程と、 前記凹部内に、水素供給層を成膜する第2の工程と、 前記凹部内に成膜した水素供給層を覆うように、水素の
外方拡散防止層を形成する第3の工程と、 を含むことを特徴とする多結晶シリコン薄膜トランジス
タの製造方法。
(2)Polycrystalline silicon layer formed on glass substrate
And a drain in which impurities are introduced into the polycrystalline silicon layer.
In region and source region, and the drain region and source
The channel area formed between the areas and this channel
Consisting of a gate electrode provided on the
Of a polycrystalline silicon thin film transistor
And Channel region of the polycrystalline silicon thin film transistor
Forming a recess at the bottom and on the back surface of the glass substrate
A first step; A second step of forming a hydrogen supply layer in the recess, In order to cover the hydrogen supply layer formed in the recess,
A third step of forming an outward diffusion preventing layer; Polysilicon thin film transistor characterized by containing
Manufacturing method.
JP02837199A 1999-02-05 1999-02-05 Polycrystalline silicon thin film transistor and method of manufacturing the same Expired - Fee Related JP3237642B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02837199A JP3237642B2 (en) 1999-02-05 1999-02-05 Polycrystalline silicon thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02837199A JP3237642B2 (en) 1999-02-05 1999-02-05 Polycrystalline silicon thin film transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000228525A JP2000228525A (en) 2000-08-15
JP3237642B2 true JP3237642B2 (en) 2001-12-10

Family

ID=12246780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02837199A Expired - Fee Related JP3237642B2 (en) 1999-02-05 1999-02-05 Polycrystalline silicon thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3237642B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001664A (en) * 2014-06-11 2016-01-07 ソニー株式会社 Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185735A (en) * 1989-12-14 1991-08-13 Canon Inc Manufacture of semiconductor device
JPH06252172A (en) * 1993-02-25 1994-09-09 Sony Corp Thin film semiconductor device and manufacture thereof
JPH06260649A (en) * 1993-03-02 1994-09-16 Casio Comput Co Ltd Manufacture of thin-film transistor
JP3184771B2 (en) * 1995-09-14 2001-07-09 キヤノン株式会社 Active matrix liquid crystal display

Also Published As

Publication number Publication date
JP2000228525A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
US5342796A (en) Method for controlling gate size for semiconduction process
JP2890584B2 (en) Method for manufacturing semiconductor device
JPS607389B2 (en) Manufacturing method of semiconductor device
JP3237642B2 (en) Polycrystalline silicon thin film transistor and method of manufacturing the same
US6555425B2 (en) Method for manufacturing transistor
JP3211340B2 (en) Method for manufacturing thin film transistor
JP3182833B2 (en) Thin film transistor and method of manufacturing the same
JP3382130B2 (en) Method for manufacturing thin film transistor
JPH0778996A (en) Fabrication of semiconductor device for display element substrate
JPH0581054B2 (en)
JP2000174126A (en) Semiconductor device and manufacture thereof
JPH04303944A (en) Manufacture of semiconductor device
JP3084842B2 (en) Method for manufacturing thin film transistor type semiconductor device
JPH06260649A (en) Manufacture of thin-film transistor
JPH02281654A (en) Semiconductor memory device
JPH02186625A (en) Manufacture of semiconductor device
JP2911255B2 (en) Semiconductor device and manufacturing method thereof
JPH0582734A (en) Manufacture of mos semiconductor device
JP3232161B2 (en) Method for manufacturing semiconductor device
KR100256803B1 (en) Method for forming shallow junction in semiconductor device
KR100399965B1 (en) Method for forming storage node contact of semiconductor device
JPH0714847A (en) Semiconductor device and manufacture thereof
JP3301785B2 (en) Thin film transistor
JPH0645604A (en) Thin-film transistor and its manufacture
JPS6038874B2 (en) Method for manufacturing insulator gate field effect transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees