JP3084842B2 - Method for manufacturing thin film transistor type semiconductor device - Google Patents
Method for manufacturing thin film transistor type semiconductor deviceInfo
- Publication number
- JP3084842B2 JP3084842B2 JP03273249A JP27324991A JP3084842B2 JP 3084842 B2 JP3084842 B2 JP 3084842B2 JP 03273249 A JP03273249 A JP 03273249A JP 27324991 A JP27324991 A JP 27324991A JP 3084842 B2 JP3084842 B2 JP 3084842B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- film
- silicon nitride
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタ型半
導体装置に係わり、さらに詳しくは、ポリシリコンから
成る半導体薄膜層の水素化方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor type semiconductor device, and more particularly to a method for hydrogenating a semiconductor thin film layer made of polysilicon.
【０００２】[0002]
【従来の技術】薄膜トランジスタの開発が進んでいる。
薄膜トランジスタでは、ポリシリコンから成る半導体薄
膜層に、ＭＯＳトランジスタのチャネル部、ソース部及
びドレイン部を形成してある。2. Description of the Related Art Thin film transistors are being developed.
In a thin film transistor, a channel portion, a source portion, and a drain portion of a MOS transistor are formed in a semiconductor thin film layer made of polysilicon.
【０００３】このような薄膜トランジスタにおいて、ポ
リシリコンからなる半導体薄膜層に、シリコン未結合が
存在すると、ドレイン部にトラップ準位が存在し、ソー
ス・ドレインでリーク電流が生じると共に、オン電流時
に、キャリアをトラップし、ソース・ドレイン電流を流
れ難くするという不都合が知られている。このような不
都合を解消するため、ポリシリコンから成る半導体薄膜
層を水素化する方法が採用されている。これは、ポリシ
リコン粒界のシリコン未結合を水素と反応させることに
より、キャリアのトラップを防止し、電流が流れ難くな
るのを防止するためである。また、オフ電流時のリーク
電流防止作用もある。In such a thin film transistor, if silicon unbonded exists in a semiconductor thin film layer made of polysilicon, a trap level exists in a drain portion, a leak current occurs in a source / drain, and a carrier current is generated when an on current is applied. Is trapped, and the inconvenience of making the source / drain current difficult to flow is known. In order to solve such inconvenience, a method of hydrogenating a semiconductor thin film layer made of polysilicon has been adopted. This is because the silicon unbonded in the polysilicon grain boundary is reacted with hydrogen to prevent carrier trapping and prevent a current from hardly flowing. In addition, there is a function of preventing a leak current at the time of an off current.
【０００４】薄膜トランジスタをＰ型ＭＯＳとし、この
薄膜トランジスタを負荷として用いたＳＲＡＭでは、薄
膜トランジスタを構成する半導体薄膜層を形成後に、こ
の半導体薄膜層の上層に、水素供給源としての窒化珪素
膜をプラズマＣＶＤ法により形成し、これを熱処理する
ことにより、半導体薄膜の水素化を行っている。In an SRAM using a thin film transistor as a P-type MOS and using the thin film transistor as a load, after forming a semiconductor thin film layer constituting the thin film transistor, a silicon nitride film as a hydrogen supply source is formed on the semiconductor thin film layer by plasma CVD. The semiconductor thin film is hydrogenated by forming it by a method and heat-treating it.
【０００５】[0005]
【発明が解決しようとする課題】ところが、従来の方法
では、窒化珪素膜を、表面平滑化膜の下層側に形成する
ようにしていたため、この表面平滑化膜のリフロー用熱
処理時（約９００°Ｃ程度の高温熱処理）に、窒化珪素
膜の膨れ等の異常が生じる等の不都合を有している。ま
た、リフロー用熱処理により、窒化珪素膜の膜質が致密
化し、水素の拡散を抑制する膜質に変質し、以後の水素
雰囲気下での熱処理では、表面からの水素流入を抑制
し、半導体薄膜層の水素化の弊害になるおそれがあっ
た。However, in the conventional method, the silicon nitride film is formed below the surface smoothing film, so that the surface smoothing film is subjected to a reflow heat treatment (about 900 ° C.). (High-temperature heat treatment of about C) causes inconvenience such as occurrence of abnormalities such as swelling of the silicon nitride film. In addition, the heat treatment for reflow causes the film quality of the silicon nitride film to become tighter and changes to a film quality that suppresses the diffusion of hydrogen. In the subsequent heat treatment in a hydrogen atmosphere, the flow of hydrogen from the surface is suppressed, and There was a risk that the hydrogenation would be adversely affected.
【０００６】また、従来の方法では、窒化珪素膜により
半導体薄膜層の全表面を覆うように構成していたため、
窒化珪素膜の膜質が水素の透過を抑制する膜質にいった
ん変質すると、以後の水素雰囲気下での熱処理では、表
面からの水素流入をほぼ完全に抑制し、この点でも半導
体薄膜層の水素化の弊害になるおそれがあった。In the conventional method, the entire surface of the semiconductor thin film layer is covered with the silicon nitride film.
Once the quality of the silicon nitride film is changed to a film quality that suppresses the permeation of hydrogen, the subsequent heat treatment in a hydrogen atmosphere almost completely suppresses the inflow of hydrogen from the surface. There was a possibility that this would be an adverse effect.
【０００７】本発明は、このような実状に鑑みてなさ
れ、水素雰囲気下での数回にわたる熱処理によっても、
表面からの水素の流入を可能にし、ポリシリコンから成
る半導体薄膜層を効率的に水素化し、しかも製造工程が
増大しない薄膜トランジスタ型半導体装置の製造方法を
提供することを目的としている。[0007] The present invention has been made in view of such circumstances, and even by performing heat treatment several times in a hydrogen atmosphere,
It is an object of the present invention to provide a method of manufacturing a thin film transistor type semiconductor device which allows hydrogen to flow from the surface, efficiently hydrogenates a semiconductor thin film layer made of polysilicon, and does not increase the number of manufacturing steps.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜トランジスタ型半導体装置は、半導体
薄膜層の上層に形成してある表面平滑化膜の上層側で、
金属配線層の下層側に、チャネル部の上層に位置するよ
うなパターンで、水素を含有する窒化珪素膜を成膜し、
熱処理することにより上記半導体薄膜層に対し水素を供
給することを特徴とする。In order to achieve the above object, a thin film transistor type semiconductor device according to the present invention is provided on a surface smoothing film formed on a semiconductor thin film layer.
On the lower layer side of the metal wiring layer, a silicon nitride film containing hydrogen is formed in such a pattern as to be located above the channel portion,
Hydrogen is supplied to the semiconductor thin film layer by heat treatment.
【０００９】[0009]
【作用】本発明の半導体装置では、水素を含む窒化珪素
膜が、表面平滑化膜の上層に形成してあるので、表面平
滑化膜のリフロー用熱処理時に、窒化珪素膜が膨れたり
することがなくなると共に、膜質が変質して水素透過阻
止膜となることもない。そして、約３５０〜５００°Ｃ
程度の比較的低温な熱処理時に、窒化珪素膜に含まれる
水素が解離し、ポリシリコンから成る半導体薄膜層に導
入され、半導体薄膜層を水素化する。その際の熱処理の
温度は比較的低温なので、窒化珪素膜が膨れたりするな
どの不都合が生じない。また、その際の熱処理により、
窒化珪素膜は、ある程度致密化し膜質が変質するが、こ
の窒化珪素膜は全面に形成してあるのではなく、必要と
する部位にのみ所定のパターンで形成してあることか
ら、その後の水素雰囲気下での熱処理時にも、半導体装
置の表面から窒化珪素膜が形成されてない部分を通して
半導体薄膜層に水素が導入されることが可能になり、半
導体薄膜層の水素化が向上する。さらに、窒化珪素膜を
所定のパターンにするには、薄膜トランジスタを形成す
るためのマスクを共通して用い、表面平滑化膜のリフロ
ー時に半導体基板などに生じるオートドープ層除去のた
めのエッチング時に同時に行えるので、製造工程が増大
することもない。In the semiconductor device of the present invention, since the silicon nitride film containing hydrogen is formed on the surface smoothing film, the silicon nitride film may swell during the reflow heat treatment of the surface smoothing film. At the same time, the quality of the film does not change to become a hydrogen permeation blocking film. And about 350-500 ° C
During heat treatment at a relatively low temperature, hydrogen contained in the silicon nitride film is dissociated and introduced into the semiconductor thin film layer made of polysilicon, and hydrogenates the semiconductor thin film layer. Since the temperature of the heat treatment at that time is relatively low, problems such as swelling of the silicon nitride film do not occur. In addition, by the heat treatment at that time,
The silicon nitride film is densified to some extent and the quality of the film is deteriorated. However, since the silicon nitride film is not formed on the entire surface but is formed only in a necessary portion in a predetermined pattern, a subsequent hydrogen atmosphere is used. Also during the heat treatment below, hydrogen can be introduced into the semiconductor thin film layer from the surface of the semiconductor device through the portion where the silicon nitride film is not formed, and the hydrogenation of the semiconductor thin film layer is improved. Further, in order to form the silicon nitride film into a predetermined pattern, a mask for forming a thin film transistor is commonly used, and the silicon nitride film can be formed at the same time as etching for removing an autodoped layer generated in a semiconductor substrate or the like at the time of reflow of the surface smoothing film. Therefore, the number of manufacturing steps does not increase.
【００１０】[0010]
【実施例】以下、本発明の一実施例に係る薄膜トランジ
スタ型半導体装置の製造方法について、図面を参照しつ
つ詳細に説明する。図１は本発明の一実施例に係る薄膜
トランジスタ型半導体装置の製造方法を示す要部断面
図、図２，３は同実施例に係る製造方法の一過程を示す
要部断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a thin film transistor type semiconductor device according to one embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view of a main part showing a method for manufacturing a thin film transistor type semiconductor device according to an embodiment of the present invention, and FIGS. 2 and 3 are cross-sectional views of a main part showing a process of the manufacturing method according to the embodiment.
【００１１】図１に示すように、本実施例の薄膜トラン
ジスタ型半導体装置２では、図示しない半導体基板上
に、層間絶縁膜４が積層してあり、その上層に薄膜トラ
ンジスタ６が形成してある。この薄膜トランジスタ６
は、ボトムゲート構造のＰ型ＭＯＳトランジスタなどで
構成され、例えばＳＲＡＭの負荷として用いられる。As shown in FIG. 1, in a thin film transistor type semiconductor device 2 of the present embodiment, an interlayer insulating film 4 is laminated on a semiconductor substrate (not shown), and a thin film transistor 6 is formed thereon. This thin film transistor 6
Is constituted by a P-type MOS transistor having a bottom gate structure, and is used, for example, as a load of an SRAM.
【００１２】薄膜トランジスタ６を層間絶縁膜４上に形
成するため、この層間絶縁膜４の上層には、ゲート電極
層８を所定のパターンで形成する。ゲート電極層８は、
例えばポリシリコン層で構成される。このゲート電極層
８の上層には、ゲート絶縁膜１０を介して半導体薄膜層
１２を積層する。ゲート絶縁膜１０は、例えば酸化珪素
膜で構成される。In order to form the thin film transistor 6 on the interlayer insulating film 4, a gate electrode layer 8 is formed on the interlayer insulating film 4 in a predetermined pattern. The gate electrode layer 8
For example, it is composed of a polysilicon layer. A semiconductor thin film layer 12 is laminated on the gate electrode layer 8 with a gate insulating film 10 interposed therebetween. The gate insulating film 10 is made of, for example, a silicon oxide film.
【００１３】半導体薄膜層１２は、例えばＣＶＤ法によ
り成膜されたポリシリコン膜で構成され、ゲート電極層
８に対応してチャネル部１２ａが形成され、その両側に
ソース部１２ｂ及び１２ｃが形成される。半導体薄膜層
１２に対し、このようなチャネル部、ソース部およびド
レイン部を形成するには、チャネル部１２ａとなる領域
をマスクして、ソース部およびドレイン部となる領域
に、例えばイオン注入によりＰ型不純物（ＮＭＯＳとす
る場合には、Ｎ型不純物）をドープすれば良い。The semiconductor thin film layer 12 is composed of, for example, a polysilicon film formed by a CVD method. A channel portion 12a is formed corresponding to the gate electrode layer 8, and source portions 12b and 12c are formed on both sides thereof. You. In order to form such a channel portion, a source portion, and a drain portion in the semiconductor thin film layer 12, a region serving as a channel portion 12a is masked, and a region serving as a source portion and a drain portion is formed by ion implantation, for example. A type impurity (an N-type impurity in the case of an NMOS) may be doped.
【００１４】次に、このような薄膜トランジスタ６の上
層には、表面平滑化膜１４が成膜される。表面平滑化膜
１４としては、特に限定されないが、本実施例では、リ
ンおよびホウ素がドープされた酸化珪素膜（ＢＰＳＧ）
が用いられる。この表面平滑化膜１４の膜厚は特に限定
されないが、例えば２５００オングストローム程度であ
る。この膜１４の表面を平滑にするために、この膜１４
は、リフロー用熱処理される。熱処理の温度は、約９０
０°Ｃ程度であり、熱処理時間は約２０分程度である。Next, a surface smoothing film 14 is formed on the thin film transistor 6. Although the surface smoothing film 14 is not particularly limited, in the present embodiment, a silicon oxide film (BPSG) doped with phosphorus and boron is used.
Is used. The thickness of the surface smoothing film 14 is not particularly limited, but is, for example, about 2500 angstroms. In order to smooth the surface of this film 14, this film 14
Is subjected to a reflow heat treatment. The heat treatment temperature is about 90
The temperature is about 0 ° C., and the heat treatment time is about 20 minutes.
【００１５】その後、この表面平滑化膜１４の上層に
は、チャネル部１２ａの上層に位置するようなパターン
で、水素を含有する窒化珪素膜１６を成膜する。この窒
化珪素膜１６は、例えばＳｉＨ4 およびＮＨ3 から成る
減圧下の混合ガスのプラズマ放電（グロー放電）中で、
ＣＶＤ法により成膜され、その膜厚は特に限定されない
が、例えば数百オングストローム以上で、５００〜１０
００オングストローム程度が好ましい。Thereafter, a silicon nitride film 16 containing hydrogen is formed on the surface smoothing film 14 in a pattern such that it is located on the channel layer 12a. The silicon nitride film 16 is subjected to a plasma discharge (glow discharge) of a mixed gas composed of, for example, SiH 4 and NH 3 under reduced pressure.
The film is formed by a CVD method, and its film thickness is not particularly limited.
It is preferably about 00 Å.
【００１６】窒化珪素膜１６を、チャネル部１２ａの上
層に位置するような所定のパターンに形成するためのマ
スクとしては、薄膜トランジスタ６を形成するためのマ
スクを兼用すれば良い。すなわち、ゲート電極８を形成
するためのマスク、半導体薄膜層１２に対しチャネル部
１２ａを形成するためのマスク、あるいは半導体薄膜層
１２に対しソース部またはドレイン部１２ｂ，ｃを形成
するためのマスクを用いれば良い。したがって、新たな
マスクを準備する必要がなく、製造コストの増大を防止
できる。As a mask for forming the silicon nitride film 16 in a predetermined pattern positioned above the channel portion 12a, a mask for forming the thin film transistor 6 may be used. That is, a mask for forming the gate electrode 8, a mask for forming the channel portion 12 a for the semiconductor thin film layer 12, or a mask for forming the source or drain portions 12 b and c for the semiconductor thin film layer 12. You can use it. Therefore, it is not necessary to prepare a new mask, and an increase in manufacturing cost can be prevented.
【００１７】また、このような所定のパターンに形成す
るためのエッチングは、図２，３に示すように、表面平
滑化膜１４のリフロー用熱処理時に半導体基板２０のＰ
型拡散層２２に生じるＮ型のオートドープ層２４を除去
するためのエッチング時に同時に行える。なお、オート
ドープ層２４とは、ＢＰＳＧから成る表面平滑化膜１４
のリフロー用熱処理時に、膜１４に含まれるリンＰ（Ｎ
型不純物）が、半導体基板２０の拡散層２２に対して臨
む金属配線層のためのコンタクトホール２６を介して、
拡散層２２の表面に自動的に拡散した層である。コンタ
クトホール２６には、図２に示すように、上記窒化珪素
膜１６も入り込むことになるが、窒化珪素膜１６を所定
のパターンにエッチングする際に、オーバーエッチング
することにより、図３に示すように、オートドープ層２
４を取り除くことが可能である。従来でも、オートドー
プ層２４を取り除く工程を必要としていたので、オート
ドープ層の除去と窒化珪素膜のパターンニングを兼ねる
ことで、従来に比較して、製造工程が増大することはな
い。As shown in FIGS. 2 and 3, the etching for forming such a predetermined pattern is performed by etching the semiconductor substrate 20 during the heat treatment for reflow of the surface smoothing film 14.
This can be performed at the same time as the etching for removing the N-type auto-doped layer 24 generated in the mold diffusion layer 22. The autodoped layer 24 is a surface smoothing film 14 made of BPSG.
During the heat treatment for reflow, the phosphorus P (N
Type impurity) via a contact hole 26 for a metal wiring layer facing the diffusion layer 22 of the semiconductor substrate 20.
This is a layer that is automatically diffused on the surface of the diffusion layer 22. As shown in FIG. 2, the silicon nitride film 16 also enters the contact hole 26. When the silicon nitride film 16 is etched into a predetermined pattern, the silicon nitride film 16 is over-etched as shown in FIG. And the autodoping layer 2
4 can be removed. Conventionally, a step of removing the auto-doped layer 24 was required. Therefore, by combining the removal of the auto-doped layer and the patterning of the silicon nitride film, the number of manufacturing steps is not increased as compared with the conventional case.
【００１８】なお、図２，３中、符号２８は、酸化珪素
膜である。In FIGS. 2 and 3, reference numeral 28 denotes a silicon oxide film.
【００１９】図１に戻り、本実施例の半導体装置の製造
方法について説明すると、窒化珪素膜１６の上層には、
金属配線層１８が積層される。金属配線層１８として
は、例えばアルミニウム製配線層が用いられるが、本実
施例では、アルミニウム配線層の下層にチタンなどの高
融点金属を積層させた多層構造の金属配線層を用いてい
る。チタンなどの高融点金属配線層をアルミニウム配線
層の下層に形成することで、ストレスマイグレーション
の防止を図ると共に、半導体基板の拡散部を臨むコンタ
クトホール内でのアルミニウム電極層のスパイク防止を
図るためである。Returning to FIG. 1, the method of manufacturing the semiconductor device of this embodiment will be described.
The metal wiring layer 18 is stacked. As the metal wiring layer 18, for example, an aluminum wiring layer is used. In the present embodiment, a metal wiring layer having a multilayer structure in which a refractory metal such as titanium is laminated below the aluminum wiring layer is used. By forming a refractory metal wiring layer such as titanium below the aluminum wiring layer, it is possible to prevent stress migration and to prevent spikes in the aluminum electrode layer in the contact hole facing the diffusion part of the semiconductor substrate. is there.
【００２０】金属配線層を多層とし、下層側にチタンな
どの高融点金属配線層を設けた場合には、高融点金属配
線層が水素の拡散を抑制する作用を有していることか
ら、窒化珪素膜１６は、このような金属配線層１８の下
層側に設けることが必要である。上層側に設けると、窒
化珪素膜１６から半導体薄膜層１２への水素の供給が不
十分になるおそれがあるからである。In the case where the metal wiring layer is formed as a multilayer and a high melting point metal wiring layer such as titanium is provided on the lower layer side, since the high melting point metal wiring layer has an action of suppressing diffusion of hydrogen, nitriding is performed. The silicon film 16 needs to be provided below the metal wiring layer 18. This is because if provided on the upper layer side, the supply of hydrogen from the silicon nitride film 16 to the semiconductor thin film layer 12 may be insufficient.
【００２１】窒化珪素膜１６から半導体薄膜層１２に対
する水素の供給は、窒化珪素膜１６を形成した後、熱処
理することにより行う。熱処理温度は特に限定されない
が、３５０〜５００°Ｃ程度が好ましく、さらに好まし
くは約４００°Ｃ程度の温度で、約一時間程度行う。こ
の熱処理は、水素雰囲気下で行うことが望ましいが、雰
囲気ガスは特に限定されず、窒素雰囲気下でも良い。The supply of hydrogen from the silicon nitride film 16 to the semiconductor thin film layer 12 is performed by forming the silicon nitride film 16 and then performing a heat treatment. The heat treatment temperature is not particularly limited, but is preferably about 350 to 500 ° C, more preferably about 400 ° C for about 1 hour. This heat treatment is desirably performed in a hydrogen atmosphere, but the atmosphere gas is not particularly limited, and may be a nitrogen atmosphere.
【００２２】このような熱処理は、金属配線層１８をシ
ンター処理するための熱処理と同時に行っても良いが、
別工程で行っても良い。Such a heat treatment may be performed simultaneously with a heat treatment for sintering the metal wiring layer 18, but
It may be performed in another step.
【００２３】このような熱処理により、窒化珪素膜１６
に含まれる水素が解離し、ポリシリコンから成る半導体
薄膜層１２に導入され、半導体薄膜層１２を水素化す
る。その際の熱処理の温度は比較的低温なので、窒化珪
素膜１６が膨れたりするなどの不都合が生じない。ま
た、その際の熱処理により、窒化珪素膜１６は、ある程
度致密化し膜質が変質するが、この窒化珪素膜は全面に
形成してあるのではなく、必要とする部位にのみ所定の
パターンで形成してあることから、その後の水素雰囲気
下での熱処理時にも、半導体装置の表面から窒化珪素膜
１６および金属配線層１８が形成されてない部分を通し
て半導体薄膜層１２に水素が導入され、半導体薄膜層１
２がさらに水素化される。By such a heat treatment, the silicon nitride film 16
Is dissociated and introduced into the semiconductor thin film layer 12 made of polysilicon, and the semiconductor thin film layer 12 is hydrogenated. Since the temperature of the heat treatment at that time is relatively low, problems such as swelling of the silicon nitride film 16 do not occur. In addition, the heat treatment at this time causes the silicon nitride film 16 to be somewhat densified and the quality of the film is deteriorated. However, this silicon nitride film is not formed on the entire surface but is formed in a predetermined pattern only on a necessary portion. Therefore, even in the subsequent heat treatment in a hydrogen atmosphere, hydrogen is introduced into the semiconductor thin film layer 12 from the surface of the semiconductor device through the portion where the silicon nitride film 16 and the metal wiring layer 18 are not formed, 1
2 is further hydrogenated.
【００２４】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。The present invention is not limited to the above-described embodiments, but can be variously modified within the scope of the present invention.
【００２５】[0025]
【発明の効果】以上説明してきたように、本発明によれ
ば、水素を含む窒化珪素膜が、表面平滑化膜の上層に形
成してあるので、表面平滑化膜のリフロー用熱処理時
に、窒化珪素膜が膨れたりすることがなくなると共に、
膜質が変質して水素透過阻止膜となることもない。そし
て、約３５０〜５００°Ｃ程度の比較的低温な熱処理時
に、窒化珪素膜に含まれる水素が解離し、ポリシリコン
から成る半導体薄膜層に導入され、半導体薄膜層を水素
化する。その際の熱処理の温度は比較的低温なので、窒
化珪素膜が膨れたりするなどの不都合が生じない。ま
た、その際の熱処理により、窒化珪素膜は、ある程度致
密化し膜質が変質するが、この窒化珪素膜は全面に形成
してあるのではなく、必要とする部位にのみ所定のパタ
ーンで形成してあることから、その後の水素雰囲気下で
の熱処理時にも、半導体装置の表面から窒化珪素膜が形
成されてない部分を通して半導体薄膜層に水素が導入さ
れることが可能になり、半導体薄膜層の水素化が向上す
る。As described above, according to the present invention, since the silicon nitride film containing hydrogen is formed on the surface smoothing film, the nitrided film is formed during the heat treatment for reflow of the surface smoothing film. While the silicon film does not swell,
The film quality does not change to become a hydrogen permeation blocking film. Then, during a heat treatment at a relatively low temperature of about 350 to 500 ° C., hydrogen contained in the silicon nitride film is dissociated, introduced into the semiconductor thin film layer made of polysilicon, and hydrogenates the semiconductor thin film layer. Since the temperature of the heat treatment at that time is relatively low, problems such as swelling of the silicon nitride film do not occur. Further, the heat treatment at this time causes the silicon nitride film to be somewhat densified and the quality of the film deteriorates, but this silicon nitride film is not formed on the entire surface, but is formed in a predetermined pattern only on a necessary portion. Therefore, even in the subsequent heat treatment in a hydrogen atmosphere, hydrogen can be introduced into the semiconductor thin film layer from the surface of the semiconductor device through a portion where the silicon nitride film is not formed, and hydrogen in the semiconductor thin film layer can be introduced. Is improved.
【００２６】したがって、半導体薄膜層は、良好に水素
化され、半導体薄膜層におけるソース・ドレイン間電流
が流れ易くなると共に、トランジスタのオフ時における
リーク電流を有効に防止することが可能になる。さら
に、窒化珪素膜を所定のパターンにするには、薄膜トラ
ンジスタを形成するためのマスクを共通して用い、表面
平滑化膜のリフロー時に半導体基板などに生じるオート
ドープ層除去のためのエッチング時に同時に行えるの
で、製造工程が増大することもない。Therefore, the semiconductor thin-film layer is satisfactorily hydrogenated, so that the source-drain current in the semiconductor thin-film layer easily flows, and the leak current when the transistor is off can be effectively prevented. Further, in order to form the silicon nitride film into a predetermined pattern, a mask for forming a thin film transistor is commonly used, and the silicon nitride film can be formed at the same time as etching for removing an autodoped layer generated in a semiconductor substrate or the like at the time of reflow of the surface smoothing film. Therefore, the number of manufacturing steps does not increase.
【図１】本発明の一実施例に係る薄膜トランジスタ型半
導体装置の製造方法を示す要部断面図である。FIG. 1 is a fragmentary cross-sectional view showing a method for manufacturing a thin film transistor type semiconductor device according to one embodiment of the present invention.
【図２】同実施例に係る製造方法の一過程を示す要部断
面図である。FIG. 2 is a fragmentary cross-sectional view showing one step of the manufacturing method according to the embodiment.
【図３】同実施例に係る製造方法の一過程を示す要部断
面図である。FIG. 3 is an essential part cross sectional view showing one step of a manufacturing method according to the embodiment.
２…半導体装置 ６…薄膜トランジスタ ８…ゲート絶縁膜 １２…半導体薄膜 １２ａ…チャネル部 １２ｂ…ソース部 １２ｃ…ドレイン部 １４…表面平滑化膜 １６…窒化珪素膜 １８…金属配線層 DESCRIPTION OF SYMBOLS 2 ... Semiconductor device 6 ... Thin film transistor 8 ... Gate insulating film 12 ... Semiconductor thin film 12a ... Channel part 12b ... Source part 12c ... Drain part 14 ... Surface smoothing film 16 ... Silicon nitride film 18 ... Metal wiring layer
Claims (1)
チャネル部を形成して成る薄膜トランジスタ型半導体装
置を製造する方法において、上記半導体薄膜層の上層に
形成してある表面平滑化膜の上層側で、金属配線層の下
層側に、上記チャネル部の上層に位置するようなパター
ンで、水素を含有する窒化珪素膜を成膜し、熱処理する
ことにより上記半導体薄膜層に対し水素を供給すること
を特徴とする薄膜トランジスタ型半導体装置の製造方
法。1. A semiconductor thin film layer made of polysilicon,
In a method of manufacturing a thin film transistor type semiconductor device having a channel portion formed thereon, an upper layer of a surface smoothing film formed on an upper layer of the semiconductor thin film layer, a lower layer side of a metal wiring layer, and an upper layer of the channel portion. Forming a hydrogen-containing silicon nitride film in a pattern such as that described above, and supplying heat to the semiconductor thin film layer by heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03273249A JP3084842B2 (en) | 1991-09-25 | 1991-09-25 | Method for manufacturing thin film transistor type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03273249A JP3084842B2 (en) | 1991-09-25 | 1991-09-25 | Method for manufacturing thin film transistor type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590294A JPH0590294A (en) | 1993-04-09 |
| JP3084842B2 true JP3084842B2 (en) | 2000-09-04 |
Family
ID=17525204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03273249A Expired - Fee Related JP3084842B2 (en) | 1991-09-25 | 1991-09-25 | Method for manufacturing thin film transistor type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084842B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275913A (en) | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | Semiconductor device, its manufacture, and manufacture of thin film transistor |
-
1991
- 1991-09-25 JP JP03273249A patent/JP3084842B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590294A (en) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170409B2 (en) | Method for forming a semiconductor device | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| US20090258505A1 (en) | Semiconductor device manufacturing method | |
| JPH0794731A (en) | Semiconductor device and its manufacturing method | |
| JP2000031265A (en) | Manufacture of semiconductor device | |
| JPH05275652A (en) | Stacked transistor provided with polysilicon thin film transistor and manufacture thereof | |
| US6888183B1 (en) | Manufacture method for semiconductor device with small variation in MOS threshold voltage | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JP3084842B2 (en) | Method for manufacturing thin film transistor type semiconductor device | |
| JPH1022455A (en) | Semiconductor device and manufacture thereof | |
| US6309932B1 (en) | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies | |
| JP2914282B2 (en) | Method for manufacturing semiconductor device | |
| US6599820B1 (en) | Method of producing a semiconductor device | |
| JP2937886B2 (en) | Method for forming interlayer insulating film of semiconductor device | |
| US20030146457A1 (en) | Gate electrode and method of fabricating the same | |
| JP2746100B2 (en) | Method for manufacturing semiconductor device | |
| JP2004031494A (en) | Method for manufacturing field effect transistor | |
| JPH10163485A (en) | Semiconductor device and fabrication thereof | |
| JP3840965B2 (en) | Manufacturing method of semiconductor device | |
| JPH05190855A (en) | Thin-film transistor and manufacture thereof | |
| JP3237642B2 (en) | Polycrystalline silicon thin film transistor and method of manufacturing the same | |
| US20030199140A1 (en) | Method of manufacturing semiconductor device | |
| JPH06260649A (en) | Manufacture of thin-film transistor | |
| US20080272444A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH0745715A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |