JP3234995B2 - 位相シフトマスクブランクと位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法 - Google Patents
位相シフトマスクブランクと位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法Info
- Publication number
- JP3234995B2 JP3234995B2 JP28115392A JP28115392A JP3234995B2 JP 3234995 B2 JP3234995 B2 JP 3234995B2 JP 28115392 A JP28115392 A JP 28115392A JP 28115392 A JP28115392 A JP 28115392A JP 3234995 B2 JP3234995 B2 JP 3234995B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- layer
- shift mask
- mask blank
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，ＬＳＩ、超ＬＳＩなど
の高密度集積回路の製造に用いられるフオトマスクに係
り、特に微細なパターンを高密度に形成する際に用いら
れる位相シフトマスクブランク及び位相シフトマスクに
関する。
の高密度集積回路の製造に用いられるフオトマスクに係
り、特に微細なパターンを高密度に形成する際に用いら
れる位相シフトマスクブランク及び位相シフトマスクに
関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ、超ＬＳＩなどの半導体集
積回路は，Ｓｉウエ−ハ−などの被加工基板上にレジス
トを塗布し、ステッパ−などにより所望のパターンを露
光した後、現像、エッチングを行う、いわゆるリソグラ
フィ−工程を繰り返すことにより製造されている。
積回路は，Ｓｉウエ−ハ−などの被加工基板上にレジス
トを塗布し、ステッパ−などにより所望のパターンを露
光した後、現像、エッチングを行う、いわゆるリソグラ
フィ−工程を繰り返すことにより製造されている。
【０００３】このようなリソグラフィ−工程に使用され
るレチクルと呼ばれるフオトマスクは、半導体集積回路
の高集積化に伴って、ますます，高精度を要求される傾
向にあり、例えば、代表的なＬＳＩであるＤＲＡＭを例
にとると、１ＭビットＤＲＡＭ用の５倍のレチクル、す
なわち、露光するパターンの５倍サイズを有するレチク
ルにおける寸法のずれは、平均値±3 σ (σは標準偏
差) をとった場合においても0.15μm の精度が要求さ
れ、同様に、４ＭビットＤＲＡＭ用の５倍のレチクルは
0.1 〜0.15μm の寸法精度が、１６ＭビットＤＲＡＭ用
の５倍のレチクルは0.05 〜0.1 μm の寸法精度が要求
されている。
るレチクルと呼ばれるフオトマスクは、半導体集積回路
の高集積化に伴って、ますます，高精度を要求される傾
向にあり、例えば、代表的なＬＳＩであるＤＲＡＭを例
にとると、１ＭビットＤＲＡＭ用の５倍のレチクル、す
なわち、露光するパターンの５倍サイズを有するレチク
ルにおける寸法のずれは、平均値±3 σ (σは標準偏
差) をとった場合においても0.15μm の精度が要求さ
れ、同様に、４ＭビットＤＲＡＭ用の５倍のレチクルは
0.1 〜0.15μm の寸法精度が、１６ＭビットＤＲＡＭ用
の５倍のレチクルは0.05 〜0.1 μm の寸法精度が要求
されている。
【０００４】さらに、これらのレチクルを使用して形成
されるデバイスパターンの線幅は、１ＭビットＤＲＡＭ
で1.2 μm 、４ＭビットＤＲＡＭでは0.8 μm 、１６Ｍ
ビットＤＲＡＭでは0.6 μm とますます微細化が要求さ
れており、このような要求にこたえるために、さまざま
な露光方法が研究されている。ところが、例えば６４Ｍ
ＤＲＡＭクラスの次次世代のデバイスパターンになる
と、これまでのレチクルを用いたステッパ−露光方式で
はレジストパターンの解像限界になり、例えば特開昭５
８−１７３７４４号公報、特公昭６２−５９２９６号公
報などに示されているような、位相シフトマスクという
新しい考え方のレチクルが提案されている。
されるデバイスパターンの線幅は、１ＭビットＤＲＡＭ
で1.2 μm 、４ＭビットＤＲＡＭでは0.8 μm 、１６Ｍ
ビットＤＲＡＭでは0.6 μm とますます微細化が要求さ
れており、このような要求にこたえるために、さまざま
な露光方法が研究されている。ところが、例えば６４Ｍ
ＤＲＡＭクラスの次次世代のデバイスパターンになる
と、これまでのレチクルを用いたステッパ−露光方式で
はレジストパターンの解像限界になり、例えば特開昭５
８−１７３７４４号公報、特公昭６２−５９２９６号公
報などに示されているような、位相シフトマスクという
新しい考え方のレチクルが提案されている。
【０００５】位相シフトマスクを用いる位相シフトリソ
グラフィ−は、レチクルを透過する光の位相を操作する
ことによって投影像の分解能を向上させる技術である。
位相シフトリソグラフィ−を図に従い簡単に説明する。
図１は位相シフト法を示す説明図、図２は従来法を示す
説明図であり、図１(a) および図２(a) はレチクルの断
面図、図１(b) および図２(b) はレチクル上の光の振
幅、図１(c) および図２(c) はウエハ−上の光の振幅、
図１(d) および図２(d) はウエハ−上の光強度をそれぞ
れ示し、１は基板、２ｐは遮光パターン、３ｐは位相シ
フタ−、Ｌは光を示す。
グラフィ−は、レチクルを透過する光の位相を操作する
ことによって投影像の分解能を向上させる技術である。
位相シフトリソグラフィ−を図に従い簡単に説明する。
図１は位相シフト法を示す説明図、図２は従来法を示す
説明図であり、図１(a) および図２(a) はレチクルの断
面図、図１(b) および図２(b) はレチクル上の光の振
幅、図１(c) および図２(c) はウエハ−上の光の振幅、
図１(d) および図２(d) はウエハ−上の光強度をそれぞ
れ示し、１は基板、２ｐは遮光パターン、３ｐは位相シ
フタ−、Ｌは光を示す。
【０００６】従来法においては、図２(a) に示すよう
に、ガラスからなる基板１にクロム等からなる遮光パタ
ーン２ｐが形成されて、所定のパターンの光透過部が形
成されているだけであるが、位相シフトリソグラフィ−
では、図１のように、レチクルの一対の光透過部の一方
に位相を反転させるための透過膜からなる位相シフタ−
３ｐが設けられている。従って、従来法においては、レ
チクル上の光の振幅は、図２(b) に示すように同相とな
り、ウエハ−上の光の振幅も、図２(c) に示すように同
相となるので、その結果図２(d) のように、ウエハ−上
のパターンを分離することができない。
に、ガラスからなる基板１にクロム等からなる遮光パタ
ーン２ｐが形成されて、所定のパターンの光透過部が形
成されているだけであるが、位相シフトリソグラフィ−
では、図１のように、レチクルの一対の光透過部の一方
に位相を反転させるための透過膜からなる位相シフタ−
３ｐが設けられている。従って、従来法においては、レ
チクル上の光の振幅は、図２(b) に示すように同相とな
り、ウエハ−上の光の振幅も、図２(c) に示すように同
相となるので、その結果図２(d) のように、ウエハ−上
のパターンを分離することができない。
【０００７】これに対して、位相シフトリソグラフィ−
においては、位相シフタ３ｐを透過した光は、図１(b)
に示すように、隣接パターンの間で互いに逆位相になさ
れるため、パターンの境界部で光の強度が零になり、図
１(d) に示すように、隣接するパターンを明瞭に分離す
ることができる。このように、位相シフトリソグラフィ
−では、従来は分離できなかったパターンも分離可能と
なり、解像度を向上させることができる。
においては、位相シフタ３ｐを透過した光は、図１(b)
に示すように、隣接パターンの間で互いに逆位相になさ
れるため、パターンの境界部で光の強度が零になり、図
１(d) に示すように、隣接するパターンを明瞭に分離す
ることができる。このように、位相シフトリソグラフィ
−では、従来は分離できなかったパターンも分離可能と
なり、解像度を向上させることができる。
【０００８】つぎに、位相シフトマスクブランクの製造
工程を図面を参照して説明する。図３は位相シフトマス
クブランクの製造工程を示す概念の断面図であり、図
中、１は基板、４は導電層、３は位相シフト層、Ｓはス
パッタリング、２は遮光層をあらわしている。まず、光
学研磨された基板１上に導電層 (ネサ等の後述する酸素
プラズマのエッチング防止層を兼ねる) ４を形成し、更
に、この上からスピンオングラス（以下ＳＯＧという）
の様な露光光に対して十分な透過率を示す位相シフタ材
を塗布・スピンコ−トする。この時、角型基板の４辺周
辺部は、図３(b) のように厚膜化している。更に、図３
(c) に示すように、この上からＣｒ等の遮光性物質をス
パッタリングＳなどにより成膜し、図３(d) に示すよう
に、遮光層２を有する位相シフトマスクブランクが完成
する。
工程を図面を参照して説明する。図３は位相シフトマス
クブランクの製造工程を示す概念の断面図であり、図
中、１は基板、４は導電層、３は位相シフト層、Ｓはス
パッタリング、２は遮光層をあらわしている。まず、光
学研磨された基板１上に導電層 (ネサ等の後述する酸素
プラズマのエッチング防止層を兼ねる) ４を形成し、更
に、この上からスピンオングラス（以下ＳＯＧという）
の様な露光光に対して十分な透過率を示す位相シフタ材
を塗布・スピンコ−トする。この時、角型基板の４辺周
辺部は、図３(b) のように厚膜化している。更に、図３
(c) に示すように、この上からＣｒ等の遮光性物質をス
パッタリングＳなどにより成膜し、図３(d) に示すよう
に、遮光層２を有する位相シフトマスクブランクが完成
する。
【０００９】つぎに、上シフタ−型の位相シフトマスク
の製造工程を図面を参照して説明する。図４は、位相シ
フトマスクの製造工程を示す概念の断面図であり、図
中、１は基板、４は導電層、２p は遮光パターン（クロ
ムパターン）、３は位相シフト層、ＩＲは電離放射線、
５p はレジストパターン、ＥＰはエッチングガスプラズ
マ、３p は位相シフタ−、ＯＰは酸素プラズマを示す。
の製造工程を図面を参照して説明する。図４は、位相シ
フトマスクの製造工程を示す概念の断面図であり、図
中、１は基板、４は導電層、２p は遮光パターン（クロ
ムパターン）、３は位相シフト層、ＩＲは電離放射線、
５p はレジストパターン、ＥＰはエッチングガスプラズ
マ、３p は位相シフタ−、ＯＰは酸素プラズマを示す。
【００１０】まず、遮光パターン（クロムパターン）２
p を形成したフオトマスクの図４(a) を検査し、必要に
よっては修正を加え、洗浄した後、図４(b) に示すよう
に、遮光パターン２p の上にＳｉＯ2 等からなる位相シ
フト層３をスピンコ−トで形成する。この時、角型基板
の四辺周辺部は、厚膜化している。次に、図４(c) に示
すように、位相シフト層３にクロロメチル化ポリスチレ
ン等の電離放射線レジスト層５を形成し、図４(d) に示
すように、電離放射線レジスト層５上に、常法と同様に
してアラインメントを行い、電離放射線露光装置などの
電離放射線ＩＲによって所定のパターンを描画し、現
像、リンスして図４(e) に示すように、レジストパター
ン５p を形成する。
p を形成したフオトマスクの図４(a) を検査し、必要に
よっては修正を加え、洗浄した後、図４(b) に示すよう
に、遮光パターン２p の上にＳｉＯ2 等からなる位相シ
フト層３をスピンコ−トで形成する。この時、角型基板
の四辺周辺部は、厚膜化している。次に、図４(c) に示
すように、位相シフト層３にクロロメチル化ポリスチレ
ン等の電離放射線レジスト層５を形成し、図４(d) に示
すように、電離放射線レジスト層５上に、常法と同様に
してアラインメントを行い、電離放射線露光装置などの
電離放射線ＩＲによって所定のパターンを描画し、現
像、リンスして図４(e) に示すように、レジストパター
ン５p を形成する。
【００１１】次に、必要に応じて、加熱処理、およびデ
ィスカム処理を行った後、図４(f)に示すように、レジ
ストパターン５p の開口部より露出する位相シフト層３
領域をエッチングガスプラズマＥＰにより、ドライエッ
チングし位相シフタ−３p を形成する。この位相シフタ
−３p の形成は、エッチングガスプラズマＥＰによるド
ライエッチングに代えて、ウエットエッチングにより行
ってもよい。次に、残存したレジストを、図４(g) に示
すように、酸素プラズマＯＰにより灰化除去する。以上
の工程により図４(h) に示すような位相シフタ−３p を
有する位相シフトマスクが完成する。
ィスカム処理を行った後、図４(f)に示すように、レジ
ストパターン５p の開口部より露出する位相シフト層３
領域をエッチングガスプラズマＥＰにより、ドライエッ
チングし位相シフタ−３p を形成する。この位相シフタ
−３p の形成は、エッチングガスプラズマＥＰによるド
ライエッチングに代えて、ウエットエッチングにより行
ってもよい。次に、残存したレジストを、図４(g) に示
すように、酸素プラズマＯＰにより灰化除去する。以上
の工程により図４(h) に示すような位相シフタ−３p を
有する位相シフトマスクが完成する。
【００１２】このように、従来の位相シフトマスク及び
位相シフトマスクブランクにおいては、位相シフト層が
スピンオングラス（ＳＯＧ）のようなスピンコ−トによ
り形成する場合、角型基板の周辺部領域に位相シフト層
の厚膜領域が発生し、ここからクラックなどが発生する
ことによって、欠陥の多発、引いては高コスト化、製造
期間の長期化など多くの問題を生じている。
位相シフトマスクブランクにおいては、位相シフト層が
スピンオングラス（ＳＯＧ）のようなスピンコ−トによ
り形成する場合、角型基板の周辺部領域に位相シフト層
の厚膜領域が発生し、ここからクラックなどが発生する
ことによって、欠陥の多発、引いては高コスト化、製造
期間の長期化など多くの問題を生じている。
【００１３】
【発明が解決しようとする課題】本発明は，上記のよう
な問題点をを排除し，より実用的で、欠陥の発生を抑
え、併せて低コスト化を可能とした位相シフトマスクブ
ランク及び位相シフトマスクの製造方法を提供する。
な問題点をを排除し，より実用的で、欠陥の発生を抑
え、併せて低コスト化を可能とした位相シフトマスクブ
ランク及び位相シフトマスクの製造方法を提供する。
【００１４】
【課題を解決するための手段】本発明は、基板の周辺部
に上層の位相シフト層をリフトオフ可能な材料層を設け
る工程と、上層にスピンコートにより位相シフト層を設
ける工程と、位相シフト層をリフトオフする工程とを包
含し、前記リフトオフが加熱により行なわれる位相シフ
トマスクブランク及び位相シフトマスクの製造方法であ
る。リフトオフ可能な材料層に加熱溶解性のものを用
い、リフトオフを加熱溶解により行うものである。さら
に、前記上層の位相シフト層をリフトオフ可能な材料層
が、常温(25 ℃) で固体であり、150 ℃以下の融点をも
ち、適温加熱で融解する物質であることを特徴とする位
相シフトマスクブランク及び位相シフトマスクの製造方
法である。
に上層の位相シフト層をリフトオフ可能な材料層を設け
る工程と、上層にスピンコートにより位相シフト層を設
ける工程と、位相シフト層をリフトオフする工程とを包
含し、前記リフトオフが加熱により行なわれる位相シフ
トマスクブランク及び位相シフトマスクの製造方法であ
る。リフトオフ可能な材料層に加熱溶解性のものを用
い、リフトオフを加熱溶解により行うものである。さら
に、前記上層の位相シフト層をリフトオフ可能な材料層
が、常温(25 ℃) で固体であり、150 ℃以下の融点をも
ち、適温加熱で融解する物質であることを特徴とする位
相シフトマスクブランク及び位相シフトマスクの製造方
法である。
【００１５】以下、図面を参照して上記の手段を説明す
る。図５は、本発明に係る位相シフトマスクブランクの
工程図であり、図中１は基板、４は導電層、６は上層の
位相シフト層をリフトオフ可能な材料層、３は位相シフ
ト層、Ｈは加熱処理、３k はリフトオフ後の位相シフト
層を示す。図５(a) に示すように、基板１上に導電層４
を設け、図５(b) に示すように、上層の位相シフト層を
リフトオフ可能な材料層６のパターンを基板周辺部 (四
隅のコーナー三角状部を含んでもよい）に形成する。つ
ぎに図５(c) に示すように、位相シフタ−層３をシフタ
−材がＳＯＧの場合は、スピンコ−ト法によって形成す
る。
る。図５は、本発明に係る位相シフトマスクブランクの
工程図であり、図中１は基板、４は導電層、６は上層の
位相シフト層をリフトオフ可能な材料層、３は位相シフ
ト層、Ｈは加熱処理、３k はリフトオフ後の位相シフト
層を示す。図５(a) に示すように、基板１上に導電層４
を設け、図５(b) に示すように、上層の位相シフト層を
リフトオフ可能な材料層６のパターンを基板周辺部 (四
隅のコーナー三角状部を含んでもよい）に形成する。つ
ぎに図５(c) に示すように、位相シフタ−層３をシフタ
−材がＳＯＧの場合は、スピンコ−ト法によって形成す
る。
【００１６】この後、図５(d) に示すように、加熱処理
Ｈを行い、図５(e) に示すように、上層の位相シフト層
をリフトオフ可能な材料層６をリフトオフ除去する。こ
の後、洗浄、検査し、不要な欠陥領域のない、リフトオ
フ後の位相シフト層３ｋを有する位相シフトマスクブラ
ンクの位相シフト層が完成する。
Ｈを行い、図５(e) に示すように、上層の位相シフト層
をリフトオフ可能な材料層６をリフトオフ除去する。こ
の後、洗浄、検査し、不要な欠陥領域のない、リフトオ
フ後の位相シフト層３ｋを有する位相シフトマスクブラ
ンクの位相シフト層が完成する。
【００１７】また、この方法は、上シフタ−型の位相シ
フトマスクの製造方法においても、位相シフタ−層形成
の前段階に、加熱処理によって溶融・除去できる物質の
パターンを位相シフト層を除去したい任意の領域に形成
しておくことによって全く同様にして適用できる。
フトマスクの製造方法においても、位相シフタ−層形成
の前段階に、加熱処理によって溶融・除去できる物質の
パターンを位相シフト層を除去したい任意の領域に形成
しておくことによって全く同様にして適用できる。
【００１８】
（実施例１）ネサ膜による導電層を成膜したＱｚ (石
英) 基板に位相シフト層の除去したい領域にのみ、フェ
ノ−ル（融点40.85 ℃) を用いて除去用パターン (上層
の位相シフト層をリフトオフ可能な材料層のパターン)
を形成した。この上から除去用パターンを溶解しないＳ
ＯＧをスピンコ−トした。この基板を約60℃に加熱し、
除去用パターンを溶解、除去用パターンと除去用パター
ンの上の位相シフト層 (ＳＯＧ）を併せてリフトオフ除
去した。この後に、クロムをスパッタして遮光層を形成
した位相シフトマスクブランクは、ＳＯＧ剥がれ等が発
生せず、良品率が高く、高精度の位相シフトマスクブラ
ンクが得られた。
英) 基板に位相シフト層の除去したい領域にのみ、フェ
ノ−ル（融点40.85 ℃) を用いて除去用パターン (上層
の位相シフト層をリフトオフ可能な材料層のパターン)
を形成した。この上から除去用パターンを溶解しないＳ
ＯＧをスピンコ−トした。この基板を約60℃に加熱し、
除去用パターンを溶解、除去用パターンと除去用パター
ンの上の位相シフト層 (ＳＯＧ）を併せてリフトオフ除
去した。この後に、クロムをスパッタして遮光層を形成
した位相シフトマスクブランクは、ＳＯＧ剥がれ等が発
生せず、良品率が高く、高精度の位相シフトマスクブラ
ンクが得られた。
【００１９】（実施例２）クロムの遮光膜パターンを形
成した基板に、位相シフト層を除去したい領域にのみ、
フェノ−ル（融点40.85 ℃) を用いて除去用パターン
(上層の位相シフト層をリフトオフ可能な材料層のパタ
ーン) を形成した。この上から除去用パターンを溶解し
ないＳＯＧをスピンコ−トした。この基板を約60℃に加
熱し、除去用パターンを溶解、除去用パターンと除去用
パターン上の位相シフト層 (ＳＯＧ）を併せてリフトオ
フ除去した。このようにして欠陥領域のない位相シフト
層を形成した後は、従来法同様に、レジスト層を形成
し、製版、位相シフト層をエッチングすることによって
位相シフトパターン（位相シフター）を形成し、更に、
レジストパターンの剥離をおこなった。完成した位相シ
フトマスクは、ＳＯＧ剥がれ等が発生せず、短製造期間
で，良品率が高く、高精度の位相シフトマスクを得るこ
とができた。
成した基板に、位相シフト層を除去したい領域にのみ、
フェノ−ル（融点40.85 ℃) を用いて除去用パターン
(上層の位相シフト層をリフトオフ可能な材料層のパタ
ーン) を形成した。この上から除去用パターンを溶解し
ないＳＯＧをスピンコ−トした。この基板を約60℃に加
熱し、除去用パターンを溶解、除去用パターンと除去用
パターン上の位相シフト層 (ＳＯＧ）を併せてリフトオ
フ除去した。このようにして欠陥領域のない位相シフト
層を形成した後は、従来法同様に、レジスト層を形成
し、製版、位相シフト層をエッチングすることによって
位相シフトパターン（位相シフター）を形成し、更に、
レジストパターンの剥離をおこなった。完成した位相シ
フトマスクは、ＳＯＧ剥がれ等が発生せず、短製造期間
で，良品率が高く、高精度の位相シフトマスクを得るこ
とができた。
【００２０】
【発明の効果】本発明によれば、位相シフトマスクブラ
ンク及び位相シフトマスクの製造工程において、ＳＯＧ
の厚膜が欠けたり割れたりすることによる欠陥の多発を
防止し、製造期間の短期化、低コストを可能とした。
ンク及び位相シフトマスクの製造工程において、ＳＯＧ
の厚膜が欠けたり割れたりすることによる欠陥の多発を
防止し、製造期間の短期化、低コストを可能とした。
【図１】位相シフト法を示す説明図である。
【図２】従来法を示す説明図である。
【図３】従来の位相シフトマスクブランクの製造工程を
示す概念の断面図である。
示す概念の断面図である。
【図４】従来の位相シフトマスクの製造工程を示す概念
の断面図である。
の断面図である。
【図５】本発明の位相シフトマスクブランクの製造工程
を示す概念の断面図である。
を示す概念の断面図である。
１ 基板 ２ 遮光層 ２ｐ 遮光パターン ３ 位相シフト層 ３ｐ 位相シフター（位相シフトパターン） ３ｋ リフトオフ後の位相シフト層 ４ 導電層 ５ 電離放射線レジスト層 ５ｐ 電離放射線レジストパターン ６ 上層の位相シフト層をリフトオフ可能な材料層 Ｌ 光 Ｓ スパッタリング ＩＲ 電離放射線 ＥＰ エッチングプラズマ ＯＰ 酸素プラズマ Ｈ 加熱処理
Claims (5)
- 【請求項１】 基板の周辺部に、上層の位相シフト層を
リフトオフ可能な材料層を設ける工程と、上層にスピン
コートにより位相シフト層を設ける工程と、位相シフト
層をリフトオフする工程とを包含し、前記リフトオフが
加熱により行われることを特徴とする位相シフトマスク
ブランクの製造方法。 - 【請求項２】 基板の周辺部に、上層の位相シフト層を
リフトオフ可能な材料層を設ける工程と、上層にスピン
コートにより位相シフト層を設ける工程と、位相シフト
層をリフトオフする工程とを包含し、前記リフトオフが
加熱により行われることを特徴とする位相シフトマスク
の製造方法。 - 【請求項３】 上層の位相シフト層をリフトオフ可能な
材料層が、常温(25℃) で固体、150 ℃以下の融点をも
ち、適温加熱で融解する物質であることを特徴とする請
求項１〜２いずれか１項記載の製造方法。 - 【請求項４】 基板の周辺部に、上層の位相シフト層
を、加熱によりリフトオフ可能な材料層を有し、上層に
スピンコートによる位相シフト層を有することを特徴と
する位相シフトマスクブランク。 - 【請求項５】 上層の位相シフト層をリフトオフ可能な
材料層が、常温(25℃) で固体、150 ℃以下の融点をも
ち、適温加熱で融解する物質であることを特徴とする請
求項４記載の位相シフトマスクブランク。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28115392A JP3234995B2 (ja) | 1992-09-28 | 1992-09-28 | 位相シフトマスクブランクと位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法 |
| KR1019930017279A KR100298610B1 (ko) | 1992-09-01 | 1993-08-31 | 위상쉬프트포토마스크,위상쉬프트포토마스크블랭크및이들의제조방법 |
| DE69328220T DE69328220T2 (de) | 1992-09-01 | 1993-08-31 | Verfahren zur Herstellung einer Phasenschiebermaske oder eines Phasenschiebermasken-Rohlings |
| EP93113895A EP0585872B1 (en) | 1992-09-01 | 1993-08-31 | Process for fabricating a phase shift photomask or phase shift photomask blank |
| US08/453,079 US5702847A (en) | 1992-09-01 | 1995-05-30 | Phase shift photomask, phase shift photomask blank, and process for fabricating them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28115392A JP3234995B2 (ja) | 1992-09-28 | 1992-09-28 | 位相シフトマスクブランクと位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06110195A JPH06110195A (ja) | 1994-04-22 |
| JP3234995B2 true JP3234995B2 (ja) | 2001-12-04 |
Family
ID=17635101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28115392A Expired - Fee Related JP3234995B2 (ja) | 1992-09-01 | 1992-09-28 | 位相シフトマスクブランクと位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234995B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5435699B2 (ja) * | 2009-03-06 | 2014-03-05 | ナミックス株式会社 | 配線基板の製造方法、配線基板および半導体装置 |
-
1992
- 1992-09-28 JP JP28115392A patent/JP3234995B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06110195A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298610B1 (ko) | 위상쉬프트포토마스크,위상쉬프트포토마스크블랭크및이들의제조방법 | |
| US5556724A (en) | Phase shift photomask and method of producing same | |
| US5695896A (en) | Process for fabricating a phase shifting mask | |
| JP3312703B2 (ja) | 位相シフトフォトマスクの修正方法 | |
| JPH06130647A (ja) | 光学マスク及びその欠陥修正方法 | |
| JP3234995B2 (ja) | 位相シフトマスクブランクと位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法 | |
| JPH05289305A (ja) | 位相シフトフォトマスク | |
| JP3225074B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JP3251665B2 (ja) | 位相シフト層を有するフォトマスクの修正方法 | |
| JPH0468352A (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JP3210705B2 (ja) | 位相シフトフォトマスク | |
| JP3011222B2 (ja) | 位相シフトマスクの製造方法 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JPH0580492A (ja) | 位相シフト層を有するフオトマスクの製造方法 | |
| JP3308021B2 (ja) | 位相シフトフォトマスクブランク及び位相シフトフォトマスク | |
| JP3409924B2 (ja) | フォトマスクおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法 | |
| JP3207913B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JP3034096B2 (ja) | 位相シフトフォトマスクの修正方法 | |
| JPH10333318A (ja) | 位相シフトフォトマスク及びその製造方法 | |
| JPH0619112A (ja) | 位相シフトマスクの製造方法 | |
| JPH06110196A (ja) | 位相シフトマスクブランク及び位相シフトマスクの製造方法 | |
| JPH08297358A (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH05142750A (ja) | フオトマスクおよびその製造方法 | |
| JPH05275303A (ja) | 露光方法およびそれに用いるフォトマスク | |
| JPH05142758A (ja) | フオトマスクの欠陥修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |