JP3234572U - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP3234572U
JP3234572U JP2021003075U JP2021003075U JP3234572U JP 3234572 U JP3234572 U JP 3234572U JP 2021003075 U JP2021003075 U JP 2021003075U JP 2021003075 U JP2021003075 U JP 2021003075U JP 3234572 U JP3234572 U JP 3234572U
Authority
JP
Japan
Prior art keywords
die
substrate
encapsulant
electrically connected
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021003075U
Other languages
English (en)
Inventor
ミン ツン，ユエ
ミン ヤン，チア
イェン ツァイ，フイ
リン，ユ−チェン
ジュン ス，ペイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Application granted granted Critical
Publication of JP3234572U publication Critical patent/JP3234572U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ユーザがメモリカードおよびＳＩＭカードの両方を使用するのに好都合な半導体パッケージを提供する。
【解決手段】半導体パッケージは、第１の基板１１０、第１のダイ１３０、複数の第１の電気接点１５０、第１の封止材１６０、第２の基板２１０、第２のダイ２３２、第３のダイ２３３、複数の第２の電気接点２５０、第２の封止材２６０および接着剤層１９０を含む。第１のダイは第１の基板の第１の表面１１１に配置されている。第１の電気接点は第１の基板の第２の表面１１２に配置され、第１のダイに電気的に接続されている。第１の封止材は第１のダイを封入し、第１の基板の第１の表面２１１に形成されている。第２および第３のダイは第２の基板の第１の表面に配置されている。第２の電気接点は第２の基板の第２の表面２１２に配置され、第２および第３のダイに電気的に接続されている。
【選択図】図１

Description

本出願は、２０１９年７月２日に出願された台湾特許出願第１０８１２３３３７号に基づき、かつその優先権を主張するものであり、その開示内容全体が参照により本明細書に組み込まれる。
本開示は、半導体パッケージおよびその製造方法に関し、より詳細にはメモリカードおよびＳＩＭカードを有する半導体パッケージならびにその製造方法に関する。
多くの既存の携帯電話は、メモリカードを挿入することによってユーザが自身でデータ記憶容量を増加させるのを可能にするように設計されている。上記設計を達成するために、携帯電話は通常それぞれ、トレイによって保持される別個のメモリおよびＳＩＭカードを受け入れるためのスロットを有する。しかし、ユーザが自身の携帯電話に２つの別個のカードを保持するのは少し不都合である。
上記を考慮して、本開示は、ユーザがメモリカードおよびＳＩＭカードの両方を使用するのに好都合な半導体パッケージおよびその製造方法を提供する。
第１の実施形態では、本開示の半導体パッケージは、第１の基板、第２の基板、第１のダイ、第２のダイ、第３のダイ、複数の第１の電気接点、複数の第２の電気接点、第１の封止材、第２の封止材および接着剤層を含む。第１および第２の基板はそれぞれ対向する第１の表面および第２の表面を有する。第１のダイは第１の基板の第１の表面に配置されている。第２のダイおよび第３のダイは第２の基板の第１の表面に配置されている。第１の電気接点は第１の基板の第２の表面に配置されており、かつ第１のダイに電気的に接続されている。第１の電気接点は第１の外部回路に電気的に接続することができる。第２の電気接点は第２の基板の第２の表面に配置されており、かつ第２のダイおよび第３のダイにそれぞれ電気的に接続されている。第２の電気接点は第２の外部回路に電気的に接続することができる。第１の封止材は第１のダイを封入するために第１の基板の第１の表面に形成されており、第１の封止材は底面を有する。第２の封止材は第２のダイおよび第３のダイを封入するために第２の基板の第１の表面に形成されており、第２の封止材は上面を有する。接着剤層は第１の封止材と第２の封止材との間に形成されており、かつ第１の封止材の底面および第２の封止材の上面に接着されている。
第２の実施形態では、本開示の半導体パッケージは、第１の基板、第２の基板、第１のダイ、第２のダイ、第３のダイ、複数の第１の電気接点、複数の第２の電気接点、複数の支持部材および封止材を含む。第１および第２の基板はそれぞれ対向する第１の表面および第２の表面を有する。第１のダイは第１の基板の第１の表面に配置されている。第２のダイおよび第３のダイは第２の基板の第１の表面に配置されている。第１の電気接点は第１の基板の第２の表面に配置されており、かつ第１のダイに電気的に接続されている。第１の電気接点は第１の外部回路に電気的に接続することができる。第２の電気接点は第２の基板の第２の表面に配置されており、かつ第２のダイおよび第３のダイにそれぞれ電気的に接続されている。第２の電気接点は第２の外部回路に電気的に接続することができる。支持部材は第１の基板と第２の基板との間の距離を維持するために第１の基板と第２の基板との間に配置されている。封止材は第１のダイ、第２のダイ、第３のダイおよび支持部材を封入するために第１の基板と第２の基板との間に形成されている。
半導体パッケージの製造方法は、対向する第１の表面および第２の表面を有する第１の基板を用意する工程であって、複数の第１の電気接点を第１の基板の第２の表面に配置し、第１の電気接点を第１の外部回路に電気的に接続させることができるように構成する工程と、第１のダイを第１の基板の第１の表面に配置し、かつ第１のダイを第１の電気接点に電気的に接続する工程と、複数の半田ボールを第１の基板の第１の表面に形成する工程と、対向する第１の表面および第２の表面を有する第２の基板を用意する工程であって、複数の第２の電気接点を第２の基板の第２の表面に配置し、第２の電気接点を第２の外部回路に電気的に接続させることができるように構成する工程と、第２のダイおよび第３のダイを第２の基板の第１の表面に配置し、かつ第２のダイおよび第３のダイを第２の電気接点にそれぞれ電気的に接続する工程と、半田ボールを溶解し、次いで冷却して第１の基板と第２の基板との間の距離を維持するための複数の支持部材を形成する工程と、第１のダイ、第２のダイ、第３のダイおよび支持部材を封入するために第１の基板と第２の基板との間に封止材を形成する工程とを含む。
本開示の半導体パッケージによれば、メモリカードおよびＳＩＭカードはパッケージにおいて互いに一体化されている。ユーザは、ＳＩＭカードまたはメモリカードの使用を変更するために、本パッケージの上面または下面にあるゴールドフィンガーが携帯電話内のゴールドフィンガーにそれぞれ接触するように、必要に応じて本パッケージをひっくり返してそれを携帯電話のスロットの中に挿入することができる。
本開示の上記ならびにさらなる目的、特徴および利点は、添付の図面を参照しながら進める以下の詳細な説明からより容易に明らかになるであろう。
本開示の態様は添付の図面と共に解釈される場合に、以下の詳細な説明から最も良好に理解される。工業における標準的技法に従って、様々な特徴は正確な比率どおりに描かれていないことに留意されたい。実際には、考察を明確にするために様々な特徴の寸法は任意に拡大縮小されている場合がある。
本開示の第１の実施形態に係る半導体パッケージの概略図である。 本開示の第２の実施形態に係る半導体パッケージの概略図である。 図２の半導体パッケージの製造方法を示す。 図２の半導体パッケージの製造方法を示す。 図２の半導体パッケージの製造方法を示す。 図２の半導体パッケージの製造方法を示す。 図２の半導体パッケージの製造方法を示す。
以下の開示は、本開示の異なる特徴を実現するための多くの異なる実施形態または例を提供する。構成要素および配置の具体例は本開示を簡略化するために以下に記載されている。これらは当然ながら単に例であって本考案を限定するものではない。例えば、以下の説明において「第１の特徴を第２の特徴の上に形成する」とは、第１および第２の特徴が直接接触して形成されている実施形態を含んでもよく、かつ第１および第２の特徴が直接接触していなくてもいいようにさらなる特徴を第１の特徴と第２の特徴との間に形成することができる実施形態も含んでもよい。また、本開示は様々な例において符号および／または文字を繰り返している場合がある。この繰り返しは簡潔性および明確性のためのものであり、それ自体では考察されている様々な実施形態および／または構成間の関係を示してはいない。
さらに、「〜の真下」、「〜の下」、「下側」、「〜の上」および「上側」などの空間的相対用語は、図に示されている１つの要素または特徴の別の要素または特徴に対する関係を記述するための説明を容易にするために本明細書で使用されている場合がある。空間的相対用語は、図に示さられている向きに加えて使用または動作中の装置の異なる向きを包含することが意図されている。当該装置はそれ以外の向きに方向づけることができ（９０°または他の向きに回転させることができ）、本明細書で使用される空間的相対記述子はそれに応じて同様に解釈することができる。
図１を参照すると、本開示の第１の実施形態に係る半導体パッケージは第１の基板１１０を含む。第１の基板１１０は単層もしくは多層回路基板であってもよいが、それに限定されない。第１の基板１１０は対向する第１の表面１１１および第２の表面１１２を有し、かつ第１の表面１１１および第２の表面１１２は異なる平面に位置している。例えば、第１の表面１１１は底面であり、かつ第２の表面１１２は上面であるが、それに限定されない。第１の表面１１１にはその上に第１のダイ１３０が設けられており、かつ第１のダイ１３０は加入者識別モジュール（ＳＩＭ）ダイであってもよいが、それに限定されない。第１のダイ１３０は対向する第１の表面および第２の表面を有する。第１のダイ１３０の第１の表面は接着剤層を介して第１の基板１１０の第１の表面１１１に取り付けられている。第１のダイ１３０の第２の表面は活性面である。第１の基板１１０には複数の第１のボンディングワイヤ１４０がさらに設けられている。第１のボンディングワイヤ１４０のそれぞれの一端は第１のダイ１３０の活性面に接続されており、かつその他端は第１の基板１１０の第１の表面１１１に接続されている。従って、第１のダイ１３０は第１のボンディングワイヤ１４０を介して第１の基板１１０に電気的に接続されている。また上記実施形態に加えて、第１のダイ１３０はフリップチップ方式で第１の基板１１０の第１の表面１１１に配置されていてもよい。より具体的には、複数の半田ボールを第１のダイ１３０の活性面に設ける。第１のダイ１３０の活性面を第１の基板１１０の第１の表面１１１に面するように位置決めする。次いで半田ボールをリフロープロセスによって溶解して第１のダイ１３０の活性面を第１の基板１１０に電気的に接続する。フリップチップ技術は従来のものであるため、さらに説明はしない。
第１の基板１１０の第１の表面１１１には第１の封止材１６０がさらに設けられている。第１の封止材１６０は第１のダイ１３０および第１のボンディングワイヤ１４０を封入する。第１の封止材１６０は平坦な底面を有するが、それに限定されない。また第１の封止材１６０は凹凸底面を有していてもよい。第１の基板１１０の第２の表面１１２には複数の第１の電気接点１５０が設けられており、かつ第１の電気接点１５０はゴールドフィンガーであってもよい。第１の電気接点１５０は第１の基板１１０上のトレースおよび第１のボンディングワイヤ１４０によって第１のダイ１３０に電気的に接続されている。第１のダイ１３０は第１の基板１１０上の第１の電気接点１５０を介して外部回路に電気的に接続されていてもよい。
本開示の第１の実施形態に係る半導体パッケージは第２の基板２１０をさらに含む。第２の基板２１０は単層もしくは多層回路基板であってもよいが、それに限定されない。第２の基板２１０は対向する第１の表面２１１および第２の表面２１２を有し、かつ第１の表面２１１および第２の表面２１２は異なる平面に位置している。例えば、第１の表面２１１は上面であり、かつ第２の表面２１２は底面であるが、それに限定されない。第１の表面２１１には第２のダイ２３２および第３のダイ２３３を含む複数のダイが設けられている。第２のダイ２３２はフラッシュメモリダイなどの不揮発性メモリダイであってもよいが、それに限定されない。第３のダイ２３３はコントローラダイであってもよいが、それに限定されない。第２のダイ２３２および第３のダイ２３３はそれぞれ対向する第１の表面および第２の表面を有する。第２のダイ２３２の第１の表面は、接着剤層を介して第２の基板２１０の第１の表面２１１に取り付けられている。第２のダイ２３２の第２の表面は活性面である。第３のダイ２３３の第１の表面は接着剤層を介して第２の基板２１０の第１の表面２１１に取り付けられている。第３のダイ２３３の第２の表面は活性面である。第２の基板２１０には複数の第２のボンディングワイヤ２４２および複数の第３のボンディングワイヤ２４３がさらに設けられている。第２のボンディングワイヤ２４２のそれぞれの一端は第２のダイ２３２の活性面に接続されており、かつその他端は第２の基板２１０の第１の表面２１１に接続されている。第３のボンディングワイヤ２４３のそれぞれの一端は第３のダイ２３３の活性面に接続されており、かつその他端は第２の基板２１０の第１の表面２１１に接続されている。従って、第２のダイ２３２は第２のボンディングワイヤ２４２を介して第２の基板２１０に電気的に接続されており、かつ第３のダイ２３３は第３のボンディングワイヤ２４３を介して第２の基板２１０に電気的に接続されている。また上記実施形態に加えて、第２のダイ２３２および／または第３のダイ２３３はフリップチップ方式で第２の基板２１０の第１の表面２１１に配置されていてもよい。
第２の基板２１０の第１の表面２１１には第２の封止材２６０がさらに設けられている。第２の封止材２６０は、第２のダイ２３２、第３のダイ２３３、第２のボンディングワイヤ２４２および第３のボンディングワイヤ２４３を封入する。第２の封止材２６０は平坦な上面を有するが、それに限定されない。また第２の封止材２６０は凹凸上面を有していてもよい。第２の基板２１０の第２の表面２１２には複数の第２の電気接点２５０が設けられており、かつ第２の電気接点２５０はゴールドフィンガーであってもよい。第２の電気接点２５０は第２の基板２１０上のトレースおよび第２のボンディングワイヤ２４２によって第２のダイ２３２に電気的に接続されている。第２の電気接点２５０は、第２の基板２１０上のトレースおよび第３のボンディングワイヤ２４３によって第３のダイ２３３に電気的に接続されている。第２のダイ２３２および第３のダイ２３３は、第２の基板２１０上の第２の電気接点２５０を介して外部回路に電気的に接続されていてもよい。第１の封止材１６０は第２の封止材２６０の上に固定されている。さらに、接着剤層１９０は第１の封止材１６０と第２の封止材２６０との間に配置されている。接着剤層１９０は第１の封止材１６０の底面および第２の封止材２６０の上面に接着されている。つまり、第１の封止材１６０の底面は接着剤層１９０を介して第２の封止材２６０の上面に結合されている。
本開示の第１の実施形態に係る半導体パッケージは実際には、独立して動作することができる第１のパッケージおよび第２のパッケージを含み、第１のパッケージは第２のパッケージの上に固定されている。第１のパッケージは、第１の基板１１０、第１のダイ１３０、第１のボンディングワイヤ１４０および第１の電気接点１５０を含む。第２のパッケージは、第２の基板２１０、第２のダイ２３２、第３のダイ２３３、第２のボンディングワイヤ２４２、第３のボンディングワイヤ２４３および第２の電気接点２５０を含む。
図２を参照すると、本開示の第２の実施形態に係る半導体パッケージも、本開示の第１の実施形態に係る半導体パッケージにおける第１の基板１１０、第２の基板２１０、第１のダイ１３０、第２のダイ２３２、第３のダイ２３３、第２のボンディングワイヤ２４２および第３のボンディングワイヤ２４３を含む。これらの図では、同一の符号はこれらの図に共通する実質的に同一の要素を示す場合に使用されている。第１の実施形態と比較して、第１のダイ１３０は本実施形態では第１の基板１１０の第１の表面１１１に配置されている。第２のダイ２３２および第３のダイ２３３は第２の基板２１０の第１の表面２１１に配置されており、かつ第２のボンディングワイヤ２４２および第３のボンディングワイヤ２４３を介してそれぞれ第２の基板２１０に電気的に接続されている。第１のダイ１３０は、第１の基板１１０の第２の表面１１２にある第１の電気接点１５０を介して外部回路に電気的に接続されていてもよい。第２のダイ２３２および第３のダイ２３３は、第２の基板２１０の第２の表面２１２にある第２の電気接点２５０を介して外部回路に電気的に接続されていてもよい。
但し、第１のダイ１３０は本実施形態ではフリップチップ方式で第１の基板１１０の上に配置されている。複数の支持部材３８０は、第１の基板１１０と第２の基板２１０との間の距離を維持するために第１の基板１１０と第２の基板２１０との間に配置されている。さらに封止材３９０が、第１のダイ１３０、第２のダイ２３２、第３のダイ２３３、第２のボンディングワイヤ２４２、第３のボンディングワイヤ２４３および支持部材３８０を封入するために第１の基板１１０と第２の基板２１０との間に設けられている。支持部材３８０はスズなどの金属で作られていてもよいが、それに限定されない。また支持部材３８０は非金属材料で作られていてもよい。支持部材３８０が金属で作られている場合、それらを第１の基板１１０および第２の基板２１０を電気的に接続するための導電性トレースとして使用してもよい。また上記実施形態に加えて、第１のダイ１３０は複数のボンディングワイヤを介して第１の基板１１０に電気的に接続されていてもよく、かつ第２のダイ２３２および／または第３のダイ２３３はフリップチップ方式で第２の基板２１０の第１の表面２１１に配置されていてもよい。
図３〜図７は図２の半導体パッケージの製造方法を示す。図３を参照すると、第１の基板１１０が用意されている。第１の基板１１０は対向する第１の表面１１１および第２の表面１１２を有する。第１のダイ１３０が第１の基板１１０に電気的に接続されるように、複数の第１のダイ１３０はフリップチップ方式で第１の基板１１０の第１の表面１１１に配置されているが、それに限定されない。複数の半田ボール１８０が第１の基板１１０の第１の表面１１１に形成されている。複数の第１の電気接点１５０が第１の基板１１０の第２の表面１１２に形成されている。第１の電気接点１５０は第１のダイ１３０にそれぞれ電気的に接続されていてもよい。
図４を参照すると、次いで第１の基板１１０の分割された部分にそれぞれ第１のダイ１３０、複数の半田ボール１８０および複数の第１の電気接点１５０の１つが設けられるように、第１の基板１１０が切断されている。
図５を参照すると、第２の基板２１０が用意されている。第２の基板２１０は対向する第１の表面２１１および第２の表面２１２を有する。複数の第２のダイ２３２および複数の第３のダイ２３３は接着剤層を介してそれぞれ第２の基板２１０の第１の表面２１１に取り付けられている。第２のダイ２３２および第３のダイ２３３が第２のボンディングワイヤ２４２および第３のボンディングワイヤ２４３を介してそれぞれ第２の基板２１０に電気的に接続されるように、複数の第２のボンディングワイヤ２４２および複数の第３のボンディングワイヤ２４３が第２の基板２１０に設けられている。第２のダイ２３２および第３のダイ２３３をそれぞれ第２の電気接点２５０を介して外部回路に電気的に接続させることができるように、複数の第２の電気接点２５０が第２の基板２１０の第２の表面２１２に形成されている。
図６を参照すると、第１の基板１１０の分割された部分の上にある半田ボール１８０がリフロープロセスにより加熱および溶解されて第２の基板２１０の第１の表面２１１に結合されている。冷却後に半田ボール１８０は、第１の基板１１０と第２の基板２１０との間の距離を維持するための複数の支持部材３８０に形成されている。次いで封止材３９０が、第１のダイ１３０、第２のダイ２３２、第３のダイ２３３、第２のボンディングワイヤ２４２、第３のボンディングワイヤ２４３および支持部材３８０を封入するために第１の基板１１０と第２の基板２１０との間に形成されている。
図７を参照すると、封止材３９０および第２の基板２１０が分割されて図２の複数の半導体パッケージが形成されている。
本開示の半導体パッケージによれば、メモリカードおよびＳＩＭカードはパッケージにおいて互いに一体化されている。ユーザは、ＳＩＭカードまたはメモリカードの使用を変更するために、本パッケージの上面または下面にあるゴールドフィンガーが携帯電話内のゴールドフィンガーにそれぞれ接触するように、必要に応じて本パッケージをひっくり返してそれを携帯電話のスロットの中に挿入することができる。
例示を目的として本開示の好ましい実施形態を開示してきたが、当業者であれば、添付の実用新案登録請求の範囲に開示されている本開示の範囲および趣旨から逸脱することなく様々な修正、追加および置換が可能であることを理解するであろう。

Claims (5)

  1. 対向する第１の表面および第２の表面を有する第１の基板と、
    前記第１の基板の前記第１の表面に配置された第１のダイと、
    前記第１の基板の前記第２の表面に配置され、かつ前記第１のダイに電気的に接続された複数の第１の電気接点であって、第１の外部回路に電気的に接続させることができるように構成された複数の第１の電気接点と、
    前記第１のダイを封入するために前記第１の基板の前記第１の表面に形成された第１の封止材であって、底面を有する第１の封止材と、
    対向する第１の表面および第２の表面を有する第２の基板と、
    どちらも前記第２の基板の前記第１の表面に配置された第２のダイおよび第３のダイと、
    前記第２の基板の前記第２の表面に配置され、かつ前記第２のダイおよび前記第３のダイにそれぞれ電気的に接続された複数の第２の電気接点であって、第２の外部回路に電気的に接続させることができるように構成された第２の電気接点と、
    前記第２のダイおよび前記第３のダイを封入するために前記第２の基板の前記第１の表面に形成された第２の封止材であって、上面を有する第２の封止材と、
    前記第１の封止材と前記第２の封止材との間に形成された接着剤層であって、前記第１の封止材の前記底面および前記第２の封止材の前記上面に接着されている接着剤層と
    を含み、
    前記第１のダイは加入者識別モジュール（ＳＩＭ）ダイであり、前記第２のダイは不揮発性メモリダイであり、かつ前記第３のダイはコントローラダイである、
    半導体パッケージ。
  2. 前記第１の封止材によって封入された複数の第１のボンディングワイヤであって、前記第１のダイを前記第１の基板に電気的に接続する第１のボンディングワイヤと、
    前記第２の封止材によって封入された複数の第２のボンディングワイヤであって、前記第２のダイを前記第２の基板に電気的に接続する第２のボンディングワイヤと、
    前記第２の封止材によって封入された複数の第３のボンディングワイヤであって、前記第３のダイを前記第２の基板に電気的に接続する第３のボンディングワイヤと
    をさらに含む、請求項１に記載の半導体パッケージ。
  3. 対向する第１の表面および第２の表面を有する第１の基板と、
    前記第１の基板の前記第１の表面に配置された第１のダイと、
    前記第１の基板の前記第２の表面に配置され、かつ前記第１のダイに電気的に接続された複数の第１の電気接点であって、第１の外部回路に電気的に接続させることができるように構成された第１の電気接点と、
    対向する第１の表面および第２の表面を有する第２の基板と、
    どちらも前記第２の基板の前記第１の表面に配置された第２のダイおよび第３のダイと、
    前記第２の基板の前記第２の表面に配置され、かつ前記第２のダイおよび前記第３のダイにそれぞれ電気的に接続された複数の第２の電気接点であって、第２の外部回路に電気的に接続させることができるように構成された複数の第２の電気接点と、
    前記第１の基板と前記第２の基板との間の距離を維持するために前記第１の基板と前記第２の基板との間に配置された複数の支持部材と、
    前記第１のダイ、前記第２のダイ、前記第３のダイおよび前記支持部材を封入するために前記第１の基板と前記第２の基板との間に形成された封止材と
    を含み、
    前記第１のダイは加入者識別モジュール（ＳＩＭ）ダイであり、前記第２のダイは不揮発性メモリダイであり、かつ前記第３のダイはコントローラダイである、
    半導体パッケージ。
  4. 前記封止材によって封入された複数の第２のボンディングワイヤであって、前記第２のダイを前記第２の基板に電気的に接続する第２のボンディングワイヤと、
    前記封止材によって封入された複数の第３のボンディングワイヤであって、前記第３のダイを前記第２の基板に電気的に接続する第３のボンディングワイヤと
    をさらに含む、請求項３に記載の半導体パッケージ。
  5. 前記支持部材はスズで作られている、請求項３に記載の半導体パッケージ。
JP2021003075U 2019-07-02 2021-08-06 半導体パッケージ Active JP3234572U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108123337A TWI708533B (zh) 2019-07-02 2019-07-02 半導體封裝件及其製法
TW108123337 2019-07-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020100008A Continuation JP2021009998A (ja) 2019-07-02 2020-06-09 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP3234572U true JP3234572U (ja) 2021-10-21

Family

ID=74065489

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020100008A Pending JP2021009998A (ja) 2019-07-02 2020-06-09 半導体パッケージおよびその製造方法
JP2021003075U Active JP3234572U (ja) 2019-07-02 2021-08-06 半導体パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020100008A Pending JP2021009998A (ja) 2019-07-02 2020-06-09 半導体パッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US20210005574A1 (ja)
JP (2) JP2021009998A (ja)
TW (1) TWI708533B (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626445B2 (ja) * 2004-08-24 2011-02-09 ソニー株式会社 半導体パッケージの製造方法
JP2006253430A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
CN103715112B (zh) * 2012-10-08 2016-06-15 中山市汉仁电子有限公司 一种智能卡sim模块的生产方法
KR20140067359A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 적층형 반도체 패키지
US9368427B2 (en) * 2013-02-01 2016-06-14 Mxtran Inc. Integrated circuit film and method of manufacturing the same
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体

Also Published As

Publication number Publication date
JP2021009998A (ja) 2021-01-28
US20210005574A1 (en) 2021-01-07
TWI708533B (zh) 2020-10-21
TW202103527A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
CN101127344B (zh) Ic封装体、堆叠式ic封装器件及制造方法
KR102320046B1 (ko) 캐스케이드 칩 스택을 갖는 반도체 패키지
CN102522393B (zh) 封装器件及封装多个集成电路的组件
US8637978B2 (en) System-in-a-package based flash memory card
CN205231038U (zh) 包括阶梯型基板的半导体封装
US20080050859A1 (en) Methods for a multiple die integrated circuit package
US20070096265A1 (en) Multiple die integrated circuit package
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
KR20100095268A (ko) 반도체 패키지 및 그 제조 방법
KR20110041313A (ko) 적층형 고상 드라이브 및 그 제조 방법
KR20130082298A (ko) 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치
US9402315B2 (en) Semiconductor package having magnetic connection member
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
JP2006527924A (ja) 積層可能な集積回路パッケージおよびその方法
CN100466246C (zh) 用于封装的柔性基板
JP3234572U (ja) 半導体パッケージ
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
JP3161488U (ja) 電子記憶装置用パッケージ
CN104008982A (zh) 芯片封装工艺及芯片封装
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
US20140151870A1 (en) Semiconductor package including a heat-spreading part and method for its manufacture
CN112908945A (zh) 一种封装组件、电子设备及封装方法
CN112242388A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210813

R150 Certificate of patent or registration of utility model

Ref document number: 3234572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150