JP3233951B2 - カラービデオ信号変換装置 - Google Patents
カラービデオ信号変換装置Info
- Publication number
- JP3233951B2 JP3233951B2 JP10443991A JP10443991A JP3233951B2 JP 3233951 B2 JP3233951 B2 JP 3233951B2 JP 10443991 A JP10443991 A JP 10443991A JP 10443991 A JP10443991 A JP 10443991A JP 3233951 B2 JP3233951 B2 JP 3233951B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color video
- video signal
- color
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
Description
【０００１】
【産業上の利用分野】この発明はカラービデオ信号変換
装置に関する。特定的には、この発明は、たとえばビデ
オゲーム機から出力されるＮＴＳＣ方式のカラービデオ
信号をＰＡＬ方式（またはＳＥＣＡＭ方式）のカラービ
デオ信号に変換する、カラービデオ信号変換装置に関す
る。
装置に関する。特定的には、この発明は、たとえばビデ
オゲーム機から出力されるＮＴＳＣ方式のカラービデオ
信号をＰＡＬ方式（またはＳＥＣＡＭ方式）のカラービ
デオ信号に変換する、カラービデオ信号変換装置に関す
る。
【０００２】
【従来の技術】ＮＴＳＣ方式においてはカラーサブキャ
リアの周波数は3.58ＭＨｚであり、カラー情報（色相）
はカラーバースト信号（通常０°）に対する相対位相で
表現される。一方、ＰＡＬ方式でも、色相はカラーバー
スト信号に対する相対位相で表現されるが、カラーサブ
キャリアの周波数は4.43ＭＨｚであり、しかもカラーバ
ースト信号の位相がライン毎に交互に反転されている。
リアの周波数は3.58ＭＨｚであり、カラー情報（色相）
はカラーバースト信号（通常０°）に対する相対位相で
表現される。一方、ＰＡＬ方式でも、色相はカラーバー
スト信号に対する相対位相で表現されるが、カラーサブ
キャリアの周波数は4.43ＭＨｚであり、しかもカラーバ
ースト信号の位相がライン毎に交互に反転されている。
【０００３】このように、ＮＴＳＣ方式とＰＡＬ方式と
ではカラーサブキャリアの周波数やカラー変調方式が違
うので、たとえば１９９０年４月１７日付で発行された
アメリカ合衆国特許第４，９１８，４３４に開示されて
いるようなビデオゲーム機から出力されるＮＴＳＣ方式
のカラービデオ信号をＰＡＬ方式のテレビジョンモニタ
にそのまま表示することはできない。
ではカラーサブキャリアの周波数やカラー変調方式が違
うので、たとえば１９９０年４月１７日付で発行された
アメリカ合衆国特許第４，９１８，４３４に開示されて
いるようなビデオゲーム機から出力されるＮＴＳＣ方式
のカラービデオ信号をＰＡＬ方式のテレビジョンモニタ
にそのまま表示することはできない。
【０００４】一方、たとえば、１９８８年１１月８日付
で出願公開された特開昭６３−２６９８８０には、ＮＴ
ＳＣ方式のカラービデオ信号をＰＡＬ方式のカラービデ
オ信号に変換できる方式変換装置が開示されている。こ
の従来技術においては、送信側のＹ／Ｃ分離器によって
ＮＴＳＣ方式のクロマ信号が抽出され、それがデコーダ
でデコードされ、フレームメモリに蓄えられる。フレー
ムメモリから読み出された位相データが受信側に送信さ
れるが、受信側では受信したデータを別のフレームメモ
リに記憶する。そして、受信側フレームメモリに蓄えら
れたデータが読み出されてエンコーダに与えられる。こ
のとき、送信側のフレームメモリと受信側のフレームメ
モリとを異なるクロック周波数で動作させることによっ
て、上述のカラーサブキャリアの周波数の違いに対処し
ている。
で出願公開された特開昭６３−２６９８８０には、ＮＴ
ＳＣ方式のカラービデオ信号をＰＡＬ方式のカラービデ
オ信号に変換できる方式変換装置が開示されている。こ
の従来技術においては、送信側のＹ／Ｃ分離器によって
ＮＴＳＣ方式のクロマ信号が抽出され、それがデコーダ
でデコードされ、フレームメモリに蓄えられる。フレー
ムメモリから読み出された位相データが受信側に送信さ
れるが、受信側では受信したデータを別のフレームメモ
リに記憶する。そして、受信側フレームメモリに蓄えら
れたデータが読み出されてエンコーダに与えられる。こ
のとき、送信側のフレームメモリと受信側のフレームメ
モリとを異なるクロック周波数で動作させることによっ
て、上述のカラーサブキャリアの周波数の違いに対処し
ている。
【０００５】
【発明が解決しようとする課題】上述の従来技術におい
ては、送信側および受信側の両方に大容量のフレームメ
モリが必要であり、しかも送信側においては高速のＡ／
Ｄ変換器を、受信側においては高速のＤ／Ａ変換器をそ
れぞれ必要とするので、非常に高価である。したがっ
て、この従来技術は、安価でなければならない家庭用ビ
デオゲーム機などには不向きである。
ては、送信側および受信側の両方に大容量のフレームメ
モリが必要であり、しかも送信側においては高速のＡ／
Ｄ変換器を、受信側においては高速のＤ／Ａ変換器をそ
れぞれ必要とするので、非常に高価である。したがっ
て、この従来技術は、安価でなければならない家庭用ビ
デオゲーム機などには不向きである。
【０００６】それゆえに、この発明の主たる目的は、安
価なカラービデオ信号変換装置を提供することである。
価なカラービデオ信号変換装置を提供することである。
【０００７】
【課題を解決するための手段】この発明は、色相が第１
のバースト信号に対する第１のクロマ信号の位相として
取り扱われる第１のカラービデオ信号を、色相が第２の
バースト信号に対する第２のクロマ信号の位相として取
り扱われる第２のカラービデオ信号に変換するビデオ信
号変換装置であって、第１のカラービデオ信号に含まれ
る第１のクロマ信号の周波数に相関する周波数の第１の
クロックを発生する第１クロック発生手段、第２のカラ
ービデオ信号に含まれる第２のクロマ信号の周波数に相
関する周波数の第２のクロックを発生する第２クロック
発生手段、第１のクロックに基づいて第１のカラービデ
オ信号に含まれる第１のバースト信号に対する第１のク
ロマ信号の位相を検出して、その位相を表す第１のカラ
ーコードを出力する位相検出手段、位相検出手段からの
第１のカラーコードを第２のカラービデオ信号のための
第２のカラーコードに変換するコード変換手段、および
第２のクロックと第２のカラーコードとに基づいて第２
のカラービデオ信号の第２のクロマ信号を発生するクロ
マ信号発生手段を備える、カラービデオ信号変換装置で
ある。
のバースト信号に対する第１のクロマ信号の位相として
取り扱われる第１のカラービデオ信号を、色相が第２の
バースト信号に対する第２のクロマ信号の位相として取
り扱われる第２のカラービデオ信号に変換するビデオ信
号変換装置であって、第１のカラービデオ信号に含まれ
る第１のクロマ信号の周波数に相関する周波数の第１の
クロックを発生する第１クロック発生手段、第２のカラ
ービデオ信号に含まれる第２のクロマ信号の周波数に相
関する周波数の第２のクロックを発生する第２クロック
発生手段、第１のクロックに基づいて第１のカラービデ
オ信号に含まれる第１のバースト信号に対する第１のク
ロマ信号の位相を検出して、その位相を表す第１のカラ
ーコードを出力する位相検出手段、位相検出手段からの
第１のカラーコードを第２のカラービデオ信号のための
第２のカラーコードに変換するコード変換手段、および
第２のクロックと第２のカラーコードとに基づいて第２
のカラービデオ信号の第２のクロマ信号を発生するクロ
マ信号発生手段を備える、カラービデオ信号変換装置で
ある。
【０００８】
【０００９】
【作用】たとえば家庭用ビデオゲーム機から入力端に、
ＮＴＳＣ方式に従った第１のカラービデオ信号が入力さ
れ、この第１のカラービデオ信号から、クロマ信号／輝
度信号分離回路によってＮＴＳＣ方式のクロマ信号（第
１のクロマ信号）が抽出される。この第１のクロマ信号
がカラーデコーダに与えられる。カラーデコーダは第１
のクロックに従って動作するカウンタないしシフトレジ
スタ手段を含む。カウンタないしシフトレジスタ手段に
よって第１のクロマ信号の位相が検出され、その位相に
相当する第１のカラーコードが得られる。このデコーダ
からの第１のカラーコードがコード変換器によってたと
えばＰＡＬ方式のための第２のカラーコードに変換され
る。第２のカラーコードがＰＡＬエンコーダに与えられ
ると、ＰＡＬエンコーダは、第２のクロックおよび第２
のカラーコードに基づいて、ＰＡＬクロマ信号（第２の
クロマ信号）を出力する。そして、第２のクロマ信号は
信号合成手段において、クロマ信号／輝度信号分離回路
によって分離された元の輝度信号と合成され、同期信号
合成手段によってさらに第２のカラービデオ信号のため
の同期信号が付加される。このようにして、第２のカラ
ービデオ信号が得られる。
ＮＴＳＣ方式に従った第１のカラービデオ信号が入力さ
れ、この第１のカラービデオ信号から、クロマ信号／輝
度信号分離回路によってＮＴＳＣ方式のクロマ信号（第
１のクロマ信号）が抽出される。この第１のクロマ信号
がカラーデコーダに与えられる。カラーデコーダは第１
のクロックに従って動作するカウンタないしシフトレジ
スタ手段を含む。カウンタないしシフトレジスタ手段に
よって第１のクロマ信号の位相が検出され、その位相に
相当する第１のカラーコードが得られる。このデコーダ
からの第１のカラーコードがコード変換器によってたと
えばＰＡＬ方式のための第２のカラーコードに変換され
る。第２のカラーコードがＰＡＬエンコーダに与えられ
ると、ＰＡＬエンコーダは、第２のクロックおよび第２
のカラーコードに基づいて、ＰＡＬクロマ信号（第２の
クロマ信号）を出力する。そして、第２のクロマ信号は
信号合成手段において、クロマ信号／輝度信号分離回路
によって分離された元の輝度信号と合成され、同期信号
合成手段によってさらに第２のカラービデオ信号のため
の同期信号が付加される。このようにして、第２のカラ
ービデオ信号が得られる。
【００１０】なお、ＮＴＳＣ方式のフィールド周波数は
６０Ｈｚであるのに対して、ＰＡＬ方式においては、フ
ィールド周波数は一般に５０Ｈｚである。したがって、
ＮＴＳＣ方式の垂直同期信号をそのままＰＡＬ方式の垂
直同期信号として用いることはできない。そこで、同期
信号発生手段がＮＴＳＣ方式の同期信号に基づいてＰＡ
Ｌ方式の同期信号を発生し、それを同期信号合成手段に
与えるようにしている。
６０Ｈｚであるのに対して、ＰＡＬ方式においては、フ
ィールド周波数は一般に５０Ｈｚである。したがって、
ＮＴＳＣ方式の垂直同期信号をそのままＰＡＬ方式の垂
直同期信号として用いることはできない。そこで、同期
信号発生手段がＮＴＳＣ方式の同期信号に基づいてＰＡ
Ｌ方式の同期信号を発生し、それを同期信号合成手段に
与えるようにしている。
【００１１】また、上述のフィールド周波数差すなわち
フィールド周期の差に効果的に対処するために、第１の
カラービデオ信号が入力端から入力されるのを停止し、
フィールド周期の差に相当する時間の間、強制的にブラ
ンキング期間が設定される。具体的には、第１のカラー
ビデオ信号を発生する手段たとえばビデオゲーム機のＰ
ＰＵのクロックを停止する。ただし、実施例では、この
強制的ブランキング期間においても、必要に応じて、Ｃ
ＰＵがＰＰＵにアクセスできるように、ＣＰＵからのア
クセス信号に応答してＰＰＵにクロックを与えるように
している。
フィールド周期の差に効果的に対処するために、第１の
カラービデオ信号が入力端から入力されるのを停止し、
フィールド周期の差に相当する時間の間、強制的にブラ
ンキング期間が設定される。具体的には、第１のカラー
ビデオ信号を発生する手段たとえばビデオゲーム機のＰ
ＰＵのクロックを停止する。ただし、実施例では、この
強制的ブランキング期間においても、必要に応じて、Ｃ
ＰＵがＰＰＵにアクセスできるように、ＣＰＵからのア
クセス信号に応答してＰＰＵにクロックを与えるように
している。
【００１２】
【発明の効果】この発明によれば、第１のカラーテレビ
ジョン方式のクロマ信号の色相を第１のカラーコードに
デコードし、その第１のカラーコードを第２のカラーテ
レビジョン方式に適合する第２のカラーコードに変換
し、その第２のカラーコードに従ってＰＡＬ方式のクロ
マ信号を発生するので、先に挙げた従来技術のような大
容量のフレームメモリや高速のＡ／Ｄ変換器およびＤ／
Ａ変換器を設ける必要はない。したがってカラービデオ
信号変換装置が非常に安価になる。そのため、この発明
は、家庭用ビデオゲーム機などのビデオ信号変換装置と
して好適する。
ジョン方式のクロマ信号の色相を第１のカラーコードに
デコードし、その第１のカラーコードを第２のカラーテ
レビジョン方式に適合する第２のカラーコードに変換
し、その第２のカラーコードに従ってＰＡＬ方式のクロ
マ信号を発生するので、先に挙げた従来技術のような大
容量のフレームメモリや高速のＡ／Ｄ変換器およびＤ／
Ａ変換器を設ける必要はない。したがってカラービデオ
信号変換装置が非常に安価になる。そのため、この発明
は、家庭用ビデオゲーム機などのビデオ信号変換装置と
して好適する。
【００１３】また、もし第１のカラーテレビジョン方式
のフィールド周期と第２のカラーテレビジョン方式のフ
ィールド周期との間に差があるとき、その差に相当する
期間を強制的にブランキング期間として設定するように
すれば、同期が乱れることはない。この発明の上述の目
的，その他の目的，特徴および利点は、図面を参照して
行う以下の実施例の詳細な説明から一層明らかとなろ
う。
のフィールド周期と第２のカラーテレビジョン方式のフ
ィールド周期との間に差があるとき、その差に相当する
期間を強制的にブランキング期間として設定するように
すれば、同期が乱れることはない。この発明の上述の目
的，その他の目的，特徴および利点は、図面を参照して
行う以下の実施例の詳細な説明から一層明らかとなろ
う。
【００１４】
【実施例】図２には家庭用ビデオゲーム機の全体ブロッ
ク図が示され、以下には、この発明がこのような家庭用
ビデオゲーム機に適用された実施例について説明する。
しかしながら、この発明は家庭用ビデオゲーム機だけで
なく、他の任意の装置から出力されるＮＴＳＣ方式のカ
ラービデオ信号のＰＡＬ方式（またはＳＥＣＡＭ方式）
のカラービデオ信号の変換に適用できることを予め指摘
しておく。
ク図が示され、以下には、この発明がこのような家庭用
ビデオゲーム機に適用された実施例について説明する。
しかしながら、この発明は家庭用ビデオゲーム機だけで
なく、他の任意の装置から出力されるＮＴＳＣ方式のカ
ラービデオ信号のＰＡＬ方式（またはＳＥＣＡＭ方式）
のカラービデオ信号の変換に適用できることを予め指摘
しておく。
【００１５】図２に示すビデオゲーム機１０は本体１２
を含み、この本体１２にはＣＰＵ(Central Processing
Unit：中央処理ユニット) １４およびＰＰＵ(Picture P
rocessing Unit：画像処理ユニット) １６が設けられ
る。ＣＰＵ１４およびＰＰＵ１６、すなわち本体１２に
は、コネクタ１８を通して、メモリカートリッジ２０が
装着される。メモリカートリッジ２０には、図示しない
が、ゲームの実行に必要なプログラムを記憶したプログ
ラムメモリやゲームのための静止画（背景画）や動画
（オブジェクト）のキャラクタを表示するためにキャラ
クタのグラフィックデータ（ドットデータ）を記憶した
キャラクタメモリなどが設けられる。
を含み、この本体１２にはＣＰＵ(Central Processing
Unit：中央処理ユニット) １４およびＰＰＵ(Picture P
rocessing Unit：画像処理ユニット) １６が設けられ
る。ＣＰＵ１４およびＰＰＵ１６、すなわち本体１２に
は、コネクタ１８を通して、メモリカートリッジ２０が
装着される。メモリカートリッジ２０には、図示しない
が、ゲームの実行に必要なプログラムを記憶したプログ
ラムメモリやゲームのための静止画（背景画）や動画
（オブジェクト）のキャラクタを表示するためにキャラ
クタのグラフィックデータ（ドットデータ）を記憶した
キャラクタメモリなどが設けられる。
【００１６】ＣＰＵ１４にはワークＲＡＭ２２が接続さ
れ、ＰＰＵ１６にはビデオＲＡＭ２４が接続される。Ｃ
ＰＵ１４はコネクタ１８を通してメモリカートリッジ２
０のプログラムメモリからロードされたゲームプログラ
ムを読み出し、それをワークＲＡＭ２２にストアする。
そして、ＰＰＵ１６は、メモリカートリッジ２０のキャ
ラクタメモリから読み出されたキャラクタデータをビデ
オＲＡＭ２４にストアする。ＰＰＵ１６はゲームプログ
ラムに従ったＣＰＵ１４の制御の下で、ビデオＲＡＭ２
４からのグラフィックデータを読み出し、それをＮＴＳ
Ｃ方式のコンポジットカラービデオ信号VNTSC に変換す
る。ただし、この実施例では、コンポジットカラービデ
オ信号は変調を受けていないいわゆるベースバンド信号
として出力される。
れ、ＰＰＵ１６にはビデオＲＡＭ２４が接続される。Ｃ
ＰＵ１４はコネクタ１８を通してメモリカートリッジ２
０のプログラムメモリからロードされたゲームプログラ
ムを読み出し、それをワークＲＡＭ２２にストアする。
そして、ＰＰＵ１６は、メモリカートリッジ２０のキャ
ラクタメモリから読み出されたキャラクタデータをビデ
オＲＡＭ２４にストアする。ＰＰＵ１６はゲームプログ
ラムに従ったＣＰＵ１４の制御の下で、ビデオＲＡＭ２
４からのグラフィックデータを読み出し、それをＮＴＳ
Ｃ方式のコンポジットカラービデオ信号VNTSC に変換す
る。ただし、この実施例では、コンポジットカラービデ
オ信号は変調を受けていないいわゆるベースバンド信号
として出力される。
【００１７】前述のＰＰＵ１６からのコンポジットカラ
ービデオ信号VNTSC はＮＴＳＣ／ＰＡＬ変換装置２６に
与えられる。ＮＴＳＣ／ＰＡＬ変換装置２６にはクロッ
ク信号21M が与えられる。このクロック信号21Mは具体
的には、21.31250ＭＨｚの周波数を有し、ＣＰＵ１４お
よびＰＰＵ１６のシステムクロックの基礎となる原発振
器から得られる。ＮＴＳＣ／ＰＡＬ変換装置２６には、
さらに、ＣＰＵ１４から、信号/WE および/200X が与え
られる。ただし、記号“/ ”は、この明細書において
は、反転（負論理）を意味することに留意されたい。信
号/WE はＣＰＵ１４がＰＰＵ１６に対して書込アクセス
する際にローレベルとなる信号であり、信号/200X はＰ
ＰＵ１６のアドレス“２００Ｘ”をデコードしたとき得
られる信号であり、この信号がローレベルのときＰＰＵ
１６がＣＰＵ１４によってアクセスされることを示す。
後に詳細に説明するように、ＮＴＳＣ／ＰＡＬ変換装置
２６は、ＰＰＵ１６からのコンポジットカラービデオ信
号VNTSC をＰＡＬ方式のコンポジットカラービデオ信号
VPALに変換してそれを出力する。ＰＡＬコンポジットカ
ラービデオ信号VPALは出力端子２８からそのままベース
バンド信号として出力され得る。しかしながら、ＰＡＬ
コンポジットカラービデオ信号VPALは、ＣＰＵ１４から
のサウンド信号とともに、ＲＦモジュレータ３０に与え
られ、そのＲＦモジュレータ３０によってＰＡＬ方式の
コンポジットカラーテレビジョン信号に変換されてもよ
い。このＰＡＬコンポジットカラーテレビジョン信号は
端子３２に出力され得る。
ービデオ信号VNTSC はＮＴＳＣ／ＰＡＬ変換装置２６に
与えられる。ＮＴＳＣ／ＰＡＬ変換装置２６にはクロッ
ク信号21M が与えられる。このクロック信号21Mは具体
的には、21.31250ＭＨｚの周波数を有し、ＣＰＵ１４お
よびＰＰＵ１６のシステムクロックの基礎となる原発振
器から得られる。ＮＴＳＣ／ＰＡＬ変換装置２６には、
さらに、ＣＰＵ１４から、信号/WE および/200X が与え
られる。ただし、記号“/ ”は、この明細書において
は、反転（負論理）を意味することに留意されたい。信
号/WE はＣＰＵ１４がＰＰＵ１６に対して書込アクセス
する際にローレベルとなる信号であり、信号/200X はＰ
ＰＵ１６のアドレス“２００Ｘ”をデコードしたとき得
られる信号であり、この信号がローレベルのときＰＰＵ
１６がＣＰＵ１４によってアクセスされることを示す。
後に詳細に説明するように、ＮＴＳＣ／ＰＡＬ変換装置
２６は、ＰＰＵ１６からのコンポジットカラービデオ信
号VNTSC をＰＡＬ方式のコンポジットカラービデオ信号
VPALに変換してそれを出力する。ＰＡＬコンポジットカ
ラービデオ信号VPALは出力端子２８からそのままベース
バンド信号として出力され得る。しかしながら、ＰＡＬ
コンポジットカラービデオ信号VPALは、ＣＰＵ１４から
のサウンド信号とともに、ＲＦモジュレータ３０に与え
られ、そのＲＦモジュレータ３０によってＰＡＬ方式の
コンポジットカラーテレビジョン信号に変換されてもよ
い。このＰＡＬコンポジットカラーテレビジョン信号は
端子３２に出力され得る。
【００１８】なお、ＮＴＳＣ／ＰＡＬ変換装置２６のみ
が本体１２とは別の外部回路として構成され、またはＲ
Ｆモジュレータ３０のみが本体１２とは別の外部回路と
して構成され、またはＮＴＳＣ／ＰＡＬ変換装置２６お
よびＲＦモジュレータ３０のみが１つのハウジングに組
み込まれた本体１２とは別の外部回路として構成されて
もよい。
が本体１２とは別の外部回路として構成され、またはＲ
Ｆモジュレータ３０のみが本体１２とは別の外部回路と
して構成され、またはＮＴＳＣ／ＰＡＬ変換装置２６お
よびＲＦモジュレータ３０のみが１つのハウジングに組
み込まれた本体１２とは別の外部回路として構成されて
もよい。
【００１９】図３を参照して、図２に示すＮＴＳＣ／Ｐ
ＡＬ変換装置２６は、図１に詳細に示される変換回路３
４を含む。ＰＰＵ１６（図２）から与えられるＮＴＳＣ
方式のコンポジットカラービデオ信号VNTSC は、同期分
離回路３６およびクロマ信号／輝度信号分離回路３８に
与えられる。同期分離回路３６は、具体的には、同期信
号を分離するための回路を含み、コンポジットカラービ
デオ信号VNTSC からディジタルレベルに変換されたコン
ポジット同期信号NTSCSYNC（水平同期信号Hsync ＋垂直
同期信号Vsync ）を出力する。このコンポジット同期信
号NTSCSYNCが同期信号処理回路４０およびＰＰＵ停止制
御回路４２に与えられる。
ＡＬ変換装置２６は、図１に詳細に示される変換回路３
４を含む。ＰＰＵ１６（図２）から与えられるＮＴＳＣ
方式のコンポジットカラービデオ信号VNTSC は、同期分
離回路３６およびクロマ信号／輝度信号分離回路３８に
与えられる。同期分離回路３６は、具体的には、同期信
号を分離するための回路を含み、コンポジットカラービ
デオ信号VNTSC からディジタルレベルに変換されたコン
ポジット同期信号NTSCSYNC（水平同期信号Hsync ＋垂直
同期信号Vsync ）を出力する。このコンポジット同期信
号NTSCSYNCが同期信号処理回路４０およびＰＰＵ停止制
御回路４２に与えられる。
【００２０】一般に、ＮＴＳＣ方式の場合にはフィール
ド周波数は６０Ｈｚであり、ＰＡＬ方式の場合にはフィ
ールド周波数は５０Ｈｚである。したがって、６０Ｈｚ
のＮＴＳＣ方式のカラービデオ信号を５０ＨｚのＰＡＬ
方式のカラービデオ信号に変換するためには、両者のフ
ィールド周期の差に相当する時間の間、ＰＡＬカラービ
デオ信号が出力されないように強制的にブランキング期
間を設定する必要がある。このような強制的ブランキン
グ期間の設定のために、実施例では、ＰＰＵ１６（図
２）の動作を停止する。すなわち、後に詳細に説明する
が、同期信号処理回路４０はフィールド周波数が５０Ｈ
ｚであるときローレベルとなる信号60/50に応じて、Ｐ
ＰＵ１６の動作を停止させるための信号TSTOP を出力す
る。また、同期信号処理回路４０は、６０Ｈｚの垂直同
期信号Vsync および水平同期信号Hsync （ＮＴＳＣコン
ポジット同期信号NTSCSYNC）を５０Ｈｚの垂直同期信号
Vsync´およびHsync ´（ＰＡＬコンポジット同期信号
PALSYNC ）に変換する。ＰＰＵ停止制御回路４２は信号
TSTOP に応答してＰＰＵ１６のクロック信号PPUCLKを停
止するための回路である。
ド周波数は６０Ｈｚであり、ＰＡＬ方式の場合にはフィ
ールド周波数は５０Ｈｚである。したがって、６０Ｈｚ
のＮＴＳＣ方式のカラービデオ信号を５０ＨｚのＰＡＬ
方式のカラービデオ信号に変換するためには、両者のフ
ィールド周期の差に相当する時間の間、ＰＡＬカラービ
デオ信号が出力されないように強制的にブランキング期
間を設定する必要がある。このような強制的ブランキン
グ期間の設定のために、実施例では、ＰＰＵ１６（図
２）の動作を停止する。すなわち、後に詳細に説明する
が、同期信号処理回路４０はフィールド周波数が５０Ｈ
ｚであるときローレベルとなる信号60/50に応じて、Ｐ
ＰＵ１６の動作を停止させるための信号TSTOP を出力す
る。また、同期信号処理回路４０は、６０Ｈｚの垂直同
期信号Vsync および水平同期信号Hsync （ＮＴＳＣコン
ポジット同期信号NTSCSYNC）を５０Ｈｚの垂直同期信号
Vsync´およびHsync ´（ＰＡＬコンポジット同期信号
PALSYNC ）に変換する。ＰＰＵ停止制御回路４２は信号
TSTOP に応答してＰＰＵ１６のクロック信号PPUCLKを停
止するための回路である。
【００２１】また、クロマ信号／輝度信号分離回路３８
は、ディジタルレベルに変換されたＮＴＳＣ方式のクロ
マ信号（ＮＴＳＣクロマ信号）を出力し、それを上述の
変換回路３４に与えるとともに、輝度信号と垂直同期信
号Vsync および水平信号Hsync とを重畳した信号を同期
信号キャンセラ４４に与える。同期キャンセラ４４は輝
度信号のみを抽出するように、水平同期信号Hsync およ
び垂直同期信号Vsyncをキャンセルする。
は、ディジタルレベルに変換されたＮＴＳＣ方式のクロ
マ信号（ＮＴＳＣクロマ信号）を出力し、それを上述の
変換回路３４に与えるとともに、輝度信号と垂直同期信
号Vsync および水平信号Hsync とを重畳した信号を同期
信号キャンセラ４４に与える。同期キャンセラ４４は輝
度信号のみを抽出するように、水平同期信号Hsync およ
び垂直同期信号Vsyncをキャンセルする。
【００２２】発振器４６はクロック信号26M を出力す
る。このクロック信号26M は、具体的には、26.6017125
ＭＨｚの周波数を有し、その周波数はＰＡＬ方式のカラ
ーサブキャリア周波数４．４３ＭＨｚの６倍に選ばれ
る。一方、先に説明したクロック信号21M はＮＴＳＣ方
式のカラーサブキャリア周波数３．５８ＭＨｚの６倍に
選ばれている。発振器４６からのクロック信号26M は変
換回路３４および同期信号処理回路４０に与えられる。
同期信号処理回路４０はバースト信号の位置でハイレベ
ルとなるバースト位置信号BPS を変換回路３４に与え
る。
る。このクロック信号26M は、具体的には、26.6017125
ＭＨｚの周波数を有し、その周波数はＰＡＬ方式のカラ
ーサブキャリア周波数４．４３ＭＨｚの６倍に選ばれ
る。一方、先に説明したクロック信号21M はＮＴＳＣ方
式のカラーサブキャリア周波数３．５８ＭＨｚの６倍に
選ばれている。発振器４６からのクロック信号26M は変
換回路３４および同期信号処理回路４０に与えられる。
同期信号処理回路４０はバースト信号の位置でハイレベ
ルとなるバースト位置信号BPS を変換回路３４に与え
る。
【００２３】変換回路３４は、図１を参照して後に詳細
に説明するが、ＮＴＳＣクロマ信号をＰＡＬクロマ信号
に変換し、それを、クロマ信号／輝度信号合成回路４８
に与える。このクロマ信号／輝度信号合成回路４８に
は、さらに、同期信号キャンセラ４４から出力される輝
度信号が与えられる。そして、このクロマ信号／輝度信
号合成回路４８においては、ＰＡＬクロマ信号と元の輝
度信号とが合成され、合成信号がさらに同期信号合成回
路５０に与えられる。この同期信号合成回路５０には、
同期信号処理回路４０からのＰＡＬコンポジット同信号
PALSYNC すなわち水平同期信号Hsync ´および垂直同期
信号Vsync´が与えられる。同期信号合成回路５０で
は、クロマ信号／輝度信号合成回路４８から出力される
合成信号（ＰＡＬクロマ信号＋輝度信号）に対して、さ
らに、水平同期信号Hsync ´および垂直同期信号Vsync
´が混合される。したがって、この同期信号合成回路５
０からはＰＡＬ方式のコンポジットカラービデオ信号
（第２のカラービデオ信号信号）が端子２８に与えられ
ることになる。ただし、この第２のカラービデオ信号は
ベースバンド信号である。
に説明するが、ＮＴＳＣクロマ信号をＰＡＬクロマ信号
に変換し、それを、クロマ信号／輝度信号合成回路４８
に与える。このクロマ信号／輝度信号合成回路４８に
は、さらに、同期信号キャンセラ４４から出力される輝
度信号が与えられる。そして、このクロマ信号／輝度信
号合成回路４８においては、ＰＡＬクロマ信号と元の輝
度信号とが合成され、合成信号がさらに同期信号合成回
路５０に与えられる。この同期信号合成回路５０には、
同期信号処理回路４０からのＰＡＬコンポジット同信号
PALSYNC すなわち水平同期信号Hsync ´および垂直同期
信号Vsync´が与えられる。同期信号合成回路５０で
は、クロマ信号／輝度信号合成回路４８から出力される
合成信号（ＰＡＬクロマ信号＋輝度信号）に対して、さ
らに、水平同期信号Hsync ´および垂直同期信号Vsync
´が混合される。したがって、この同期信号合成回路５
０からはＰＡＬ方式のコンポジットカラービデオ信号
（第２のカラービデオ信号信号）が端子２８に与えられ
ることになる。ただし、この第２のカラービデオ信号は
ベースバンド信号である。
【００２４】図１に詳細に示す変換回路３４は、クロマ
信号／輝度信号分離回路３８（図３）からのＮＴＳＣク
ロマ信号を受けるカラーデコーダ５２を含む。このカラ
ーデコーダ５２は具体的には図４に示す回路構成を有
し、ＮＴＳＣクロマ信号に基づいて、６ビットの第１の
カラーコード（ＮＴＳＣ方式におけるカラーバースト信
号に対する相対位相を表すコード）を出力する。この６
ビットのカラーコードはコード変換器５４に与えられ
る。このコード変換器５４は、ＮＴＳＣ方式のカラーコ
ードをＰＡＬ方式のカラーコードに変換し、６ビットの
第２のカラーコード（ＰＡＬ方式におけるカラーバース
ト信号に対する相対位相を表すコード）をＰＡＬエンコ
ーダ５６に与える。
信号／輝度信号分離回路３８（図３）からのＮＴＳＣク
ロマ信号を受けるカラーデコーダ５２を含む。このカラ
ーデコーダ５２は具体的には図４に示す回路構成を有
し、ＮＴＳＣクロマ信号に基づいて、６ビットの第１の
カラーコード（ＮＴＳＣ方式におけるカラーバースト信
号に対する相対位相を表すコード）を出力する。この６
ビットのカラーコードはコード変換器５４に与えられ
る。このコード変換器５４は、ＮＴＳＣ方式のカラーコ
ードをＰＡＬ方式のカラーコードに変換し、６ビットの
第２のカラーコード（ＰＡＬ方式におけるカラーバース
ト信号に対する相対位相を表すコード）をＰＡＬエンコ
ーダ５６に与える。
【００２５】また、クロマ信号／輝度信号分離回路３８
（図３）からのＮＴＳＣクロマ信号およびクロック信号
21M は、タイマ(Watch DogTimer) ５８に与えられる。
このタイマ５８はＮＴＳＣクロマ信号がなくなったタイ
ミングからクロック信号21Mをカウントし、一定時間、
たとえばクロマ信号の１サイクルＴ×８／６（300 ｎｓ
ｅｃ）の間クロマ信号がないとき、ビデオ信号がモノク
ロ信号であると判断し、ローレベルのカラーキラー信号
を出力する。このカラーキラー信号は上述のＰＡＬエン
コーダ５６に含まれるカラーキラー６０に与えられる。
カラーキラー６０はローレベルのカラーキラー信号に応
答して、ＰＡＬエンコーダ５６からＰＡＬクロマ信号が
出力されるのを停止する。
（図３）からのＮＴＳＣクロマ信号およびクロック信号
21M は、タイマ(Watch DogTimer) ５８に与えられる。
このタイマ５８はＮＴＳＣクロマ信号がなくなったタイ
ミングからクロック信号21Mをカウントし、一定時間、
たとえばクロマ信号の１サイクルＴ×８／６（300 ｎｓ
ｅｃ）の間クロマ信号がないとき、ビデオ信号がモノク
ロ信号であると判断し、ローレベルのカラーキラー信号
を出力する。このカラーキラー信号は上述のＰＡＬエン
コーダ５６に含まれるカラーキラー６０に与えられる。
カラーキラー６０はローレベルのカラーキラー信号に応
答して、ＰＡＬエンコーダ５６からＰＡＬクロマ信号が
出力されるのを停止する。
【００２６】ただし、結果的にＰＡＬクロマ信号にカラ
ー信号が含まれなければよいのであるから、第１のカラ
ーコードが入力されないかまたは第２のカラーコードが
出力されないように、カラーキラー６０は図１の点線で
示すようにコード変換器５４に設けられてもよい。さら
に、水平同期信号Hsync がトグルフリップフロップ（Ｔ
−ＦＦ）６２に与えられる。このＴ−ＦＦ６２は、水平
同期信号Hsync 毎に交互にハイレベルまたはローレベル
となるライン判別信号LPをコード変換器５４に与える。
ー信号が含まれなければよいのであるから、第１のカラ
ーコードが入力されないかまたは第２のカラーコードが
出力されないように、カラーキラー６０は図１の点線で
示すようにコード変換器５４に設けられてもよい。さら
に、水平同期信号Hsync がトグルフリップフロップ（Ｔ
−ＦＦ）６２に与えられる。このＴ−ＦＦ６２は、水平
同期信号Hsync 毎に交互にハイレベルまたはローレベル
となるライン判別信号LPをコード変換器５４に与える。
【００２７】ここで、図４を参照して、変換回路３４に
含まれるカラーデコーダ５２について詳細に説明する。
図２に示す本件出願人の製造販売にかかるテレビゲーム
機“ファミリコンピュータ”（登録商標）または“Nint
endo Entertainment System （ＮＥＳ）”（登録商標）
においては、１２の色相と４段階の明度とを組み合わせ
て４８のカラーのカラー信号を発生する。ただし、明度
はＮＴＳＣ方式およびＰＡＬ方式において共通であるた
め、ＮＴＳＣ方式のカラービデオ信号をＰＡＬ方式のカ
ラービデオ信号に変換するためには、１２の色相だけを
変換すればよい。このようなＮＴＳＣクロマ信号の色相
をデコードするためには、カラーバースト信号に同期し
た１２進カウンタを用いてクロマ信号の立ち上がりおよ
び立ち下がりのそれぞれのタイミングにおけるカウント
値によって、クロマ信号の色相を表すカラーコードを得
るようにすればよい。
含まれるカラーデコーダ５２について詳細に説明する。
図２に示す本件出願人の製造販売にかかるテレビゲーム
機“ファミリコンピュータ”（登録商標）または“Nint
endo Entertainment System （ＮＥＳ）”（登録商標）
においては、１２の色相と４段階の明度とを組み合わせ
て４８のカラーのカラー信号を発生する。ただし、明度
はＮＴＳＣ方式およびＰＡＬ方式において共通であるた
め、ＮＴＳＣ方式のカラービデオ信号をＰＡＬ方式のカ
ラービデオ信号に変換するためには、１２の色相だけを
変換すればよい。このようなＮＴＳＣクロマ信号の色相
をデコードするためには、カラーバースト信号に同期し
た１２進カウンタを用いてクロマ信号の立ち上がりおよ
び立ち下がりのそれぞれのタイミングにおけるカウント
値によって、クロマ信号の色相を表すカラーコードを得
るようにすればよい。
【００２８】なお、図４に示す実施例においては、この
ようなカラーコードのデコードのために、上述の１２進
カウンタの代わりにシフトレジスタを用い、１２種類の
カラーコードを表すのに６ビットのデータを用いる。す
なわち、第１，第２，第３および第４のシフトレジスタ
６４，６６，６８および７０が用いられる。第１シフト
レジスタ６４〜第４シフトレジスタ７０は、いずれも、
６ビットのプリセッタブルシフトレジスタとして構成さ
れる。同期信号処理回路４０（図３）から与えられるバ
ースト位置信号BPS の立ち上がりエッジを表す信号BPS1
が第１および第２シフトレジスタ６４および６６のプリ
セット信号として与えられる。バースト位置信号BPS の
立ち下がりエッジを表す信号BPS2が第３シフトレジスタ
６８および第４シフトレジスタ７０のプリセット信号と
して与えられる。一方、第１シフトレジスタ６４および
第３シフトレジスタ６８にはクロック信号21M の立ち上
がりが与えられる。第１および第３シフトレジスタ６４
および６８は、このクロック信号21M の立ち上がりタイ
ミングに応答してシフト動作を行う。第２シフトレジス
タ６６および第４シフトレジスタ７０にはクロック信号
21M の立ち下がりが与えられる。第２および第４シフト
レジスタ６６および７０は、クロック信号21M の立ち下
がりタイミングに応答してシフト動作を行う。そして、
第１シフトレジスタ６４の下位３ビットおよび第２シフ
トレジスタ６６の下位３ビットの合計６ビットのデータ
がラッチ７２に与えられる。また、第３シフトレジスタ
６８の下位３ビットおよび第４シフトレジスタ７０の下
位３ビットの合計６ビットのデータがラッチ７４に与え
られる。
ようなカラーコードのデコードのために、上述の１２進
カウンタの代わりにシフトレジスタを用い、１２種類の
カラーコードを表すのに６ビットのデータを用いる。す
なわち、第１，第２，第３および第４のシフトレジスタ
６４，６６，６８および７０が用いられる。第１シフト
レジスタ６４〜第４シフトレジスタ７０は、いずれも、
６ビットのプリセッタブルシフトレジスタとして構成さ
れる。同期信号処理回路４０（図３）から与えられるバ
ースト位置信号BPS の立ち上がりエッジを表す信号BPS1
が第１および第２シフトレジスタ６４および６６のプリ
セット信号として与えられる。バースト位置信号BPS の
立ち下がりエッジを表す信号BPS2が第３シフトレジスタ
６８および第４シフトレジスタ７０のプリセット信号と
して与えられる。一方、第１シフトレジスタ６４および
第３シフトレジスタ６８にはクロック信号21M の立ち上
がりが与えられる。第１および第３シフトレジスタ６４
および６８は、このクロック信号21M の立ち上がりタイ
ミングに応答してシフト動作を行う。第２シフトレジス
タ６６および第４シフトレジスタ７０にはクロック信号
21M の立ち下がりが与えられる。第２および第４シフト
レジスタ６６および７０は、クロック信号21M の立ち下
がりタイミングに応答してシフト動作を行う。そして、
第１シフトレジスタ６４の下位３ビットおよび第２シフ
トレジスタ６６の下位３ビットの合計６ビットのデータ
がラッチ７２に与えられる。また、第３シフトレジスタ
６８の下位３ビットおよび第４シフトレジスタ７０の下
位３ビットの合計６ビットのデータがラッチ７４に与え
られる。
【００２９】また、エッジ検出回路７６がＮＴＳＣクロ
マ信号を受け、このＮＴＳＣクロマ信号の立ち上がりお
よび立ち下がりを検出する。立ち上がりエッジ信号はラ
ッチ７２のラッチ信号として与えられる。立ち下がりエ
ッジ信号はラッチ７４のラッチ信号として与えられる。
このように、ＮＴＳＣクロマ信号の立ち上がりエッジお
よび立ち下がりエッジの両方でカラーコードをラッチす
る理由は次の通りである。すなわち、図１に示す実施例
のビデオゲーム機においては、ドットクロックが原発振
信号の４分周された約５ＭＨｚであり、他方、ＮＴＳＣ
方式におけるカラーサブキャリアの周波数は前述のよう
に3.58ＭＨｚであるので、クロマ信号の立ち上がりエッ
ジにのみ応答してカラーコードをラッチすると“データ
抜け”を起こす可能性がある。そこで、ＮＴＳＣクロマ
信号の立ち上がりエッジおよび立ち下がりエッジの両方
に応答してラッチすることにより、原理的には、7.16Ｍ
Ｈｚの周波数でカラーコードをラッチすることになり、
上述のデータ抜けは生じない。
マ信号を受け、このＮＴＳＣクロマ信号の立ち上がりお
よび立ち下がりを検出する。立ち上がりエッジ信号はラ
ッチ７２のラッチ信号として与えられる。立ち下がりエ
ッジ信号はラッチ７４のラッチ信号として与えられる。
このように、ＮＴＳＣクロマ信号の立ち上がりエッジお
よび立ち下がりエッジの両方でカラーコードをラッチす
る理由は次の通りである。すなわち、図１に示す実施例
のビデオゲーム機においては、ドットクロックが原発振
信号の４分周された約５ＭＨｚであり、他方、ＮＴＳＣ
方式におけるカラーサブキャリアの周波数は前述のよう
に3.58ＭＨｚであるので、クロマ信号の立ち上がりエッ
ジにのみ応答してカラーコードをラッチすると“データ
抜け”を起こす可能性がある。そこで、ＮＴＳＣクロマ
信号の立ち上がりエッジおよび立ち下がりエッジの両方
に応答してラッチすることにより、原理的には、7.16Ｍ
Ｈｚの周波数でカラーコードをラッチすることになり、
上述のデータ抜けは生じない。
【００３０】また、クロマ信号は輝度信号によってレベ
ルシフトされるため、そのクロマ信号のデューティ比
（正の期間／負の期間）は一定ではない。そこで、この
実施例では、図４に示すように、第１シフトレジスタ６
４および第２シフトレジスタ６６の組と第３シフトレジ
スタ６８および第４シフトレジスタ７０の組とを設け、
それぞれの組からの出力データを２つのラッチ７２およ
び７４でラッチするようにしている。
ルシフトされるため、そのクロマ信号のデューティ比
（正の期間／負の期間）は一定ではない。そこで、この
実施例では、図４に示すように、第１シフトレジスタ６
４および第２シフトレジスタ６６の組と第３シフトレジ
スタ６８および第４シフトレジスタ７０の組とを設け、
それぞれの組からの出力データを２つのラッチ７２およ
び７４でラッチするようにしている。
【００３１】上述のラッチ７２からの６ビットのカラー
コードＵＰＳ０〜ＵＰＳ５およびラッチ７４からの６ビ
ットのデータＤＰＳ０〜ＤＰＳ５は、データセレクタ７
８の入力に与えられる。データセレクタ７８はクロマ信
号のレベルに応じてデータＵＰＳ０〜ＵＰＳ５またはＤ
ＰＳ０〜ＤＰＳ５を選択する。すなわち、エッジ検出回
路７６の２つの出力がデータセレクタ７８に与えられ
る。データセレクタ７８は立ち上がり信号に応じてラッ
チ７２からの入力を選択し、立ち下がり信号に応じてラ
ッチ７４からの入力を選択し、ＮＴＳＣクロマ信号のカ
ラーコードＰＳ０〜ＰＳ５を出力する。このデータセレ
クタ７８からの６ビットのカラーコードＰＳ０〜ＰＳ５
が、図１に示すように、コード変換器５４に与えられ
る。
コードＵＰＳ０〜ＵＰＳ５およびラッチ７４からの６ビ
ットのデータＤＰＳ０〜ＤＰＳ５は、データセレクタ７
８の入力に与えられる。データセレクタ７８はクロマ信
号のレベルに応じてデータＵＰＳ０〜ＵＰＳ５またはＤ
ＰＳ０〜ＤＰＳ５を選択する。すなわち、エッジ検出回
路７６の２つの出力がデータセレクタ７８に与えられ
る。データセレクタ７８は立ち上がり信号に応じてラッ
チ７２からの入力を選択し、立ち下がり信号に応じてラ
ッチ７４からの入力を選択し、ＮＴＳＣクロマ信号のカ
ラーコードＰＳ０〜ＰＳ５を出力する。このデータセレ
クタ７８からの６ビットのカラーコードＰＳ０〜ＰＳ５
が、図１に示すように、コード変換器５４に与えられ
る。
【００３２】ただし、セレクタ７８からカラーコードＰ
Ｓ０〜ＰＳ５を出力するタイミングはこの実施例のよう
にクロマ信号の立ち上がりまたは立ち下がりに限らず、
クロマ信号のピーク点またはボトム点に応じてカラーコ
ードＰＳ０〜ＰＳ５を出力するようにしてもよい。ここ
で、図５を参照して、図４に示すカラーデコーダ５２の
具体的動作を説明する。バースト位置信号の立ち上がり
を表す信号BPS1に応答して、第１および第２シフトレジ
スタ６４および６６にはデータ“１１１０００”がプリ
セットロードされる。バースト位置信号の立ち下がりを
表す信号BPS2に応答して、第３および第４シフトレジス
タ６８および７０にはデータ“０００１１１”がプリセ
ットロードされる。したがって、図５（Ａ）に示すよう
なクロック信号21M が与えられると、その立ち上がりを
カウントする第１シフトレジスタ６４および第２シフト
レジスタ６６のカウント値は図５（Ｂ）に示すように変
化し、クロック信号21M の立ち下がりをカウントする第
３シフトレジスタ６８および第４シフトレジスタ７０の
カウント値は図５（Ｃ）で示すように変化する。
Ｓ０〜ＰＳ５を出力するタイミングはこの実施例のよう
にクロマ信号の立ち上がりまたは立ち下がりに限らず、
クロマ信号のピーク点またはボトム点に応じてカラーコ
ードＰＳ０〜ＰＳ５を出力するようにしてもよい。ここ
で、図５を参照して、図４に示すカラーデコーダ５２の
具体的動作を説明する。バースト位置信号の立ち上がり
を表す信号BPS1に応答して、第１および第２シフトレジ
スタ６４および６６にはデータ“１１１０００”がプリ
セットロードされる。バースト位置信号の立ち下がりを
表す信号BPS2に応答して、第３および第４シフトレジス
タ６８および７０にはデータ“０００１１１”がプリセ
ットロードされる。したがって、図５（Ａ）に示すよう
なクロック信号21M が与えられると、その立ち上がりを
カウントする第１シフトレジスタ６４および第２シフト
レジスタ６６のカウント値は図５（Ｂ）に示すように変
化し、クロック信号21M の立ち下がりをカウントする第
３シフトレジスタ６８および第４シフトレジスタ７０の
カウント値は図５（Ｃ）で示すように変化する。
【００３３】一方、図５（Ｄ）に示すようなＮＴＳＣク
ロマ信号が与えられると、それが図５（Ｅ）に示すよう
にディジタル化クロマ信号に変換される。そして、図５
（Ｆ）に示すように、ラッチ７２が、ディジタル化クロ
マ信号の立ち上がりエッジに応答して第１シフトレジス
タ６４および第２シフトレジスタ６６のカウント値、こ
の例では“１”をラッチする。また、図５（Ｇ）に示す
ように、ラッチ７４がディジタル化クロマ信号の立ち下
がりエッジに応答して第３シフトレジスタ６８および第
４シフトレジスタ７０のカウント値、この例では“２”
をラッチする。ラッチ７２および７４にラッチされたデ
ータ（カウント値）がカラーコードを表す。したがっ
て、データセレクタ７８には、図５（Ｈ）で示すように
カラーコード“２”および“１”が与えられる。データ
セレクタ７８からは、コード変換回路５４（図１）に対
してカラーコード“２”，“１”，…が順次出力され
る。
ロマ信号が与えられると、それが図５（Ｅ）に示すよう
にディジタル化クロマ信号に変換される。そして、図５
（Ｆ）に示すように、ラッチ７２が、ディジタル化クロ
マ信号の立ち上がりエッジに応答して第１シフトレジス
タ６４および第２シフトレジスタ６６のカウント値、こ
の例では“１”をラッチする。また、図５（Ｇ）に示す
ように、ラッチ７４がディジタル化クロマ信号の立ち下
がりエッジに応答して第３シフトレジスタ６８および第
４シフトレジスタ７０のカウント値、この例では“２”
をラッチする。ラッチ７２および７４にラッチされたデ
ータ（カウント値）がカラーコードを表す。したがっ
て、データセレクタ７８には、図５（Ｈ）で示すように
カラーコード“２”および“１”が与えられる。データ
セレクタ７８からは、コード変換回路５４（図１）に対
してカラーコード“２”，“１”，…が順次出力され
る。
【００３４】もし、クロマ信号の立ち上がりエッジのみ
に応答してカラーコードをラッチすると、図５の例でい
えば、ラッチ６２のカラーコード“１”のみが出力され
ることになり、図５（Ｇ）で示すカラーコード“２”が
抜けることになるのである。図１に示すコード変換器５
４は、具体的には、ＲＯＭまたはゲートアレイで構成さ
れ、表１および表２に示すように、ＮＴＳＣ方式のクロ
マ信号の色相を表す第１のカラーコードＰＳ０〜ＰＳ５
を、ＰＡＬ方式における色相を表す第２のカラーコード
ＰＳ０´〜ＰＳ５´に変換する。
に応答してカラーコードをラッチすると、図５の例でい
えば、ラッチ６２のカラーコード“１”のみが出力され
ることになり、図５（Ｇ）で示すカラーコード“２”が
抜けることになるのである。図１に示すコード変換器５
４は、具体的には、ＲＯＭまたはゲートアレイで構成さ
れ、表１および表２に示すように、ＮＴＳＣ方式のクロ
マ信号の色相を表す第１のカラーコードＰＳ０〜ＰＳ５
を、ＰＡＬ方式における色相を表す第２のカラーコード
ＰＳ０´〜ＰＳ５´に変換する。
【００３５】ここで、図６を参照して、コード変換回路
５４におけるＮＴＳＣ方式のカラーコードＰＳ０〜ＰＳ
５をＰＡＬ方式のカラーコードＰＳ０´〜ＰＳ５´に変
換する方法について説明する。図６（Ａ）に示すＮＴＳ
Ｃ方式の場合カラーコードＰＳ０〜ＰＳ５はバースト信
号（Ｘ軸上：０°）に対する位相として表される。この
ように、ＮＴＳＣ方式においては、バースト信号（０
°）を基準としてこれに対する位相差をカラーコードと
して用いる。ところが、先に述べたように、ＰＡＬ方式
では、カラーバースト信号の位相がライン毎に反転され
る。通常のＰＡＬカラーテレビジョン放送においては、
ラインＨn においてＸ軸に対して４５°の位置にカラー
バースト信号の位相が決められ、ラインＨn+1 において
はＸ軸に対して−４５°の位置にカラーバースト信号の
位相が決められる。したがって、両ライン間ではカラー
バースト信号の位相差は９０°に設定される。
５４におけるＮＴＳＣ方式のカラーコードＰＳ０〜ＰＳ
５をＰＡＬ方式のカラーコードＰＳ０´〜ＰＳ５´に変
換する方法について説明する。図６（Ａ）に示すＮＴＳ
Ｃ方式の場合カラーコードＰＳ０〜ＰＳ５はバースト信
号（Ｘ軸上：０°）に対する位相として表される。この
ように、ＮＴＳＣ方式においては、バースト信号（０
°）を基準としてこれに対する位相差をカラーコードと
して用いる。ところが、先に述べたように、ＰＡＬ方式
では、カラーバースト信号の位相がライン毎に反転され
る。通常のＰＡＬカラーテレビジョン放送においては、
ラインＨn においてＸ軸に対して４５°の位置にカラー
バースト信号の位相が決められ、ラインＨn+1 において
はＸ軸に対して−４５°の位置にカラーバースト信号の
位相が決められる。したがって、両ライン間ではカラー
バースト信号の位相差は９０°に設定される。
【００３６】これに対して、この実施例の第１のクロッ
ク信号21M の周波数は３．５８ＭＨｚ×６であるため、
３０°の位相差しか区別ないし規定できない。そこで、
この実施例では、図６（Ｂ）で示すラインＨn の場合の
カラーバースト信号の位相は３０°とし、図６（Ｃ）で
示すラインＨn+1 の場合のカラーバースト信号の位相を
−６０°（３００°）としている。その結果として、両
カラーバースト信号間の位相差は９０°に保たれてい
る。
ク信号21M の周波数は３．５８ＭＨｚ×６であるため、
３０°の位相差しか区別ないし規定できない。そこで、
この実施例では、図６（Ｂ）で示すラインＨn の場合の
カラーバースト信号の位相は３０°とし、図６（Ｃ）で
示すラインＨn+1 の場合のカラーバースト信号の位相を
−６０°（３００°）としている。その結果として、両
カラーバースト信号間の位相差は９０°に保たれてい
る。
【００３７】したがって、バースト位置信号BPS がロー
レベル（「０」）のとき、表１に示すように第１のカラ
ーコードＰＳ０〜ＰＳ５が第２のカラーコードＰＳ０´
〜ＰＳ５´に変換される。コード変換器５４は、Ｔ−Ｆ
Ｆ６２（図１）の出力すなわちライン判別信号がローレ
ベルであるラインＨn では、第１のカラーコードＰＳ０
〜ＰＳ５をそのまま第２のカラーコードＰＳ０´〜ＰＳ
５´として出力し、ライン判別信号がハイレベルである
ラインＨn+1 では第１のカラーコードＰＳ０〜ＰＳ５を
１８０°ずらせた第２のカラーコードＰＳ０´〜ＰＳ５
´を出力する。
レベル（「０」）のとき、表１に示すように第１のカラ
ーコードＰＳ０〜ＰＳ５が第２のカラーコードＰＳ０´
〜ＰＳ５´に変換される。コード変換器５４は、Ｔ−Ｆ
Ｆ６２（図１）の出力すなわちライン判別信号がローレ
ベルであるラインＨn では、第１のカラーコードＰＳ０
〜ＰＳ５をそのまま第２のカラーコードＰＳ０´〜ＰＳ
５´として出力し、ライン判別信号がハイレベルである
ラインＨn+1 では第１のカラーコードＰＳ０〜ＰＳ５を
１８０°ずらせた第２のカラーコードＰＳ０´〜ＰＳ５
´を出力する。
【００３８】
【表１】
【００３９】一方、バースト位置信号BPS がハイレベル
（「１」）のときには、コード変換器５４はカラーバー
スト信号の位相を表す表２のような第２のカラーコード
ＰＳ０´〜ＰＳ５´を出力する。上述のように、ライン
Ｈnのときはカラーバースト信号が３０°であり、ライ
ンＨn+1 のときはカラーバースト信号が−６０°（３０
０°）であるので、表２に示すカラーバースト信号の位
相コードＰＳ０´〜ＰＳ５´は、ラインＨn のときはバ
ースト位置信号BPS がローレベルのときのカラーコード
ＰＳ０´〜ＰＳ５´を３０°遅らせたものとなり、ライ
ンＨn+1 のときはカラーコードＰＳ０´〜ＰＳ５´を６
０°進めたものとなる。
（「１」）のときには、コード変換器５４はカラーバー
スト信号の位相を表す表２のような第２のカラーコード
ＰＳ０´〜ＰＳ５´を出力する。上述のように、ライン
Ｈnのときはカラーバースト信号が３０°であり、ライ
ンＨn+1 のときはカラーバースト信号が−６０°（３０
０°）であるので、表２に示すカラーバースト信号の位
相コードＰＳ０´〜ＰＳ５´は、ラインＨn のときはバ
ースト位置信号BPS がローレベルのときのカラーコード
ＰＳ０´〜ＰＳ５´を３０°遅らせたものとなり、ライ
ンＨn+1 のときはカラーコードＰＳ０´〜ＰＳ５´を６
０°進めたものとなる。
【００４０】
【表２】
【００４１】このようにしてコード変換器５４から出力
されるＰＡＬカラーコードＰＳ０´〜ＰＳ５´がＰＡＬ
エンコーダ５６に与えられる。ＰＡＬエンコーダ５６
は、図８に詳細に示すように、６つのＤフリップフロッ
プ（Ｄ−ＦＦ）８０，８２，８４，８６，８８および９
０を含む。Ｄ−ＦＦ８０，８２および８４にはクロック
信号26M が与えられる。Ｄ−ＦＦ８６，８８および９０
にはクロック信号26M の反転が与えられる。したがって
Ｄ−ＦＦ８０〜８４はクロック信号26M の立ち上がりで
データを読み込み、Ｄ−ＦＦ８６〜９０はクロック信号
26M の立ち下がりでデータを読み込む。そして、Ｄ−Ｆ
Ｆ８０のＱ出力はＤ−ＦＦ８２および８６のＤ入力に与
えられるとともにＰＡＬ位相信号PC0 としてＰＡＬカラ
ー信号出力回路９２に与えられる。Ｄ−ＦＦ８０の／Ｑ
出力はＰＡＬ位相信号PC1 としてＰＡＬカラー信号出力
回路９２に与えられる。Ｄ−ＦＦ８２のＱ出力は、Ｄ−
ＦＦ８４および８８のＤ入力に与えられるとともに、Ｐ
ＡＬ位相信号PC2 としてＰＡＬカラー信号出力回路９２
に与えられる。Ｄ−ＦＦ８２の／Ｑ出力はＰＡＬ位相信
号PC3 としてＰＡＬカラー信号出力回路９２に与えられ
る。Ｄ−ＦＦ８４のＱ出力は、Ｄ−ＦＦ９０のＤ入力に
与えられるとともに、ＰＡＬ位相信号PC4 としてＰＡＬ
カラー信号出力回路９２に与えられる。Ｄ−ＦＦ８４の
／Ｑ出力は、ＰＡＬ位相信号PC5 としてＰＡＬカラー信
号出力回路９２に与えられるとともに、Ｄ−ＦＦ８０の
Ｄ入力に与えられる。Ｄ−ＦＦ８６，８８および９０の
Ｑ出力および／Ｑ出力は、それぞれ、ＰＡＬ位相信号PC
6 ，PC7 ，PC8 ，PC9 ，PC10およびPC11としてＰＡＬカ
ラー信号出力回路９２に与えられる。
されるＰＡＬカラーコードＰＳ０´〜ＰＳ５´がＰＡＬ
エンコーダ５６に与えられる。ＰＡＬエンコーダ５６
は、図８に詳細に示すように、６つのＤフリップフロッ
プ（Ｄ−ＦＦ）８０，８２，８４，８６，８８および９
０を含む。Ｄ−ＦＦ８０，８２および８４にはクロック
信号26M が与えられる。Ｄ−ＦＦ８６，８８および９０
にはクロック信号26M の反転が与えられる。したがって
Ｄ−ＦＦ８０〜８４はクロック信号26M の立ち上がりで
データを読み込み、Ｄ−ＦＦ８６〜９０はクロック信号
26M の立ち下がりでデータを読み込む。そして、Ｄ−Ｆ
Ｆ８０のＱ出力はＤ−ＦＦ８２および８６のＤ入力に与
えられるとともにＰＡＬ位相信号PC0 としてＰＡＬカラ
ー信号出力回路９２に与えられる。Ｄ−ＦＦ８０の／Ｑ
出力はＰＡＬ位相信号PC1 としてＰＡＬカラー信号出力
回路９２に与えられる。Ｄ−ＦＦ８２のＱ出力は、Ｄ−
ＦＦ８４および８８のＤ入力に与えられるとともに、Ｐ
ＡＬ位相信号PC2 としてＰＡＬカラー信号出力回路９２
に与えられる。Ｄ−ＦＦ８２の／Ｑ出力はＰＡＬ位相信
号PC3 としてＰＡＬカラー信号出力回路９２に与えられ
る。Ｄ−ＦＦ８４のＱ出力は、Ｄ−ＦＦ９０のＤ入力に
与えられるとともに、ＰＡＬ位相信号PC4 としてＰＡＬ
カラー信号出力回路９２に与えられる。Ｄ−ＦＦ８４の
／Ｑ出力は、ＰＡＬ位相信号PC5 としてＰＡＬカラー信
号出力回路９２に与えられるとともに、Ｄ−ＦＦ８０の
Ｄ入力に与えられる。Ｄ−ＦＦ８６，８８および９０の
Ｑ出力および／Ｑ出力は、それぞれ、ＰＡＬ位相信号PC
6 ，PC7 ，PC8 ，PC9 ，PC10およびPC11としてＰＡＬカ
ラー信号出力回路９２に与えられる。
【００４２】すなわち、６つのＤ−ＦＦ８０〜９０はク
ロック信号26M の分周器を構成し、図７に示す１２のカ
ラーコードに相当する１２の位相信号PC0 〜PC11をＰＡ
Ｌカラー信号出力回路９２に出力する。ただし、図７に
おいて一重丸で囲んだ記号Ｙ（黄色），Ｒ（赤），Ｍ
（マゼンタ），Ｂ（青），Ｓ（シアン）およびＧ（緑）
はライン判別信号LPがローレベルのときのカラーを示
す。二重丸で囲んだ記号はライン判別信号LPがハイレベ
ルのときのカラーを示す。そして、図７に示す位相角は
標準値を示す。
ロック信号26M の分周器を構成し、図７に示す１２のカ
ラーコードに相当する１２の位相信号PC0 〜PC11をＰＡ
Ｌカラー信号出力回路９２に出力する。ただし、図７に
おいて一重丸で囲んだ記号Ｙ（黄色），Ｒ（赤），Ｍ
（マゼンタ），Ｂ（青），Ｓ（シアン）およびＧ（緑）
はライン判別信号LPがローレベルのときのカラーを示
す。二重丸で囲んだ記号はライン判別信号LPがハイレベ
ルのときのカラーを示す。そして、図７に示す位相角は
標準値を示す。
【００４３】ＰＡＬエンコーダ５６には、コード変換器
５４（図１）からのＰＡＬカラーコードＰＳ０´〜ＰＳ
５´をデコードして表１に示すイネーブル信号PE0 〜PE
11を出力するデコーダ９４が設けられる。このデコーダ
９４からのイネーブル信号PE0 〜PE11および同期信号処
理回路４０（図３）からのバースト位置信号BPS が、上
述のＰＡＬカラー信号出力回路９２に与えられる。具体
的には、ＰＡＬカラー信号出力回路９２は、先に引用し
たアメリカ合衆国特許第４，９１８，４３４に開示され
ているようなカラーエンコーダによって構成されてい
て、デコーダ９４から出力されるイネーブル信号PE0 〜
PE11のいずれかに応じて、対応の位相信号PC0 〜PC11の
いずれかを選択的して、端子ＰＣＲ１およびＰＣＲ２に
出力する。端子ＰＣＲ１にはＰＡＬカラー信号が出力さ
れ、端子ＰＣＲ２にはＰＡＬカラー信号からカラーバー
スト信号を除いた信号が出力される。
５４（図１）からのＰＡＬカラーコードＰＳ０´〜ＰＳ
５´をデコードして表１に示すイネーブル信号PE0 〜PE
11を出力するデコーダ９４が設けられる。このデコーダ
９４からのイネーブル信号PE0 〜PE11および同期信号処
理回路４０（図３）からのバースト位置信号BPS が、上
述のＰＡＬカラー信号出力回路９２に与えられる。具体
的には、ＰＡＬカラー信号出力回路９２は、先に引用し
たアメリカ合衆国特許第４，９１８，４３４に開示され
ているようなカラーエンコーダによって構成されてい
て、デコーダ９４から出力されるイネーブル信号PE0 〜
PE11のいずれかに応じて、対応の位相信号PC0 〜PC11の
いずれかを選択的して、端子ＰＣＲ１およびＰＣＲ２に
出力する。端子ＰＣＲ１にはＰＡＬカラー信号が出力さ
れ、端子ＰＣＲ２にはＰＡＬカラー信号からカラーバー
スト信号を除いた信号が出力される。
【００４４】このようにして、ＮＴＳＣクロマ信号がＮ
ＴＳＣデコーダ５２で第１のカラーコードにデコードさ
れ、コード変換器５４によって第１のカラーコードをそ
れに相当するＰＡＬ方式の第２のカラーコードに変換さ
れる。第２のカラーコードおよびクロック信号26M に応
じてＰＡＬエンコーダ５６の端子ＰＣＲ１およびＰＣＲ
２からＰＡＬクロマ信号が出力される。
ＴＳＣデコーダ５２で第１のカラーコードにデコードさ
れ、コード変換器５４によって第１のカラーコードをそ
れに相当するＰＡＬ方式の第２のカラーコードに変換さ
れる。第２のカラーコードおよびクロック信号26M に応
じてＰＡＬエンコーダ５６の端子ＰＣＲ１およびＰＣＲ
２からＰＡＬクロマ信号が出力される。
【００４５】図９に示すように、端子ＰＣＲ１およびＰ
ＣＲ２は、クロマ信号／輝度信号合成回路４８に含まれ
る可変抵抗器９６の両端に接続される。可変抵抗器９６
の出力はトランジスタ９８のベースに入力される。トラ
ンジスタ９８のベースにはクロマ信号／輝度信号分離回
路（図３）からの輝度信号およびＮＴＳＣコンポジット
同期信号NTSCSYNCがＮＴＳＣクロマ信号ブロック回路１
００を通して入力される。このベースとアースとの間に
はさらに4.43ＭＨｚトラップ回路１０２が接続される。
そして、同期信号合成回路５０には同期信号処理回路４
０からのＰＡＬコンポジット同期信号PALSYNC が与えら
れる。ＰＡＬコンポジット同期信号PALSYNC は可変抵抗
器５０ａを通してトランジスタ９８のベースに入力され
る。同期キャンセラ４４には、同期分離回路３６からＮ
ＴＳＣコンポジット同期信号（水平同期信号Hsync ＋垂
直同期信号Vsync ）の反転信号/NTSCSYNC が与えられ
る。この反転信号/NTSCSYNC は可変抵抗器44a を介して
トランジスタ９８のベースに与えられる。可変抵抗器５
０ａおよび４４ａはそれぞれＰＡＬコンポジット同期信
号PALSYNC および反転信号/NTSCSYNの振幅レベルを調整
するためのものである。
ＣＲ２は、クロマ信号／輝度信号合成回路４８に含まれ
る可変抵抗器９６の両端に接続される。可変抵抗器９６
の出力はトランジスタ９８のベースに入力される。トラ
ンジスタ９８のベースにはクロマ信号／輝度信号分離回
路（図３）からの輝度信号およびＮＴＳＣコンポジット
同期信号NTSCSYNCがＮＴＳＣクロマ信号ブロック回路１
００を通して入力される。このベースとアースとの間に
はさらに4.43ＭＨｚトラップ回路１０２が接続される。
そして、同期信号合成回路５０には同期信号処理回路４
０からのＰＡＬコンポジット同期信号PALSYNC が与えら
れる。ＰＡＬコンポジット同期信号PALSYNC は可変抵抗
器５０ａを通してトランジスタ９８のベースに入力され
る。同期キャンセラ４４には、同期分離回路３６からＮ
ＴＳＣコンポジット同期信号（水平同期信号Hsync ＋垂
直同期信号Vsync ）の反転信号/NTSCSYNC が与えられ
る。この反転信号/NTSCSYNC は可変抵抗器44a を介して
トランジスタ９８のベースに与えられる。可変抵抗器５
０ａおよび４４ａはそれぞれＰＡＬコンポジット同期信
号PALSYNC および反転信号/NTSCSYNの振幅レベルを調整
するためのものである。
【００４６】このような図９に示すクロマ信号／輝度信
号合成回路４８および同期信号合成回路５０において、
トランジスタ９８のベースには、輝度信号，ＮＴＳＣコ
ンポジット同期信号NTSCSYNC，その反転信号/NTSCSYNC
，ＰＡＬコンポジット同期信号PALSYNC および端子Ｐ
ＣＲ１およびＰＣＲ２からのＰＡＬクロマ信号が与えら
れる。したがって、ＮＴＳＣコンポジット同期信号NTSC
SYNCおよびその反転信号/NTSCSYNC が互いに相殺され、
結局、同期キャンセラ４４によってＮＴＳＣコンポジッ
ト同期信号NTSCSYNCが除去される。他方、端子ＰＣＲ１
およびＰＣＲ２からのＰＡＬクロマ信号が輝度信号と混
合される。このとき、可変抵抗器９６の抵抗値Ｒ１およ
びＲ２を適宜調整することによって、ＰＡＬクロマ信号
とカラーバースト信号との振幅レベルを最適に設定する
ことができる。すなわち、バースト位置信号BPS がロー
レベルのときには、表１からわかるように、端子ＰＣＲ
１およびＰＣＲ２に同じ位相信号が出力される。これに
対して、バースト位置信号BPS がハイレベルのときに
は、表２からわかるように、端子ＰＣＲ１にのみ位相信
号が出力され、端子ＰＣＲ２には信号が出力されない。
したがって、通常のクロマ信号のレベルがカラーバース
ト信号の２倍になるので、可変抵抗器９６の抵抗値を調
整してカラーバースト信号の振幅およびＰＡＬクロマ信
号の振幅がほぼ等しくなるように設定する。このように
して、トランジスタ９８によって輝度信号，ＰＡＬコン
ポジット同期信号PALSYNC およびＰＡＬクロマ信号が合
成され、レベル調整用可変抵抗器１０４を経て、端子２
８（図１）に出力される。
号合成回路４８および同期信号合成回路５０において、
トランジスタ９８のベースには、輝度信号，ＮＴＳＣコ
ンポジット同期信号NTSCSYNC，その反転信号/NTSCSYNC
，ＰＡＬコンポジット同期信号PALSYNC および端子Ｐ
ＣＲ１およびＰＣＲ２からのＰＡＬクロマ信号が与えら
れる。したがって、ＮＴＳＣコンポジット同期信号NTSC
SYNCおよびその反転信号/NTSCSYNC が互いに相殺され、
結局、同期キャンセラ４４によってＮＴＳＣコンポジッ
ト同期信号NTSCSYNCが除去される。他方、端子ＰＣＲ１
およびＰＣＲ２からのＰＡＬクロマ信号が輝度信号と混
合される。このとき、可変抵抗器９６の抵抗値Ｒ１およ
びＲ２を適宜調整することによって、ＰＡＬクロマ信号
とカラーバースト信号との振幅レベルを最適に設定する
ことができる。すなわち、バースト位置信号BPS がロー
レベルのときには、表１からわかるように、端子ＰＣＲ
１およびＰＣＲ２に同じ位相信号が出力される。これに
対して、バースト位置信号BPS がハイレベルのときに
は、表２からわかるように、端子ＰＣＲ１にのみ位相信
号が出力され、端子ＰＣＲ２には信号が出力されない。
したがって、通常のクロマ信号のレベルがカラーバース
ト信号の２倍になるので、可変抵抗器９６の抵抗値を調
整してカラーバースト信号の振幅およびＰＡＬクロマ信
号の振幅がほぼ等しくなるように設定する。このように
して、トランジスタ９８によって輝度信号，ＰＡＬコン
ポジット同期信号PALSYNC およびＰＡＬクロマ信号が合
成され、レベル調整用可変抵抗器１０４を経て、端子２
８（図１）に出力される。
【００４７】先に述べたように、ＮＴＳＣ方式のフィー
ルド周波数は６０Ｈｚであり、ＰＡＬ方式のフィールド
周波数は５０Ｈｚである。したがって、６０ＨｚのＮＴ
ＳＣ方式のカラービデオ信号を５０ＨｚのＰＡＬ方式の
カラービデオ信号に変換するためには、図１０に示すよ
うに両者のフィールド周期の差に相当する時間の間、Ｐ
ＡＬカラービデオ信号が出力されないように、ＰＰＵ１
６（図１）を停止して強制的に垂直ブランキング期間を
設定する必要がある。
ルド周波数は６０Ｈｚであり、ＰＡＬ方式のフィールド
周波数は５０Ｈｚである。したがって、６０ＨｚのＮＴ
ＳＣ方式のカラービデオ信号を５０ＨｚのＰＡＬ方式の
カラービデオ信号に変換するためには、図１０に示すよ
うに両者のフィールド周期の差に相当する時間の間、Ｐ
ＡＬカラービデオ信号が出力されないように、ＰＰＵ１
６（図１）を停止して強制的に垂直ブランキング期間を
設定する必要がある。
【００４８】すなわち、ＮＴＳＣ方式の場合、図１０に
示すように、１フィールド周期は約１６msecの表示期間
および垂直ブランキング期間ＶＢＬＫの約１．３msecの
合計約１７．３msecである。これに対して、ＰＡＬ方式
の場合、1 フィールド周期は約２０msecとなる。しかし
ながら、ＮＴＳＣカラービデオ信号をＰＡＬカラービデ
オ信号に変換する場合にも、上述の表示期間の時間は一
定（約１６msec）に設定する必要がある。したがって、
図１０に示すように、ＰＡＬ方式の場合約４msecの垂直
ブランキング期間を設定する必要がある。この実施例で
は、本来の垂直ブランキング期間ＶＢＬＫ（約１．３ms
ec）に加えて約２．７msecの強制的垂直ブランキング期
間ＶＢＬＫ−Ｐを設定するために、その間においてＰＰ
Ｕ１６（図２）の動作を停止するようにＰＰＵ停止制御
回路４２（図３）によってＰＰＵクロック信号PPUCLKを
停止している。他方、このクロック停止期間中にはＰＰ
Ｕ１６の動作が停止しているので、ＣＰＵ１４がＰＰＵ
１６をアクセスしようとしてもアクセスできなくなる。
これでは、ＣＰＵ１４の仕事の妨げになる。そこで、こ
の実施例では、さらに、ＰＰＵクロック停止期間中でも
ＣＰＵ１４がＰＰＵ１６をアクセスできるようにするた
めに、ＣＰＵ１４からＰＰＵ１６がアクセスされると、
ＰＰＵクロックの停止状態を解除する。
示すように、１フィールド周期は約１６msecの表示期間
および垂直ブランキング期間ＶＢＬＫの約１．３msecの
合計約１７．３msecである。これに対して、ＰＡＬ方式
の場合、1 フィールド周期は約２０msecとなる。しかし
ながら、ＮＴＳＣカラービデオ信号をＰＡＬカラービデ
オ信号に変換する場合にも、上述の表示期間の時間は一
定（約１６msec）に設定する必要がある。したがって、
図１０に示すように、ＰＡＬ方式の場合約４msecの垂直
ブランキング期間を設定する必要がある。この実施例で
は、本来の垂直ブランキング期間ＶＢＬＫ（約１．３ms
ec）に加えて約２．７msecの強制的垂直ブランキング期
間ＶＢＬＫ−Ｐを設定するために、その間においてＰＰ
Ｕ１６（図２）の動作を停止するようにＰＰＵ停止制御
回路４２（図３）によってＰＰＵクロック信号PPUCLKを
停止している。他方、このクロック停止期間中にはＰＰ
Ｕ１６の動作が停止しているので、ＣＰＵ１４がＰＰＵ
１６をアクセスしようとしてもアクセスできなくなる。
これでは、ＣＰＵ１４の仕事の妨げになる。そこで、こ
の実施例では、さらに、ＰＰＵクロック停止期間中でも
ＣＰＵ１４がＰＰＵ１６をアクセスできるようにするた
めに、ＣＰＵ１４からＰＰＵ１６がアクセスされると、
ＰＰＵクロックの停止状態を解除する。
【００４９】図１１を参照して、同期信号処理回路４０
は、同期分離回路３６から出力されるＮＴＳＣ方式のコ
ンポジット同期信号NTSCSYNC（Hsync ＋Vsync ）が与え
られるＨＶ分離回路１０６を含む。このＨＶ分離回路１
０６はコンポジット同期信号NTSCSYNCから水平同期信号
Hsync および垂直同期信号/Vsyncを出力する。水平同期
信号Hsync は、Ｈカウンタ１０８のクロックとして与え
られるとともに、ＯＲゲート１１０の一方入力に与えら
れる。垂直同期信号/VsyncはＨカウンタ１０８のリセッ
ト入力に与えられる。したがって、Ｈカウンタ１０８
は、垂直同期信号/Vsync毎にリセットされて水平同期信
号Hsync をカウントする。Ｈカウンタ１０８の出力はデ
コーダ１１２に与えられる。デコーダ１１２は、Ｈカウ
ンタ１０８のカウント値が図１０に示す約１６msecの表
示期間に相当する「２５６」になったときハイレベルと
なる信号を出力する。この信号がＨカウンタ１０８のチ
ップイネーブル信号として与えられるとともに、Ｄフリ
ップフロップ（Ｄ−ＦＦ）１１４のＤ入力に与えられ、
さらに、分周器１１６のリセットに与えられる。Ｄ−Ｆ
Ｆ１４の出力がＤ−ＦＦ１１８のＤ入力に与えられると
ともに、ＯＲゲート１２の一方入力に与えられる。ＯＲ
ゲート１２０の他方入力にはＤ−ＦＦ１１８の出力が与
えられる。なお、Ｄ−ＦＦ１１４および１１８のクロッ
クとしては、後述のＤ−ＦＦ１３２および１３４と同様
に、クロック信号21M が与えられる。
は、同期分離回路３６から出力されるＮＴＳＣ方式のコ
ンポジット同期信号NTSCSYNC（Hsync ＋Vsync ）が与え
られるＨＶ分離回路１０６を含む。このＨＶ分離回路１
０６はコンポジット同期信号NTSCSYNCから水平同期信号
Hsync および垂直同期信号/Vsyncを出力する。水平同期
信号Hsync は、Ｈカウンタ１０８のクロックとして与え
られるとともに、ＯＲゲート１１０の一方入力に与えら
れる。垂直同期信号/VsyncはＨカウンタ１０８のリセッ
ト入力に与えられる。したがって、Ｈカウンタ１０８
は、垂直同期信号/Vsync毎にリセットされて水平同期信
号Hsync をカウントする。Ｈカウンタ１０８の出力はデ
コーダ１１２に与えられる。デコーダ１１２は、Ｈカウ
ンタ１０８のカウント値が図１０に示す約１６msecの表
示期間に相当する「２５６」になったときハイレベルと
なる信号を出力する。この信号がＨカウンタ１０８のチ
ップイネーブル信号として与えられるとともに、Ｄフリ
ップフロップ（Ｄ−ＦＦ）１１４のＤ入力に与えられ、
さらに、分周器１１６のリセットに与えられる。Ｄ−Ｆ
Ｆ１４の出力がＤ−ＦＦ１１８のＤ入力に与えられると
ともに、ＯＲゲート１２の一方入力に与えられる。ＯＲ
ゲート１２０の他方入力にはＤ−ＦＦ１１８の出力が与
えられる。なお、Ｄ−ＦＦ１１４および１１８のクロッ
クとしては、後述のＤ−ＦＦ１３２および１３４と同様
に、クロック信号21M が与えられる。
【００５０】ＯＲゲート１２には、このようにして、Ｄ
−ＦＦ１１４のＱ出力およびＤ−ＦＦ１１８のＱ出力が
入力される。一方、Ｈカウンタ１０８が「２５６」をカ
ウントするとき、デコーダ１１２の出力かつしたがって
デコーダ１１４のＱ出力がハンドリングとなり、図１３
（Ａ）に示すクロック信号21M に応答して、そのハイレ
ベルがデコーダ１１８に読み込まれる。したがって、Ｏ
Ｒゲート１２０からは図１３（Ｂ）に示すように、Ｈカ
ウンタ１０８が「２５６」をカウントしたタイミングす
なわち表示期間の終了したタイミングで、停止開始信号
TSS が出力される。
−ＦＦ１１４のＱ出力およびＤ−ＦＦ１１８のＱ出力が
入力される。一方、Ｈカウンタ１０８が「２５６」をカ
ウントするとき、デコーダ１１２の出力かつしたがって
デコーダ１１４のＱ出力がハンドリングとなり、図１３
（Ａ）に示すクロック信号21M に応答して、そのハイレ
ベルがデコーダ１１８に読み込まれる。したがって、Ｏ
Ｒゲート１２０からは図１３（Ｂ）に示すように、Ｈカ
ウンタ１０８が「２５６」をカウントしたタイミングす
なわち表示期間の終了したタイミングで、停止開始信号
TSS が出力される。
【００５１】前述の分周器１１６のクロックにもクロッ
ク信号21M が与えられる。この分周器１１６はクロック
信号21M を１／１３６４に分周する１０ビットのカウン
タからなる。分周器１１４の出力はHsync ´作成回路１
２２に与えられる。Hsync ´作成回路１２２は、図示し
ないが、デコーダおよびモノステーブルマルチバイブレ
ータ等を含み、分周器１１６のカウント値が所定値にな
る毎に、そのタイミングで停止開始信号TSS がハイレベ
ル期間において水平同期信号HsyncB（図示せず）を出力
する。この水平同期信号HsyncBは前述のＯＲゲート１１
０の他方入力に与えられるとともに、分周器１２４のク
ロックとして与えられる。このようにして、ＯＲゲート
１１０には元の水平同期信号Hsync および水平同期信号
HsyncBが入力されるので、その論理和の信号として元の
水平同期信号がＰＡＬ水平同期信号Hsync ´に置き換え
られる。
ク信号21M が与えられる。この分周器１１６はクロック
信号21M を１／１３６４に分周する１０ビットのカウン
タからなる。分周器１１４の出力はHsync ´作成回路１
２２に与えられる。Hsync ´作成回路１２２は、図示し
ないが、デコーダおよびモノステーブルマルチバイブレ
ータ等を含み、分周器１１６のカウント値が所定値にな
る毎に、そのタイミングで停止開始信号TSS がハイレベ
ル期間において水平同期信号HsyncB（図示せず）を出力
する。この水平同期信号HsyncBは前述のＯＲゲート１１
０の他方入力に与えられるとともに、分周器１２４のク
ロックとして与えられる。このようにして、ＯＲゲート
１１０には元の水平同期信号Hsync および水平同期信号
HsyncBが入力されるので、その論理和の信号として元の
水平同期信号がＰＡＬ水平同期信号Hsync ´に置き換え
られる。
【００５２】分周器１２４は６ビットのカウンタからな
り、水平同期信号Hsync ´をカウントし、そのカウント
値をVsync ´作成回路１２６に与える。Vsync ´作成回
路１２６は、前述のHsync ´作成回路１２２と同様にデ
コーダおよびモノステーブルマルチバイブレータ等を含
み、分周器１２４の出力が所定値たとえば「４１」（図
１０参照）になる毎に、そのタイミングでＰＡＬ方式の
ための垂直同期信号Vsync ´を出力する。このVsync ´
作成回路１２６からの垂直同期信号Vsync ´が、前述の
水平同期信号Hsync ´とともに、イクスクルーシブＯＲ
ゲート１２８に入力される。したがって、このイクスク
ルーシブＯＲゲート１２８からは、５０ＨｚのＰＡＬ方
式のためのコンポジット同期信号PALSYNC （Vsync ´＋
Hsync ´）が出力され、それが前述の同期信号合成回路
５０（図３および図９）に与えられる。
り、水平同期信号Hsync ´をカウントし、そのカウント
値をVsync ´作成回路１２６に与える。Vsync ´作成回
路１２６は、前述のHsync ´作成回路１２２と同様にデ
コーダおよびモノステーブルマルチバイブレータ等を含
み、分周器１２４の出力が所定値たとえば「４１」（図
１０参照）になる毎に、そのタイミングでＰＡＬ方式の
ための垂直同期信号Vsync ´を出力する。このVsync ´
作成回路１２６からの垂直同期信号Vsync ´が、前述の
水平同期信号Hsync ´とともに、イクスクルーシブＯＲ
ゲート１２８に入力される。したがって、このイクスク
ルーシブＯＲゲート１２８からは、５０ＨｚのＰＡＬ方
式のためのコンポジット同期信号PALSYNC （Vsync ´＋
Hsync ´）が出力され、それが前述の同期信号合成回路
５０（図３および図９）に与えられる。
【００５３】ただし、ＣＰＵ１４からの信号60/50 がハ
イレベルのとき、すなわち、ＰＡＬ方式のフィールド周
波数が６０Ｈｚのときには、コンポジット同期信号NTSC
SYNCをコンポジット同期信号PALSYNC によって置き換え
る必要がないため、前述のＨカウンタ１０８および分周
器１１６はディスエーブルされる。分周器１２４のカウ
ント値はまたデコーダ１３０に与えられる。このデコー
ダ１３０は分周器１２４のカウント値が一定値たとえば
「５１」になる毎にハイレベルになる信号を出力する。
デコーダ１３０の出力は、分周器１１６のチップイネー
ブル信号として与えられるとともに、Ｄ−ＦＦ１３２の
Ｄ入力に与えられる。このＤ−ＦＦ１３２の出力は、Ｄ
−ＦＦ１３４の出力とともに、ＯＲゲート１３６に与え
られる。Ｄ−ＦＦ１３４のＤ入力にはＣＰＵ１４（図
２）からの信号/WE および/200X が与えられる。すなわ
ち、ＣＰＵ１４がＰＰＵ１６をアクセスすることを示す
信号がＤ−ＦＦ１３４に与えられる。したがって、ＯＲ
ゲート１３６からは水平同期信号Hsync ´を「５１」カ
ウントしたとき、またはＣＰＵ１４がＰＰＵ１６をアク
セスしたとき、ハイレベルとなる図１３（Ｃ）に示す停
止終了信号TSE が出力される。
イレベルのとき、すなわち、ＰＡＬ方式のフィールド周
波数が６０Ｈｚのときには、コンポジット同期信号NTSC
SYNCをコンポジット同期信号PALSYNC によって置き換え
る必要がないため、前述のＨカウンタ１０８および分周
器１１６はディスエーブルされる。分周器１２４のカウ
ント値はまたデコーダ１３０に与えられる。このデコー
ダ１３０は分周器１２４のカウント値が一定値たとえば
「５１」になる毎にハイレベルになる信号を出力する。
デコーダ１３０の出力は、分周器１１６のチップイネー
ブル信号として与えられるとともに、Ｄ−ＦＦ１３２の
Ｄ入力に与えられる。このＤ−ＦＦ１３２の出力は、Ｄ
−ＦＦ１３４の出力とともに、ＯＲゲート１３６に与え
られる。Ｄ−ＦＦ１３４のＤ入力にはＣＰＵ１４（図
２）からの信号/WE および/200X が与えられる。すなわ
ち、ＣＰＵ１４がＰＰＵ１６をアクセスすることを示す
信号がＤ−ＦＦ１３４に与えられる。したがって、ＯＲ
ゲート１３６からは水平同期信号Hsync ´を「５１」カ
ウントしたとき、またはＣＰＵ１４がＰＰＵ１６をアク
セスしたとき、ハイレベルとなる図１３（Ｃ）に示す停
止終了信号TSE が出力される。
【００５４】上述のようにしてＯＲゲート１２０から出
力される停止開始信号TSS およびＯＲゲート１３６から
出力される停止終了信号TSE が、図１２に示すＲＳフリ
ップフロップ（ＲＳ−ＦＦ）１３８のセット入力Ｓおよ
びリセット入力Ｒにそれぞれ与えられる。ＲＳ−ＦＦ１
３８のＱ出力は、ＣＰＵ１４からの信号60/50 ととも
に、ＯＲゲート１４０に入力される。
力される停止開始信号TSS およびＯＲゲート１３６から
出力される停止終了信号TSE が、図１２に示すＲＳフリ
ップフロップ（ＲＳ−ＦＦ）１３８のセット入力Ｓおよ
びリセット入力Ｒにそれぞれ与えられる。ＲＳ−ＦＦ１
３８のＱ出力は、ＣＰＵ１４からの信号60/50 ととも
に、ＯＲゲート１４０に入力される。
【００５５】したがって、図１３に示すように、ＲＳ−
ＦＦ１３８は停止開始信号TSS に応答してセットされか
つ停止終了信号TSE に応答してリセットされる。そのた
め、Ｑ出力は図１３（Ｄ）に示すように、停止開始信号
TSS から停止終了信号TSE までハイレベルとなる。した
がって、信号60/50 がローレベルのとき、すなわち、５
０ＨｚのＰＡＬの場合には、図１３（Ｄ）に示す停止信
号TSTOP がＯＲゲート１４０から出力され、それが前述
のようにＰＰＵ１６のクロック停止信号として作用す
る。そのため、ＰＰＵ停止制御回路４２（図３）からの
ＰＰＵクロックPPUCLKは、図１３（Ｅ）に示すように、
停止信号TSTOP の期間中ＰＰＵ１６には与えられない。
ＦＦ１３８は停止開始信号TSS に応答してセットされか
つ停止終了信号TSE に応答してリセットされる。そのた
め、Ｑ出力は図１３（Ｄ）に示すように、停止開始信号
TSS から停止終了信号TSE までハイレベルとなる。した
がって、信号60/50 がローレベルのとき、すなわち、５
０ＨｚのＰＡＬの場合には、図１３（Ｄ）に示す停止信
号TSTOP がＯＲゲート１４０から出力され、それが前述
のようにＰＰＵ１６のクロック停止信号として作用す
る。そのため、ＰＰＵ停止制御回路４２（図３）からの
ＰＰＵクロックPPUCLKは、図１３（Ｅ）に示すように、
停止信号TSTOP の期間中ＰＰＵ１６には与えられない。
【００５６】前述の停止終了信号TSE は、基本的には、
水平同期信号Hsync ´を「５１」カウントしたタイミン
グに出力されるだけでよいが、この停止終了信号TSE が
出力されないとＰＰＵクロックPPUCLKが上述のように停
止されたままである。この状態ではＣＰＵ１４がＰＰＵ
１６をアクセスすることができない。そこで、この実施
例では、ＯＲゲート１３６にＤ−ＦＦ１３４のＱ出力を
入力するようにしている。そのため、所定数の水平同期
信号Hsync ´がカウントされるより前にＣＰＵ１４がＰ
ＰＵ１６をアクセスすると、信号/WE および/200X がハ
イレベルとなり、Ｄ−ＦＦ１３４のＱ出力がハイレベル
となり、ＯＲゲート１３６から停止終了信号TSE が出力
されるのである。
水平同期信号Hsync ´を「５１」カウントしたタイミン
グに出力されるだけでよいが、この停止終了信号TSE が
出力されないとＰＰＵクロックPPUCLKが上述のように停
止されたままである。この状態ではＣＰＵ１４がＰＰＵ
１６をアクセスすることができない。そこで、この実施
例では、ＯＲゲート１３６にＤ−ＦＦ１３４のＱ出力を
入力するようにしている。そのため、所定数の水平同期
信号Hsync ´がカウントされるより前にＣＰＵ１４がＰ
ＰＵ１６をアクセスすると、信号/WE および/200X がハ
イレベルとなり、Ｄ−ＦＦ１３４のＱ出力がハイレベル
となり、ＯＲゲート１３６から停止終了信号TSE が出力
されるのである。
【００５７】図３に示す停止制御回路４２は、上述のよ
うにＰＰＵクロックPPUCLKの停止および再開を制御する
が、ＰＰＵクロックPPUCLKの停止期間中においては、割
込信号/IRQが入力されても、常にハイレベルの信号/IRQ
´を出力して、ＰＰＵ１６に割込がかからないようにし
ている。このように、図３に示すＮＴＳＣ／ＰＡＬ変換
装置２６においては、全体として、図１４に示すような
ＮＴＳＣカラービデオ信号がＰＡＬカラービデオ信号に
変換される。図１４（Ａ）はＮＴＳＣコンポジットカラ
ービデオ信号VNTSC を示し、このコンポジットカラービ
デオ信号VNTSC が図１４（Ｆ）に示すＰＡＬコンポジッ
トカラービデオ信号VPALに変換される。
うにＰＰＵクロックPPUCLKの停止および再開を制御する
が、ＰＰＵクロックPPUCLKの停止期間中においては、割
込信号/IRQが入力されても、常にハイレベルの信号/IRQ
´を出力して、ＰＰＵ１６に割込がかからないようにし
ている。このように、図３に示すＮＴＳＣ／ＰＡＬ変換
装置２６においては、全体として、図１４に示すような
ＮＴＳＣカラービデオ信号がＰＡＬカラービデオ信号に
変換される。図１４（Ａ）はＮＴＳＣコンポジットカラ
ービデオ信号VNTSC を示し、このコンポジットカラービ
デオ信号VNTSC が図１４（Ｆ）に示すＰＡＬコンポジッ
トカラービデオ信号VPALに変換される。
【００５８】なお、上述の実施例ではＮＴＳＣコンポジ
ットカラービデオ信号をＰＡＬコンポジットカラービデ
オ信号に変換する場合について説明した。しかしなが
ら、この発明はＮＴＳＣコンポジットカラービデオ信号
をＳＥＣＡＭコンポジットカラービデオ信号に変換する
場合にも適用できることは、容易に理解できよう。その
場合には、ＳＥＣＡＭ方式のカラービデオ信号をＰＡＬ
カラービデオ信号に変換する検波器を用い、その検波器
の出力を実施例のＮＴＳＣカラービデオ信号に代えて図
３に示すＮＴＳＣ／ＰＡＬ変換装置２６の入力に与えれ
ばよい。
ットカラービデオ信号をＰＡＬコンポジットカラービデ
オ信号に変換する場合について説明した。しかしなが
ら、この発明はＮＴＳＣコンポジットカラービデオ信号
をＳＥＣＡＭコンポジットカラービデオ信号に変換する
場合にも適用できることは、容易に理解できよう。その
場合には、ＳＥＣＡＭ方式のカラービデオ信号をＰＡＬ
カラービデオ信号に変換する検波器を用い、その検波器
の出力を実施例のＮＴＳＣカラービデオ信号に代えて図
３に示すＮＴＳＣ／ＰＡＬ変換装置２６の入力に与えれ
ばよい。
【図１】この発明の一実施例のＮＴＳＣ／ＰＡＬ変換装
置に含まれる変換回路を示すブロック図である。
置に含まれる変換回路を示すブロック図である。
【図２】この発明の一実施例としてのビデオゲーム機を
示すブロック図である。
示すブロック図である。
【図３】図２に示すＮＴＳＣ／ＰＡＬ変換装置を示すブ
ロック図である。
ロック図である。
【図４】図１に示す変換回路に含まれるカラーデコーダ
を示すブロック図である。
を示すブロック図である。
【図５】図４に示すカラーデコーダの動作を示すタイミ
ング図である。
ング図である。
【図６】ＮＴＳＣ方式およびＰＡＬ方式のカラーバース
ト信号の位相を示す図解図である。
ト信号の位相を示す図解図である。
【図７】図１に示すＰＡＬエンコーダから出力されるカ
ラー信号の位相を示す図解図である。
ラー信号の位相を示す図解図である。
【図８】図１に示すＰＡＬエンコーダを示すブロック図
である。
である。
【図９】図３に示すクロマ信号／輝度信号合成回路およ
び同期信号合成回路とその関連の部分を示す回路図であ
る。
び同期信号合成回路とその関連の部分を示す回路図であ
る。
【図１０】ＮＴＳＣ方式のカラービデオ信号を５０Ｈｚ
のＰＡＬカラービデオ信号に変換するときの強制的ブラ
ンキング期間および各信号TSS ，TSE およびVsync ´を
示す図解図である。
のＰＡＬカラービデオ信号に変換するときの強制的ブラ
ンキング期間および各信号TSS ，TSE およびVsync ´を
示す図解図である。
【図１１】図３に示す同期信号処理回路を示すブロック
図である。
図である。
【図１２】図３に示すＰＰＵ停止制御回路の要部を示す
ブロック図である。
ブロック図である。
【図１３】ＰＰＵ停止制御回路の動作を示すタイミング
図である。
図である。
【図１４】図３に示すＮＴＳＣ／ＰＡＬ変換装置から出
力されるＰＡＬカラービデオ信号を示す波形図である。
力されるＰＡＬカラービデオ信号を示す波形図である。
１０ …ビデオゲーム機 １２ …本体 １４ …ＣＰＵ １６ …ＰＰＵ ２０ …メモリカートリッジ ２６ …ＮＴＳＣ／ＰＡＬ変換装置 ２８ …出力端子 ３４ …変換回路 ３６ …同期信号分離回路 ３８ …クロマ信号／輝度信号分離回路 ４０ …同期信号処理回路 ４２ …ＰＰＵ停止制御回路 ４４ …同期キャンセラ ４６ …発振器 ４８ …クロマ信号／輝度信号合成回路 ５０ …同期信号合成回路 ５２ …カラーデコーダ ５４ …コード変換器 ５６ …ＰＡＬエンコーダ ６２ …Ｔ−ＦＦ ６４，６６，６８，７０ …第１，第２，第３，第４シ
フトレジスタ ７２，７４ …ラッチ ７６ …エッジ検出回路 ７８ …データセレクタ ８０〜９０，１１４，１１８，１３２，１３４ …Ｄ−
ＦＦ ９２ …ＰＡＬカラー信号出力回路 ４４ａ，５０ａ，９６，１０４ …可変抵抗器 ９８ …トランジスタ １００ …ＮＴＳＣクロマ信号ブロック回路 １０２ …４．４３Ｈｚトラップ １０６ …ＨＶ分離回路 １０８ …Ｈカウンタ １１２，１３０ …デコーダ １１６，１２４ …分周器 １２０，１１０，１３６，１４０ …ＯＲゲート １２２ …Hsync ´作成回路 １２６ …Vsync ´作成回路 １２８ …イクスクルーシブＯＲゲート １３８ …ＲＳ−ＦＦ
フトレジスタ ７２，７４ …ラッチ ７６ …エッジ検出回路 ７８ …データセレクタ ８０〜９０，１１４，１１８，１３２，１３４ …Ｄ−
ＦＦ ９２ …ＰＡＬカラー信号出力回路 ４４ａ，５０ａ，９６，１０４ …可変抵抗器 ９８ …トランジスタ １００ …ＮＴＳＣクロマ信号ブロック回路 １０２ …４．４３Ｈｚトラップ １０６ …ＨＶ分離回路 １０８ …Ｈカウンタ １１２，１３０ …デコーダ １１６，１２４ …分周器 １２０，１１０，１３６，１４０ …ＯＲゲート １２２ …Hsync ´作成回路 １２６ …Vsync ´作成回路 １２８ …イクスクルーシブＯＲゲート １３８ …ＲＳ−ＦＦ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−54325（ＪＰ，Ａ) 実開 平３−10672（ＪＰ，Ｕ) 実開 昭59−161783（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 11/00 - 11/24 H04N 7/01
Claims (14)
- 【請求項１】色相が第１のバースト信号に対する第１の
クロマ信号の位相として取り扱われる第１のカラービデ
オ信号を、色相が第２のバースト信号に対する第２のク
ロマ信号の位相として取り扱われる第２のカラービデオ
信号に変換するカラービデオ信号変換装置であって、 前記第１のカラービデオ信号に含まれる前記第１のクロ
マ信号の周波数に相関する周波数の第１のクロックを発
生する第１クロック発生手段、 前記第２のカラービデオ信号に含まれる前記第２のクロ
マ信号の周波数に相関する周波数の第２のクロックを発
生する第２クロック発生手段、 前記第１のクロックに基づいて前記第１のカラービデオ
信号に含まれる前記第１のバースト信号に対する前記第
１のクロマ信号の位相を検出して、その位相を表す第１
のカラーコードを出力する位相検出手段、 前記位相検出手段からの前記第１のカラーコードを前記
第２のカラービデオ信号のための第２のカラーコードに
変換するコード変換手段、および前記第２のクロックと
前記第２のカラーコードとに基づいて前記第２のカラー
ビデオ信号の第２のクロマ信号を発生するクロマ信号発
生手段を備える、カラービデオ信号変換装置。 - 【請求項２】入力端をさらに備え、前記入力端には第１
のカラービデオ信号発生手段から前記第１のカラービデ
オ信号が入力され、 前記第１のカラービデオ信号は輝度信号，同期信号およ
び前記第１のクロマ信号を含み、 前記入力端に入力された前記第１のカラービデオ信号か
ら前記第１のクロマ信号を抽出して前記位相検出手段に
与えるクロマ信号抽出手段をさらに備える、請求項１記
載のカラービデオ信号変換装置。 - 【請求項３】前記位相検出手段は前記第１のクロマ信号
に含まれる前記第１のバースト信号に応答してリセット
されかつ前記第１のクロックをカウントするカウンタ手
段を含む、請求項２記載のカラービデオ信号変換装置。 - 【請求項４】前記カウンタ手段は前記第１のバースト信
号の前縁でリセットされかつ前記第１のクロックをカウ
ントする第１のカウンタ、および前記第１のバースト信
号の後縁でリセットされかつ前記第１のクロックをカウ
ントする第２のカウンタを含み、 前記位相検出手段は前記第１のクロマ信号の第１の状態
に応答して前記第１のカウンタのカウント値を前記第１
のカラーコードとして出力し、かつ前記第１のクロマ信
号の第２の状態に応答して前記第２のカウンタのカウン
ト値を前記第１のカラーコードとして出力する出力手段
をさらに含む、請求項３記載のカラービデオ信号変換装
置。 - 【請求項５】前記第１のカウンタは前記第１のバースト
信号の前縁で所定のデータがプリセットされる第１のシ
フトレジスタ手段を含み、 前記第２のカウンタは前記第１のバースト信号の後縁で
所定のデータがプリセットされる第２のシフトレジスタ
手段を含む、請求項４記載のカラービデオ信号変換装
置。 - 【請求項６】前記第１および第２のシフトレジスタ手段
の各々は前記第１のクロックの立ち上がりに応答してシ
フト動作を行う第１のシフトレジスタおよび前記第１の
クロックの立ち下がりに応答してシフト動作を行う第２
のシフトレジスタを含む、請求項５記載のカラービデオ
信号変換装置。 - 【請求項７】前記クロマ信号抽出手段は前記第１のカラ
ービデオ信号から前記第１のクロマ信号および前記輝度
信号を分離する信号分離手段を含み、 前記クロマ信号発生手段から出力される前記第２のクロ
マ信号および前記輝度信号を合成する合成手段をさらに
備える、請求項２ないし６のいずれかに記載のカラービ
デオ信号変換装置。 - 【請求項８】前記合成手段から出力される合成信号と同
期信号とを合成する同期信号合成手段をさらに備える、
請求項７記載のカラービデオ信号変換装置。 - 【請求項９】前記信号分離手段は前記第１のカラービデ
オ信号から前記輝度信号と一緒に同期信号を分離し、 前記同期信号に基づいて別の同期信号を発生する同期信
号発生手段をさらに備え、 前記同期信号合成手段は前記合成手段から出力される合
成信号と前記別の同期信号を合成する、請求項８記載の
カラービデオ信号変換装置。 - 【請求項１０】前記第１のカラービデオ信号発生手段は
外部メモリに予めストアされたプログラムに従ってゲー
ムのための前記第１のカラービデオ信号を発生するビデ
オゲーム機を含む、請求項２ないし９のいずれかに記載
のカラービデオ信号変換装置。 - 【請求項１１】前記第１クロック発生手段は前記第１の
方式のカラービデオ信号に含まれるクロマ信号のＮ倍の
周波数の前記第１のクロックを発生し、 前記第２クロック発生手段は前記第２の方式のカラービ
デオ信号に含まれるクロマ信号のＮ倍の周波数の前記第
２のクロックを発生する、請求項１ないし１０のいずれ
かに記載のカラービデオ信号変換装置。 - 【請求項１２】前記第１のカラービデオ信号のフィール
ド周期と前記第２のカラービデオ信号にフィールド周期
との差に相当する時間の間、前記第１のカラービデオ信
号が入力されるのを停止する停止手段をさらに備える、
請求項１ないし１１のいずれかに記載のカラービデオ信
号変換装置。 - 【請求項１３】前記第１のカラービデオ信号は、所定の
プログラムに従って動作する中央処理ユニットおよび前
記中央処理ユニットの制御の下で所定のクロックに応答
して動作する画像処理ユニットによって発生され、 前記停止手段は前記所定のクロックが前記画像処理ユニ
ットに与えられるのを禁止する禁止手段を含む、請求項
１２記載のカラービデオ信号変換装置。 - 【請求項１４】前記停止手段は前記中央処理ユニットが
前記画像処理ユニットをアクセスするとき前記禁止手段
による禁止状態を解除する解除手段を含む、請求項１３
記載のカラービデオ信号変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443991A JP3233951B2 (ja) | 1991-05-09 | 1991-05-09 | カラービデオ信号変換装置 |
| EP19920304173 EP0512861B1 (en) | 1991-05-09 | 1992-05-08 | Color video signal standard conversion apparatus |
| DE1992628405 DE69228405T2 (de) | 1991-05-09 | 1992-05-08 | Vorrichtung zur Farbnormumsetzung eines Videosignals |
| CN92103462A CN1038464C (zh) | 1991-05-09 | 1992-05-09 | 彩色视频信号变换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443991A JP3233951B2 (ja) | 1991-05-09 | 1991-05-09 | カラービデオ信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04334193A JPH04334193A (ja) | 1992-11-20 |
| JP3233951B2 true JP3233951B2 (ja) | 2001-12-04 |
Family
ID=14380699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10443991A Expired - Lifetime JP3233951B2 (ja) | 1991-05-09 | 1991-05-09 | カラービデオ信号変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0512861B1 (ja) |
| JP (1) | JP3233951B2 (ja) |
| CN (1) | CN1038464C (ja) |
| DE (1) | DE69228405T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5223000B2 (ja) * | 2009-03-26 | 2013-06-26 | 株式会社コナミデジタルエンタテインメント | ゲーム装置、ゲーム装置の制御方法、プログラム、及び情報記憶媒体 |
| CN102752534B (zh) * | 2011-11-15 | 2017-11-10 | 新奥特（北京）视频技术有限公司 | 一种调色系统中对比静帧的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58223983A (ja) * | 1982-06-22 | 1983-12-26 | Sharp Corp | 信号変換装置 |
| GB2197767B (en) * | 1986-11-12 | 1991-04-03 | Sanyo Electric Co | Chrominance signal conversion circuit |
| JPS6429078A (en) * | 1987-07-23 | 1989-01-31 | Nec Corp | Bco device |
| US4866283A (en) * | 1988-08-12 | 1989-09-12 | Southwest Research Institute | Optical inspection of food products |
| KR0149503B1 (ko) * | 1989-04-20 | 1999-05-15 | 야마우찌 히로시 | 메모리 카트리지 |
-
1991
- 1991-05-09 JP JP10443991A patent/JP3233951B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-08 DE DE1992628405 patent/DE69228405T2/de not_active Expired - Fee Related
- 1992-05-08 EP EP19920304173 patent/EP0512861B1/en not_active Expired - Lifetime
- 1992-05-09 CN CN92103462A patent/CN1038464C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04334193A (ja) | 1992-11-20 |
| CN1066555A (zh) | 1992-11-25 |
| EP0512861A2 (en) | 1992-11-11 |
| EP0512861B1 (en) | 1999-02-10 |
| CN1038464C (zh) | 1998-05-20 |
| EP0512861A3 (en) | 1994-08-17 |
| DE69228405T2 (de) | 1999-09-16 |
| DE69228405D1 (de) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2065461C (en) | System and method for combining multiple composite video signals | |
| EP0071745B1 (en) | Composite video color signal generation from digital color signals | |
| EP0138482B1 (en) | Video signal superimposing device | |
| US4218697A (en) | Digital data transmission arrangement using a standard TV video | |
| EP0462784A2 (en) | Image processing apparatus and method | |
| JP3233951B2 (ja) | カラービデオ信号変換装置 | |
| JPS5986392A (ja) | デジタルクロマ利得制御装置 | |
| EP0415268B1 (en) | Signal waveform display device | |
| WO1998016063A1 (en) | A graphical on-screen display system | |
| US20060077301A1 (en) | Secam color difference signal processing method | |
| JP3980261B2 (ja) | 映像再生装置及びその方法 | |
| US5369498A (en) | Video disk player comprising a signal selection circuit for selecting one of a video data signal and a luminance signal as an output signal | |
| US6226042B1 (en) | Color encoder | |
| EP0340656B1 (en) | Signal combining circuitry | |
| US5774184A (en) | Color burst forming circuit and color burst gate pulse forming circuit | |
| KR960016566B1 (ko) | 스큐 보정된 마스터 클럭 신호 발생 장치 | |
| JP3554137B2 (ja) | カラー・ビデオ・エンコーダ | |
| JP2610272B2 (ja) | マトリクス変換装置 | |
| JPH08289313A (ja) | デジタルｒｇｂエンコーダ | |
| KR950010132Y1 (ko) | 영상기기에서의 칼라 퍼짐 방지장치 | |
| JPS5962286A (ja) | Ｓｅｃａｍテレビジヨン装置 | |
| KR940002303Y1 (ko) | 캠코더의 슈퍼 임포즈용 칼라필터회로 | |
| JPS61200794A (ja) | Ｐａｌ方式クロマ信号発生回路 | |
| JPH07170532A (ja) | セカム色差ラインｉｄ信号発生回路およびセカムキラー信号発生回路 | |
| GB2254218A (en) | Field overlapping device for a colour video printer giving perspective representations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |