JPH04334193A - カラービデオ信号変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はカラービデオ信号変換
装置に関する。特定的には、この発明は、たとえばビデ
オゲーム機から出力されるＮＴＳＣ方式のカラービデオ
信号をＰＡＬ方式（またはＳＥＣＡＭ方式）のカラービ
デオ信号に変換する、カラービデオ信号変換装置に関す
る。

【０００２】

【従来の技術】ＮＴＳＣ方式においてはカラーサブキャ
リアの周波数は３．５８ＭＨｚであり、カラー情報（色
相）はカラーバースト信号（通常０°）に対する相対位
相で表現される。一方、ＰＡＬ方式でも、色相はカラー
バースト信号に対する相対位相で表現されるが、カラー
サブキャリアの周波数は４．４３ＭＨｚであり、しかも
カラーバースト信号の位相がライン毎に交互に反転され
ている。

【０００３】このように、ＮＴＳＣ方式とＰＡＬ方式と
ではカラーサブキャリアの周波数やカラー変調方式が違
うので、たとえば１９９０年４月１７日付で発行された
アメリカ合衆国特許第４，９１８，４３４に開示されて
いるようなビデオゲーム機から出力されるＮＴＳＣ方式
のカラービデオ信号をＰＡＬ方式のテレビジョンモニタ
にそのまま表示することはできない。

【０００４】一方、たとえば、１９８８年１１月８日付
で出願公開された特開昭６３−２６９８８０には、ＮＴ
ＳＣ方式のカラービデオ信号をＰＡＬ方式のカラービデ
オ信号に変換できる方式変換装置が開示されている。こ
の従来技術においては、送信側のＹ／Ｃ分離器によって
ＮＴＳＣ方式のクロマ信号が抽出され、それがデコーダ
でデコードされ、フレームメモリに蓄えられる。フレー
ムメモリから読み出された位相データが受信側に送信さ
れるが、受信側では受信したデータを別のフレームメモ
リに記憶する。そして、受信側フレームメモリに蓄えら
れたデータが読み出されてエンコーダに与えられる。こ
のとき、送信側のフレームメモリと受信側のフレームメ
モリとを異なるクロック周波数で動作させることによっ
て、上述のカラーサブキャリアの周波数の違いに対処し
ている。

【０００５】

【発明が解決しようとする課題】上述の従来技術におい
ては、送信側および受信側の両方に大容量のフレームメ
モリが必要であり、しかも送信側においては高速のＡ／
Ｄ変換器を、受信側においては高速のＤ／Ａ変換器をそ
れぞれ必要とするので、非常に高価である。したがって
、この従来技術は、安価でなければならない家庭用ビデ
オゲーム機などには不向きである。

【０００６】それゆえに、この発明の主たる目的は、安
価なカラービデオ信号変換装置を提供することである。

【０００７】

【課題を解決するための手段】第１の発明は、色相が第
１のバースト信号に対する第１のクロマ信号の位相とし
て取り扱われる第１のカラービデオ信号を、色相が第２
のバースト信号に対する第２のクロマ信号の位相として
取り扱われる第２のカラービデオ信号に変換するビデオ
信号変換装置であって、第１のカラービデオ信号に含ま
れる第１のクロマ信号の周波数に相関する周波数の第１
のクロックを発生する第１クロック発生手段、第２のカ
ラービデオ信号に含まれる第２のクロマ信号の周波数に
相関する周波数の第２のクロックを発生する第２クロッ
ク発生手段、第１のクロックに基づいて第１のカラービ
デオ信号に含まれる第１のバースト信号に対する第１の
クロマ信号の位相を検出して、その位相を表す第１のカ
ラーコードを出力する位相検出手段、位相検出手段から
の第１のカラーコードを第２のカラービデオ信号のため
の第２のカラーコードに変換するコード変換手段、およ
び第２のクロックと第２のカラーコードとに基づいて第
２のカラービデオ信号の第２のクロマ信号を発生するク
ロマ信号発生手段を備える、カラービデオ信号変換装置
である。

【０００８】第２の発明は、同期信号，第１のクロマ信
号および輝度信号を含む第１のカラービデオ信号を発生
する第１のカラービデオ信号発生手段からの第１のカラ
ービデオ信号を受ける入力端、入力端に入力された第１
のカラービデオ信号から同期信号を抽出する同期信号抽
出手段、入力端に入力された第１のカラービデオ信号か
ら第１のクロマ信号を抽出するクロマ信号抽出手段、ク
ロマ信号抽出手段から出力される第１のクロマ信号を第
２のカラービデオ信号に含まれるべき第２のクロマ信号
に変換するクロマ信号変換手段、同期信号抽出手段から
出力される同期信号に基づいて第２のカラービデオ信号
に含まれるべき別の同期信号を発生する同期信号発生手
段、同期信号発生手段から出力される別の同期信号とク
ロマ信号変換手段から出力される第２のクロマ信号とを
合成する合成手段、および第１のカラービデオ信号のフ
ィールド周期と第２のカラービデオ信号のフィールド周
期との差に相当する時間の間、第１のカラービデオ信号
発生手段から第１のカラービデオ信号が入力端に入力さ
れるのを停止する停止手段を備える、カラービデオ信号
変換装置である。

【０００９】

【作用】たとえば家庭用ビデオゲーム機から入力端に、
ＮＴＳＣ方式に従った第１のカラービデオ信号が入力さ
れ、この第１のカラービデオ信号から、クロマ信号／輝
度信号分離回路によってＮＴＳＣ方式のクロマ信号（第
１のクロマ信号）が抽出される。この第１のクロマ信号
がカラーデコーダに与えられる。カラーデコーダは第１
のクロックに従って動作するカウンタないしシフトレジ
スタ手段を含む。カウンタないしシフトレジスタ手段に
よって第１のクロマ信号の位相が検出され、その位相に
相当する第１のカラーコードが得られる。このデコーダ
からの第１のカラーコードがコード変換器によってたと
えばＰＡＬ方式のための第２のカラーコードに変換され
る。第２のカラーコードがＰＡＬエンコーダに与えられ
ると、ＰＡＬエンコーダは、第２のクロックおよび第２
のカラーコードに基づいて、ＰＡＬクロマ信号（第２の
クロマ信号）を出力する。そして、第２のクロマ信号は
信号合成手段において、クロマ信号／輝度信号分離回路
によって分離された元の輝度信号と合成され、同期信号
合成手段によってさらに第２のカラービデオ信号のため
の同期信号が付加される。このようにして、第２のカラ
ービデオ信号が得られる。

【００１０】なお、ＮＴＳＣ方式のフィールド周波数は
６０Ｈｚであるのに対して、ＰＡＬ方式においては、フ
ィールド周波数は一般に５０Ｈｚである。したがって、
ＮＴＳＣ方式の垂直同期信号をそのままＰＡＬ方式の垂
直同期信号として用いることはできない。そこで、同期
信号発生手段がＮＴＳＣ方式の同期信号に基づいてＰＡ
Ｌ方式の同期信号を発生し、それを同期信号合成手段に
与えるようにしている。

【００１１】また、上述のフィールド周波数差すなわち
フィールド周期の差に効果的に対処するために、第１の
カラービデオ信号が入力端から入力されるのを停止し、
フィールド周期の差に相当する時間の間、強制的にブラ
ンキング期間が設定される。具体的には、第１のカラー
ビデオ信号を発生する手段たとえばビデオゲーム機のＰ
ＰＵのクロックを停止する。ただし、実施例では、この
強制的ブランキング期間においても、必要に応じて、Ｃ
ＰＵがＰＰＵにアクセスできるように、ＣＰＵからのア
クセス信号に応答してＰＰＵにクロックを与えるように
している。

【００１２】

【発明の効果】この発明によれば、第１のカラーテレビ
ジョン方式のクロマ信号の色相を第１のカラーコードに
デコードし、その第１のカラーコードを第２のカラーテ
レビジョン方式に適合する第２のカラーコードに変換し
、その第２のカラーコードに従ってＰＡＬ方式のクロマ
信号を発生するので、先に挙げた従来技術のような大容
量のフレームメモリや高速のＡ／Ｄ変換器およびＤ／Ａ
変換器を設ける必要はない。したがってカラービデオ信
号変換装置が非常に安価になる。そのため、この発明は
、家庭用ビデオゲーム機などのビデオ信号変換装置とし
て好適する。

【００１３】また、もし第１のカラーテレビジョン方式
のフィールド周期と第２のカラーテレビジョン方式のフ
ィールド周期との間に差があるとき、その差に相当する
期間を強制的にブランキング期間として設定するように
すれば、同期が乱れることはない。この発明の上述の目
的，その他の目的，特徴および利点は、図面を参照して
行う以下の実施例の詳細な説明から一層明らかとなろう
。

【００１４】

【実施例】図２には家庭用ビデオゲーム機の全体ブロッ
ク図が示され、以下には、この発明がこのような家庭用
ビデオゲーム機に適用された実施例について説明する。 しかしながら、この発明は家庭用ビデオゲーム機だけで
なく、他の任意の装置から出力されるＮＴＳＣ方式のカ
ラービデオ信号のＰＡＬ方式（またはＳＥＣＡＭ方式）
のカラービデオ信号の変換に適用できることを予め指摘
しておく。

【００１５】図２に示すビデオゲーム機１０は本体１２
を含み、この本体１２にはＣＰＵ（Ｃｅｎｔｒａｌ　Ｐ
ｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ：中央処理ユニット）　
１４およびＰＰＵ（Ｐｉｃｔｕｒｅ　Ｐｒｏｃｅｓｓｉ
ｎｇ　Ｕｎｉｔ：画像処理ユニット）　１６が設けられ
る。ＣＰＵ１４およびＰＰＵ１６、すなわち本体１２に
は、コネクタ１８を通して、メモリカートリッジ２０が
装着される。メモリカートリッジ２０には、図示しない
が、ゲームの実行に必要なプログラムを記憶したプログ
ラムメモリやゲームのための静止画（背景画）や動画（
オブジェクト）のキャラクタを表示するためにキャラク
タのグラフィックデータ（ドットデータ）を記憶したキ
ャラクタメモリなどが設けられる。

【００１６】ＣＰＵ１４にはワークＲＡＭ２２が接続さ
れ、ＰＰＵ１６にはビデオＲＡＭ２４が接続される。Ｃ
ＰＵ１４はコネクタ１８を通してメモリカートリッジ２
０のプログラムメモリからロードされたゲームプログラ
ムを読み出し、それをワークＲＡＭ２２にストアする。 そして、ＰＰＵ１６は、メモリカートリッジ２０のキャ
ラクタメモリから読み出されたキャラクタデータをビデ
オＲＡＭ２４にストアする。ＰＰＵ１６はゲームプログ
ラムに従ったＣＰＵ１４の制御の下で、ビデオＲＡＭ２
４からのグラフィックデータを読み出し、それをＮＴＳ
Ｃ方式のコンポジットカラービデオ信号ＶＮＴＳＣ　に
変換する。ただし、この実施例では、コンポジットカラ
ービデオ信号は変調を受けていないいわゆるベースバン
ド信号として出力される。

【００１７】前述のＰＰＵ１６からのコンポジットカラ
ービデオ信号ＶＮＴＳＣ　はＮＴＳＣ／ＰＡＬ変換装置
２６に与えられる。ＮＴＳＣ／ＰＡＬ変換装置２６には
クロック信号２１Ｍ　が与えられる。このクロック信号
２１Ｍは具体的には、２１．３１２５０ＭＨｚの周波数
を有し、ＣＰＵ１４およびＰＰＵ１６のシステムクロッ
クの基礎となる原発振器から得られる。ＮＴＳＣ／ＰＡ
Ｌ変換装置２６には、さらに、ＣＰＵ１４から、信号／
ＷＥ　および／２００Ｘ　が与えられる。ただし、記号
“／　”は、この明細書においては、反転（負論理）を
意味することに留意されたい。信号／ＷＥ　はＣＰＵ１
４がＰＰＵ１６に対して書込アクセスする際にローレベ
ルとなる信号であり、信号／２００Ｘ　はＰＰＵ１６の
アドレス“２００Ｘ”をデコードしたとき得られる信号
であり、この信号がローレベルのときＰＰＵ１６がＣＰ
Ｕ１４によってアクセスされることを示す。 後に詳細に説明するように、ＮＴＳＣ／ＰＡＬ変換装置
２６は、ＰＰＵ１６からのコンポジットカラービデオ信
号ＶＮＴＳＣ　をＰＡＬ方式のコンポジットカラービデ
オ信号ＶＰＡＬに変換してそれを出力する。ＰＡＬコン
ポジットカラービデオ信号ＶＰＡＬは出力端子２８から
そのままベースバンド信号として出力され得る。しかし
ながら、ＰＡＬコンポジットカラービデオ信号ＶＰＡＬ
は、ＣＰＵ１４からのサウンド信号とともに、ＲＦモジ
ュレータ３０に与えられ、そのＲＦモジュレータ３０に
よってＰＡＬ方式のコンポジットカラーテレビジョン信
号に変換されてもよい。このＰＡＬコンポジットカラー
テレビジョン信号は端子３２に出力され得る。

【００１８】なお、ＮＴＳＣ／ＰＡＬ変換装置２６のみ
が本体１２とは別の外部回路として構成され、またはＲ
Ｆモジュレータ３０のみが本体１２とは別の外部回路と
して構成され、またはＮＴＳＣ／ＰＡＬ変換装置２６お
よびＲＦモジュレータ３０のみが１つのハウジングに組
み込まれた本体１２とは別の外部回路として構成されて
もよい。

【００１９】図３を参照して、図２に示すＮＴＳＣ／Ｐ
ＡＬ変換装置２６は、図１に詳細に示される変換回路３
４を含む。ＰＰＵ１６（図２）から与えられるＮＴＳＣ
方式のコンポジットカラービデオ信号ＶＮＴＳＣ　は、
同期分離回路３６およびクロマ信号／輝度信号分離回路
３８に与えられる。同期分離回路３６は、具体的には、
同期信号を分離するための回路を含み、コンポジットカ
ラービデオ信号ＶＮＴＳＣ　からディジタルレベルに変
換されたコンポジット同期信号ＮＴＳＣＳＹＮＣ（水平
同期信号Ｈｓｙｎｃ　＋垂直同期信号Ｖｓｙｎｃ　）を
出力する。このコンポジット同期信号ＮＴＳＣＳＹＮＣ
が同期信号処理回路４０およびＰＰＵ停止制御回路４２
に与えられる。

【００２０】一般に、ＮＴＳＣ方式の場合にはフィール
ド周波数は６０Ｈｚであり、ＰＡＬ方式の場合にはフィ
ールド周波数は５０Ｈｚである。したがって、６０Ｈｚ
のＮＴＳＣ方式のカラービデオ信号を５０ＨｚのＰＡＬ
方式のカラービデオ信号に変換するためには、両者のフ
ィールド周期の差に相当する時間の間、ＰＡＬカラービ
デオ信号が出力されないように強制的にブランキング期
間を設定する必要がある。このような強制的ブランキン
グ期間の設定のために、実施例では、ＰＰＵ１６（図２
）の動作を停止する。すなわち、後に詳細に説明するが
、同期信号処理回路４０はフィールド周波数が５０Ｈｚ
であるときローレベルとなる信号６０／５０に応じて、
ＰＰＵ１６の動作を停止させるための信号ＴＳＴＯＰ　
を出力する。また、同期信号処理回路４０は、６０Ｈｚ
の垂直同期信号Ｖｓｙｎｃ　および水平同期信号Ｈｓｙ
ｎｃ　（ＮＴＳＣコンポジット同期信号ＮＴＳＣＳＹＮ
Ｃ）を５０Ｈｚの垂直同期信号　Ｖｓｙｎｃ´およびＨ
ｓｙｎｃ　´（ＰＡＬコンポジット同期信号ＰＡＬＳＹ
ＮＣ　）に変換する。ＰＰＵ停止制御回路４２は信号Ｔ
ＳＴＯＰ　に応答してＰＰＵ１６のクロック信号ＰＰＵ
ＣＬＫを停止するための回路である。

【００２１】また、クロマ信号／輝度信号分離回路３８
は、ディジタルレベルに変換されたＮＴＳＣ方式のクロ
マ信号（ＮＴＳＣクロマ信号）を出力し、それを上述の
変換回路３４に与えるとともに、輝度信号と垂直同期信
号Ｖｓｙｎｃ　および水平信号Ｈｓｙｎｃ　とを重畳し
た信号を同期信号キャンセラ４４に与える。同期キャン
セラ４４は輝度信号のみを抽出するように、水平同期信
号Ｈｓｙｎｃ　および垂直同期信号Ｖｓｙｎｃをキャン
セルする。

【００２２】発振器４６はクロック信号２６Ｍ　を出力
する。このクロック信号２６Ｍ　は、具体的には、２６
．６０１７１２５ＭＨｚの周波数を有し、その周波数は
ＰＡＬ方式のカラーサブキャリア周波数４．４３ＭＨｚ
の６倍に選ばれる。一方、先に説明したクロック信号２
１Ｍ　はＮＴＳＣ方式のカラーサブキャリア周波数３．
５８ＭＨｚの６倍に選ばれている。発振器４６からのク
ロック信号２６Ｍ　は変換回路３４および同期信号処理
回路４０に与えられる。 同期信号処理回路４０はバースト信号の位置でハイレベ
ルとなるバースト位置信号ＢＰＳ　を変換回路３４に与
える。

【００２３】変換回路３４は、図１を参照して後に詳細
に説明するが、ＮＴＳＣクロマ信号をＰＡＬクロマ信号
に変換し、それを、クロマ信号／輝度信号合成回路４８
に与える。このクロマ信号／輝度信号合成回路４８には
、さらに、同期信号キャンセラ４４から出力される輝度
信号が与えられる。そして、このクロマ信号／輝度信号
合成回路４８においては、ＰＡＬクロマ信号と元の輝度
信号とが合成され、合成信号がさらに同期信号合成回路
５０に与えられる。この同期信号合成回路５０には、同
期信号処理回路４０からのＰＡＬコンポジット同信号Ｐ
ＡＬＳＹＮＣ　すなわち水平同期信号Ｈｓｙｎｃ　´お
よび垂直同期信号Ｖｓｙｎｃ´が与えられる。同期信号
合成回路５０では、クロマ信号／輝度信号合成回路４８
から出力される合成信号（ＰＡＬクロマ信号＋輝度信号
）に対して、さらに、水平同期信号Ｈｓｙｎｃ　´およ
び垂直同期信号Ｖｓｙｎｃ´が混合される。したがって
、この同期信号合成回路５０からはＰＡＬ方式のコンポ
ジットカラービデオ信号（第２のカラービデオ信号信号
）が端子２８に与えられることになる。ただし、この第
２のカラービデオ信号はベースバンド信号である。

【００２４】図１に詳細に示す変換回路３４は、クロマ
信号／輝度信号分離回路３８（図３）からのＮＴＳＣク
ロマ信号を受けるカラーデコーダ５２を含む。このカラ
ーデコーダ５２は具体的には図４に示す回路構成を有し
、ＮＴＳＣクロマ信号に基づいて、６ビットの第１のカ
ラーコード（ＮＴＳＣ方式におけるカラーバースト信号
に対する相対位相を表すコード）を出力する。この６ビ
ットのカラーコードはコード変換器５４に与えられる。 このコード変換器５４は、ＮＴＳＣ方式のカラーコード
をＰＡＬ方式のカラーコードに変換し、６ビットの第２
のカラーコード（ＰＡＬ方式におけるカラーバースト信
号に対する相対位相を表すコード）をＰＡＬエンコーダ
５６に与える。

【００２５】また、クロマ信号／輝度信号分離回路３８
（図３）からのＮＴＳＣクロマ信号およびクロック信号
２１Ｍ　は、タイマ（Ｗａｔｃｈ　ＤｏｇＴｉｍｅｒ）
　５８に与えられる。 このタイマ５８はＮＴＳＣクロマ信号がなくなったタイ
ミングからクロック信号２１Ｍをカウントし、一定時間
、たとえばクロマ信号の１サイクルＴ×８／６（３００
　ｎｓｅｃ）の間クロマ信号がないとき、ビデオ信号が
モノクロ信号であると判断し、ローレベルのカラーキラ
ー信号を出力する。このカラーキラー信号は上述のＰＡ
Ｌエンコーダ５６に含まれるカラーキラー６０に与えら
れる。 カラーキラー６０はローレベルのカラーキラー信号に応
答して、ＰＡＬエンコーダ５６からＰＡＬクロマ信号が
出力されるのを停止する。

【００２６】ただし、結果的にＰＡＬクロマ信号にカラ
ー信号が含まれなければよいのであるから、第１のカラ
ーコードが入力されないかまたは第２のカラーコードが
出力されないように、カラーキラー６０は図１の点線で
示すようにコード変換器５４に設けられてもよい。さら
に、水平同期信号Ｈｓｙｎｃ　がトグルフリップフロッ
プ（Ｔ−ＦＦ）６２に与えられる。このＴ−ＦＦ６２は
、水平同期信号Ｈｓｙｎｃ　毎に交互にハイレベルまた
はローレベルとなるライン判別信号ＬＰをコード変換器
５４に与える。

【００２７】ここで、図４を参照して、変換回路３４に
含まれるカラーデコーダ５２について詳細に説明する。 図２に示す本件出願人の製造販売にかかるテレビゲーム
機“ファミリコンピュータ”（登録商標）または“Ｎｉ
ｎｔｅｎｄｏ　Ｅｎｔｅｒｔａｉｎｍｅｎｔ　Ｓｙｓｔ
ｅｍ　（ＮＥＳ）”（登録商標）においては、１２の色
相と４段階の明度とを組み合わせて４８のカラーのカラ
ー信号を発生する。ただし、明度はＮＴＳＣ方式および
ＰＡＬ方式において共通であるため、ＮＴＳＣ方式のカ
ラービデオ信号をＰＡＬ方式のカラービデオ信号に変換
するためには、１２の色相だけを変換すればよい。この
ようなＮＴＳＣクロマ信号の色相をデコードするために
は、カラーバースト信号に同期した１２進カウンタを用
いてクロマ信号の立ち上がりおよび立ち下がりのそれぞ
れのタイミングにおけるカウント値によって、クロマ信
号の色相を表すカラーコードを得るようにすればよい。

【００２８】なお、図４に示す実施例においては、この
ようなカラーコードのデコードのために、上述の１２進
カウンタの代わりにシフトレジスタを用い、１２種類の
カラーコードを表すのに６ビットのデータを用いる。す
なわち、第１，第２，第３および第４のシフトレジスタ
６４，６６，６８および７０が用いられる。第１シフト
レジスタ６４〜第４シフトレジスタ７０は、いずれも、
６ビットのプリセッタブルシフトレジスタとして構成さ
れる。同期信号処理回路４０（図３）から与えられるバ
ースト位置信号ＢＰＳ　の立ち上がりエッジを表す信号
ＢＰＳ１が第１および第２シフトレジスタ６４および６
６のプリセット信号として与えられる。バースト位置信
号ＢＰＳ　の立ち下がりエッジを表す信号ＢＰＳ２が第
３シフトレジスタ６８および第４シフトレジスタ７０の
プリセット信号として与えられる。一方、第１シフトレ
ジスタ６４および第３シフトレジスタ６８にはクロック
信号２１Ｍ　の立ち上がりが与えられる。第１および第
３シフトレジスタ６４および６８は、このクロック信号
２１Ｍ　の立ち上がりタイミングに応答してシフト動作
を行う。第２シフトレジスタ６６および第４シフトレジ
スタ７０にはクロック信号２１Ｍ　の立ち下がりが与え
られる。第２および第４シフトレジスタ６６および７０
は、クロック信号２１Ｍ　の立ち下がりタイミングに応
答してシフト動作を行う。そして、第１シフトレジスタ
６４の下位３ビットおよび第２シフトレジスタ６６の下
位３ビットの合計６ビットのデータがラッチ７２に与え
られる。また、第３シフトレジスタ６８の下位３ビット
および第４シフトレジスタ７０の下位３ビットの合計６
ビットのデータがラッチ７４に与えられる。

【００２９】また、エッジ検出回路７６がＮＴＳＣクロ
マ信号を受け、このＮＴＳＣクロマ信号の立ち上がりお
よび立ち下がりを検出する。立ち上がりエッジ信号はラ
ッチ７２のラッチ信号として与えられる。立ち下がりエ
ッジ信号はラッチ７４のラッチ信号として与えられる。 このように、ＮＴＳＣクロマ信号の立ち上がりエッジお
よび立ち下がりエッジの両方でカラーコードをラッチす
る理由は次の通りである。すなわち、図１に示す実施例
のビデオゲーム機においては、ドットクロックが原発振
信号の４分周された約５ＭＨｚであり、他方、ＮＴＳＣ
方式におけるカラーサブキャリアの周波数は前述のよう
に３．５８ＭＨｚであるので、クロマ信号の立ち上がり
エッジにのみ応答してカラーコードをラッチすると“デ
ータ抜け”を起こす可能性がある。そこで、ＮＴＳＣク
ロマ信号の立ち上がりエッジおよび立ち下がりエッジの
両方に応答してラッチすることにより、原理的には、７
．１６ＭＨｚの周波数でカラーコードをラッチすること
になり、上述のデータ抜けは生じない。

【００３０】また、クロマ信号は輝度信号によってレベ
ルシフトされるため、そのクロマ信号のデューティ比（
正の期間／負の期間）は一定ではない。そこで、この実
施例では、図４に示すように、第１シフトレジスタ６４
および第２シフトレジスタ６６の組と第３シフトレジス
タ６８および第４シフトレジスタ７０の組とを設け、そ
れぞれの組からの出力データを２つのラッチ７２および
７４でラッチするようにしている。

【００３１】上述のラッチ７２からの６ビットのカラー
コードＵＰＳ０〜ＵＰＳ５およびラッチ７４からの６ビ
ットのデータＤＰＳ０〜ＤＰＳ５は、データセレクタ７
８の入力に与えられる。データセレクタ７８はクロマ信
号のレベルに応じてデータＵＰＳ０〜ＵＰＳ５またはＤ
ＰＳ０〜ＤＰＳ５を選択する。すなわち、エッジ検出回
路７６の２つの出力がデータセレクタ７８に与えられる
。データセレクタ７８は立ち上がり信号に応じてラッチ
７２からの入力を選択し、立ち下がり信号に応じてラッ
チ７４からの入力を選択し、ＮＴＳＣクロマ信号のカラ
ーコードＰＳ０〜ＰＳ５を出力する。このデータセレク
タ７８からの６ビットのカラーコードＰＳ０〜ＰＳ５が
、図１に示すように、コード変換器５４に与えられる。

【００３２】ただし、セレクタ７８からカラーコードＰ
Ｓ０〜ＰＳ５を出力するタイミングはこの実施例のよう
にクロマ信号の立ち上がりまたは立ち下がりに限らず、
クロマ信号のピーク点またはボトム点に応じてカラーコ
ードＰＳ０〜ＰＳ５を出力するようにしてもよい。ここ
で、図５を参照して、図４に示すカラーデコーダ５２の
具体的動作を説明する。バースト位置信号の立ち上がり
を表す信号ＢＰＳ１に応答して、第１および第２シフト
レジスタ６４および６６にはデータ“１１１０００”が
プリセットロードされる。バースト位置信号の立ち下が
りを表す信号ＢＰＳ２に応答して、第３および第４シフ
トレジスタ６８および７０にはデータ“０００１１１”
がプリセットロードされる。したがって、図５（Ａ）に
示すようなクロック信号２１Ｍ　が与えられると、その
立ち上がりをカウントする第１シフトレジスタ６４およ
び第２シフトレジスタ６６のカウント値は図５（Ｂ）に
示すように変化し、クロック信号２１Ｍ　の立ち下がり
をカウントする第３シフトレジスタ６８および第４シフ
トレジスタ７０のカウント値は図５（Ｃ）で示すように
変化する。

【００３３】一方、図５（Ｄ）に示すようなＮＴＳＣク
ロマ信号が与えられると、それが図５（Ｅ）に示すよう
にディジタル化クロマ信号に変換される。そして、図５
（Ｆ）に示すように、ラッチ７２が、ディジタル化クロ
マ信号の立ち上がりエッジに応答して第１シフトレジス
タ６４および第２シフトレジスタ６６のカウント値、こ
の例では“１”をラッチする。また、図５（Ｇ）に示す
ように、ラッチ７４がディジタル化クロマ信号の立ち下
がりエッジに応答して第３シフトレジスタ６８および第
４シフトレジスタ７０のカウント値、この例では“２”
をラッチする。ラッチ７２および７４にラッチされたデ
ータ（カウント値）がカラーコードを表す。したがって
、データセレクタ７８には、図５（Ｈ）で示すようにカ
ラーコード“２”および“１”が与えられる。データセ
レクタ７８からは、コード変換回路５４（図１）に対し
てカラーコード“２”，“１”，…が順次出力される。

【００３４】もし、クロマ信号の立ち上がりエッジのみ
に応答してカラーコードをラッチすると、図５の例でい
えば、ラッチ６２のカラーコード“１”のみが出力され
ることになり、図５（Ｇ）で示すカラーコード“２”が
抜けることになるのである。図１に示すコード変換器５
４は、具体的には、ＲＯＭまたはゲートアレイで構成さ
れ、表１および表２に示すように、ＮＴＳＣ方式のクロ
マ信号の色相を表す第１のカラーコードＰＳ０〜ＰＳ５
を、ＰＡＬ方式における色相を表す第２のカラーコード
ＰＳ０´〜ＰＳ５´に変換する。

【００３５】ここで、図６を参照して、コード変換回路
５４におけるＮＴＳＣ方式のカラーコードＰＳ０〜ＰＳ
５をＰＡＬ方式のカラーコードＰＳ０´〜ＰＳ５´に変
換する方法について説明する。図６（Ａ）に示すＮＴＳ
Ｃ方式の場合カラーコードＰＳ０〜ＰＳ５はバースト信
号（Ｘ軸上：０°）に対する位相として表される。この
ように、ＮＴＳＣ方式においては、バースト信号（０°
）を基準としてこれに対する位相差をカラーコードとし
て用いる。ところが、先に述べたように、ＰＡＬ方式で
は、カラーバースト信号の位相がライン毎に反転される
。通常のＰＡＬカラーテレビジョン放送においては、ラ
インＨｎ　においてＸ軸に対して４５°の位置にカラー
バースト信号の位相が決められ、ラインＨｎ＋１　にお
いてはＸ軸に対して−４５°の位置にカラーバースト信
号の位相が決められる。したがって、両ライン間ではカ
ラーバースト信号の位相差は９０°に設定される。

【００３６】これに対して、この実施例の第１のクロッ
ク信号２１Ｍ　の周波数は３．５８ＭＨｚ×６であるた
め、３０°の位相差しか区別ないし規定できない。そこ
で、この実施例では、図６（Ｂ）で示すラインＨｎ　の
場合のカラーバースト信号の位相は３０°とし、図６（
Ｃ）で示すラインＨｎ＋１　の場合のカラーバースト信
号の位相を−６０°（３００°）としている。その結果
として、両カラーバースト信号間の位相差は９０°に保
たれている。

【００３７】したがって、バースト位置信号ＢＰＳ　が
ローレベル（「０」）のとき、表１に示すように第１の
カラーコードＰＳ０〜ＰＳ５が第２のカラーコードＰＳ
０´〜ＰＳ５´に変換される。コード変換器５４は、Ｔ
−ＦＦ６２（図１）の出力すなわちライン判別信号がロ
ーレベルであるラインＨｎ　では、第１のカラーコード
ＰＳ０〜ＰＳ５をそのまま第２のカラーコードＰＳ０´
〜ＰＳ５´として出力し、ライン判別信号がハイレベル
であるラインＨｎ＋１　では第１のカラーコードＰＳ０
〜ＰＳ５を１８０°ずらせた第２のカラーコードＰＳ０
´〜ＰＳ５´を出力する。

【００３８】

【表１】

【００３９】一方、バースト位置信号ＢＰＳ　がハイレ
ベル（「１」）のときには、コード変換器５４はカラー
バースト信号の位相を表す表２のような第２のカラーコ
ードＰＳ０´〜ＰＳ５´を出力する。上述のように、ラ
インＨｎのときはカラーバースト信号が３０°であり、
ラインＨｎ＋１　のときはカラーバースト信号が−６０
°（３００°）であるので、表２に示すカラーバースト
信号の位相コードＰＳ０´〜ＰＳ５´は、ラインＨｎ　
のときはバースト位置信号ＢＰＳ　がローレベルのとき
のカラーコードＰＳ０´〜ＰＳ５´を３０°遅らせたも
のとなり、ラインＨｎ＋１　のときはカラーコードＰＳ
０´〜ＰＳ５´を６０°進めたものとなる。

【００４０】

【表２】

【００４１】このようにしてコード変換器５４から出力
されるＰＡＬカラーコードＰＳ０´〜ＰＳ５´がＰＡＬ
エンコーダ５６に与えられる。ＰＡＬエンコーダ５６は
、図８に詳細に示すように、６つのＤフリップフロップ
（Ｄ−ＦＦ）８０，８２，８４，８６，８８および９０
を含む。Ｄ−ＦＦ８０，８２および８４にはクロック信
号２６Ｍ　が与えられる。Ｄ−ＦＦ８６，８８および９
０にはクロック信号２６Ｍ　の反転が与えられる。した
がってＤ−ＦＦ８０〜８４はクロック信号２６Ｍ　の立
ち上がりでデータを読み込み、Ｄ−ＦＦ８６〜９０はク
ロック信号２６Ｍ　の立ち下がりでデータを読み込む。 そして、Ｄ−ＦＦ８０のＱ出力はＤ−ＦＦ８２および８
６のＤ入力に与えられるとともにＰＡＬ位相信号ＰＣ０
　としてＰＡＬカラー信号出力回路９２に与えられる。 Ｄ−ＦＦ８０の／Ｑ出力はＰＡＬ位相信号ＰＣ１　とし
てＰＡＬカラー信号出力回路９２に与えられる。Ｄ−Ｆ
Ｆ８２のＱ出力は、Ｄ−ＦＦ８４および８８のＤ入力に
与えられるとともに、ＰＡＬ位相信号ＰＣ２　としてＰ
ＡＬカラー信号出力回路９２に与えられる。Ｄ−ＦＦ８
２の／Ｑ出力はＰＡＬ位相信号ＰＣ３　としてＰＡＬカ
ラー信号出力回路９２に与えられる。Ｄ−ＦＦ８４のＱ
出力は、Ｄ−ＦＦ９０のＤ入力に与えられるとともに、
ＰＡＬ位相信号ＰＣ４　としてＰＡＬカラー信号出力回
路９２に与えられる。Ｄ−ＦＦ８４の／Ｑ出力は、ＰＡ
Ｌ位相信号ＰＣ５　としてＰＡＬカラー信号出力回路９
２に与えられるとともに、Ｄ−ＦＦ８０のＤ入力に与え
られる。Ｄ−ＦＦ８６，８８および９０のＱ出力および
／Ｑ出力は、それぞれ、ＰＡＬ位相信号ＰＣ６　，ＰＣ
７　，ＰＣ８　，ＰＣ９　，ＰＣ１０およびＰＣ１１と
してＰＡＬカラー信号出力回路９２に与えられる。

【００４２】すなわち、６つのＤ−ＦＦ８０〜９０はク
ロック信号２６Ｍ　の分周器を構成し、図７に示す１２
のカラーコードに相当する１２の位相信号ＰＣ０　〜Ｐ
Ｃ１１をＰＡＬカラー信号出力回路９２に出力する。た
だし、図７において一重丸で囲んだ記号Ｙ（黄色），Ｒ
（赤），Ｍ（マゼンタ），Ｂ（青），Ｓ（シアン）およ
びＧ（緑）はライン判別信号ＬＰがローレベルのときの
カラーを示す。二重丸で囲んだ記号はライン判別信号Ｌ
Ｐがハイレベルのときのカラーを示す。そして、図７に
示す位相角は標準値を示す。

【００４３】ＰＡＬエンコーダ５６には、コード変換器
５４（図１）からのＰＡＬカラーコードＰＳ０´〜ＰＳ
５´をデコードして表１に示すイネーブル信号ＰＥ０　
〜ＰＥ１１を出力するデコーダ９４が設けられる。この
デコーダ９４からのイネーブル信号ＰＥ０　〜ＰＥ１１
および同期信号処理回路４０（図３）からのバースト位
置信号ＢＰＳ　が、上述のＰＡＬカラー信号出力回路９
２に与えられる。具体的には、ＰＡＬカラー信号出力回
路９２は、先に引用したアメリカ合衆国特許第４，９１
８，４３４に開示されているようなカラーエンコーダに
よって構成されていて、デコーダ９４から出力されるイ
ネーブル信号ＰＥ０　〜ＰＥ１１のいずれかに応じて、
対応の位相信号ＰＣ０　〜ＰＣ１１のいずれかを選択的
して、端子ＰＣＲ１およびＰＣＲ２に出力する。端子Ｐ
ＣＲ１にはＰＡＬカラー信号が出力され、端子ＰＣＲ２
にはＰＡＬカラー信号からカラーバースト信号を除いた
信号が出力される。

【００４４】このようにして、ＮＴＳＣクロマ信号がＮ
ＴＳＣデコーダ５２で第１のカラーコードにデコードさ
れ、コード変換器５４によって第１のカラーコードをそ
れに相当するＰＡＬ方式の第２のカラーコードに変換さ
れる。第２のカラーコードおよびクロック信号２６Ｍ　
に応じてＰＡＬエンコーダ５６の端子ＰＣＲ１およびＰ
ＣＲ２からＰＡＬクロマ信号が出力される。

【００４５】図９に示すように、端子ＰＣＲ１およびＰ
ＣＲ２は、クロマ信号／輝度信号合成回路４８に含まれ
る可変抵抗器９６の両端に接続される。可変抵抗器９６
の出力はトランジスタ９８のベースに入力される。トラ
ンジスタ９８のベースにはクロマ信号／輝度信号分離回
路（図３）からの輝度信号およびＮＴＳＣコンポジット
同期信号ＮＴＳＣＳＹＮＣがＮＴＳＣクロマ信号ブロッ
ク回路１００を通して入力される。このベースとアース
との間にはさらに４．４３ＭＨｚトラップ回路１０２が
接続される。 そして、同期信号合成回路５０には同期信号処理回路４
０からのＰＡＬコンポジット同期信号ＰＡＬＳＹＮＣ　
が与えられる。ＰＡＬコンポジット同期信号ＰＡＬＳＹ
ＮＣ　は可変抵抗器５０ａを通してトランジスタ９８の
ベースに入力される。同期キャンセラ４４には、同期分
離回路３６からＮＴＳＣコンポジット同期信号（水平同
期信号Ｈｓｙｎｃ　＋垂直同期信号Ｖｓｙｎｃ　）の反
転信号／ＮＴＳＣＳＹＮＣ　が与えられる。この反転信
号／ＮＴＳＣＳＹＮＣ　は可変抵抗器４４ａ　を介して
トランジスタ９８のベースに与えられる。可変抵抗器５
０ａおよび４４ａはそれぞれＰＡＬコンポジット同期信
号ＰＡＬＳＹＮＣ　および反転信号／ＮＴＳＣＳＹＮの
振幅レベルを調整するためのものである。

【００４６】このような図９に示すクロマ信号／輝度信
号合成回路４８および同期信号合成回路５０において、
トランジスタ９８のベースには、輝度信号，ＮＴＳＣコ
ンポジット同期信号ＮＴＳＣＳＹＮＣ，その反転信号／
ＮＴＳＣＳＹＮＣ　，ＰＡＬコンポジット同期信号ＰＡ
ＬＳＹＮＣ　および端子ＰＣＲ１およびＰＣＲ２からの
ＰＡＬクロマ信号が与えられる。したがって、ＮＴＳＣ
コンポジット同期信号ＮＴＳＣＳＹＮＣおよびその反転
信号／ＮＴＳＣＳＹＮＣ　が互いに相殺され、結局、同
期キャンセラ４４によってＮＴＳＣコンポジット同期信
号ＮＴＳＣＳＹＮＣが除去される。他方、端子ＰＣＲ１
およびＰＣＲ２からのＰＡＬクロマ信号が輝度信号と混
合される。このとき、可変抵抗器９６の抵抗値Ｒ１およ
びＲ２を適宜調整することによって、ＰＡＬクロマ信号
とカラーバースト信号との振幅レベルを最適に設定する
ことができる。すなわち、バースト位置信号ＢＰＳ　が
ローレベルのときには、表１からわかるように、端子Ｐ
ＣＲ１およびＰＣＲ２に同じ位相信号が出力される。こ
れに対して、バースト位置信号ＢＰＳ　がハイレベルの
ときには、表２からわかるように、端子ＰＣＲ１にのみ
位相信号が出力され、端子ＰＣＲ２には信号が出力され
ない。 したがって、通常のクロマ信号のレベルがカラーバース
ト信号の２倍になるので、可変抵抗器９６の抵抗値を調
整してカラーバースト信号の振幅およびＰＡＬクロマ信
号の振幅がほぼ等しくなるように設定する。このように
して、トランジスタ９８によって輝度信号，ＰＡＬコン
ポジット同期信号ＰＡＬＳＹＮＣ　およびＰＡＬクロマ
信号が合成され、レベル調整用可変抵抗器１０４を経て
、端子２８（図１）に出力される。

【００４７】先に述べたように、ＮＴＳＣ方式のフィー
ルド周波数は６０Ｈｚであり、ＰＡＬ方式のフィールド
周波数は５０Ｈｚである。したがって、６０ＨｚのＮＴ
ＳＣ方式のカラービデオ信号を５０ＨｚのＰＡＬ方式の
カラービデオ信号に変換するためには、図１０に示すよ
うに両者のフィールド周期の差に相当する時間の間、Ｐ
ＡＬカラービデオ信号が出力されないように、ＰＰＵ１
６（図１）を停止して強制的に垂直ブランキング期間を
設定する必要がある。

【００４８】すなわち、ＮＴＳＣ方式の場合、図１０に
示すように、１フィールド周期は約１６ｍｓｅｃの表示
期間および垂直ブランキング期間ＶＢＬＫの約１．３ｍ
ｓｅｃの合計約１７．３ｍｓｅｃである。これに対して
、ＰＡＬ方式の場合、１　フィールド周期は約２０ｍｓ
ｅｃとなる。しかしながら、ＮＴＳＣカラービデオ信号
をＰＡＬカラービデオ信号に変換する場合にも、上述の
表示期間の時間は一定（約１６ｍｓｅｃ）に設定する必
要がある。したがって、図１０に示すように、ＰＡＬ方
式の場合約４ｍｓｅｃの垂直ブランキング期間を設定す
る必要がある。この実施例では、本来の垂直ブランキン
グ期間ＶＢＬＫ（約１．３ｍｓｅｃ）に加えて約２．７
ｍｓｅｃの強制的垂直ブランキング期間ＶＢＬＫ−Ｐを
設定するために、その間においてＰＰＵ１６（図２）の
動作を停止するようにＰＰＵ停止制御回路４２（図３）
によってＰＰＵクロック信号ＰＰＵＣＬＫを停止してい
る。他方、このクロック停止期間中にはＰＰＵ１６の動
作が停止しているので、ＣＰＵ１４がＰＰＵ１６をアク
セスしようとしてもアクセスできなくなる。 これでは、ＣＰＵ１４の仕事の妨げになる。そこで、こ
の実施例では、さらに、ＰＰＵクロック停止期間中でも
ＣＰＵ１４がＰＰＵ１６をアクセスできるようにするた
めに、ＣＰＵ１４からＰＰＵ１６がアクセスされると、
ＰＰＵクロックの停止状態を解除する。

【００４９】図１１を参照して、同期信号処理回路４０
は、同期分離回路３６から出力されるＮＴＳＣ方式のコ
ンポジット同期信号ＮＴＳＣＳＹＮＣ（Ｈｓｙｎｃ　＋
Ｖｓｙｎｃ　）が与えられるＨＶ分離回路１０６を含む
。このＨＶ分離回路１０６はコンポジット同期信号ＮＴ
ＳＣＳＹＮＣから水平同期信号Ｈｓｙｎｃ　および垂直
同期信号／Ｖｓｙｎｃを出力する。水平同期信号Ｈｓｙ
ｎｃ　は、Ｈカウンタ１０８のクロックとして与えられ
るとともに、ＯＲゲート１１０の一方入力に与えられる
。垂直同期信号／ＶｓｙｎｃはＨカウンタ１０８のリセ
ット入力に与えられる。したがって、Ｈカウンタ１０８
は、垂直同期信号／Ｖｓｙｎｃ毎にリセットされて水平
同期信号Ｈｓｙｎｃ　をカウントする。Ｈカウンタ１０
８の出力はデコーダ１１２に与えられる。デコーダ１１
２は、Ｈカウンタ１０８のカウント値が図１０に示す約
１６ｍｓｅｃの表示期間に相当する「２５６」になった
ときハイレベルとなる信号を出力する。この信号がＨカ
ウンタ１０８のチップイネーブル信号として与えられる
とともに、Ｄフリップフロップ（Ｄ−ＦＦ）１１４のＤ
入力に与えられ、さらに、分周器１１６のリセットに与
えられる。Ｄ−ＦＦ１４の出力がＤ−ＦＦ１１８のＤ入
力に与えられるとともに、ＯＲゲート１２の一方入力に
与えられる。ＯＲゲート１２０の他方入力にはＤ−ＦＦ
１１８の出力が与えられる。なお、Ｄ−ＦＦ１１４およ
び１１８のクロックとしては、後述のＤ−ＦＦ１３２お
よび１３４と同様に、クロック信号２１Ｍ　が与えられ
る。

【００５０】ＯＲゲート１２には、このようにして、Ｄ
−ＦＦ１１４のＱ出力およびＤ−ＦＦ１１８のＱ出力が
入力される。一方、Ｈカウンタ１０８が「２５６」をカ
ウントするとき、デコーダ１１２の出力かつしたがって
デコーダ１１４のＱ出力がハンドリングとなり、図１３
（Ａ）に示すクロック信号２１Ｍ　に応答して、そのハ
イレベルがデコーダ１１８に読み込まれる。したがって
、ＯＲゲート１２０からは図１３（Ｂ）に示すように、
Ｈカウンタ１０８が「２５６」をカウントしたタイミン
グすなわち表示期間の終了したタイミングで、停止開始
信号ＴＳＳ　が出力される。

【００５１】前述の分周器１１６のクロックにもクロッ
ク信号２１Ｍ　が与えられる。この分周器１１６はクロ
ック信号２１Ｍ　を１／１３６４に分周する１０ビット
のカウンタからなる。分周器１１４の出力はＨｓｙｎｃ
　´作成回路１２２に与えられる。Ｈｓｙｎｃ　´作成
回路１２２は、図示しないが、デコーダおよびモノステ
ーブルマルチバイブレータ等を含み、分周器１１６のカ
ウント値が所定値になる毎に、そのタイミングで停止開
始信号ＴＳＳ　がハイレベル期間において水平同期信号
ＨｓｙｎｃＢ（図示せず）を出力する。この水平同期信
号ＨｓｙｎｃＢは前述のＯＲゲート１１０の他方入力に
与えられるとともに、分周器１２４のクロックとして与
えられる。このようにして、ＯＲゲート１１０には元の
水平同期信号Ｈｓｙｎｃ　および水平同期信号Ｈｓｙｎ
ｃＢが入力されるので、その論理和の信号として元の水
平同期信号がＰＡＬ水平同期信号Ｈｓｙｎｃ　´に置き
換えられる。

【００５２】分周器１２４は６ビットのカウンタからな
り、水平同期信号Ｈｓｙｎｃ　´をカウントし、そのカ
ウント値をＶｓｙｎｃ　´作成回路１２６に与える。Ｖ
ｓｙｎｃ　´作成回路１２６は、前述のＨｓｙｎｃ　´
作成回路１２２と同様にデコーダおよびモノステーブル
マルチバイブレータ等を含み、分周器１２４の出力が所
定値たとえば「４１」（図１０参照）になる毎に、その
タイミングでＰＡＬ方式のための垂直同期信号Ｖｓｙｎ
ｃ　´を出力する。このＶｓｙｎｃ　´作成回路１２６
からの垂直同期信号Ｖｓｙｎｃ　´が、前述の水平同期
信号Ｈｓｙｎｃ　´とともに、イクスクルーシブＯＲゲ
ート１２８に入力される。したがって、このイクスクル
ーシブＯＲゲート１２８からは、５０ＨｚのＰＡＬ方式
のためのコンポジット同期信号ＰＡＬＳＹＮＣ　（Ｖｓ
ｙｎｃ　´＋Ｈｓｙｎｃ　´）が出力され、それが前述
の同期信号合成回路５０（図３および図９）に与えられ
る。

【００５３】ただし、ＣＰＵ１４からの信号６０／５０
　がハイレベルのとき、すなわち、ＰＡＬ方式のフィー
ルド周波数が６０Ｈｚのときには、コンポジット同期信
号ＮＴＳＣＳＹＮＣをコンポジット同期信号ＰＡＬＳＹ
ＮＣ　によって置き換える必要がないため、前述のＨカ
ウンタ１０８および分周器１１６はディスエーブルされ
る。分周器１２４のカウント値はまたデコーダ１３０に
与えられる。このデコーダ１３０は分周器１２４のカウ
ント値が一定値たとえば「５１」になる毎にハイレベル
になる信号を出力する。 デコーダ１３０の出力は、分周器１１６のチップイネー
ブル信号として与えられるとともに、Ｄ−ＦＦ１３２の
Ｄ入力に与えられる。このＤ−ＦＦ１３２の出力は、Ｄ
−ＦＦ１３４の出力とともに、ＯＲゲート１３６に与え
られる。Ｄ−ＦＦ１３４のＤ入力にはＣＰＵ１４（図２
）からの信号／ＷＥ　および／２００Ｘ　が与えられる
。すなわち、ＣＰＵ１４がＰＰＵ１６をアクセスするこ
とを示す信号がＤ−ＦＦ１３４に与えられる。したがっ
て、ＯＲゲート１３６からは水平同期信号Ｈｓｙｎｃ　
´を「５１」カウントしたとき、またはＣＰＵ１４がＰ
ＰＵ１６をアクセスしたとき、ハイレベルとなる図１３
（Ｃ）に示す停止終了信号ＴＳＥ　が出力される。

【００５４】上述のようにしてＯＲゲート１２０から出
力される停止開始信号ＴＳＳ　およびＯＲゲート１３６
から出力される停止終了信号ＴＳＥ　が、図１２に示す
ＲＳフリップフロップ（ＲＳ−ＦＦ）１３８のセット入
力Ｓおよびリセット入力Ｒにそれぞれ与えられる。ＲＳ
−ＦＦ１３８のＱ出力は、ＣＰＵ１４からの信号６０／
５０　とともに、ＯＲゲート１４０に入力される。

【００５５】したがって、図１３に示すように、ＲＳ−
ＦＦ１３８は停止開始信号ＴＳＳ　に応答してセットさ
れかつ停止終了信号ＴＳＥ　に応答してリセットされる
。そのため、Ｑ出力は図１３（Ｄ）に示すように、停止
開始信号ＴＳＳ　から停止終了信号ＴＳＥ　までハイレ
ベルとなる。したがって、信号６０／５０　がローレベ
ルのとき、すなわち、５０ＨｚのＰＡＬの場合には、図
１３（Ｄ）に示す停止信号ＴＳＴＯＰ　がＯＲゲート１
４０から出力され、それが前述のようにＰＰＵ１６のク
ロック停止信号として作用する。そのため、ＰＰＵ停止
制御回路４２（図３）からのＰＰＵクロックＰＰＵＣＬ
Ｋは、図１３（Ｅ）に示すように、停止信号ＴＳＴＯＰ
　の期間中ＰＰＵ１６には与えられない。

【００５６】前述の停止終了信号ＴＳＥ　は、基本的に
は、水平同期信号Ｈｓｙｎｃ　´を「５１」カウントし
たタイミングに出力されるだけでよいが、この停止終了
信号ＴＳＥ　が出力されないとＰＰＵクロックＰＰＵＣ
ＬＫが上述のように停止されたままである。この状態で
はＣＰＵ１４がＰＰＵ１６をアクセスすることができな
い。そこで、この実施例では、ＯＲゲート１３６にＤ−
ＦＦ１３４のＱ出力を入力するようにしている。そのた
め、所定数の水平同期信号Ｈｓｙｎｃ　´がカウントさ
れるより前にＣＰＵ１４がＰＰＵ１６をアクセスすると
、信号／ＷＥ　および／２００Ｘ　がハイレベルとなり
、Ｄ−ＦＦ１３４のＱ出力がハイレベルとなり、ＯＲゲ
ート１３６から停止終了信号ＴＳＥ　が出力されるので
ある。

【００５７】図３に示す停止制御回路４２は、上述のよ
うにＰＰＵクロックＰＰＵＣＬＫの停止および再開を制
御するが、ＰＰＵクロックＰＰＵＣＬＫの停止期間中に
おいては、割込信号／ＩＲＱが入力されても、常にハイ
レベルの信号／ＩＲＱ´を出力して、ＰＰＵ１６に割込
がかからないようにしている。このように、図３に示す
ＮＴＳＣ／ＰＡＬ変換装置２６においては、全体として
、図１４に示すようなＮＴＳＣカラービデオ信号がＰＡ
Ｌカラービデオ信号に変換される。図１４（Ａ）はＮＴ
ＳＣコンポジットカラービデオ信号ＶＮＴＳＣ　を示し
、このコンポジットカラービデオ信号ＶＮＴＳＣ　が図
１４（Ｆ）に示すＰＡＬコンポジットカラービデオ信号
ＶＰＡＬに変換される。

【００５８】なお、上述の実施例ではＮＴＳＣコンポジ
ットカラービデオ信号をＰＡＬコンポジットカラービデ
オ信号に変換する場合について説明した。しかしながら
、この発明はＮＴＳＣコンポジットカラービデオ信号を
ＳＥＣＡＭコンポジットカラービデオ信号に変換する場
合にも適用できることは、容易に理解できよう。その場
合には、ＳＥＣＡＭ方式のカラービデオ信号をＰＡＬカ
ラービデオ信号に変換する検波器を用い、その検波器の
出力を実施例のＮＴＳＣカラービデオ信号に代えて図３
に示すＮＴＳＣ／ＰＡＬ変換装置２６の入力に与えれば
よい。

【図面の簡単な説明】

【図１】この発明の一実施例のＮＴＳＣ／ＰＡＬ変換装
置に含まれる変換回路を示すブロック図である。

【図２】この発明の一実施例としてのビデオゲーム機を
示すブロック図である。

【図３】図２に示すＮＴＳＣ／ＰＡＬ変換装置を示すブ
ロック図である。

【図４】図１に示す変換回路に含まれるカカラーデコー
ダを示すブロック図である。

【図５】図４に示すカラーデコーダの動作を示すタイミ
ング図である。

【図６】ＮＴＳＣ方式およびＰＡＬ方式のカラーバース
ト信号の位相を示す図解図である。

【図７】図１に示すＰＡＬエンコーダから出力されるカ
ラー信号の位相を示す図解図である。

【図８】図１に示すＰＡＬエンコーダを示すブロック図
である。

【図９】図３に示すクロマ信号／輝度信号合成回路およ
び同期信号合成回路とその関連の部分を示す回路図であ
る。

【図１０】ＮＴＳＣ方式のカラービデオ信号を５０Ｈｚ
のＰＡＬカラービデオ信号に変換するときの強制的ブラ
ンキング期間および各信号ＴＳＳ　，ＴＳＥ　およびＶ
ｓｙｎｃ　´を示す図解図である。

【図１１】図３に示す同期信号処理回路を示すブロック
図である。

【図１２】図３に示すＰＰＵ停止制御回路の要部を示す
ブロック図である。

【図１３】ＰＰＵ停止制御回路の動作を示すタイミング
図である。

【図１４】図３に示すＮＴＳＣ／ＰＡＬ変換装置から出
力されるＰＡＬカラービデオ信号を示す波形図である。

【符号の説明】

１０　　…ビデオゲーム機 １２　　…本体 １４　　…ＣＰＵ １６　　…ＰＰＵ ２０　　…メモリカートリッジ ２６　　…ＮＴＳＣ／ＰＡＬ変換装置 ２８　　…出力端子 ３４　　…変換回路 ３６　　…同期信号分離回路 ３８　　…クロマ信号／輝度信号分離回路４０　　…同
期信号処理回路 ４２　　…ＰＰＵ停止制御回路 ４４　　…同期キャンセラ ４６　　…発振器 ４８　　…クロマ信号／輝度信号合成回路５０　　…同
期信号合成回路 ５２　　…カラーデコーダ ５４　　…コード変換器 ５６　　…ＰＡＬエンコーダ ６２　　…Ｔ−ＦＦ ６４，６６，６８，７０　　…第１，第２，第３，第４
シフトレジスタ ７２，７４　　…ラッチ ７６　　…エッジ検出回路 ７８　　…データセレクタ ８０〜９０，１１４，１１８，１３２，１３４　　…Ｄ
−ＦＦ ９２　　…ＰＡＬカラー信号出力回路 ４４ａ，５０ａ，９６，１０４　　…可変抵抗器９８　
　…トランジスタ １００　　…ＮＴＳＣクロマ信号ブロック回路１０２　
　…４．４３Ｈｚトラップ １０６　　…ＨＶ分離回路 １０８　　…Ｈカウンタ １１２，１３０　　…デコーダ １１６，１２４　　…分周器 １２０，１１０，１３６，１４０　　…ＯＲゲート１２
２　　…Ｈｓｙｎｃ　´作成回路 １２６　　…Ｖｓｙｎｃ　´作成回路 １２８　　…イクスクルーシブＯＲゲート１３８　　…
ＲＳ−ＦＦ

Claims (14)

【特許請求の範囲】
1. 【請求項１】色相が第１のバースト信号に対する第１の
   クロマ信号の位相として取り扱われる第１のカラービデ
   オ信号を、色相が第２のバースト信号に対する第２のク
   ロマ信号の位相として取り扱われる第２のカラービデオ
   信号に変換するカラービデオ信号変換装置であって、前
   記第１のカラービデオ信号に含まれる前記第１のクロマ
   信号の周波数に相関する周波数の第１のクロックを発生
   する第１クロック発生手段、前記第２のカラービデオ信
   号に含まれる前記第２のクロマ信号の周波数に相関する
   周波数の第２のクロックを発生する第２クロック発生手
   段、前記第１のクロックに基づいて前記第１のカラービ
   デオ信号に含まれる前記第１のバースト信号に対する前
   記第１のクロマ信号の位相を検出して、その位相を表す
   第１のカラーコードを出力する位相検出手段、前記位相
   検出手段からの前記第１のカラーコードを前記第２のカ
   ラービデオ信号のための第２のカラーコードに変換する
   コード変換手段、および前記第２のクロックと前記第２
   のカラーコードとに基づいて前記第２のカラービデオ信
   号の第２のクロマ信号を発生するクロマ信号発生手段を
   備える、カラービデオ信号変換装置。
2. 【請求項２】入力端をさらに備え、前記入力端には第１
   のカラービデオ信号発生手段から前記第１のカラービデ
   オ信号が入力され、前記第１のカラービデオ信号は輝度
   信号，同期信号および前記第１のクロマ信号を含み、前
   記入力端に入力された前記第１のカラービデオ信号から
   前記第１のクロマ信号を抽出して前記位相検出手段に与
   えるクロマ信号抽出手段をさらに備える、請求項１記載
   のカラービデオ信号変換装置。
3. 【請求項３】前記位相検出手段は前記第１のクロマ信号
   に含まれる前記第１のバースト信号に応答してリセット
   されかつ前記第１のクロックをカウントするカウンタ手
   段を含む、請求項２記載のカラービデオ信号変換装置。
4. 【請求項４】前記カウンタ手段は前記第１のバースト信
   号の前縁でリセットされかつ前記第１のクロックをカウ
   ントする第１のカウンタ、および前記第１のバースト信
   号の後縁でリセットされかつ前記第１のクロックをカウ
   ントする第２のカウンタを含み、前記位相検出手段は前
   記第１のクロマ信号の第１の状態に応答して前記第１の
   カウンタのカウント値を前記第１のカラーコードとして
   出力し、かつ前記第１のクロマ信号の第２の状態に応答
   して前記第２のカウンタのカウント値を前記第１のカラ
   ーコードとして出力する出力手段をさらに含む、請求項
   ３記載のカラービデオ信号変換装置。
5. 【請求項５】前記第１のカウンタは前記第１のバースト
   信号の前縁で所定のデータがプリセットされる第１のシ
   フトレジスタ手段を含み、前記第２のカウンタは前記第
   １のバースト信号の後縁で所定のデータがプリセットさ
   れる第２のシフトレジスタ手段を含む、請求項４記載の
   カラービデオ信号変換装置。
6. 【請求項６】前記第１および第２のシフトレジスタ手段
   の各々は前記第１のクロックの立ち上がりに応答してシ
   フト動作を行う第１のシフトレジスタおよび前記第１の
   クロックの立ち下がりに応答してシフト動作を行う第２
   のシフトレジスタを含む、請求項５記載のカラービデオ
   信号変換装置。
7. 【請求項７】前記クロマ信号抽出手段は前記第１のカラ
   ービデオ信号から前記第１のクロマ信号および前記輝度
   信号を分離する信号分離手段を含み、前記クロマ信号発
   生手段から出力される前記第２のクロマ信号および前記
   輝度信号を合成する合成手段をさらに備える、請求項２
   ないし６のいずれかに記載のカラービデオ信号変換装置
   。
8. 【請求項８】前記合成手段から出力される合成信号と同
   期信号とを合成する同期信号合成手段をさらに備える、
   請求項７記載のカラービデオ信号変換装置。
9. 【請求項９】前記信号分離手段は前記第１のカラービデ
   オ信号から前記輝度信号と一緒に同期信号を分離し、前
   記同期信号に基づいて別の同期信号を発生する同期信号
   発生手段をさらに備え、前記同期信号合成手段は前記合
   成手段から出力される合成信号と前記別の同期信号を合
   成する、請求項８記載のカラービデオ信号変換装置。
10. 【請求項１０】前記第１のカラービデオ信号発生手段は
    外部メモリに予めストアされたプログラムに従ってゲー
    ムのための前記第１のカラービデオ信号を発生するビデ
    オゲーム機を含む、請求項２ないし９のいずれかに記載
    のカラービデオ信号変換装置。
11. 【請求項１１】前記第１クロック発生手段は前記第１の
    方式のカラービデオ信号に含まれるクロマ信号のＮ倍の
    周波数の前記第１のクロックを発生し、前記第２クロッ
    ク発生手段は前記第２の方式のカラービデオ信号に含ま
    れるクロマ信号のＮ倍の周波数の前記第２のクロックを
    発生する、請求項１ないし１０のいずれかに記載のカラ
    ービデオ信号変換装置。
12. 【請求項１２】同期信号，第１のクロマ信号および輝度
    信号を含む第１のカラービデオ信号を発生する第１のカ
    ラービデオ信号発生手段からの前記第１のカラービデオ
    信号を受ける入力端、前記入力端に入力された前記第１
    のカラービデオ信号から前記同期信号を抽出する同期信
    号抽出手段、前記入力端に入力された前記第１のカラー
    ビデオ信号から前記第１のクロマ信号を抽出するクロマ
    信号抽出手段、前記クロマ信号抽出手段から出力される
    前記第１のクロマ信号を第２のカラービデオ信号に含ま
    れるべき第２のクロマ信号に変換するクロマ信号変換手
    段、前記同期信号抽出手段から出力される前記同期信号
    に基づいて前記第２のカラービデオ信号に含まれるべき
    別の同期信号を発生する同期信号発生手段、前記同期信
    号発生手段から出力される前記別の同期信号と前記クロ
    マ信号変換手段から出力される前記第２のクロマ信号と
    を合成する合成手段、および前記第１のカラービデオ信
    号のフィールド周期と前記第２のカラービデオ信号にフ
    ィールド周期との差に相当する時間の間、前記第１のカ
    ラービデオ信号発生手段から前記第１のカラービデオ信
    号が前記入力端に入力されるのを停止する停止手段を備
    える、カラービデオ信号変換装置。
13. 【請求項１３】前記第１のカラービデオ信号発生手段は
    、所定のプログラムに従って動作する中央処理ユニット
    および前記中央処理ユニットの制御の下で所定のクロッ
    クに応答して動作する画像処理ユニットを含み、前記停
    止手段は前記所定のクロックが前記画像処理ユニットに
    与えられるのを禁止する禁止手段を含む、請求項１２記
    載のカラービデオ信号変換装置。
14. 【請求項１４】前記停止手段は前記中央処理ユニットが
    前記画像処理ユニットをアクセスするとき前記禁止手段
    による禁止状態を解除する解除手段を含む、請求項１３
    記載のカラービデオ信号変換装置。