JP3554137B2 - カラー・ビデオ・エンコーダ - Google Patents
カラー・ビデオ・エンコーダ Download PDFInfo
- Publication number
- JP3554137B2 JP3554137B2 JP12019997A JP12019997A JP3554137B2 JP 3554137 B2 JP3554137 B2 JP 3554137B2 JP 12019997 A JP12019997 A JP 12019997A JP 12019997 A JP12019997 A JP 12019997A JP 3554137 B2 JP3554137 B2 JP 3554137B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- frequency
- phase
- hue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、標準カラー・ビデオ信号の生成に係るカラー・ビデオ・エンコーダに関する。更に詳しくは、例えば娯楽機器（テレビ・ゲーム機器）、教育機器、広告機器、計測機器等に適用可能なカラー・ビデオ・エンコーダに関する。
【０００２】
【従来の技術】
従来この種のカラー・ビデオ・エンコーダとして、例えば特公平２−５０４７７号公報に開示されているような、２値選択カラー・エンコーダが既知である（図８参照）。このエンコーダは、図８に示すように、適度の位相差を有する複数の位相信号を生成する位相信号発生手段と、輝度と彩度の情報から電圧対を選択するレベル信号発生手段と、カラーコード信号発生手段とを備え、カラーコード信号に応じて位相信号選択手段によって複数の位相信号からその１つを選択する一方、該位相信号、レベル信号およびカラーコード信号とから色信号出力手段によって色信号を出力するものとなされたものである。このようにこのカラー・エンコーダは、簡単な回路構成であり、かつワンチップ化が可能なエンコーダであるといえる。
【０００３】
また、一般的なカラー・ビデオ・エンコーダとしては、アナログ方式とディジタル方式の双方が存在する。アナログ方式のカラー・ビデオ・エンコーダとしては、例えば、９０度の位相差を持つ２つの位相信号を生成する位相信号発生手段と、ＲＧＢ信号を明度（輝度）信号と直交する色差信号に変換するマトリックス手段と、位相信号と色差信号のそれぞれを振幅変調する振幅変調手段と、これら２つの振幅変調信号を合成し色信号とする加算手段と、輝度信号と色信号を合成する加算手段とを備えたものがある。このような構成のエンコーダにあっては、アナログ回路で構成されているため回路構成が複雑ではなく、色種が多い。更には明度（輝度）および色相の分離出力が可能であるためＹＣ分離特性に優れている。
【０００４】
一方、ディジタル方式のビデオ・エンコーダは、上記アナログ方式のビデオ・エンコーダのアナログ回路をそのままディジタル回路に置き換えたものであり、入力からディジタル信号として扱う。マトリックス手段は積和演算器、位相信号生成手段はクロックの有理数分周器でそれぞれ実現している。また２つの直交した搬送波成分を生成し、位相から振幅を得るのに正弦波ＲＯＭが用いられている。また直交した振幅変調手段としては２つのディジタル乗算器で、加算手段としてはディジタル加算器が使用されている。そして最終的にＤＡ変換手段（ディジタル・アナログ変換手段）でアナログ信号に変換される。さらに、ディジタル形式のビデオ・エンコーダでは、色相と明度（輝度）の干渉を抑制するディジタル・フィルタ手段を構成することが可能である。更には高精度であるためにＮＴＳＣ方式とＰＡＬ方式に共通のクロックを利用することが可能であり、調整が一切不要であるという利点を有する。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記２値選択カラー・ビデオ・エンコーダにあっては、簡単な回路構成でありワンチップ化も可能ではあるが、色種が乏しいという欠点がある。また明度（輝度）と色相の間の相互干渉が多いという難を有するものであった。
【０００６】
アナログ方式のビデオ・エンコーダにあっては、既述の通り、回路構成が複雑ではなく、色種は多く、しかも明度（輝度）と色相の分離出力が可能であるためＹＣ分離特性に優れているという利点を有するものの、その一方においてディジタル回路とのワンチップ化が難しいという難がある。またアナログ回路であるためノイズの影響を受けやすく、しかもＮＴＳＣ方式とＰＡＬ方式とでは別のクロックが必要となるという欠点を有するものであった。
【０００７】
一方、ディジタル方式のビデオ・エンコーダにあっては、既述の通り、色相と明度（輝度）の干渉を抑制するフィルタ手段を構成することが可能であり、サブキャリアの有理数倍のクロックを発生することも可能である。また高精度であるためＮＴＳＣ／ＰＡＬ方式に共通のクロックが利用可能ではある。しかしながら、非常に複雑な回路構成を必要とするものであり、ひいてはコストアップの原因となるものであった。
【０００８】
この発明は、ディジタル方式のビデオ・エンコーダでありながら、回路構成が比較的簡易であると共に、豊富な色種を実現することが可能なカラー・ビデオ・エンコーダの提供を目的とするものである。
この発明の更に他の目的は、色相と明度（輝度）の干渉を抑制することができ、シェーディング時の色のばらつきを抑制することが可能なカラー・ビデオ・エンコーダを提供することである。
【０００９】
【課題を解決するための手段】
而して、この発明は、明度、彩度および色相からなる色情報と同期信号等のタイミング情報とをＮＴＳＣ方式および／又はＰＡＬ方式に対応した標準カラー・ビデオ信号に変換するカラー・ビデオ・エンコーダであって、副搬送波周波数の有理数倍で一定周波数のクロック信号を生成するクロック生成手段と、前記色情報の１つである明度ディジタル信号を生成する明度信号生成手段と、前記色情報の１つである彩度ディジタル信号を生成する彩度信号生成手段と、前記色情報の１つである色相ディジタル信号を生成する色相信号生成手段と、前記クロック信号毎に副搬送波の位相角をディジタルで表す副搬送波位相ディジタル信号を生成する副搬送波生成手段と、前記副搬送波生成手段からの副搬送波位相ディジタル信号を前記色相信号生成手段からの色相ディジタル信号で位相変調し変調位相ディジタル信号にする位相変調手段と、前記位相変調手段からの変調位相ディジタル信号を変調振幅ディジタル信号に変換する位相振幅変換手段と、前記位相振幅変換手段からの変調振幅ディジタル信号を前記彩度信号生成手段からの彩度ディジタル信号で変調色ディジタル信号に振幅変調する振幅変調手段と、前記明度信号生成手段からの明度ディジタル信号と前記振幅変調手段からの変調色ディジタル信号とを合成して複合映像ディジタル信号にする明度・色信号合成手段と、前記明度・色信号合成手段からの複合映像ディジタル信号を複合映像アナログ信号に変換する複合映像信号ディジタル・アナログ変換手段とを備えていることを特徴とするカラー・ビデオ・エンコーダを要旨とするものである。
【００１０】
更に、前記明度信号生成手段からの明度ディジタル信号を明度アナログ信号に変換する明度信号ディジタル・アナログ変換手段と、前記振幅変調手段からの変調色ディジタル信号を変調色アナログ信号に変換する変調色信号ディジタル・アナログ変換手段とを備えたものとしても良い。
【００１１】
更に、同期信号とバースト・フラグ信号、ライン・オルタネート信号を生成する同期信号生成手段と、前記明度信号生成手段からの明度ディジタル信号と前記同期信号生成手段からの同期信号を混合する同期信号混合手段と、前記彩度信号生成手段からの彩度ディジタル信号と前記色相信号生成手段からの色相ディジタル信号とを前記同期信号生成手段からのバースト・フラグ信号でバースト位相とバースト振幅を混合するバースト信号混合手段と、前記バースト信号混合手段からの色相情報を前記同期信号生成手段からのライン・オルタネート信号により反転する色相反転手段と、ＮＴＳＣであるかＰＡＬであるかを示す入力信号により、前記副搬送波生成手段の副搬送波周波数と前記バースト信号混合手段のバーストの位相角とバーストの振幅、前記色相反転手段の色相反転の機能の制御を切り換えるＮＴＳＣ／ＰＡＬ切換手段とを備えたものとしても良い。
【００１２】
請求項４の発明は、更に、副搬送波の位相を表すレジスタを備え、カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、副搬送波の周波数に所定の逓倍率を乗じて得られる周波数を用い、前記クロック信号の１クロック毎に前記レジスタに所定の値を加算し、前記逓倍率と前記所定の値の積で表される通り数の色相の表現が可能な、請求項１ないし３のいずれかに記載のカラー・ビデオ・エンコーダである。
また、請求項５の発明は、カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、前記ＮＴＳＣモードにおいてはＮＴＳＣ方式の副搬送波の周波数に第１の逓倍率を乗じて得られる第１の周波数を、前記ＰＡＬモードにおいてはＰＡＬ方式の副搬送波の周波数に第２の逓倍率を乗じて得られる第２の周波数を用い、前記第１の周波数と前記第２の周波数がほぼ同じあるいは全く同じになるように、前記第１の逓倍率および前記第２の逓倍率が定められる、請求項３に記載のカラー・ビデオ・エンコーダである。
そして、請求項６の発明は、更に、副搬送波の位相を表すレジスタを備え、カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、前記ＮＴＳＣモードにおいてはＮＴＳＣ方式の副搬送波の周波数に第１の逓倍率を乗じて得られる第１の周波数を用い、前記クロック信号の１クロック毎に前記レジスタに第１の値を加算し、前記ＰＡＬモードにおいてはＰＡＬ方式の副搬送波の周波数に第２の逓倍率を乗じて得られる第２の周波数を用い、前記クロック信号の１クロック毎に前記レジスタに第２の値を加算し、前記第１の周波数と前記第２の周波数がほぼ同じあるいは全く同じになるように、前記第１の逓倍率および前記第２の逓倍率が定められ、かつ前記第１の逓倍率と前記第１の値の積と前記第２の逓倍率と前記第２の値の積が同じになるように定められた、請求項３に記載のカラー・ビデオ・エンコーダである。
請求項７の発明は、前記第１の逓倍率は９６／４、あるいはこれを２分した値、あるいはこれを４分した値であり、前記第２の逓倍率は９６／５、あるいはこれを２分した値、あるいはこれを４分した値である、請求項５または６に記載のカラー・ビデオ・エンコーダである。
請求項８の発明は、前記第１の値は４であり、前記第２の値で５である、請求項７に記載のカラー・ビデオ・エンコーダである。
【００１３】
【発明の実施の形態】
以下、本発明に係るカラー・ビデオ・エンコーダの実施形態を図１に基づいて説明する。実施形態に係るカラー・ビデオ・エンコーダは、明度、彩度および色相からなる色情報と同期信号等のタイミング情報とをＮＴＳＣ方式および／又はＰＡＬ方式入力に対応した標準カラー・ビデオ信号に変換するデジタル方式のカラー・ビデオ・エンコーダである。
【００１４】
図１において、（１）はクロック手段であり、副搬送波周波数の有理数倍で一定周波数のクロック信号を生成するものである。
【００１５】
（２）は色情報の１つである明度ディジタル信号を生成する明度信号生成手段、（３）は色情報の１つである彩度ディジタル信号を生成する彩度信号生成手段、（４）は色情報の１つである色相ディジタル信号を生成する色相信号生成手段である。
【００１６】
（５）は、前記クロック信号毎に副搬送波の位相角をディジタルで表す副搬送波位相ディジタル信号を生成する副搬送波生成手段である。この副搬送波生成手段（５）は、一般のディジタル・エンコーダに見られる副搬送波生成器と同様の構成であるが、本発明においてはＳＩＮ波とＣＯＳ波の振幅に変換するＲＯＭは必要ない。本発明による副搬送波生成手段（発振器）は振幅を出力するのではなく位相をそのまま出力するものとなされている。この方式による生成では１クロック毎の正確な位相データが得られる。従って、例えば特公平２−５０４７７に見られるようなクロック周波数で決まる色相の種類よりも多くの色相を提供することができる。
【００１７】
（６）は位相変調手段であり、前記副搬送波生成手段（５）からの副搬送波位相ディジタル信号を前記色相信号生成手段（４）からの色相ディジタル信号で変調位相ディジタル信号に位相変調するものである。従来、例えば特公平２−５０４７７号公報に開示の発明では、すべての色相に対応する位相信号を作り、これを選択する構成になっていた。しかしこれでは色相を増やしたい場合に、多くの位相信号を生成しなければならない。従って、クロック周波数もその色相数に見合った高さの周波数が必要となるものであった。そこで本発明では基本波を色相信号で変調する手法を採用したものである。この手法によれば変調手段（変調器）をディジタル加算器で構成することが可能となる。従って色相の数は演算の分解能に依存することになる。
【００１８】
（７）は位相振幅変換手段であり、前記位相変調手段（６）からの変調位相ディジタル信号を変調振幅ディジタル信号に変換するものである。従来の特公平２−５０４７７号公報に開示の発明では色信号の波形は２値の矩形波であり、基本クロックの副搬送波に対するてい倍率で色相の数が決まってしまう。これに対して本発明の変調色信号では、多値の階段状波形であり、位相のずれた複数の波形を用いるか、複数サイクルで周期を成す波形を用いることによって基本クロックで表されるてい倍率で決まる数以上（実施例では２〜２．５倍）の色相が出せるものである。
【００１９】
前記位相振幅変換手段（７）は、各色相に対応する位相間で位相差が確実に出るとともに各色相に対応する位相波形でパワー（信号の実効値）が一様となるように変換テーブルが選ばれてなるものであることが望ましい。
【００２０】
（８）は振幅変調手段であり、前記位相振幅変換手段（７）からの変調振幅ディジタル信号を前記彩度信号生成手段（３）からの彩度ディジタル信号で変調色ディジタル信号に振幅変調するものである。この手段では明度（輝度）、色相、彩度の中で人間の感度が最も低い彩度を振幅変調の対象としている。振幅変調はそのまま乗算器を用いて構成できるが、この感度の低さを用いてビット数の低い乗算器で済ませることができる。
【００２１】
本発明のカラー・ビデオ・エンコーダでは、直交座標信号でなく極座標信号で入力する。従来の一般のエンコーダでは、使われる色差、ＩＱ、ＵＶ入力の成分が直交であり、それぞれを搬送波のｓｉｎ波とｃｏｓ波で振幅変調した後合成することで変調色信号を作っている。この方法でのディジタル・エンコーダは、２つの振幅変調手段に２つの乗算器が必要であり、この部分に大きな面積を消費する。これに対して本発明の方法は１つは位相変調であり、加算器で構成可能であるため小さな面積ですむ。しかも、１つの振幅変調も人間の感度が鈍い彩度情報と位相を弁別するために十分なだけのビット数の波形信号の乗算器であれば足るため大きな面積を必要としない。
【００２２】
また、直交座標系の座標点で表現される色で同一色相のシェーディングをかけると量子化ノイズのため色調にばらつきが発生する傾向が往々にしてある。しかし本発明では極座標系の座標点で表現される色種であるがために同一色相でシェーディングをかけても量子化ノイズが出ることはなく、きれいな映像が得られる。
【００２３】
一般のエンコーダはＲＧＢ信号を入力とするので、明度（輝度）成分と色相成分に分離するマトリックス回路が必要である。これに対して本発明では入力する信号が明度（輝度）成分と色相成分に別れているため、このような回路を必要としない。
【００２４】
前記副搬送波生成手段（生成器）としては、副搬送波を生成するのにディジタル積算器を利用することができる。Ｍ進数のカウンタをクロック毎にＮだけ進めるとクロックをＭ／Ｎ分周した周波数の位相データが得られる。Ｍが３６０°に対応し、カウンタの値×３６０°／Ｍが位相角を表す。
【００２５】
明度（輝度）信号と色相信号の干渉は、ＹＣ分離出力の後、アナログ・フィルタで減少させることができる。具体的にはＹ（複合明度（輝度）信号）出力には、副搬送波の帯域阻止フィルタ、Ｃ（変調色信号）出力には副搬送波の帯域通過フィルタを挿入することにより、Ｙ出力に含まれる副搬送波成分とＣ出力に含まれる副搬送波以外の成分が除去され、お互いの干渉を抑制することができる。
【００２６】
本発明によれば、加算器による位相器は位相のシフトはするが巡回しないが、変換テーブルを増やすことにより巡回させずに利用することができる。
【００２７】
すなわち３５０°を２０°進めると１０°になるが、計算では３５０°＋２０°＝３７０°である。これから３６０°引いて１０°に戻すのではなくこのまま計算し、最後に振幅に変換するとき３７０°は１０°と同じ結果になるように変換テーブルを構成する。こうすることにより、変換テーブルを増やすことで３７０°を１０°に戻す回路が省略できる。一般にＩＣ上でＲＯＭテーブルは加減算回路に比べて小さくすることが可能であるため面積削減に寄与しうる。
【００２８】
クロックとしては、ＣＣＩＲ６０１で規定されている１３．５ＭＨｚの周波数を使用しても良い。これはＮＴＳＣ方式の副搬送波の１３２／３５倍であり、ＰＡＬ方式の副搬送波の２１６００００／７０９３７９倍である。この場合ＮＴＳＣ方式とＰＡＬ方式とでクロック周波数を変更する必要はない。
【００２９】
（９）は明度・色信号合成手段であり、前記明度信号生成手段（２）からの明度ディジタル信号と前記振幅変調手段（８）からの変調色ディジタル信号とを合成して複合映像ディジタル信号にするものである。
【００３０】
（１０）は、複合映像信号ディジタル・アナログ変換手段であり、前記明度・色信号合成手段（９）からの複合映像ディジタル信号を複合映像アナログ信号に変換して出力するものである。
【００３１】
更に、この実施の形態では、明度信号ディジタル・アナログ変換手段（１１）と変調色信号ディジタル・アナログ変換手段（１２）とが備えられている。前者は前記明度信号生成手段（２）からの明度ディジタル信号を明度アナログ信号に変換するものであり、後者は前記振幅変調手段（８）からの変調色ディジタル信号を変調色アナログ信号に変換するものである。
【００３２】
更には、同期信号生成手段（１３）、同期信号混合手段（１４）、バースト信号混合手段（１５）、色相反転手段（１６）およびＮＴＳＣ／ＰＡＬ切換手段（１７）を備えている。
【００３３】
同期信号生成手段（１３）は、同期信号とバースト・フラグ信号、ライン・オルタネート信号を生成するものである。同期信号混合手段（１４）は前記明度信号生成手段からの明度ディジタル信号と前記同期信号生成手段からの同期信号を混合するものである。バースト信号混合手段（１５）は、前記彩度信号生成手段からの彩度ディジタル信号と前記色相信号生成手段からの色相ディジタル信号とを前記同期信号生成手段からのバースト・フラグ信号でバースト位相とバースト振幅を混合するものである。 色相反転手段（１６）は前記バースト信号混合手段（１５）からの色相情報を前記同期信号生成手段（１３）からのライン・オルタネート信号により反転するものである。ＮＴＳＣ／ＰＡＬ切換手段（１７）は、ＮＴＳＣであるかＰＡＬであるかを示す入力信号により、前記副搬送波生成手段（５）の副搬送波周波数と前記バースト信号混合手段（１５）のバーストの位相角とバーストの振幅、前記色相反転手段（１６）の色相反転の機能の制御を切り換えるものである。
【００３４】
【実施例】
以下、この発明の実施例に係るカラー・ビデオ・エンコーダを含んだ回路について図７に基づいて説明する。なおこの図示実施例はモノリシックで１チップ化されたものの１部分である。
【００３５】
リセット回路（６０）は、電源電圧の低下を検出し電源の投入時や切断時に、システムの保護と初期化するためのリセット信号ＬＰＷと、電源の投入時やシステムの再起動時にシステムを初期化するためのリセット信号ＲＥＳとを出力するものである。ＬＰＷ信号がアクティブになるときはＲＥＳ信号も同時にアクティブになり、ＬＰＷ信号が解除してもしばらくはＲＥＳ信号は解除しないように設定されている。
【００３６】
クロック・ジェネレータ（６１）は水晶発振器で発振した基本周波数をＰＬＬで逓倍することにより生成している。水晶振動子の周波数はこれを基にＮＴＳＣ／ＰＡＬ方式の標準信号を生成するために必然的に決まってくる。しかも、発振子の価格が最も低くなる周波数としてそれぞれの標準のカラー・サブキャリアの周波数そのものを選んだ。すなわちＮＴＳＣ方式が３．５７９５４５ＭＨｚでＰＡＬ方式が４．４３３６１８７５ＭＨｚである。
【００３７】
両標準で水晶発振器の周波数が異なるので、ＮＴＳＣ／ＰＡＬ入力により逓倍率を変え出力周波数が大体同じになるようにしている。これは両標準とも水平の周期が大体同じで、同じ画面構成にした場合ピクセル周波数がほぼ同じになることと、システムの処理性能がこの周波数によって決まり両標準間に性能の差が生じる事は好ましくないからである。具体的にはＮＴＳＣ方式の場合は入力の９６／４倍、ＰＡＬ方式の場合は９６／５倍の周波数のＣＫ８０と、それをさらに２分周したＣＫ４０、４分周したＣＫ２０を出力している。
【００３８】
タイミング・ジェネレータ（６２）ではクロック・ジェネレータ（６１）からのクロックＣＫ２０を基に水平走査位置信号Ｈ［１１］（［ ］内はビット数。以下同様。）、垂直走査位置信号Ｖ［９］、複合同期信号ＳＹＮＣと複合ブランキング信号ＢＬＡＮＫ、バースト・フラグ信号ＢＵＲＳＴ、ライン交番信号ＬＡ等のタイミング信号を生成している。
【００３９】
これは分周器で構成され、ＮＴＳＣ／ＰＡＬでこの分周率を変えている。ＮＴＳＣ方式では１水平を１３６５分周し、２６３水平を１垂直とする。またＰＡＬ方式では１水平を１３６２分周し、３１４水平を１垂直とする。両方式とも画面の縦揺れをなくすため標準と違いインターレースは行わない。この分周率はＮＴＳＣ／ＰＡＬの標準信号に近い水平／垂直周波数と標準に合わせたインターリーブ方式を提供するためである。ＮＴＳＣ方式はライン・フレームともインターリーブが１８０度、ＰＡＬ方式はライン・インターリーブを２７０度にしている。ただしＰＡＬ方式のフレーム・インターリーブは標準と違って１８０度にしている。これはノンインターレース方式でサブキャリアが輝度に与えるドット妨害を軽減するためである。
【００４０】
またタイミング・ジェネレータ（６２）のリセットはＬＰＷ信号を使い電源起動時に１回かかるだけにしている。これはシステムを再起動したとき同期信号が消え画面が乱れるのを防ぐためである。
【００４１】
走査位置（Ｈ、Ｖ）は表示画面の左上が（０、１６）で右下が（１０２３、２３９）となるように走査する。ピクセルの位置はＨの上位９ビットとＶの全ビットで表され、表示画面は２５６（横）×２２４（縦）ピクセルで構成されることになる。従って、１ラインには２５６ピクセル入る。走査位置で示される画面と同期信号類の関係は処理の遅延を考慮して少しずらしてある。
【００４２】
ＣＰＵ（６３）としては、８ビットのマイクロ・プロセッサが搭載されており、バスを経由してメモリの内容やレジスタをアクセスできるようになっている。ＣＰＵ（６３）からはアドレス線、データ線、制御線等からなるバスが接続されている。
【００４３】
主メモリ（６４）としては、プログラム、データ、キャラクタ等を格納するメモリがあり、バスにつながっている。
【００４４】
スプライト・ジェネレータ（６５）にはＣＰＵ（６３）からアクセス可能なレジスタとスプライト・メモリがあり、これらはスプライトのいろいろな情報を格納している。レジスタには全スプライトのアドレス情報の形式Ｔとヘッダの所在Ｗが格納されている。メモリには各スプライトの１ピクセルのビット数Ｂ、キャラクタのサイズＳ、フリップ情報Ｆ、水平位置Ｘ、垂直位置Ｙ、デプス値Ｚ、パレット値Ｐ、キャラクタの主メモリ（６４）上での格納位置を示すアドレス情報Ａが格納されている。
【００４５】
スプライト・ジェネレータ（６５）は走査位置Ｈ［１１］、Ｖ［９］の情報を基にこのメモリを検索し、ピクセル・バッファ（７８）に重なっている（重なりつつある）スプライトを限定し、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］からなる信号を出力する。
【００４６】
ここで、ＶＡＬＩＤとＷＩＳＨという前段から後段へデータを伝送するときのハンド・シェーク信号がある。ＶＡＬＩＤは送り手から受け手へ伝達する制御信号で、送るデータが準備できるとデータと共にアクティブになる。ＷＩＳＨは逆に受け手から送り手へ伝達する制御信号であり、データが受け入れられる状態のときアクティブになる。両信号がアクティブの期間（１クロック）に１つのデータが伝送される。回路はＲＥＳ入力で初期化されＣＫ４０のクロックに同期して動作する。
【００４７】
テキスト・ジェネレータ（６６）にはＣＰＵ（６３）からアクセス可能なレジスタが備えられており、そのレジスタには各テキストの情報を記憶している主メモリ（６４）上の配列を指し示すポインタＬ、Ｈ、Ａと全テキストに適用される１ピクセルのビット数Ｂ、キャラクタのサイズＳ、フリップ情報Ｆ、水平移動量Ｘ、垂直移動量Ｙ、デプス情報Ｚ、パレット情報Ｐ、アドレス情報の形式Ｔ、アトリビュートの所在Ｗが格納されている。また、このポインタで指し示された主メモリ（６４）上の配列には各テキストに使用するキャラクタの主メモリ（６４）上での位置を示すアドレス情報Ａとパレット情報Ｐ、デプス情報Ｚの２つのアトリビュート情報が格納されている。このアドレス情報はアドレス情報の形式に従ったサイズ（１から３バイト）を持ち、アトリビュート情報はアトリビュートの所在で配列への格納と指定されると有効になる。
【００４８】
テキスト・ジェネレータ（６６）はＨ［１１］、Ｖ［９］の情報を基に、ピクセル・バッファ（７８）に重なる（重なりつつある）テキストの情報（配列の要素）をバスを通して主メモリ（６４）から読み出して出力する。
【００４９】
ここでアドレス情報が０のときのみテキスト自体が透明であるとして、送出はしない。後段へはＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］、Ｅ（緊急信号）が出力されＷＩＳＨが入力される。ここで緊急信号Ｅは出力したデータが後段になかなか伝送されずにいたとき、この信号をアクティブにして後段にデータの受信を催促する信号である。この信号は出力したデータの位置情報とＨ、Ｖの位置情報の差が広がったことを検出してアクティブにする。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００５０】
セレクタ／ミキサ（６７）によりテキストとスプライトからオブジェクト情報を選択／統合し後段に送る。通常はスプライトが優先する形で選択されるがテキストの緊急出力がアクティブのときはテキストが優先して選ばれる。
【００５１】
前段のスプライト・ジェネレータ（６５）とは、ＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］の入力と、ＷＩＳＨの出力、それにテキスト・ジェネレータとはＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］、Ｅの入力とＷＩＳＨの出力がある。後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］である。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００５２】
テキスト画面を２面持たせ画面に奥行きのある背景画を形成できるようにテキスト・ジェネレータ（６６、６８）を２つ用意した。構成、入出力は１個目のもの（６６）と同じである。ＣＰＵ（６３）からレジスタをアクセスするためのアドレスは１個目（６６）と変えてある。
【００５３】
２個目のセレクタ・ミキサ（６９）は、２個目のテキスト・ジェネレータ（６８）の出力と１個目のセレクタ／ミキサ（６７）の出力を２個目のセレクタ／ミキサ（６９）で選択／統合する。構成は１個目のセレクタ／ミキサ（６７）と同一で、優先順位は１個目のセレクタ／ミキサ（６７）が優先されるようになっている。
【００５４】
アドレス・ジェネレータ（７０）は、前段からのアドレス情報の形式に従って、アドレス情報を実アドレスに変換する回路である。アドレス・ジェネレータ（７０）にはＣＰＵ（６３）からアクセスできる１６×１６ビットのセグメント・メモリがあり、これにはアドレスを変換する上で必要なベース・アドレスやセグメント・アドレスが格納されている。アドレス形式は５種類あり、キャラクタの選択を１つは８ビットの番号で行い、１つは１６ビットの番号で、１つは１６ビットでアライメント付きのポインタで、１つは１６ビットのポインタで、１つは２４ビットのポインタで行う。
【００５５】
８ビットと１６ビットの番号の形式はセグメント・メモリの０番地に格納されたベース・アドレス（２５６バイト・アライメント）をベースに前段からの１ピクセルのビット数Ｂとサイズ情報Ｓで示される１キャラクタの容量（（Ｂ＋１）×ｆ（７８）、ｆ（０）＝６４、ｆ（１）＝ｆ（２）＝１２８、ｆ（３）＝２５６）おきに配置されたアドレスが計算される。１６ビットのアライメント付きポインタでは１６ビットの上位３ビットで示されるセグメント・メモリに格納されたセグメント・アドレス（２５６バイト・アライメント）と下位１３ビット（８バイト・アライメント）を加えたアドレスが計算される。
【００５６】
１６ビット・ポインタでは上位４ビットで示されるセグメント・メモリに格納されたセグメント・アドレス（１５６バイト・アライメント）と下位１２ビットの和が実アドレスとなる。最後の２４ビット・ポインタではこの値がそのまま実アドレスとなる。
【００５７】
これらの計算されたアドレスは他のパラメータと共に後段に送出される。ここで、アドレス情報の形式Ｔだけはもう後段で使われないので送出することはしない。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００５８】
ヘッダ・フェッチャ（７１）
【００５９】
キャラクタ・データはヘッダ付きとヘッダ無しの形式があり、ヘッダ付きのキャラクタ・データはヘッダとパターンからなる。そしてヘッダは少なくとも１バイトある。ヘッダの各バイトはパレット情報を含んでおり、さらにパターン直前の１バイトはそのキャラクタの１ピクセルのビット数とそのバイトがパターン直前のバイトであることを示すフラグを含む。またそれより前のバイトはビット数の代わりにフリップ情報を、そしてそのバイトがパターン直前のバイトでないことを示すと同時にパターンより２つ離れているか３つ以上離れているかを区別できるフラグを含む。
【００６０】
ヘッダ付きのキャラクタ・データを指定するときは複数あるヘッダ・バイトの１つを指定する。指定されたバイトがパターン直前のバイトの場合、そこに格納された１ピクセルのビット数とパレット情報がアトリビュートとして採用され、フリップはデフォルト値（フリップしない）となる。指定バイトがパターン直前でない場合はそのバイトのパレット情報、フリップ情報とパターン直前のバイトの１ピクセルのビット数がキャラクタのアトリビュートとして採用される。
【００６１】
前段からのアトリビュートの所在情報Ｗはキャラクタ・データがヘッダ付きかヘッダ無しかを示している。キャラクタにヘッダがある場合、キャラクタのアドレスＡで指示される主メモリ（６４）からヘッダの情報を読み出してそのアトリビュート情報を後段に伝送する。また、アドレスはパターンの先頭を指示するように進められる。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００６２】
ストリップ・ジェネレータ（７２）では、２次元配列であるキャラクタ・データから今描画され表示されようとしている横一列の１次元配列を取り出す。どの１次元配列かは前段からの垂直位置Ｙ［５］と縦フリップ情報Ｆ［２］、さらに走査位置Ｈ［１１］、Ｖ［９］から特定する。キャラクタの縦サイズが最大で１６ピクセルなので垂直位置情報Ｙ、Ｖは下位５ビットもあれば十分である。キャラクタ・データは横１次元配列の並びとして２次元配列が構成されているので、２次元配列の先頭アドレス（キャラクタ・パターンのアドレス）を基に該当する１次元配列の先頭アドレスを算出し後段に伝送する。このとき前段からの１ピクセルのビット数Ｂ［３］とキャラクタの横サイズＳ［２］を使う。また以後ではサイズとフリップの縦の情報と垂直位置は使わないので後段へは伝送はされない。前段とはＶＡＬＩＤ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［８］、Ｚ［４］、Ｐ［４］、Ａ［２４］の入力とＷＩＳＨ出力、後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ａ［２４］（ストリップ・アドレス）出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００６３】
キャラクタ・フェッチャ（７３）
【００６４】
いままでアドレスの形で伝送されてきたキャラクタ情報はここで主メモリ（６４）をアクセスすることで実際に使うデータ（コード情報）の形に変換される。前段からのストリップ・アドレスで指示される主メモリ（６４）上の位置から１ピクセルのビット数と横サイズで表される容量分のデータを読み出し順次後段に伝送する。前段とはＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ａ［２４］入力とＷＩＳＨ出力で、後段とはＷＩＳＨ入力と、ＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ｄ［８］（データ）出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００６５】
ピクセル・ジェネレータ（７４）
【００６６】
前段からのデータは８ビット単位であり多くの場合１ピクセルのビット数と異なる。ここではこのバイト単位のデータをピクセル単位に配分し直す。配分の方法は順番に来るバイト・データをリトル・エンディアンに並べ、その下位から１ピクセルのビット数分づつ取るような形式である。ピクセル単位になったデータはパレット情報と合成されて８ビットのコード情報とする。この合成の方法はまず８ビットの上位４ビットをパレット情報で埋め、次にピクセルのビット数分の下位を再配分したピクセル・データで埋める。残ったビットは０で埋めるようにする。１ピクセルが５ビット以上のときはピクセル・データによりパレット情報が下位から侵食されるような形である。
【００６７】
また、キャラクタの位置を基準にピクセルの水平位置は増加するのでピクセル毎の水平位置を算出し後段に伝送する。このとき、水平フリップが反転している場合は水平位置は一旦水平サイズ分進んだところから逆に減少するように計算する。
【００６８】
１ピクセル当りのビット数、サイズ情報、フリップ情報、パレット情報は以後使われないので後段への伝送はしない。
【００６９】
前段とはＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ｄ［８］入力とＷＩＳＨ出力で、後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｘ［９］（ピクセル単位の水平位置）、Ｚ［４］、Ｃ［８］（コード）出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００７０】
透明制御回路（７５）はＣＰＵ（６３）から間接的にアクセスできる１６行×５ビットの透明制御メモリを備える。パレット・メモリは１６行×１６列の構成で、各行に最大１つの透明が設定できる。ＣＰＵ（６３）がパレット・メモリに色を書いたときその色が透明であればパレット・メモリのどの行のどの列かを透明制御メモリは記憶する。行はそのまま透明制御メモリの行に対応し、列はその位置情報を４ビットで表す。各パレットで最後に書いた透明が有効となる。最後に書いた透明の上に非透明の色を書き込むとその行に透明はなくなる。これは透明制御メモリの各行の残りの１ビットで表す。
【００７１】
前段から入力されたコード情報の上４ビットで透明制御メモリをアクセスしその内容が有効で下４ビットと一致していればそれは透明とみなされる。透明でないピクセル情報はそのまま後段に伝送され、透明のピクセルは後段に伝送されずにここで捨てられる。前段とはＶＡＬＩＤ、Ｘ［９］、Ｚ［４］、Ｃ［８］入力とＷＩＳＨ出力で、後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｘ［９］、Ｚ［４］、Ｃ［８］出力で接続される。 回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００７２】
ドロー・ドライバ（７６）
【００７３】
入力されたピクセル情報の水平位置Ｘと水平走査位置Ｈ［１１］からピクセルがピクセル・バッファ（７８）と重なっているかを検査し、重なっているものはピクセル・バッファ（７８）に描画の要求をする。要求してからそれが受諾されるまでに水平走査位置が１ステップ進む可能性があるので、ピクセル・バッファ（７８）は１ピクセル少ない領域で重なりを判定する。
【００７４】
前段とはＶＡＬＩＤ、Ｘ［９］、Ｚ［４］、Ｃ［８］入力とＷＩＳＨ出力で、後段とはＷＡＩＴ（待機信号）入力とＲ（要求信号）、Ｘ［７］（バッファ・アドレス）、Ｚ［４］、Ｃ［８］出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００７５】
ピクセル・バッファ制御回路（７７）
【００７６】
ドロー・ドライバ（７６）よりの要求とビュー・ドライバ（８１）からの要求を調停する。ビュー・ドライバ（８１）からの要求が優先される。調停された要求は８０ＭＨｚで３サイクルのタイミング信号（プリチャージ信号、読み出し信号、書き込み信号）を生成しピクセル・バッファ（７８）・メモリを駆動する。ドロー・ドライバ（７６）からの要求では読み出したデプス値と入力されたデプス値を比較しその結果により書き込むデータを読み出したデータにするか入力されたデータにするかを決める。ビュー・ドライバ（８１）からの要求では読み出したデータの内コード情報を次段に出力し、その後クリアするために書き込むデータは０固定である。ドロー・ドライバ（７６）からＲ、Ｘ［７］、Ｚ［４］、Ｃ［８］入力とＷＡＩＴ出力で、ビュー・ドライバ（８１）とはＲ、Ｘ［７］入力とＣ［８］（コード）出力である。このほかにピクセル・バッファ（７８）にアクセスするためのＭＰ（プリチャージ）、ＭＲ（リード）、ＭＷ（ライト）、ＭＡ［７］（アドレス）、ＭＯ［１２］（リード・データ）、ＭＩ［１２］（ライト・データ）がある。回路はＲＥＳで初期化され、ＣＫ８０のクロックで動作する。
【００７７】
ピクセル・バッファ（７８）はデプス・バッファ（７９）とコード・バッファ（８０）からなり、それぞれ１２８ピクセル×４ビット、１２８ピクセル×８ビットである。入出力信号はＭＰ、ＭＲ、ＭＷ、ＭＡ、ＭＩ、ＭＯである。
【００７８】
ビュー・ドライバ（８１）（バッファ出力手段（１９））
【００７９】
走査位置情報Ｈ［１１］、Ｖ［９］を基にピクセル・バッファ（７８）制御へデータの読み出しを要求する。要求は要求信号Ｒとバッファ・アドレスＸで行う。要求はピクセル・バッファ（７８）制御で優先的に扱われるので要求を待機させる信号は無い。また、コード情報Ｃ［８］は読み出したデータをピクセルの区切りタイミング（５ＭＨｚ、Ｈの下位から２ビット目）に同期させて次段に伝達する。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８０】
パレット回路（８２）は容量が２５６色×１３ビットのパレット・メモリを備え、ＣＰＵ（６３）からアクセスできる。前段からのコードＶＣ［８］をアドレスとしてアクセスし、１３ビットの色情報に変換し出力する。１３ビットの内訳は色相ＰＨ［５］、彩度ＰＳ［３］、明度ＰＬ［５］からなる。色相は０から２３までの整数で彩度は０から７の整数、明度は０から２３までの整数である。ＣＰＵ（６３）からアクセスする色相が２４から３１までのとき透明を表すことにする（透明制御参照）。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８１】
ウィンドウ・ジェネレータ（８３）
【００８２】
画面に特殊効果を出すための回路で画面を２つの部分に分割しその片方にカラー・エフェクタ（８４）で効果を与えることができる。構成はＣＰＵ（６３）からアクセスできるレジスタがあり、１水平ラインの開始点の座標と終了点の座標、画面左端の論理を設定できる。出力ＷＩＮはまず設定された論理で開始し、水平走査信号Ｈ［１１］が開始点と一致するとアクティブになり終了点に一致するとインアクティブになる。さらにまたレジスタの設定により出力の論理が変わるたびにＣＰＵ（６３）に対し割り込みを発生でき開始点、終了点を逐次的に変更できるようになっている。これらを組み合わせて画面上にアクティブな部分とそうでない部分をおおざっぱに形成できる。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８３】
ノイズ・ジェネレータ（８５）
【００８４】
カラー・エフェクタ（８４）で実現する視覚的色効果の１つを演出するためのノイズを生成する部分である。Ｍ系列（ポリノミナル・カウンタ）を用いたディジタル擬似乱数系列発生器であり、Ｍ系列の下位３ビットＮ［３］をノイズ成分として出力する。電源電圧低下検出信号ＬＰＷでＭ系列カウンタをリセットし、異常なループで巡回しないようにしている。回路はＲＥＳで初期化され、ＣＫ２０のクロックで動作する。
【００８５】
カラー・エフェクタ（８４）
【００８６】
入力された色に種々の視覚的効果を与える回路である。さらにウィンドウ・ジェネレータ（８３）からの信号ＷＩＮによりこの機能を能動化／非能動化することができる。ＣＰＵ（６３）からアクセスできるレジスタがあり、これで効果を設定することができる。その効果は１つが色相Ｈ［５］、彩度Ｓ［３］、明度Ｌ［５］の各要素を固定することで、各要素を別々に設定できるフラグと、各要素が固定される値がそれぞれレジスタにある。１つは輝度を半分にすることで、制御フラグがあり、このフラグがアクティブであると明度Ｌ［５］と彩度Ｓ［３］の値がそれぞれ半分になる。
【００８７】
１つはネガ／ポジを反転することで、色相Ｈ［５］に値１２を加算し結果が２３を越えたら０に巡回するように値２４を引き、明度Ｌ［５］は値２３から引くことで明暗を逆にすることで実現する。１つは輝度に適当なノイズを加えることで、明度Ｌ［５］の下位３ビットとノイズ・ジェネレータ（８５）からのノイズ・データＮ［３］とを排他的論理和演算する。この３ビットは各ビット毎に演算をするかしないかが設定できるフラグがあり、ノイズが加わる量を加減できる。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８８】
ビデオ・エンコーダ（８６）は、入力された色情報と、同期信号等のタイミング情報をＮＴＳＣ／ＰＡＬ入力に対応した標準ビデオ信号に変換するものである。
【００８９】
値２３の次が値０になるように巡回する５ビットで２４進のカウンタがあり、このカウンタは２０ＭＨｚのクロックＣＫ２０毎にＮＴＳＣ方式は４づつＰＡＬ方式は５づつ進む。従って、ＮＴＳＣ方式は６回で１周し、ＰＡＬ方式は４．８回で１周する。このカウンタは丁度サブキャリアの周期で巡回するのでサブキャリア発振器とみなせ、このカウンタの値は位相を表すことになる。ここでＮＴＳＣ方式の場合、カウンタの下位２ビットが変化しなくなるのでこれが漸近的に０になるようにし同一のパターンに集束するようにしている。
【００９０】
入力色データの色相Ｈ［５］とこのサブキャリアの位相を加算しサブキャリアを入力色相データで位相変調した信号を作成する。この位相変調波の位相データを波形ＲＯＭで振幅データに変換する。さらに入力彩度Ｓ［３］と振幅データを掛け合わせ彩度で振幅変調し変調色信号にする。これをＤＡコンバータでアナログ信号に変えチップ外部に出力する。また入力明度Ｌ［５］は値８のオフセットを加え輝度信号とし、ＤＡコンバータでアナログ信号に変えチップ外部に出力する。さらに、輝度信号と色信号を加えて複合ビデオ信号とし、これもＤＡコンバータでアナログ信号に変え外部に出力する。
【００９１】
ここで、輝度信号は複合ブランキング信号ＢＬＡＮＫ入力がアクティブのときは黒レベル＝値８に、さらに複合同期信号ＳＹＮＣ入力がアクティブのときは同期レベル＝値０にしている。
【００９２】
また色相入力及び彩度入力はブランキング信号がアクティブのときは値０に、バースト信号がアクティブのときは一定の値になるように制御し、変調色信号がブランキング期間は信号がなく、所定のタイミングでカラー・バースト信号が出るようにしている。
【００９３】
ビデオ・ファンクション・ジェネレータ（８７）
【００９４】
別に画面のブランキング期間をＣＰＵ（６３）に知らせる回路がある。これは走査位置情報Ｈ［１１］、Ｖ［９］を基に、ブランキング期間を認識し、その開始タイミングでＣＰＵ（６３）に割り込みを掛けるものである。また画面の任意の位置で割り込みを発生させる機構がある。これは ＣＰＵ（６３）からアクセスできる水平と垂直の位置を記憶するレジスタがあり、この内容と位置情報を常に比較することでタイミングを知り、割り込みを掛ける。これらの割り込みはＣＰＵ（６３）で能動化／非能動化が制御できる。
【００９５】
同実施例のビデオ・エンコーダは、クロック周波数として副搬送波周波数の６倍（ＮＴＳＣ方式）か４．８倍（ＰＡＬ方式）を用いる。これはＮＴＳＣ方式では２１．４７７２７ＭＨｚ、ＰＡＬ方式では２１．２８１３７ＭＨｚである。
【００９６】
副搬送波の生成には副搬送波の位相を表すような５ビットのレジスタを用い、１クロック毎にこれにＮＴＳＣ方式は４づつ、ＰＡＬ方式は５づつ加算していく。さらに位相が２４を越えた時点で２４を引き０に巡回するようにしている。実際にはレジスタの値が２０（２４−４）を越えるときＮＴＳＣ方式は−２０（４−２４）、ＰＡＬ方式は−１９（５−２４）を、越えないときは４と５を加えるようにしている。
【００９７】
またＮＴＳＣ方式のときはレジスタの下位２ビットが００でないとき（４で割り切れないとき）は５を加え、下位２ビットが００に漸近するようにしている。これはレジスタの初期状態の如何にかかわらず同じ位相の遷移による発振が起こることを目的とする。レジスタの値が出力されこの値は０〜２４の範囲にある。
【００９８】
色相の値はバースト・フラグの期間強制的にバースト位相（ＮＴＳＣ方式は６：１８０°、ＰＡＬ方式は３：１３５°）に切り換えられる。またＰＡＬ方式の場合、ライン・オルタネート信号で１水平期間毎に位相が反転される。位相の反転は１８０°を基準に符号が反転し、色相の値０〜２３は３６〜１３に変換される。この結果、色相の値は６ビット（０〜３６）となる。
【００９９】
この６ビットの値と副搬送波生成器で生成された５ビットの位相情報が加算され６ビット（０〜６０）となる。これで副搬送波が色相情報で位相変調されたことになる。
【０１００】
位相変調された６ビットの値は波形ＲＯＭで３ビットの振幅に変換される。波形ＲＯＭの内容は図３に示すとおりである。またこれによって変換された振幅波形は図４、図５に示すようになる。ＮＴＳＣ方式の場合は６倍の周波数と４種類のパターンで６×４＝２４とおりの色相波形が得られる。ＰＡＬ方式の場合は４．８倍の周波数と５波形で１周期とする波形で４．８×５＝２４とおりの色相波形が得られる。
【０１０１】
彩度の値はバースト・フラグの期間強制的にバースト振幅（ＮＴＳＣ方式では２、ＰＡＬ方式では１）に切り換えられる。
【０１０２】
この彩度情報と振幅に変換された波形を乗算器を用いて振幅変調する。乗算器は３ビット（−２〜＋２）と３ビット（０〜７）を入力とし、５ビット（−１４〜＋１４）を出力する簡単なものである。振幅変調された信号（５ビット）は変調色信号としてＤＡ変換器でアナログ電圧／電流に変換され、出力される。明度の値はブランキング期間強制的に０に、また同期信号の期間強制的に−８にされる。値は５ビットで−８〜２３の範囲である。
【０１０３】
この明度情報は複合輝度信号としてＤＡ変換器を通して出力される。また振幅変調された信号と加算され複合映像信号となる。これも５ビットで−８〜２３の範囲である。明度と彩度の組み合わせでこの範囲を越え異常な信号となるものがあるが利用を制限している。図６の網掛け部分が制限している部分である。この信号もＤＡ変換器を通して出力される。
【０１０４】
【発明の効果】
本発明は、上述の通りであるので、シンプルな回路構成となり、乗算器は１個ですみ、ディジタルＩＣとしてワンチップ化することを可能とする。また共通色相での豊富な色種を現出することができ、低いクロック周波数での豊富な色相を実現することができる。更には有理数倍のクロックでよいため、選択範囲の拡大を図ることができる。
【０１０５】
【図面の簡単な説明】
【図１】本発明のカラー・ビデオ・エンコーダの概略構成を示すブロック図である。
【図２】本発明の実施例のカラー・ビデオ・エンコーダを示す回路構成図である。
【図３】同実施例のカラー・ビデオ・エンコーダの位相振幅変換波形を示す波形図である。
【図４】同実施例のカラー・ビデオ・エンコーダの変調信号波形（ＮＴＳＣ方式）を示す波形図である。
【図５】同実施例のカラー・ビデオ・エンコーダの変調信号波形（ＰＡＬ方式）を示す波形図である。
【図６】同実施例のカラー・ビデオ・エンコーダの明度と彩度の組み合わせを示す関係図である。
【図７】本発明のカラー・ビデオ・エンコーダを含んだ回路を示す実施例である。
【図８】従来の２値選択カラー・エンコーダの概略構成を示すブロック図である。
【符号の説明】
１ クロック生成手段
２ 明度信号生成手段
３ 彩度信号生成手段
４ 色相信号生成手段
５ 副搬送波生成手段
６ 位相変調手段
７ 位相振幅変換手段
８ 振幅変調手段
９ 明度・色信号合成手段
１０ 複合映像信号ディジタル・アナログ変換手段
１１ 明度信号ディジタル・アナログ変換手段
１２ 変調色信号ディジタル・アナログ変換手段
１３ 同期信号生成手段
１４ 同期信号混合手段
１５ バースト信号混合手段
１６ 色相反転手段
１７ ＮＴＳＣ方式／ＰＡＬ方式切換手段
【発明の属する技術分野】
本発明は、標準カラー・ビデオ信号の生成に係るカラー・ビデオ・エンコーダに関する。更に詳しくは、例えば娯楽機器（テレビ・ゲーム機器）、教育機器、広告機器、計測機器等に適用可能なカラー・ビデオ・エンコーダに関する。
【０００２】
【従来の技術】
従来この種のカラー・ビデオ・エンコーダとして、例えば特公平２−５０４７７号公報に開示されているような、２値選択カラー・エンコーダが既知である（図８参照）。このエンコーダは、図８に示すように、適度の位相差を有する複数の位相信号を生成する位相信号発生手段と、輝度と彩度の情報から電圧対を選択するレベル信号発生手段と、カラーコード信号発生手段とを備え、カラーコード信号に応じて位相信号選択手段によって複数の位相信号からその１つを選択する一方、該位相信号、レベル信号およびカラーコード信号とから色信号出力手段によって色信号を出力するものとなされたものである。このようにこのカラー・エンコーダは、簡単な回路構成であり、かつワンチップ化が可能なエンコーダであるといえる。
【０００３】
また、一般的なカラー・ビデオ・エンコーダとしては、アナログ方式とディジタル方式の双方が存在する。アナログ方式のカラー・ビデオ・エンコーダとしては、例えば、９０度の位相差を持つ２つの位相信号を生成する位相信号発生手段と、ＲＧＢ信号を明度（輝度）信号と直交する色差信号に変換するマトリックス手段と、位相信号と色差信号のそれぞれを振幅変調する振幅変調手段と、これら２つの振幅変調信号を合成し色信号とする加算手段と、輝度信号と色信号を合成する加算手段とを備えたものがある。このような構成のエンコーダにあっては、アナログ回路で構成されているため回路構成が複雑ではなく、色種が多い。更には明度（輝度）および色相の分離出力が可能であるためＹＣ分離特性に優れている。
【０００４】
一方、ディジタル方式のビデオ・エンコーダは、上記アナログ方式のビデオ・エンコーダのアナログ回路をそのままディジタル回路に置き換えたものであり、入力からディジタル信号として扱う。マトリックス手段は積和演算器、位相信号生成手段はクロックの有理数分周器でそれぞれ実現している。また２つの直交した搬送波成分を生成し、位相から振幅を得るのに正弦波ＲＯＭが用いられている。また直交した振幅変調手段としては２つのディジタル乗算器で、加算手段としてはディジタル加算器が使用されている。そして最終的にＤＡ変換手段（ディジタル・アナログ変換手段）でアナログ信号に変換される。さらに、ディジタル形式のビデオ・エンコーダでは、色相と明度（輝度）の干渉を抑制するディジタル・フィルタ手段を構成することが可能である。更には高精度であるためにＮＴＳＣ方式とＰＡＬ方式に共通のクロックを利用することが可能であり、調整が一切不要であるという利点を有する。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記２値選択カラー・ビデオ・エンコーダにあっては、簡単な回路構成でありワンチップ化も可能ではあるが、色種が乏しいという欠点がある。また明度（輝度）と色相の間の相互干渉が多いという難を有するものであった。
【０００６】
アナログ方式のビデオ・エンコーダにあっては、既述の通り、回路構成が複雑ではなく、色種は多く、しかも明度（輝度）と色相の分離出力が可能であるためＹＣ分離特性に優れているという利点を有するものの、その一方においてディジタル回路とのワンチップ化が難しいという難がある。またアナログ回路であるためノイズの影響を受けやすく、しかもＮＴＳＣ方式とＰＡＬ方式とでは別のクロックが必要となるという欠点を有するものであった。
【０００７】
一方、ディジタル方式のビデオ・エンコーダにあっては、既述の通り、色相と明度（輝度）の干渉を抑制するフィルタ手段を構成することが可能であり、サブキャリアの有理数倍のクロックを発生することも可能である。また高精度であるためＮＴＳＣ／ＰＡＬ方式に共通のクロックが利用可能ではある。しかしながら、非常に複雑な回路構成を必要とするものであり、ひいてはコストアップの原因となるものであった。
【０００８】
この発明は、ディジタル方式のビデオ・エンコーダでありながら、回路構成が比較的簡易であると共に、豊富な色種を実現することが可能なカラー・ビデオ・エンコーダの提供を目的とするものである。
この発明の更に他の目的は、色相と明度（輝度）の干渉を抑制することができ、シェーディング時の色のばらつきを抑制することが可能なカラー・ビデオ・エンコーダを提供することである。
【０００９】
【課題を解決するための手段】
而して、この発明は、明度、彩度および色相からなる色情報と同期信号等のタイミング情報とをＮＴＳＣ方式および／又はＰＡＬ方式に対応した標準カラー・ビデオ信号に変換するカラー・ビデオ・エンコーダであって、副搬送波周波数の有理数倍で一定周波数のクロック信号を生成するクロック生成手段と、前記色情報の１つである明度ディジタル信号を生成する明度信号生成手段と、前記色情報の１つである彩度ディジタル信号を生成する彩度信号生成手段と、前記色情報の１つである色相ディジタル信号を生成する色相信号生成手段と、前記クロック信号毎に副搬送波の位相角をディジタルで表す副搬送波位相ディジタル信号を生成する副搬送波生成手段と、前記副搬送波生成手段からの副搬送波位相ディジタル信号を前記色相信号生成手段からの色相ディジタル信号で位相変調し変調位相ディジタル信号にする位相変調手段と、前記位相変調手段からの変調位相ディジタル信号を変調振幅ディジタル信号に変換する位相振幅変換手段と、前記位相振幅変換手段からの変調振幅ディジタル信号を前記彩度信号生成手段からの彩度ディジタル信号で変調色ディジタル信号に振幅変調する振幅変調手段と、前記明度信号生成手段からの明度ディジタル信号と前記振幅変調手段からの変調色ディジタル信号とを合成して複合映像ディジタル信号にする明度・色信号合成手段と、前記明度・色信号合成手段からの複合映像ディジタル信号を複合映像アナログ信号に変換する複合映像信号ディジタル・アナログ変換手段とを備えていることを特徴とするカラー・ビデオ・エンコーダを要旨とするものである。
【００１０】
更に、前記明度信号生成手段からの明度ディジタル信号を明度アナログ信号に変換する明度信号ディジタル・アナログ変換手段と、前記振幅変調手段からの変調色ディジタル信号を変調色アナログ信号に変換する変調色信号ディジタル・アナログ変換手段とを備えたものとしても良い。
【００１１】
更に、同期信号とバースト・フラグ信号、ライン・オルタネート信号を生成する同期信号生成手段と、前記明度信号生成手段からの明度ディジタル信号と前記同期信号生成手段からの同期信号を混合する同期信号混合手段と、前記彩度信号生成手段からの彩度ディジタル信号と前記色相信号生成手段からの色相ディジタル信号とを前記同期信号生成手段からのバースト・フラグ信号でバースト位相とバースト振幅を混合するバースト信号混合手段と、前記バースト信号混合手段からの色相情報を前記同期信号生成手段からのライン・オルタネート信号により反転する色相反転手段と、ＮＴＳＣであるかＰＡＬであるかを示す入力信号により、前記副搬送波生成手段の副搬送波周波数と前記バースト信号混合手段のバーストの位相角とバーストの振幅、前記色相反転手段の色相反転の機能の制御を切り換えるＮＴＳＣ／ＰＡＬ切換手段とを備えたものとしても良い。
【００１２】
請求項４の発明は、更に、副搬送波の位相を表すレジスタを備え、カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、副搬送波の周波数に所定の逓倍率を乗じて得られる周波数を用い、前記クロック信号の１クロック毎に前記レジスタに所定の値を加算し、前記逓倍率と前記所定の値の積で表される通り数の色相の表現が可能な、請求項１ないし３のいずれかに記載のカラー・ビデオ・エンコーダである。
また、請求項５の発明は、カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、前記ＮＴＳＣモードにおいてはＮＴＳＣ方式の副搬送波の周波数に第１の逓倍率を乗じて得られる第１の周波数を、前記ＰＡＬモードにおいてはＰＡＬ方式の副搬送波の周波数に第２の逓倍率を乗じて得られる第２の周波数を用い、前記第１の周波数と前記第２の周波数がほぼ同じあるいは全く同じになるように、前記第１の逓倍率および前記第２の逓倍率が定められる、請求項３に記載のカラー・ビデオ・エンコーダである。
そして、請求項６の発明は、更に、副搬送波の位相を表すレジスタを備え、カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、前記ＮＴＳＣモードにおいてはＮＴＳＣ方式の副搬送波の周波数に第１の逓倍率を乗じて得られる第１の周波数を用い、前記クロック信号の１クロック毎に前記レジスタに第１の値を加算し、前記ＰＡＬモードにおいてはＰＡＬ方式の副搬送波の周波数に第２の逓倍率を乗じて得られる第２の周波数を用い、前記クロック信号の１クロック毎に前記レジスタに第２の値を加算し、前記第１の周波数と前記第２の周波数がほぼ同じあるいは全く同じになるように、前記第１の逓倍率および前記第２の逓倍率が定められ、かつ前記第１の逓倍率と前記第１の値の積と前記第２の逓倍率と前記第２の値の積が同じになるように定められた、請求項３に記載のカラー・ビデオ・エンコーダである。
請求項７の発明は、前記第１の逓倍率は９６／４、あるいはこれを２分した値、あるいはこれを４分した値であり、前記第２の逓倍率は９６／５、あるいはこれを２分した値、あるいはこれを４分した値である、請求項５または６に記載のカラー・ビデオ・エンコーダである。
請求項８の発明は、前記第１の値は４であり、前記第２の値で５である、請求項７に記載のカラー・ビデオ・エンコーダである。
【００１３】
【発明の実施の形態】
以下、本発明に係るカラー・ビデオ・エンコーダの実施形態を図１に基づいて説明する。実施形態に係るカラー・ビデオ・エンコーダは、明度、彩度および色相からなる色情報と同期信号等のタイミング情報とをＮＴＳＣ方式および／又はＰＡＬ方式入力に対応した標準カラー・ビデオ信号に変換するデジタル方式のカラー・ビデオ・エンコーダである。
【００１４】
図１において、（１）はクロック手段であり、副搬送波周波数の有理数倍で一定周波数のクロック信号を生成するものである。
【００１５】
（２）は色情報の１つである明度ディジタル信号を生成する明度信号生成手段、（３）は色情報の１つである彩度ディジタル信号を生成する彩度信号生成手段、（４）は色情報の１つである色相ディジタル信号を生成する色相信号生成手段である。
【００１６】
（５）は、前記クロック信号毎に副搬送波の位相角をディジタルで表す副搬送波位相ディジタル信号を生成する副搬送波生成手段である。この副搬送波生成手段（５）は、一般のディジタル・エンコーダに見られる副搬送波生成器と同様の構成であるが、本発明においてはＳＩＮ波とＣＯＳ波の振幅に変換するＲＯＭは必要ない。本発明による副搬送波生成手段（発振器）は振幅を出力するのではなく位相をそのまま出力するものとなされている。この方式による生成では１クロック毎の正確な位相データが得られる。従って、例えば特公平２−５０４７７に見られるようなクロック周波数で決まる色相の種類よりも多くの色相を提供することができる。
【００１７】
（６）は位相変調手段であり、前記副搬送波生成手段（５）からの副搬送波位相ディジタル信号を前記色相信号生成手段（４）からの色相ディジタル信号で変調位相ディジタル信号に位相変調するものである。従来、例えば特公平２−５０４７７号公報に開示の発明では、すべての色相に対応する位相信号を作り、これを選択する構成になっていた。しかしこれでは色相を増やしたい場合に、多くの位相信号を生成しなければならない。従って、クロック周波数もその色相数に見合った高さの周波数が必要となるものであった。そこで本発明では基本波を色相信号で変調する手法を採用したものである。この手法によれば変調手段（変調器）をディジタル加算器で構成することが可能となる。従って色相の数は演算の分解能に依存することになる。
【００１８】
（７）は位相振幅変換手段であり、前記位相変調手段（６）からの変調位相ディジタル信号を変調振幅ディジタル信号に変換するものである。従来の特公平２−５０４７７号公報に開示の発明では色信号の波形は２値の矩形波であり、基本クロックの副搬送波に対するてい倍率で色相の数が決まってしまう。これに対して本発明の変調色信号では、多値の階段状波形であり、位相のずれた複数の波形を用いるか、複数サイクルで周期を成す波形を用いることによって基本クロックで表されるてい倍率で決まる数以上（実施例では２〜２．５倍）の色相が出せるものである。
【００１９】
前記位相振幅変換手段（７）は、各色相に対応する位相間で位相差が確実に出るとともに各色相に対応する位相波形でパワー（信号の実効値）が一様となるように変換テーブルが選ばれてなるものであることが望ましい。
【００２０】
（８）は振幅変調手段であり、前記位相振幅変換手段（７）からの変調振幅ディジタル信号を前記彩度信号生成手段（３）からの彩度ディジタル信号で変調色ディジタル信号に振幅変調するものである。この手段では明度（輝度）、色相、彩度の中で人間の感度が最も低い彩度を振幅変調の対象としている。振幅変調はそのまま乗算器を用いて構成できるが、この感度の低さを用いてビット数の低い乗算器で済ませることができる。
【００２１】
本発明のカラー・ビデオ・エンコーダでは、直交座標信号でなく極座標信号で入力する。従来の一般のエンコーダでは、使われる色差、ＩＱ、ＵＶ入力の成分が直交であり、それぞれを搬送波のｓｉｎ波とｃｏｓ波で振幅変調した後合成することで変調色信号を作っている。この方法でのディジタル・エンコーダは、２つの振幅変調手段に２つの乗算器が必要であり、この部分に大きな面積を消費する。これに対して本発明の方法は１つは位相変調であり、加算器で構成可能であるため小さな面積ですむ。しかも、１つの振幅変調も人間の感度が鈍い彩度情報と位相を弁別するために十分なだけのビット数の波形信号の乗算器であれば足るため大きな面積を必要としない。
【００２２】
また、直交座標系の座標点で表現される色で同一色相のシェーディングをかけると量子化ノイズのため色調にばらつきが発生する傾向が往々にしてある。しかし本発明では極座標系の座標点で表現される色種であるがために同一色相でシェーディングをかけても量子化ノイズが出ることはなく、きれいな映像が得られる。
【００２３】
一般のエンコーダはＲＧＢ信号を入力とするので、明度（輝度）成分と色相成分に分離するマトリックス回路が必要である。これに対して本発明では入力する信号が明度（輝度）成分と色相成分に別れているため、このような回路を必要としない。
【００２４】
前記副搬送波生成手段（生成器）としては、副搬送波を生成するのにディジタル積算器を利用することができる。Ｍ進数のカウンタをクロック毎にＮだけ進めるとクロックをＭ／Ｎ分周した周波数の位相データが得られる。Ｍが３６０°に対応し、カウンタの値×３６０°／Ｍが位相角を表す。
【００２５】
明度（輝度）信号と色相信号の干渉は、ＹＣ分離出力の後、アナログ・フィルタで減少させることができる。具体的にはＹ（複合明度（輝度）信号）出力には、副搬送波の帯域阻止フィルタ、Ｃ（変調色信号）出力には副搬送波の帯域通過フィルタを挿入することにより、Ｙ出力に含まれる副搬送波成分とＣ出力に含まれる副搬送波以外の成分が除去され、お互いの干渉を抑制することができる。
【００２６】
本発明によれば、加算器による位相器は位相のシフトはするが巡回しないが、変換テーブルを増やすことにより巡回させずに利用することができる。
【００２７】
すなわち３５０°を２０°進めると１０°になるが、計算では３５０°＋２０°＝３７０°である。これから３６０°引いて１０°に戻すのではなくこのまま計算し、最後に振幅に変換するとき３７０°は１０°と同じ結果になるように変換テーブルを構成する。こうすることにより、変換テーブルを増やすことで３７０°を１０°に戻す回路が省略できる。一般にＩＣ上でＲＯＭテーブルは加減算回路に比べて小さくすることが可能であるため面積削減に寄与しうる。
【００２８】
クロックとしては、ＣＣＩＲ６０１で規定されている１３．５ＭＨｚの周波数を使用しても良い。これはＮＴＳＣ方式の副搬送波の１３２／３５倍であり、ＰＡＬ方式の副搬送波の２１６００００／７０９３７９倍である。この場合ＮＴＳＣ方式とＰＡＬ方式とでクロック周波数を変更する必要はない。
【００２９】
（９）は明度・色信号合成手段であり、前記明度信号生成手段（２）からの明度ディジタル信号と前記振幅変調手段（８）からの変調色ディジタル信号とを合成して複合映像ディジタル信号にするものである。
【００３０】
（１０）は、複合映像信号ディジタル・アナログ変換手段であり、前記明度・色信号合成手段（９）からの複合映像ディジタル信号を複合映像アナログ信号に変換して出力するものである。
【００３１】
更に、この実施の形態では、明度信号ディジタル・アナログ変換手段（１１）と変調色信号ディジタル・アナログ変換手段（１２）とが備えられている。前者は前記明度信号生成手段（２）からの明度ディジタル信号を明度アナログ信号に変換するものであり、後者は前記振幅変調手段（８）からの変調色ディジタル信号を変調色アナログ信号に変換するものである。
【００３２】
更には、同期信号生成手段（１３）、同期信号混合手段（１４）、バースト信号混合手段（１５）、色相反転手段（１６）およびＮＴＳＣ／ＰＡＬ切換手段（１７）を備えている。
【００３３】
同期信号生成手段（１３）は、同期信号とバースト・フラグ信号、ライン・オルタネート信号を生成するものである。同期信号混合手段（１４）は前記明度信号生成手段からの明度ディジタル信号と前記同期信号生成手段からの同期信号を混合するものである。バースト信号混合手段（１５）は、前記彩度信号生成手段からの彩度ディジタル信号と前記色相信号生成手段からの色相ディジタル信号とを前記同期信号生成手段からのバースト・フラグ信号でバースト位相とバースト振幅を混合するものである。 色相反転手段（１６）は前記バースト信号混合手段（１５）からの色相情報を前記同期信号生成手段（１３）からのライン・オルタネート信号により反転するものである。ＮＴＳＣ／ＰＡＬ切換手段（１７）は、ＮＴＳＣであるかＰＡＬであるかを示す入力信号により、前記副搬送波生成手段（５）の副搬送波周波数と前記バースト信号混合手段（１５）のバーストの位相角とバーストの振幅、前記色相反転手段（１６）の色相反転の機能の制御を切り換えるものである。
【００３４】
【実施例】
以下、この発明の実施例に係るカラー・ビデオ・エンコーダを含んだ回路について図７に基づいて説明する。なおこの図示実施例はモノリシックで１チップ化されたものの１部分である。
【００３５】
リセット回路（６０）は、電源電圧の低下を検出し電源の投入時や切断時に、システムの保護と初期化するためのリセット信号ＬＰＷと、電源の投入時やシステムの再起動時にシステムを初期化するためのリセット信号ＲＥＳとを出力するものである。ＬＰＷ信号がアクティブになるときはＲＥＳ信号も同時にアクティブになり、ＬＰＷ信号が解除してもしばらくはＲＥＳ信号は解除しないように設定されている。
【００３６】
クロック・ジェネレータ（６１）は水晶発振器で発振した基本周波数をＰＬＬで逓倍することにより生成している。水晶振動子の周波数はこれを基にＮＴＳＣ／ＰＡＬ方式の標準信号を生成するために必然的に決まってくる。しかも、発振子の価格が最も低くなる周波数としてそれぞれの標準のカラー・サブキャリアの周波数そのものを選んだ。すなわちＮＴＳＣ方式が３．５７９５４５ＭＨｚでＰＡＬ方式が４．４３３６１８７５ＭＨｚである。
【００３７】
両標準で水晶発振器の周波数が異なるので、ＮＴＳＣ／ＰＡＬ入力により逓倍率を変え出力周波数が大体同じになるようにしている。これは両標準とも水平の周期が大体同じで、同じ画面構成にした場合ピクセル周波数がほぼ同じになることと、システムの処理性能がこの周波数によって決まり両標準間に性能の差が生じる事は好ましくないからである。具体的にはＮＴＳＣ方式の場合は入力の９６／４倍、ＰＡＬ方式の場合は９６／５倍の周波数のＣＫ８０と、それをさらに２分周したＣＫ４０、４分周したＣＫ２０を出力している。
【００３８】
タイミング・ジェネレータ（６２）ではクロック・ジェネレータ（６１）からのクロックＣＫ２０を基に水平走査位置信号Ｈ［１１］（［ ］内はビット数。以下同様。）、垂直走査位置信号Ｖ［９］、複合同期信号ＳＹＮＣと複合ブランキング信号ＢＬＡＮＫ、バースト・フラグ信号ＢＵＲＳＴ、ライン交番信号ＬＡ等のタイミング信号を生成している。
【００３９】
これは分周器で構成され、ＮＴＳＣ／ＰＡＬでこの分周率を変えている。ＮＴＳＣ方式では１水平を１３６５分周し、２６３水平を１垂直とする。またＰＡＬ方式では１水平を１３６２分周し、３１４水平を１垂直とする。両方式とも画面の縦揺れをなくすため標準と違いインターレースは行わない。この分周率はＮＴＳＣ／ＰＡＬの標準信号に近い水平／垂直周波数と標準に合わせたインターリーブ方式を提供するためである。ＮＴＳＣ方式はライン・フレームともインターリーブが１８０度、ＰＡＬ方式はライン・インターリーブを２７０度にしている。ただしＰＡＬ方式のフレーム・インターリーブは標準と違って１８０度にしている。これはノンインターレース方式でサブキャリアが輝度に与えるドット妨害を軽減するためである。
【００４０】
またタイミング・ジェネレータ（６２）のリセットはＬＰＷ信号を使い電源起動時に１回かかるだけにしている。これはシステムを再起動したとき同期信号が消え画面が乱れるのを防ぐためである。
【００４１】
走査位置（Ｈ、Ｖ）は表示画面の左上が（０、１６）で右下が（１０２３、２３９）となるように走査する。ピクセルの位置はＨの上位９ビットとＶの全ビットで表され、表示画面は２５６（横）×２２４（縦）ピクセルで構成されることになる。従って、１ラインには２５６ピクセル入る。走査位置で示される画面と同期信号類の関係は処理の遅延を考慮して少しずらしてある。
【００４２】
ＣＰＵ（６３）としては、８ビットのマイクロ・プロセッサが搭載されており、バスを経由してメモリの内容やレジスタをアクセスできるようになっている。ＣＰＵ（６３）からはアドレス線、データ線、制御線等からなるバスが接続されている。
【００４３】
主メモリ（６４）としては、プログラム、データ、キャラクタ等を格納するメモリがあり、バスにつながっている。
【００４４】
スプライト・ジェネレータ（６５）にはＣＰＵ（６３）からアクセス可能なレジスタとスプライト・メモリがあり、これらはスプライトのいろいろな情報を格納している。レジスタには全スプライトのアドレス情報の形式Ｔとヘッダの所在Ｗが格納されている。メモリには各スプライトの１ピクセルのビット数Ｂ、キャラクタのサイズＳ、フリップ情報Ｆ、水平位置Ｘ、垂直位置Ｙ、デプス値Ｚ、パレット値Ｐ、キャラクタの主メモリ（６４）上での格納位置を示すアドレス情報Ａが格納されている。
【００４５】
スプライト・ジェネレータ（６５）は走査位置Ｈ［１１］、Ｖ［９］の情報を基にこのメモリを検索し、ピクセル・バッファ（７８）に重なっている（重なりつつある）スプライトを限定し、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］からなる信号を出力する。
【００４６】
ここで、ＶＡＬＩＤとＷＩＳＨという前段から後段へデータを伝送するときのハンド・シェーク信号がある。ＶＡＬＩＤは送り手から受け手へ伝達する制御信号で、送るデータが準備できるとデータと共にアクティブになる。ＷＩＳＨは逆に受け手から送り手へ伝達する制御信号であり、データが受け入れられる状態のときアクティブになる。両信号がアクティブの期間（１クロック）に１つのデータが伝送される。回路はＲＥＳ入力で初期化されＣＫ４０のクロックに同期して動作する。
【００４７】
テキスト・ジェネレータ（６６）にはＣＰＵ（６３）からアクセス可能なレジスタが備えられており、そのレジスタには各テキストの情報を記憶している主メモリ（６４）上の配列を指し示すポインタＬ、Ｈ、Ａと全テキストに適用される１ピクセルのビット数Ｂ、キャラクタのサイズＳ、フリップ情報Ｆ、水平移動量Ｘ、垂直移動量Ｙ、デプス情報Ｚ、パレット情報Ｐ、アドレス情報の形式Ｔ、アトリビュートの所在Ｗが格納されている。また、このポインタで指し示された主メモリ（６４）上の配列には各テキストに使用するキャラクタの主メモリ（６４）上での位置を示すアドレス情報Ａとパレット情報Ｐ、デプス情報Ｚの２つのアトリビュート情報が格納されている。このアドレス情報はアドレス情報の形式に従ったサイズ（１から３バイト）を持ち、アトリビュート情報はアトリビュートの所在で配列への格納と指定されると有効になる。
【００４８】
テキスト・ジェネレータ（６６）はＨ［１１］、Ｖ［９］の情報を基に、ピクセル・バッファ（７８）に重なる（重なりつつある）テキストの情報（配列の要素）をバスを通して主メモリ（６４）から読み出して出力する。
【００４９】
ここでアドレス情報が０のときのみテキスト自体が透明であるとして、送出はしない。後段へはＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］、Ｅ（緊急信号）が出力されＷＩＳＨが入力される。ここで緊急信号Ｅは出力したデータが後段になかなか伝送されずにいたとき、この信号をアクティブにして後段にデータの受信を催促する信号である。この信号は出力したデータの位置情報とＨ、Ｖの位置情報の差が広がったことを検出してアクティブにする。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００５０】
セレクタ／ミキサ（６７）によりテキストとスプライトからオブジェクト情報を選択／統合し後段に送る。通常はスプライトが優先する形で選択されるがテキストの緊急出力がアクティブのときはテキストが優先して選ばれる。
【００５１】
前段のスプライト・ジェネレータ（６５）とは、ＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］の入力と、ＷＩＳＨの出力、それにテキスト・ジェネレータとはＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］、Ｅの入力とＷＩＳＨの出力がある。後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｔ［３］、Ｗ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［５］、Ｚ［４］、Ｐ［４］、Ａ［２４］である。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００５２】
テキスト画面を２面持たせ画面に奥行きのある背景画を形成できるようにテキスト・ジェネレータ（６６、６８）を２つ用意した。構成、入出力は１個目のもの（６６）と同じである。ＣＰＵ（６３）からレジスタをアクセスするためのアドレスは１個目（６６）と変えてある。
【００５３】
２個目のセレクタ・ミキサ（６９）は、２個目のテキスト・ジェネレータ（６８）の出力と１個目のセレクタ／ミキサ（６７）の出力を２個目のセレクタ／ミキサ（６９）で選択／統合する。構成は１個目のセレクタ／ミキサ（６７）と同一で、優先順位は１個目のセレクタ／ミキサ（６７）が優先されるようになっている。
【００５４】
アドレス・ジェネレータ（７０）は、前段からのアドレス情報の形式に従って、アドレス情報を実アドレスに変換する回路である。アドレス・ジェネレータ（７０）にはＣＰＵ（６３）からアクセスできる１６×１６ビットのセグメント・メモリがあり、これにはアドレスを変換する上で必要なベース・アドレスやセグメント・アドレスが格納されている。アドレス形式は５種類あり、キャラクタの選択を１つは８ビットの番号で行い、１つは１６ビットの番号で、１つは１６ビットでアライメント付きのポインタで、１つは１６ビットのポインタで、１つは２４ビットのポインタで行う。
【００５５】
８ビットと１６ビットの番号の形式はセグメント・メモリの０番地に格納されたベース・アドレス（２５６バイト・アライメント）をベースに前段からの１ピクセルのビット数Ｂとサイズ情報Ｓで示される１キャラクタの容量（（Ｂ＋１）×ｆ（７８）、ｆ（０）＝６４、ｆ（１）＝ｆ（２）＝１２８、ｆ（３）＝２５６）おきに配置されたアドレスが計算される。１６ビットのアライメント付きポインタでは１６ビットの上位３ビットで示されるセグメント・メモリに格納されたセグメント・アドレス（２５６バイト・アライメント）と下位１３ビット（８バイト・アライメント）を加えたアドレスが計算される。
【００５６】
１６ビット・ポインタでは上位４ビットで示されるセグメント・メモリに格納されたセグメント・アドレス（１５６バイト・アライメント）と下位１２ビットの和が実アドレスとなる。最後の２４ビット・ポインタではこの値がそのまま実アドレスとなる。
【００５７】
これらの計算されたアドレスは他のパラメータと共に後段に送出される。ここで、アドレス情報の形式Ｔだけはもう後段で使われないので送出することはしない。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００５８】
ヘッダ・フェッチャ（７１）
【００５９】
キャラクタ・データはヘッダ付きとヘッダ無しの形式があり、ヘッダ付きのキャラクタ・データはヘッダとパターンからなる。そしてヘッダは少なくとも１バイトある。ヘッダの各バイトはパレット情報を含んでおり、さらにパターン直前の１バイトはそのキャラクタの１ピクセルのビット数とそのバイトがパターン直前のバイトであることを示すフラグを含む。またそれより前のバイトはビット数の代わりにフリップ情報を、そしてそのバイトがパターン直前のバイトでないことを示すと同時にパターンより２つ離れているか３つ以上離れているかを区別できるフラグを含む。
【００６０】
ヘッダ付きのキャラクタ・データを指定するときは複数あるヘッダ・バイトの１つを指定する。指定されたバイトがパターン直前のバイトの場合、そこに格納された１ピクセルのビット数とパレット情報がアトリビュートとして採用され、フリップはデフォルト値（フリップしない）となる。指定バイトがパターン直前でない場合はそのバイトのパレット情報、フリップ情報とパターン直前のバイトの１ピクセルのビット数がキャラクタのアトリビュートとして採用される。
【００６１】
前段からのアトリビュートの所在情報Ｗはキャラクタ・データがヘッダ付きかヘッダ無しかを示している。キャラクタにヘッダがある場合、キャラクタのアドレスＡで指示される主メモリ（６４）からヘッダの情報を読み出してそのアトリビュート情報を後段に伝送する。また、アドレスはパターンの先頭を指示するように進められる。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００６２】
ストリップ・ジェネレータ（７２）では、２次元配列であるキャラクタ・データから今描画され表示されようとしている横一列の１次元配列を取り出す。どの１次元配列かは前段からの垂直位置Ｙ［５］と縦フリップ情報Ｆ［２］、さらに走査位置Ｈ［１１］、Ｖ［９］から特定する。キャラクタの縦サイズが最大で１６ピクセルなので垂直位置情報Ｙ、Ｖは下位５ビットもあれば十分である。キャラクタ・データは横１次元配列の並びとして２次元配列が構成されているので、２次元配列の先頭アドレス（キャラクタ・パターンのアドレス）を基に該当する１次元配列の先頭アドレスを算出し後段に伝送する。このとき前段からの１ピクセルのビット数Ｂ［３］とキャラクタの横サイズＳ［２］を使う。また以後ではサイズとフリップの縦の情報と垂直位置は使わないので後段へは伝送はされない。前段とはＶＡＬＩＤ、Ｂ［３］、Ｓ［２］、Ｆ［２］、Ｘ［９］、Ｙ［８］、Ｚ［４］、Ｐ［４］、Ａ［２４］の入力とＷＩＳＨ出力、後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ａ［２４］（ストリップ・アドレス）出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００６３】
キャラクタ・フェッチャ（７３）
【００６４】
いままでアドレスの形で伝送されてきたキャラクタ情報はここで主メモリ（６４）をアクセスすることで実際に使うデータ（コード情報）の形に変換される。前段からのストリップ・アドレスで指示される主メモリ（６４）上の位置から１ピクセルのビット数と横サイズで表される容量分のデータを読み出し順次後段に伝送する。前段とはＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ａ［２４］入力とＷＩＳＨ出力で、後段とはＷＩＳＨ入力と、ＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ｄ［８］（データ）出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００６５】
ピクセル・ジェネレータ（７４）
【００６６】
前段からのデータは８ビット単位であり多くの場合１ピクセルのビット数と異なる。ここではこのバイト単位のデータをピクセル単位に配分し直す。配分の方法は順番に来るバイト・データをリトル・エンディアンに並べ、その下位から１ピクセルのビット数分づつ取るような形式である。ピクセル単位になったデータはパレット情報と合成されて８ビットのコード情報とする。この合成の方法はまず８ビットの上位４ビットをパレット情報で埋め、次にピクセルのビット数分の下位を再配分したピクセル・データで埋める。残ったビットは０で埋めるようにする。１ピクセルが５ビット以上のときはピクセル・データによりパレット情報が下位から侵食されるような形である。
【００６７】
また、キャラクタの位置を基準にピクセルの水平位置は増加するのでピクセル毎の水平位置を算出し後段に伝送する。このとき、水平フリップが反転している場合は水平位置は一旦水平サイズ分進んだところから逆に減少するように計算する。
【００６８】
１ピクセル当りのビット数、サイズ情報、フリップ情報、パレット情報は以後使われないので後段への伝送はしない。
【００６９】
前段とはＶＡＬＩＤ、Ｂ［３］、Ｓ［１］、Ｆ［１］、Ｘ［９］、Ｚ［４］、Ｐ［４］、Ｄ［８］入力とＷＩＳＨ出力で、後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｘ［９］（ピクセル単位の水平位置）、Ｚ［４］、Ｃ［８］（コード）出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００７０】
透明制御回路（７５）はＣＰＵ（６３）から間接的にアクセスできる１６行×５ビットの透明制御メモリを備える。パレット・メモリは１６行×１６列の構成で、各行に最大１つの透明が設定できる。ＣＰＵ（６３）がパレット・メモリに色を書いたときその色が透明であればパレット・メモリのどの行のどの列かを透明制御メモリは記憶する。行はそのまま透明制御メモリの行に対応し、列はその位置情報を４ビットで表す。各パレットで最後に書いた透明が有効となる。最後に書いた透明の上に非透明の色を書き込むとその行に透明はなくなる。これは透明制御メモリの各行の残りの１ビットで表す。
【００７１】
前段から入力されたコード情報の上４ビットで透明制御メモリをアクセスしその内容が有効で下４ビットと一致していればそれは透明とみなされる。透明でないピクセル情報はそのまま後段に伝送され、透明のピクセルは後段に伝送されずにここで捨てられる。前段とはＶＡＬＩＤ、Ｘ［９］、Ｚ［４］、Ｃ［８］入力とＷＩＳＨ出力で、後段とはＷＩＳＨ入力とＶＡＬＩＤ、Ｘ［９］、Ｚ［４］、Ｃ［８］出力で接続される。 回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００７２】
ドロー・ドライバ（７６）
【００７３】
入力されたピクセル情報の水平位置Ｘと水平走査位置Ｈ［１１］からピクセルがピクセル・バッファ（７８）と重なっているかを検査し、重なっているものはピクセル・バッファ（７８）に描画の要求をする。要求してからそれが受諾されるまでに水平走査位置が１ステップ進む可能性があるので、ピクセル・バッファ（７８）は１ピクセル少ない領域で重なりを判定する。
【００７４】
前段とはＶＡＬＩＤ、Ｘ［９］、Ｚ［４］、Ｃ［８］入力とＷＩＳＨ出力で、後段とはＷＡＩＴ（待機信号）入力とＲ（要求信号）、Ｘ［７］（バッファ・アドレス）、Ｚ［４］、Ｃ［８］出力で接続される。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００７５】
ピクセル・バッファ制御回路（７７）
【００７６】
ドロー・ドライバ（７６）よりの要求とビュー・ドライバ（８１）からの要求を調停する。ビュー・ドライバ（８１）からの要求が優先される。調停された要求は８０ＭＨｚで３サイクルのタイミング信号（プリチャージ信号、読み出し信号、書き込み信号）を生成しピクセル・バッファ（７８）・メモリを駆動する。ドロー・ドライバ（７６）からの要求では読み出したデプス値と入力されたデプス値を比較しその結果により書き込むデータを読み出したデータにするか入力されたデータにするかを決める。ビュー・ドライバ（８１）からの要求では読み出したデータの内コード情報を次段に出力し、その後クリアするために書き込むデータは０固定である。ドロー・ドライバ（７６）からＲ、Ｘ［７］、Ｚ［４］、Ｃ［８］入力とＷＡＩＴ出力で、ビュー・ドライバ（８１）とはＲ、Ｘ［７］入力とＣ［８］（コード）出力である。このほかにピクセル・バッファ（７８）にアクセスするためのＭＰ（プリチャージ）、ＭＲ（リード）、ＭＷ（ライト）、ＭＡ［７］（アドレス）、ＭＯ［１２］（リード・データ）、ＭＩ［１２］（ライト・データ）がある。回路はＲＥＳで初期化され、ＣＫ８０のクロックで動作する。
【００７７】
ピクセル・バッファ（７８）はデプス・バッファ（７９）とコード・バッファ（８０）からなり、それぞれ１２８ピクセル×４ビット、１２８ピクセル×８ビットである。入出力信号はＭＰ、ＭＲ、ＭＷ、ＭＡ、ＭＩ、ＭＯである。
【００７８】
ビュー・ドライバ（８１）（バッファ出力手段（１９））
【００７９】
走査位置情報Ｈ［１１］、Ｖ［９］を基にピクセル・バッファ（７８）制御へデータの読み出しを要求する。要求は要求信号Ｒとバッファ・アドレスＸで行う。要求はピクセル・バッファ（７８）制御で優先的に扱われるので要求を待機させる信号は無い。また、コード情報Ｃ［８］は読み出したデータをピクセルの区切りタイミング（５ＭＨｚ、Ｈの下位から２ビット目）に同期させて次段に伝達する。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８０】
パレット回路（８２）は容量が２５６色×１３ビットのパレット・メモリを備え、ＣＰＵ（６３）からアクセスできる。前段からのコードＶＣ［８］をアドレスとしてアクセスし、１３ビットの色情報に変換し出力する。１３ビットの内訳は色相ＰＨ［５］、彩度ＰＳ［３］、明度ＰＬ［５］からなる。色相は０から２３までの整数で彩度は０から７の整数、明度は０から２３までの整数である。ＣＰＵ（６３）からアクセスする色相が２４から３１までのとき透明を表すことにする（透明制御参照）。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８１】
ウィンドウ・ジェネレータ（８３）
【００８２】
画面に特殊効果を出すための回路で画面を２つの部分に分割しその片方にカラー・エフェクタ（８４）で効果を与えることができる。構成はＣＰＵ（６３）からアクセスできるレジスタがあり、１水平ラインの開始点の座標と終了点の座標、画面左端の論理を設定できる。出力ＷＩＮはまず設定された論理で開始し、水平走査信号Ｈ［１１］が開始点と一致するとアクティブになり終了点に一致するとインアクティブになる。さらにまたレジスタの設定により出力の論理が変わるたびにＣＰＵ（６３）に対し割り込みを発生でき開始点、終了点を逐次的に変更できるようになっている。これらを組み合わせて画面上にアクティブな部分とそうでない部分をおおざっぱに形成できる。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８３】
ノイズ・ジェネレータ（８５）
【００８４】
カラー・エフェクタ（８４）で実現する視覚的色効果の１つを演出するためのノイズを生成する部分である。Ｍ系列（ポリノミナル・カウンタ）を用いたディジタル擬似乱数系列発生器であり、Ｍ系列の下位３ビットＮ［３］をノイズ成分として出力する。電源電圧低下検出信号ＬＰＷでＭ系列カウンタをリセットし、異常なループで巡回しないようにしている。回路はＲＥＳで初期化され、ＣＫ２０のクロックで動作する。
【００８５】
カラー・エフェクタ（８４）
【００８６】
入力された色に種々の視覚的効果を与える回路である。さらにウィンドウ・ジェネレータ（８３）からの信号ＷＩＮによりこの機能を能動化／非能動化することができる。ＣＰＵ（６３）からアクセスできるレジスタがあり、これで効果を設定することができる。その効果は１つが色相Ｈ［５］、彩度Ｓ［３］、明度Ｌ［５］の各要素を固定することで、各要素を別々に設定できるフラグと、各要素が固定される値がそれぞれレジスタにある。１つは輝度を半分にすることで、制御フラグがあり、このフラグがアクティブであると明度Ｌ［５］と彩度Ｓ［３］の値がそれぞれ半分になる。
【００８７】
１つはネガ／ポジを反転することで、色相Ｈ［５］に値１２を加算し結果が２３を越えたら０に巡回するように値２４を引き、明度Ｌ［５］は値２３から引くことで明暗を逆にすることで実現する。１つは輝度に適当なノイズを加えることで、明度Ｌ［５］の下位３ビットとノイズ・ジェネレータ（８５）からのノイズ・データＮ［３］とを排他的論理和演算する。この３ビットは各ビット毎に演算をするかしないかが設定できるフラグがあり、ノイズが加わる量を加減できる。回路はＲＥＳで初期化され、ＣＫ４０のクロックで動作する。
【００８８】
ビデオ・エンコーダ（８６）は、入力された色情報と、同期信号等のタイミング情報をＮＴＳＣ／ＰＡＬ入力に対応した標準ビデオ信号に変換するものである。
【００８９】
値２３の次が値０になるように巡回する５ビットで２４進のカウンタがあり、このカウンタは２０ＭＨｚのクロックＣＫ２０毎にＮＴＳＣ方式は４づつＰＡＬ方式は５づつ進む。従って、ＮＴＳＣ方式は６回で１周し、ＰＡＬ方式は４．８回で１周する。このカウンタは丁度サブキャリアの周期で巡回するのでサブキャリア発振器とみなせ、このカウンタの値は位相を表すことになる。ここでＮＴＳＣ方式の場合、カウンタの下位２ビットが変化しなくなるのでこれが漸近的に０になるようにし同一のパターンに集束するようにしている。
【００９０】
入力色データの色相Ｈ［５］とこのサブキャリアの位相を加算しサブキャリアを入力色相データで位相変調した信号を作成する。この位相変調波の位相データを波形ＲＯＭで振幅データに変換する。さらに入力彩度Ｓ［３］と振幅データを掛け合わせ彩度で振幅変調し変調色信号にする。これをＤＡコンバータでアナログ信号に変えチップ外部に出力する。また入力明度Ｌ［５］は値８のオフセットを加え輝度信号とし、ＤＡコンバータでアナログ信号に変えチップ外部に出力する。さらに、輝度信号と色信号を加えて複合ビデオ信号とし、これもＤＡコンバータでアナログ信号に変え外部に出力する。
【００９１】
ここで、輝度信号は複合ブランキング信号ＢＬＡＮＫ入力がアクティブのときは黒レベル＝値８に、さらに複合同期信号ＳＹＮＣ入力がアクティブのときは同期レベル＝値０にしている。
【００９２】
また色相入力及び彩度入力はブランキング信号がアクティブのときは値０に、バースト信号がアクティブのときは一定の値になるように制御し、変調色信号がブランキング期間は信号がなく、所定のタイミングでカラー・バースト信号が出るようにしている。
【００９３】
ビデオ・ファンクション・ジェネレータ（８７）
【００９４】
別に画面のブランキング期間をＣＰＵ（６３）に知らせる回路がある。これは走査位置情報Ｈ［１１］、Ｖ［９］を基に、ブランキング期間を認識し、その開始タイミングでＣＰＵ（６３）に割り込みを掛けるものである。また画面の任意の位置で割り込みを発生させる機構がある。これは ＣＰＵ（６３）からアクセスできる水平と垂直の位置を記憶するレジスタがあり、この内容と位置情報を常に比較することでタイミングを知り、割り込みを掛ける。これらの割り込みはＣＰＵ（６３）で能動化／非能動化が制御できる。
【００９５】
同実施例のビデオ・エンコーダは、クロック周波数として副搬送波周波数の６倍（ＮＴＳＣ方式）か４．８倍（ＰＡＬ方式）を用いる。これはＮＴＳＣ方式では２１．４７７２７ＭＨｚ、ＰＡＬ方式では２１．２８１３７ＭＨｚである。
【００９６】
副搬送波の生成には副搬送波の位相を表すような５ビットのレジスタを用い、１クロック毎にこれにＮＴＳＣ方式は４づつ、ＰＡＬ方式は５づつ加算していく。さらに位相が２４を越えた時点で２４を引き０に巡回するようにしている。実際にはレジスタの値が２０（２４−４）を越えるときＮＴＳＣ方式は−２０（４−２４）、ＰＡＬ方式は−１９（５−２４）を、越えないときは４と５を加えるようにしている。
【００９７】
またＮＴＳＣ方式のときはレジスタの下位２ビットが００でないとき（４で割り切れないとき）は５を加え、下位２ビットが００に漸近するようにしている。これはレジスタの初期状態の如何にかかわらず同じ位相の遷移による発振が起こることを目的とする。レジスタの値が出力されこの値は０〜２４の範囲にある。
【００９８】
色相の値はバースト・フラグの期間強制的にバースト位相（ＮＴＳＣ方式は６：１８０°、ＰＡＬ方式は３：１３５°）に切り換えられる。またＰＡＬ方式の場合、ライン・オルタネート信号で１水平期間毎に位相が反転される。位相の反転は１８０°を基準に符号が反転し、色相の値０〜２３は３６〜１３に変換される。この結果、色相の値は６ビット（０〜３６）となる。
【００９９】
この６ビットの値と副搬送波生成器で生成された５ビットの位相情報が加算され６ビット（０〜６０）となる。これで副搬送波が色相情報で位相変調されたことになる。
【０１００】
位相変調された６ビットの値は波形ＲＯＭで３ビットの振幅に変換される。波形ＲＯＭの内容は図３に示すとおりである。またこれによって変換された振幅波形は図４、図５に示すようになる。ＮＴＳＣ方式の場合は６倍の周波数と４種類のパターンで６×４＝２４とおりの色相波形が得られる。ＰＡＬ方式の場合は４．８倍の周波数と５波形で１周期とする波形で４．８×５＝２４とおりの色相波形が得られる。
【０１０１】
彩度の値はバースト・フラグの期間強制的にバースト振幅（ＮＴＳＣ方式では２、ＰＡＬ方式では１）に切り換えられる。
【０１０２】
この彩度情報と振幅に変換された波形を乗算器を用いて振幅変調する。乗算器は３ビット（−２〜＋２）と３ビット（０〜７）を入力とし、５ビット（−１４〜＋１４）を出力する簡単なものである。振幅変調された信号（５ビット）は変調色信号としてＤＡ変換器でアナログ電圧／電流に変換され、出力される。明度の値はブランキング期間強制的に０に、また同期信号の期間強制的に−８にされる。値は５ビットで−８〜２３の範囲である。
【０１０３】
この明度情報は複合輝度信号としてＤＡ変換器を通して出力される。また振幅変調された信号と加算され複合映像信号となる。これも５ビットで−８〜２３の範囲である。明度と彩度の組み合わせでこの範囲を越え異常な信号となるものがあるが利用を制限している。図６の網掛け部分が制限している部分である。この信号もＤＡ変換器を通して出力される。
【０１０４】
【発明の効果】
本発明は、上述の通りであるので、シンプルな回路構成となり、乗算器は１個ですみ、ディジタルＩＣとしてワンチップ化することを可能とする。また共通色相での豊富な色種を現出することができ、低いクロック周波数での豊富な色相を実現することができる。更には有理数倍のクロックでよいため、選択範囲の拡大を図ることができる。
【０１０５】
【図面の簡単な説明】
【図１】本発明のカラー・ビデオ・エンコーダの概略構成を示すブロック図である。
【図２】本発明の実施例のカラー・ビデオ・エンコーダを示す回路構成図である。
【図３】同実施例のカラー・ビデオ・エンコーダの位相振幅変換波形を示す波形図である。
【図４】同実施例のカラー・ビデオ・エンコーダの変調信号波形（ＮＴＳＣ方式）を示す波形図である。
【図５】同実施例のカラー・ビデオ・エンコーダの変調信号波形（ＰＡＬ方式）を示す波形図である。
【図６】同実施例のカラー・ビデオ・エンコーダの明度と彩度の組み合わせを示す関係図である。
【図７】本発明のカラー・ビデオ・エンコーダを含んだ回路を示す実施例である。
【図８】従来の２値選択カラー・エンコーダの概略構成を示すブロック図である。
【符号の説明】
１ クロック生成手段
２ 明度信号生成手段
３ 彩度信号生成手段
４ 色相信号生成手段
５ 副搬送波生成手段
６ 位相変調手段
７ 位相振幅変換手段
８ 振幅変調手段
９ 明度・色信号合成手段
１０ 複合映像信号ディジタル・アナログ変換手段
１１ 明度信号ディジタル・アナログ変換手段
１２ 変調色信号ディジタル・アナログ変換手段
１３ 同期信号生成手段
１４ 同期信号混合手段
１５ バースト信号混合手段
１６ 色相反転手段
１７ ＮＴＳＣ方式／ＰＡＬ方式切換手段
Claims (8)
- 明度、彩度および色相からなる色情報と同期信号等のタイミング情報とをＮＴＳＣ方式および／又はＰＡＬ方式入力に対応した標準カラー・ビデオ信号に変換するカラー・ビデオ・エンコーダであって、
副搬送波周波数の有理数倍で一定周波数のクロック信号を生成するクロック生成手段と、
前記色情報の１つである明度ディジタル信号を生成する明度信号生成手段と、
前記色情報の１つである彩度ディジタル信号を生成する彩度信号生成手段と、
前記色情報の１つである色相ディジタル信号を生成する色相信号生成手段と、
前記クロック信号毎に副搬送波の位相角をディジタルで表す副搬送波位相ディジタル信号を生成する副搬送波生成手段と、
前記副搬送波生成手段からの副搬送波位相ディジタル信号を前記色相信号生成手段からの色相ディジタル信号で位相変調し変調位相ディジタル信号にする位相変調手段と、
前記位相変調手段からの変調位相ディジタル信号を変調振幅ディジタル信号に変換する位相振幅変換手段と、
前記位相振幅変換手段からの変調振幅ディジタル信号を前記彩度信号生成手段からの彩度ディジタル信号で変調色ディジタル信号に振幅変調する振幅変調手段と、
前記明度信号生成手段からの明度ディジタル信号と前記振幅変調手段からの変調色ディジタル信号とを合成して複合映像ディジタル信号にする明度・色信号合成手段と、
前記明度・色信号合成手段からの複合映像ディジタル信号を複合映像アナログ信号に変換する複合映像信号ディジタル・アナログ変換手段とを備えていることを特徴とするカラー・ビデオ・エンコーダ。 - 更に、
前記明度信号生成手段からの明度ディジタル信号を明度アナログ信号に変換する明度信号ディジタル・アナログ変換手段と、
前記振幅変調手段からの変調色ディジタル信号を変調色アナログ信号に変換する変調色信号ディジタル・アナログ変換手段と
を備えた、請求項１に記載のカラー・ビデオ・エンコーダ。 - 更に、
同期信号とバースト・フラグ信号、ライン・オルタネート信号を生成する同期信号生成手段と、
前記明度信号生成手段からの明度ディジタル信号と前記同期信号生成手段からの同期信号を混合する同期信号混合手段と、
前記彩度信号生成手段からの彩度ディジタル信号と前記色相信号生成手段からの色相ディジタル信号とを前記同期信号生成手段からのバースト・フラグ信号でバースト位相とバースト振幅を混合するバースト信号混合手段と、
前記バースト信号混合手段からの色相情報を前記同期信号生成手段からのライン・オルタネート信号により反転する色相反転手段と、
ＮＴＳＣモードであるかＰＡＬモードであるかを示す入力信号により、前記副搬送波生成手段の副搬送波周波数と前記バースト信号混合手段のバーストの位相角とバーストの振幅、前記色相反転手段の色相反転の機能の制御を切り換えるＮＴＳＣ／ＰＡＬ切換手段と
を備えた、請求項１に記載のカラー・ビデオ・エンコーダ。 - 更に、
副搬送波の位相を表すレジスタを備え、
カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、副搬送波の周波数に所定の逓倍率を乗じて得られる周波数を用い、
前記クロック信号の１クロック毎に前記レジスタに所定の値を加算し、
前記逓倍率と前記所定の値の積で表される通り数の色相の表現が可能な、請求項１ないし３のいずれかに記載のカラー・ビデオ・エンコーダ。 - カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、
前記ＮＴＳＣモードにおいてはＮＴＳＣ方式の副搬送波の周波数に第１の逓倍率を乗じて得られる第１の周波数を、
前記ＰＡＬモードにおいてはＰＡＬ方式の副搬送波の周波数に第２の逓倍率を乗じて得られる第２の周波数を用い、
前記第１の周波数と前記第２の周波数がほぼ同じあるいは全く同じになるように、前記第１の逓倍率および前記第２の逓倍率が定められる、請求項３に記載のカラー・ビデオ・エンコーダ。 - 更に、
副搬送波の位相を表すレジスタを備え、
カラー・ビデオ・エンコーダを動作させるクロック信号の周波数として、
前記ＮＴＳＣモードにおいてはＮＴＳＣ方式の副搬送波の周波数に第１の逓倍率を乗じて得られる第１の周波数を用い、前記クロック信号の１クロック毎に前記レジスタに第１の値を加算し、
前記ＰＡＬモードにおいてはＰＡＬ方式の副搬送波の周波数に第２の逓倍率を乗じて得られる第２の周波数を用い、前記クロック信号の１クロック毎に前記レジスタに第２の値を加算し、
前記第１の周波数と前記第２の周波数がほぼ同じあるいは全く同じになるように、前記第１の逓倍率および前記第２の逓倍率が定められ、かつ前記第１の逓倍率と前記第１の値の積と前記第２の逓倍率と前記第２の値の積が同じになるように定められた、請求項３に記載のカラー・ビデオ・エンコーダ。 - 前記第１の逓倍率は９６／４、あるいはこれを２分した値、あるいはこれを４分した値であり、
前記第２の逓倍率は９６／５、あるいはこれを２分した値、あるいはこれを４分した値である、請求項５または６に記載のカラー・ビデオ・エンコーダ。 - 前記第１の値は４であり、前記第２の値で５である、請求項７に記載のカラー・ビデオ・エンコーダ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12019997A JP3554137B2 (ja) | 1997-04-22 | 1997-04-22 | カラー・ビデオ・エンコーダ |
| US09/019,260 US6046751A (en) | 1997-02-10 | 1998-02-05 | Color graphics processor |
| TW087101480A TW376669B (en) | 1997-02-10 | 1998-02-05 | Color graphic processor |
| CNB2003101012826A CN100355292C (zh) | 1997-02-10 | 1998-02-09 | 彩色视频编码器 |
| CNB981004016A CN1181666C (zh) | 1997-02-10 | 1998-02-09 | 彩色图形处理器 |
| US09/344,636 US6043811A (en) | 1997-02-10 | 1999-06-25 | Color graphics processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12019997A JP3554137B2 (ja) | 1997-04-22 | 1997-04-22 | カラー・ビデオ・エンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301552A JPH10301552A (ja) | 1998-11-13 |
| JP3554137B2 true JP3554137B2 (ja) | 2004-08-18 |
Family
ID=14780363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12019997A Expired - Fee Related JP3554137B2 (ja) | 1997-02-10 | 1997-04-22 | カラー・ビデオ・エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3554137B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6192270B2 (ja) * | 2012-08-21 | 2017-09-06 | 株式会社藤商事 | 遊技機 |
-
1997
- 1997-04-22 JP JP12019997A patent/JP3554137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10301552A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420770A (en) | Video background generation system | |
| EP0166966B1 (en) | Video display controller | |
| US4442428A (en) | Composite video color signal generation from digital color signals | |
| US6441857B1 (en) | Method and apparatus for horizontally scaling computer video data for display on a television | |
| US5402148A (en) | Multi-resolution video apparatus and method for displaying biological data | |
| US5838296A (en) | Apparatus for changing the magnification of video graphics prior to display therefor on a TV screen | |
| US5065231A (en) | Apparatus and method for merging input RGB and composite video signals to provide both RGB and composite merged video outputs | |
| US4278972A (en) | Digitally-controlled color signal generation means for use with display | |
| US4136359A (en) | Microcomputer for use with video display | |
| US6043811A (en) | Color graphics processor | |
| GB2113059A (en) | Graphic effects generator | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| JP3554137B2 (ja) | カラー・ビデオ・エンコーダ | |
| JPH05207326A (ja) | 水平圧縮ｐｌｌ回路 | |
| US5835103A (en) | Apparatus using memory control tables related to video graphics processing for TV receivers | |
| US5479604A (en) | Image processing apparatus which provides an indication of whether an odd or an even field is displayed | |
| JP3557067B2 (ja) | 走査型画像生成回路手段 | |
| EP0073916B1 (en) | Circuit for individually controlling the color of the font and background of a character displayed on a color tv receiver or monitor | |
| EP0512861B1 (en) | Color video signal standard conversion apparatus | |
| US4344075A (en) | Timing circuit for the digital generation of composite luminance and chrominance video signal for non-interlaced television raster scan-line pattern | |
| EP0112056A2 (en) | Colour video system using data compression and decompression | |
| JPH07302073A (ja) | 映像データ転送装置およびコンピュータシステム | |
| CA1212490A (en) | Video background generation system | |
| JPH0138627Y2 (ja) | ||
| JPH02121596A (ja) | 信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |