JPH10301552A - カラー・ビデオ・エンコーダ - Google Patents
カラー・ビデオ・エンコーダInfo
- Publication number
- JPH10301552A JPH10301552A JP9120199A JP12019997A JPH10301552A JP H10301552 A JPH10301552 A JP H10301552A JP 9120199 A JP9120199 A JP 9120199A JP 12019997 A JP12019997 A JP 12019997A JP H10301552 A JPH10301552 A JP H10301552A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- color
- digital signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
ダを提供する。 【解決手段】 クロック生成手段1と、明度、彩度、色
相のディジタル信号を生成する信号生成手段2、3、4
と、副搬送波位相ディジタル信号を生成する副搬送波生
成手段5とを備え、副搬送波位相ディジタル信号を位相
変調手段6によって色相信号生成手段からの色相ディジ
タル信号で位相変調し変調位相ディジタル信号にし、こ
れを位相振幅変換手段7によって変調振幅ディジタル信
号に変換し、振幅変調手段8によって彩度信号生成手段
からの彩度ディジタル信号で変調色ディジタル信号に振
幅変調し、明度信号生成手段からの明度ディジタル信号
と振幅変調手段からの変調色ディジタル信号とを明度・
色信号合成手段9によって合成して複合映像ディジタル
信号にし、複合映像信号ディジタル・アナログ変換手段
10によって複合映像アナログ信号に変換する。
Description
オ信号の生成に係るカラー・ビデオ・エンコーダに関す
る。更に詳しくは、例えば娯楽機器(テレビ・ゲーム機
器)、教育機器、広告機器、計測機器等に適用可能なカ
ラー・ビデオ・エンコーダに関する。
ダとして、例えば特公平2−50477号公報に開示さ
れているような、2値選択カラー・エンコーダが既知で
ある(図8参照)。このエンコーダは、図8に示すよう
に、適度の位相差を有する複数の位相信号を生成する位
相信号発生手段と、輝度と彩度の情報から電圧対を選択
するレベル信号発生手段と、カラーコード信号発生手段
とを備え、カラーコード信号に応じて位相信号選択手段
によって複数の位相信号からその1つを選択する一方、
該位相信号、レベル信号およびカラーコード信号とから
色信号出力手段によって色信号を出力するものとなされ
たものである。このようにこのカラー・エンコーダは、
簡単な回路構成であり、かつワンチップ化が可能なエン
コーダであるといえる。
ダとしては、アナログ方式とディジタル方式の双方が存
在する。アナログ方式のカラー・ビデオ・エンコーダと
しては、例えば、90度の位相差を持つ2つの位相信号
を生成する位相信号発生手段と、RGB信号を明度(輝
度)信号と直交する色差信号に変換するマトリックス手
段と、位相信号と色差信号のそれぞれを振幅変調する振
幅変調手段と、これら2つの振幅変調信号を合成し色信
号とする加算手段と、輝度信号と色信号を合成する加算
手段とを備えたものがある。このような構成のエンコー
ダにあっては、アナログ回路で構成されているため回路
構成が複雑ではなく、色種が多い。更には明度(輝度)
および色相の分離出力が可能であるためYC分離特性に
優れている。
ダは、上記アナログ方式のビデオ・エンコーダのアナロ
グ回路をそのままディジタル回路に置き換えたものであ
り、入力からディジタル信号として扱う。マトリックス
手段は積和演算器、位相信号生成手段はクロックの有理
数分周器でそれぞれ実現している。また2つの直交した
搬送波成分を生成し、位相から振幅を得るのに正弦波R
OMが用いられている。また直交した振幅変調手段とし
ては2つのディジタル乗算器で、加算手段としてはディ
ジタル加算器が使用されている。そして最終的にDA変
換手段(ディジタル・アナログ変換手段)でアナログ信
号に変換される。さらに、ディジタル形式のビデオ・エ
ンコーダでは、色相と明度(輝度)の干渉を抑制するデ
ィジタル・フィルタ手段を構成することが可能である。
更には高精度であるためにNTSC方式とPAL方式に
共通のクロックを利用することが可能であり、調整が一
切不要であるという利点を有する。
値選択カラー・ビデオ・エンコーダにあっては、簡単な
回路構成でありワンチップ化も可能ではあるが、色種が
乏しいという欠点がある。また明度(輝度)と色相の間
の相互干渉が多いという難を有するものであった。
ては、既述の通り、回路構成が複雑ではなく、色種は多
く、しかも明度(輝度)と色相の分離出力が可能である
ためYC分離特性に優れているという利点を有するもの
の、その一方においてディジタル回路とのワンチップ化
が難しいという難がある。またアナログ回路であるため
ノイズの影響を受けやすく、しかもNTSC方式とPA
L方式とでは別のクロックが必要となるという欠点を有
するものであった。
ダにあっては、既述の通り、色相と明度(輝度)の干渉
を抑制するフィルタ手段を構成することが可能であり、
サブキャリアの有理数倍のクロックを発生することも可
能である。また高精度であるためNTSC/PAL方式
に共通のクロックが利用可能ではある。しかしながら、
非常に複雑な回路構成を必要とするものであり、ひいて
はコストアップの原因となるものであった。
ンコーダでありながら、回路構成が比較的簡易であると
共に、豊富な色種を実現することが可能なカラー・ビデ
オ・エンコーダの提供を目的とするものである。この発
明の更に他の目的は、色相と明度(輝度)の干渉を抑制
することができ、シェーディング時の色のばらつきを抑
制することが可能なカラー・ビデオ・エンコーダを提供
することである。
度、彩度および色相からなる色情報と同期信号等のタイ
ミング情報とをNTSC方式および/又はPAL方式に
対応した標準カラー・ビデオ信号に変換するカラー・ビ
デオ・エンコーダであって、副搬送波周波数の有理数倍
で一定周波数のクロック信号を生成するクロック生成手
段と、前記色情報の1つである明度ディジタル信号を生
成する明度信号生成手段と、前記色情報の1つである彩
度ディジタル信号を生成する彩度信号生成手段と、前記
色情報の1つである色相ディジタル信号を生成する色相
信号生成手段と、前記クロック信号毎に副搬送波の位相
角をディジタルで表す副搬送波位相ディジタル信号を生
成する副搬送波生成手段と、前記副搬送波生成手段から
の副搬送波位相ディジタル信号を前記色相信号生成手段
からの色相ディジタル信号で位相変調し変調位相ディジ
タル信号にする位相変調手段と、前記位相変調手段から
の変調位相ディジタル信号を変調振幅ディジタル信号に
変換する位相振幅変換手段と、前記位相振幅変換手段か
らの変調振幅ディジタル信号を前記彩度信号生成手段か
らの彩度ディジタル信号で変調色ディジタル信号に振幅
変調する振幅変調手段と、前記明度信号生成手段からの
明度ディジタル信号と前記振幅変調手段からの変調色デ
ィジタル信号とを合成して複合映像ディジタル信号にす
る明度・色信号合成手段と、前記明度・色信号合成手段
からの複合映像ディジタル信号を複合映像アナログ信号
に変換する複合映像信号ディジタル・アナログ変換手段
とを備えていることを特徴とするカラー・ビデオ・エン
コーダを要旨とするものである。
ィジタル信号を明度アナログ信号に変換する明度信号デ
ィジタル・アナログ変換手段と、前記振幅変調手段から
の変調色ディジタル信号を変調色アナログ信号に変換す
る変調色信号ディジタル・アナログ変換手段とを備えた
ものとしても良い。
ライン・オルタネート信号を生成する同期信号生成手段
と、前記明度信号生成手段からの明度ディジタル信号と
前記同期信号生成手段からの同期信号を混合する同期信
号混合手段と、前記彩度信号生成手段からの彩度ディジ
タル信号と前記色相信号生成手段からの色相ディジタル
信号とを前記同期信号生成手段からのバースト・フラグ
信号でバースト位相とバースト振幅を混合するバースト
信号混合手段と、前記バースト信号混合手段からの色相
情報を前記同期信号生成手段からのライン・オルタネー
ト信号により反転する色相反転手段と、NTSCである
かPALであるかを示す入力信号により、前記副搬送波
生成手段の副搬送波周波数と前記バースト信号混合手段
のバーストの位相角とバーストの振幅、前記色相反転手
段の色相反転の機能の制御を切り換えるNTSC/PA
L切換手段とを備えたものとしても良い。
に対応する位相間で位相差が確実に出るとともに各色相
に対応する位相波形でパワー(信号の実効値)が一様と
なるように変換テーブルが選ばれてなるものとすること
が好ましい。
オ・エンコーダの実施形態を図1に基づいて説明する。
実施形態に係るカラー・ビデオ・エンコーダは、明度、
彩度および色相からなる色情報と同期信号等のタイミン
グ情報とをNTSC方式および/又はPAL方式入力に
対応した標準カラー・ビデオ信号に変換するデジタル方
式のカラー・ビデオ・エンコーダである。
り、副搬送波周波数の有理数倍で一定周波数のクロック
信号を生成するものである。
ル信号を生成する明度信号生成手段、(3)は色情報の
1つである彩度ディジタル信号を生成する彩度信号生成
手段、(4)は色情報の1つである色相ディジタル信号
を生成する色相信号生成手段である。
の位相角をディジタルで表す副搬送波位相ディジタル信
号を生成する副搬送波生成手段である。この副搬送波生
成手段(5)は、一般のディジタル・エンコーダに見ら
れる副搬送波生成器と同様の構成であるが、本発明にお
いてはSIN波とCOS波の振幅に変換するROMは必
要ない。本発明による副搬送波生成手段(発振器)は振
幅を出力するのではなく位相をそのまま出力するものと
なされている。この方式による生成では1クロック毎の
正確な位相データが得られる。従って、例えば特公平2
−50477に見られるようなクロック周波数で決まる
色相の種類よりも多くの色相を提供することができる。
波生成手段(5)からの副搬送波位相ディジタル信号を
前記色相信号生成手段(4)からの色相ディジタル信号
で変調位相ディジタル信号に位相変調するものである。
従来、例えば特公平2−50477号公報に開示の発明
では、すべての色相に対応する位相信号を作り、これを
選択する構成になっていた。しかしこれでは色相を増や
したい場合に、多くの位相信号を生成しなければならな
い。従って、クロック周波数もその色相数に見合った高
さの周波数が必要となるものであった。そこで本発明で
は基本波を色相信号で変調する手法を採用したものであ
る。この手法によれば変調手段(変調器)をディジタル
加算器で構成することが可能となる。従って色相の数は
演算の分解能に依存することになる。
相変調手段(6)からの変調位相ディジタル信号を変調
振幅ディジタル信号に変換するものである。従来の特公
平2−50477号公報に開示の発明では色信号の波形
は2値の矩形波であり、基本クロックの副搬送波に対す
るてい倍率で色相の数が決まってしまう。これに対して
本発明の変調色信号では、多値の階段状波形であり、位
相のずれた複数の波形を用いるか、複数サイクルで周期
を成す波形を用いることによって基本クロックで表され
るてい倍率で決まる数以上(実施例では2〜2.5倍)
の色相が出せるものである。
対応する位相間で位相差が確実に出るとともに各色相に
対応する位相波形でパワー(信号の実効値)が一様とな
るように変換テーブルが選ばれてなるものであることが
望ましい。
幅変換手段(7)からの変調振幅ディジタル信号を前記
彩度信号生成手段(3)からの彩度ディジタル信号で変
調色ディジタル信号に振幅変調するものである。この手
段では明度(輝度)、色相、彩度の中で人間の感度が最
も低い彩度を振幅変調の対象としている。振幅変調はそ
のまま乗算器を用いて構成できるが、この感度の低さを
用いてビット数の低い乗算器で済ませることができる。
は、直交座標信号でなく極座標信号で入力する。従来の
一般のエンコーダでは、使われる色差、IQ、UV入力
の成分が直交であり、それぞれを搬送波のsin波とc
os波で振幅変調した後合成することで変調色信号を作
っている。この方法でのディジタル・エンコーダは、2
つの振幅変調手段に2つの乗算器が必要であり、この部
分に大きな面積を消費する。これに対して本発明の方法
は1つは位相変調であり、加算器で構成可能であるため
小さな面積ですむ。しかも、1つの振幅変調も人間の感
度が鈍い彩度情報と位相を弁別するために十分なだけの
ビット数の波形信号の乗算器であれば足るため大きな面
積を必要としない。
で同一色相のシェーディングをかけると量子化ノイズの
ため色調にばらつきが発生する傾向が往々にしてある。
しかし本発明では極座標系の座標点で表現される色種で
あるがために同一色相でシェーディングをかけても量子
化ノイズが出ることはなく、きれいな映像が得られる。
るので、明度(輝度)成分と色相成分に分離するマトリ
ックス回路が必要である。これに対して本発明では入力
する信号が明度(輝度)成分と色相成分に別れているた
め、このような回路を必要としない。
は、副搬送波を生成するのにディジタル積算器を利用す
ることができる。M進数のカウンタをクロック毎にNだ
け進めるとクロックをM/N分周した周波数の位相デー
タが得られる。Mが360°に対応し、カウンタの値×
360°/Mが位相角を表す。
C分離出力の後、アナログ・フィルタで減少させること
ができる。具体的にはY(複合明度(輝度)信号)出力
には、副搬送波の帯域阻止フィルタ、C(変調色信号)
出力には副搬送波の帯域通過フィルタを挿入することに
より、Y出力に含まれる副搬送波成分とC出力に含まれ
る副搬送波以外の成分が除去され、お互いの干渉を抑制
することができる。
相のシフトはするが巡回しないが、変換テーブルを増や
すことにより巡回させずに利用することができる。
になるが、計算では350°+20°=370°であ
る。これから360°引いて10°に戻すのではなくこ
のまま計算し、最後に振幅に変換するとき370°は1
0°と同じ結果になるように変換テーブルを構成する。
こうすることにより、変換テーブルを増やすことで37
0°を10°に戻す回路が省略できる。一般にIC上で
ROMテーブルは加減算回路に比べて小さくすることが
可能であるため面積削減に寄与しうる。
されている13.5MHzの周波数を使用しても良い。
これはNTSC方式の副搬送波の132/35倍であ
り、PAL方式の副搬送波の2160000/7093
79倍である。この場合NTSC方式とPAL方式とで
クロック周波数を変更する必要はない。
記明度信号生成手段(2)からの明度ディジタル信号と
前記振幅変調手段(8)からの変調色ディジタル信号と
を合成して複合映像ディジタル信号にするものである。
ナログ変換手段であり、前記明度・色信号合成手段
(9)からの複合映像ディジタル信号を複合映像アナロ
グ信号に変換して出力するものである。
ジタル・アナログ変換手段(11)と変調色信号ディジ
タル・アナログ変換手段(12)とが備えられている。
前者は前記明度信号生成手段(2)からの明度ディジタ
ル信号を明度アナログ信号に変換するものであり、後者
は前記振幅変調手段(8)からの変調色ディジタル信号
を変調色アナログ信号に変換するものである。
信号混合手段(14)、バースト信号混合手段(1
5)、色相反転手段(16)およびNTSC/PAL切
換手段(17)を備えている。
バースト・フラグ信号、ライン・オルタネート信号を生
成するものである。同期信号混合手段(14)は前記明
度信号生成手段からの明度ディジタル信号と前記同期信
号生成手段からの同期信号を混合するものである。バー
スト信号混合手段(15)は、前記彩度信号生成手段か
らの彩度ディジタル信号と前記色相信号生成手段からの
色相ディジタル信号とを前記同期信号生成手段からのバ
ースト・フラグ信号でバースト位相とバースト振幅を混
合するものである。 色相反転手段(16)は前記バー
スト信号混合手段(15)からの色相情報を前記同期信
号生成手段(13)からのライン・オルタネート信号に
より反転するものである。NTSC/PAL切換手段
(17)は、NTSCであるかPALであるかを示す入
力信号により、前記副搬送波生成手段(5)の副搬送波
周波数と前記バースト信号混合手段(15)のバースト
の位相角とバーストの振幅、前記色相反転手段(16)
の色相反転の機能の制御を切り換えるものである。
オ・エンコーダを含んだ回路について図7に基づいて説
明する。なおこの図示実施例はモノリシックで1チップ
化されたものの1部分である。
を検出し電源の投入時や切断時に、システムの保護と初
期化するためのリセット信号LPWと、電源の投入時や
システムの再起動時にシステムを初期化するためのリセ
ット信号RESとを出力するものである。LPW信号が
アクティブになるときはRES信号も同時にアクティブ
になり、LPW信号が解除してもしばらくはRES信号
は解除しないように設定されている。
振器で発振した基本周波数をPLLで逓倍することによ
り生成している。水晶振動子の周波数はこれを基にNT
SC/PAL方式の標準信号を生成するために必然的に
決まってくる。しかも、発振子の価格が最も低くなる周
波数としてそれぞれの標準のカラー・サブキャリアの周
波数そのものを選んだ。すなわちNTSC方式が3.5
79545MHzでPAL方式が4.43361875
MHzである。
で、NTSC/PAL入力により逓倍率を変え出力周波
数が大体同じになるようにしている。これは両標準とも
水平の周期が大体同じで、同じ画面構成にした場合ピク
セル周波数がほぼ同じになることと、システムの処理性
能がこの周波数によって決まり両標準間に性能の差が生
じる事は好ましくないからである。具体的にはNTSC
方式の場合は入力の96/4倍、PAL方式の場合は9
6/5倍の周波数のCK80と、それをさらに2分周し
たCK40、4分周したCK20を出力している。
ロック・ジェネレータ(61)からのクロックCK20
を基に水平走査位置信号H[11]([ ]内はビット
数。以下同様。)、垂直走査位置信号V[9]、複合同
期信号SYNCと複合ブランキング信号BLANK、バ
ースト・フラグ信号BURST、ライン交番信号LA等
のタイミング信号を生成している。
Lでこの分周率を変えている。NTSC方式では1水平
を1365分周し、263水平を1垂直とする。またP
AL方式では1水平を1362分周し、314水平を1
垂直とする。両方式とも画面の縦揺れをなくすため標準
と違いインターレースは行わない。この分周率はNTS
C/PALの標準信号に近い水平/垂直周波数と標準に
合わせたインターリーブ方式を提供するためである。N
TSC方式はライン・フレームともインターリーブが1
80度、PAL方式はライン・インターリーブを270
度にしている。ただしPAL方式のフレーム・インター
リーブは標準と違って180度にしている。これはノン
インターレース方式でサブキャリアが輝度に与えるドッ
ト妨害を軽減するためである。
リセットはLPW信号を使い電源起動時に1回かかるだ
けにしている。これはシステムを再起動したとき同期信
号が消え画面が乱れるのを防ぐためである。
(0、16)で右下が(1023、239)となるよう
に走査する。ピクセルの位置はHの上位9ビットとVの
全ビットで表され、表示画面は256(横)×224
(縦)ピクセルで構成されることになる。従って、1ラ
インには256ピクセル入る。走査位置で示される画面
と同期信号類の関係は処理の遅延を考慮して少しずらし
てある。
クロ・プロセッサが搭載されており、バスを経由してメ
モリの内容やレジスタをアクセスできるようになってい
る。CPU(63)からはアドレス線、データ線、制御
線等からなるバスが接続されている。
データ、キャラクタ等を格納するメモリがあり、バスに
つながっている。
PU(63)からアクセス可能なレジスタとスプライト
・メモリがあり、これらはスプライトのいろいろな情報
を格納している。レジスタには全スプライトのアドレス
情報の形式Tとヘッダの所在Wが格納されている。メモ
リには各スプライトの1ピクセルのビット数B、キャラ
クタのサイズS、フリップ情報F、水平位置X、垂直位
置Y、デプス値Z、パレット値P、キャラクタの主メモ
リ(64)上での格納位置を示すアドレス情報Aが格納
されている。
位置H[11]、V[9]の情報を基にこのメモリを検
索し、ピクセル・バッファ(78)に重なっている(重
なりつつある)スプライトを限定し、T[3]、W、B
[3]、S[2]、F[2]、X[9]、Y[5]、Z
[4]、P[4]、A[24]からなる信号を出力す
る。
から後段へデータを伝送するときのハンド・シェーク信
号がある。VALIDは送り手から受け手へ伝達する制
御信号で、送るデータが準備できるとデータと共にアク
ティブになる。WISHは逆に受け手から送り手へ伝達
する制御信号であり、データが受け入れられる状態のと
きアクティブになる。両信号がアクティブの期間(1ク
ロック)に1つのデータが伝送される。回路はRES入
力で初期化されCK40のクロックに同期して動作す
る。
U(63)からアクセス可能なレジスタが備えられてお
り、そのレジスタには各テキストの情報を記憶している
主メモリ(64)上の配列を指し示すポインタL、H、
Aと全テキストに適用される1ピクセルのビット数B、
キャラクタのサイズS、フリップ情報F、水平移動量
X、垂直移動量Y、デプス情報Z、パレット情報P、ア
ドレス情報の形式T、アトリビュートの所在Wが格納さ
れている。また、このポインタで指し示された主メモリ
(64)上の配列には各テキストに使用するキャラクタ
の主メモリ(64)上での位置を示すアドレス情報Aと
パレット情報P、デプス情報Zの2つのアトリビュート
情報が格納されている。このアドレス情報はアドレス情
報の形式に従ったサイズ(1から3バイト)を持ち、ア
トリビュート情報はアトリビュートの所在で配列への格
納と指定されると有効になる。
1]、V[9]の情報を基に、ピクセル・バッファ(7
8)に重なる(重なりつつある)テキストの情報(配列
の要素)をバスを通して主メモリ(64)から読み出し
て出力する。
ト自体が透明であるとして、送出はしない。後段へはV
ALID、T[3]、W、B[3]、S[2]、F
[2]、X[9]、Y[5]、Z[4]、P[4]、A
[24]、E(緊急信号)が出力されWISHが入力さ
れる。ここで緊急信号Eは出力したデータが後段になか
なか伝送されずにいたとき、この信号をアクティブにし
て後段にデータの受信を催促する信号である。この信号
は出力したデータの位置情報とH、Vの位置情報の差が
広がったことを検出してアクティブにする。回路はRE
Sで初期化され、CK40のクロックで動作する。
とスプライトからオブジェクト情報を選択/統合し後段
に送る。通常はスプライトが優先する形で選択されるが
テキストの緊急出力がアクティブのときはテキストが優
先して選ばれる。
とは、VALID、T[3]、W、B[3]、S
[2]、F[2]、X[9]、Y[5]、Z[4]、P
[4]、A[24]の入力と、WISHの出力、それに
テキスト・ジェネレータとはVALID、T[3]、
W、B[3]、S[2]、F[2]、X[9]、Y
[5]、Z[4]、P[4]、A[24]、Eの入力と
WISHの出力がある。後段とはWISH入力とVAL
ID、T[3]、W、B[3]、S[2]、F[2]、
X[9]、Y[5]、Z[4]、P[4]、A[24]
である。回路はRESで初期化され、CK40のクロッ
クで動作する。
ある背景画を形成できるようにテキスト・ジェネレータ
(66、68)を2つ用意した。構成、入出力は1個目
のもの(66)と同じである。CPU(63)からレジ
スタをアクセスするためのアドレスは1個目(66)と
変えてある。
個目のテキスト・ジェネレータ(68)の出力と1個目
のセレクタ/ミキサ(67)の出力を2個目のセレクタ
/ミキサ(69)で選択/統合する。構成は1個目のセ
レクタ/ミキサ(67)と同一で、優先順位は1個目の
セレクタ/ミキサ(67)が優先されるようになってい
る。
からのアドレス情報の形式に従って、アドレス情報を実
アドレスに変換する回路である。アドレス・ジェネレー
タ(70)にはCPU(63)からアクセスできる16
×16ビットのセグメント・メモリがあり、これにはア
ドレスを変換する上で必要なベース・アドレスやセグメ
ント・アドレスが格納されている。アドレス形式は5種
類あり、キャラクタの選択を1つは8ビットの番号で行
い、1つは16ビットの番号で、1つは16ビットでア
ライメント付きのポインタで、1つは16ビットのポイ
ンタで、1つは24ビットのポインタで行う。
メント・メモリの0番地に格納されたベース・アドレス
(256バイト・アライメント)をベースに前段からの
1ピクセルのビット数Bとサイズ情報Sで示される1キ
ャラクタの容量((B+1)×f(78)、f(0)=
64、f(1)=f(2)=128、f(3)=25
6)おきに配置されたアドレスが計算される。16ビッ
トのアライメント付きポインタでは16ビットの上位3
ビットで示されるセグメント・メモリに格納されたセグ
メント・アドレス(256バイト・アライメント)と下
位13ビット(8バイト・アライメント)を加えたアド
レスが計算される。
示されるセグメント・メモリに格納されたセグメント・
アドレス(156バイト・アライメント)と下位12ビ
ットの和が実アドレスとなる。最後の24ビット・ポイ
ンタではこの値がそのまま実アドレスとなる。
ータと共に後段に送出される。ここで、アドレス情報の
形式Tだけはもう後段で使われないので送出することは
しない。回路はRESで初期化され、CK40のクロッ
クで動作する。
無しの形式があり、ヘッダ付きのキャラクタ・データは
ヘッダとパターンからなる。そしてヘッダは少なくとも
1バイトある。ヘッダの各バイトはパレット情報を含ん
でおり、さらにパターン直前の1バイトはそのキャラク
タの1ピクセルのビット数とそのバイトがパターン直前
のバイトであることを示すフラグを含む。またそれより
前のバイトはビット数の代わりにフリップ情報を、そし
てそのバイトがパターン直前のバイトでないことを示す
と同時にパターンより2つ離れているか3つ以上離れて
いるかを区別できるフラグを含む。
るときは複数あるヘッダ・バイトの1つを指定する。指
定されたバイトがパターン直前のバイトの場合、そこに
格納された1ピクセルのビット数とパレット情報がアト
リビュートとして採用され、フリップはデフォルト値
(フリップしない)となる。指定バイトがパターン直前
でない場合はそのバイトのパレット情報、フリップ情報
とパターン直前のバイトの1ピクセルのビット数がキャ
ラクタのアトリビュートとして採用される。
キャラクタ・データがヘッダ付きかヘッダ無しかを示し
ている。キャラクタにヘッダがある場合、キャラクタの
アドレスAで指示される主メモリ(64)からヘッダの
情報を読み出してそのアトリビュート情報を後段に伝送
する。また、アドレスはパターンの先頭を指示するよう
に進められる。回路はRESで初期化され、CK40の
クロックで動作する。
2次元配列であるキャラクタ・データから今描画され表
示されようとしている横一列の1次元配列を取り出す。
どの1次元配列かは前段からの垂直位置Y[5]と縦フ
リップ情報F[2]、さらに走査位置H[11]、V
[9]から特定する。キャラクタの縦サイズが最大で1
6ピクセルなので垂直位置情報Y、Vは下位5ビットも
あれば十分である。キャラクタ・データは横1次元配列
の並びとして2次元配列が構成されているので、2次元
配列の先頭アドレス(キャラクタ・パターンのアドレ
ス)を基に該当する1次元配列の先頭アドレスを算出し
後段に伝送する。このとき前段からの1ピクセルのビッ
ト数B[3]とキャラクタの横サイズS[2]を使う。
また以後ではサイズとフリップの縦の情報と垂直位置は
使わないので後段へは伝送はされない。前段とはVAL
ID、B[3]、S[2]、F[2]、X[9]、Y
[8]、Z[4]、P[4]、A[24]の入力とWI
SH出力、後段とはWISH入力とVALID、B
[3]、S[1]、F[1]、X[9]、Z[4]、P
[4]、A[24](ストリップ・アドレス)出力で接
続される。回路はRESで初期化され、CK40のクロ
ックで動作する。
ャラクタ情報はここで主メモリ(64)をアクセスする
ことで実際に使うデータ(コード情報)の形に変換され
る。前段からのストリップ・アドレスで指示される主メ
モリ(64)上の位置から1ピクセルのビット数と横サ
イズで表される容量分のデータを読み出し順次後段に伝
送する。前段とはVALID、B[3]、S[1]、F
[1]、X[9]、Z[4]、P[4]、A[24]入
力とWISH出力で、後段とはWISH入力と、VAL
ID、B[3]、S[1]、F[1]、X[9]、Z
[4]、P[4]、D[8](データ)出力で接続され
る。回路はRESで初期化され、CK40のクロックで
動作する。
くの場合1ピクセルのビット数と異なる。ここではこの
バイト単位のデータをピクセル単位に配分し直す。配分
の方法は順番に来るバイト・データをリトル・エンディ
アンに並べ、その下位から1ピクセルのビット数分づつ
取るような形式である。ピクセル単位になったデータは
パレット情報と合成されて8ビットのコード情報とす
る。この合成の方法はまず8ビットの上位4ビットをパ
レット情報で埋め、次にピクセルのビット数分の下位を
再配分したピクセル・データで埋める。残ったビットは
0で埋めるようにする。1ピクセルが5ビット以上のと
きはピクセル・データによりパレット情報が下位から侵
食されるような形である。
の水平位置は増加するのでピクセル毎の水平位置を算出
し後段に伝送する。このとき、水平フリップが反転して
いる場合は水平位置は一旦水平サイズ分進んだところか
ら逆に減少するように計算する。
フリップ情報、パレット情報は以後使われないので後段
への伝送はしない。
[1]、F[1]、X[9]、Z[4]、P[4]、D
[8]入力とWISH出力で、後段とはWISH入力と
VALID、X[9](ピクセル単位の水平位置)、Z
[4]、C[8](コード)出力で接続される。回路は
RESで初期化され、CK40のクロックで動作する。
ら間接的にアクセスできる16行×5ビットの透明制御
メモリを備える。パレット・メモリは16行×16列の
構成で、各行に最大1つの透明が設定できる。CPU
(63)がパレット・メモリに色を書いたときその色が
透明であればパレット・メモリのどの行のどの列かを透
明制御メモリは記憶する。行はそのまま透明制御メモリ
の行に対応し、列はその位置情報を4ビットで表す。各
パレットで最後に書いた透明が有効となる。最後に書い
た透明の上に非透明の色を書き込むとその行に透明はな
くなる。これは透明制御メモリの各行の残りの1ビット
で表す。
トで透明制御メモリをアクセスしその内容が有効で下4
ビットと一致していればそれは透明とみなされる。透明
でないピクセル情報はそのまま後段に伝送され、透明の
ピクセルは後段に伝送されずにここで捨てられる。前段
とはVALID、X[9]、Z[4]、C[8]入力と
WISH出力で、後段とはWISH入力とVALID、
X[9]、Z[4]、C[8]出力で接続される。 回
路はRESで初期化され、CK40のクロックで動作す
る。
平走査位置H[11]からピクセルがピクセル・バッフ
ァ(78)と重なっているかを検査し、重なっているも
のはピクセル・バッファ(78)に描画の要求をする。
要求してからそれが受諾されるまでに水平走査位置が1
ステップ進む可能性があるので、ピクセル・バッファ
(78)は1ピクセル少ない領域で重なりを判定する。
[4]、C[8]入力とWISH出力で、後段とはWA
IT(待機信号)入力とR(要求信号)、X[7](バ
ッファ・アドレス)、Z[4]、C[8]出力で接続さ
れる。回路はRESで初期化され、CK40のクロック
で動作する。
ュー・ドライバ(81)からの要求を調停する。ビュー
・ドライバ(81)からの要求が優先される。調停され
た要求は80MHzで3サイクルのタイミング信号(プ
リチャージ信号、読み出し信号、書き込み信号)を生成
しピクセル・バッファ(78)・メモリを駆動する。ド
ロー・ドライバ(76)からの要求では読み出したデプ
ス値と入力されたデプス値を比較しその結果により書き
込むデータを読み出したデータにするか入力されたデー
タにするかを決める。ビュー・ドライバ(81)からの
要求では読み出したデータの内コード情報を次段に出力
し、その後クリアするために書き込むデータは0固定で
ある。ドロー・ドライバ(76)からR、X[7]、Z
[4]、C[8]入力とWAIT出力で、ビュー・ドラ
イバ(81)とはR、X[7]入力とC[8](コー
ド)出力である。このほかにピクセル・バッファ(7
8)にアクセスするためのMP(プリチャージ)、MR
(リード)、MW(ライト)、MA[7](アドレ
ス)、MO[12](リード・データ)、MI[12]
(ライト・データ)がある。回路はRESで初期化さ
れ、CK80のクロックで動作する。
ッファ(79)とコード・バッファ(80)からなり、
それぞれ128ピクセル×4ビット、128ピクセル×
8ビットである。入出力信号はMP、MR、MW、M
A、MI、MOである。
手段(19))
ピクセル・バッファ(78)制御へデータの読み出しを
要求する。要求は要求信号Rとバッファ・アドレスXで
行う。要求はピクセル・バッファ(78)制御で優先的
に扱われるので要求を待機させる信号は無い。また、コ
ード情報C[8]は読み出したデータをピクセルの区切
りタイミング(5MHz、Hの下位から2ビット目)に
同期させて次段に伝達する。回路はRESで初期化さ
れ、CK40のクロックで動作する。
13ビットのパレット・メモリを備え、CPU(63)
からアクセスできる。前段からのコードVC[8]をア
ドレスとしてアクセスし、13ビットの色情報に変換し
出力する。13ビットの内訳は色相PH[5]、彩度P
S[3]、明度PL[5]からなる。色相は0から23
までの整数で彩度は0から7の整数、明度は0から23
までの整数である。CPU(63)からアクセスする色
相が24から31までのとき透明を表すことにする(透
明制御参照)。回路はRESで初期化され、CK40の
クロックで動作する。
2つの部分に分割しその片方にカラー・エフェクタ(8
4)で効果を与えることができる。構成はCPU(6
3)からアクセスできるレジスタがあり、1水平ライン
の開始点の座標と終了点の座標、画面左端の論理を設定
できる。出力WINはまず設定された論理で開始し、水
平走査信号H[11]が開始点と一致するとアクティブ
になり終了点に一致するとアンアクティブになる。さら
にまたレジスタの設定により出力の論理が変わるたびに
CPU(63)に対し割り込みを発生でき開始点、終了
点を逐次的に変更できるようになっている。これらを組
み合わせて画面上にアクティブな部分とそうでない部分
をおおざっぱに形成できる。回路はRESで初期化さ
れ、CK40のクロックで動作する。
覚的色効果の1つを演出するためのノイズを生成する部
分である。M系列(ポリノミナル・カウンタ)を用いた
ディジタル擬似乱数系列発生器であり、M系列の下位3
ビットN[3]をノイズ成分として出力する。電源電圧
低下検出信号LPWでM系列カウンタをリセットし、異
常なループで巡回しないようにしている。回路はRES
で初期化され、CK20のクロックで動作する。
回路である。さらにウィンドウ・ジェネレータ(83)
からの信号WINによりこの機能を能動化/非能動化す
ることができる。CPU(63)からアクセスできるレ
ジスタがあり、これで効果を設定することができる。そ
の効果は1つが色相H[5]、彩度S[3]、明度L
[5]の各要素を固定することで、各要素を別々に設定
できるフラグと、各要素が固定される値がそれぞれレジ
スタにある。1つは輝度を半分にすることで、制御フラ
グがあり、このフラグがアクティブであると明度L
[5]と彩度S[3]の値がそれぞれ半分になる。
H[5]に値12を加算し結果が23を越えたら0に巡
回するように値24を引き、明度L[5]は値23から
引くことで明暗を逆にすることで実現する。1つは輝度
に適当なノイズを加えることで、明度L[5]の下位3
ビットとノイズ・ジェネレータ(85)からのノイズ・
データN[3]とを排他的論理和演算する。この3ビッ
トは各ビット毎に演算をするかしないかが設定できるフ
ラグがあり、ノイズが加わる量を加減できる。回路はR
ESで初期化され、CK40のクロックで動作する。
た色情報と、同期信号等のタイミング情報をNTSC/
PAL入力に対応した標準ビデオ信号に変換するもので
ある。
ビットで24進のカウンタがあり、このカウンタは20
MHzのクロックCK20毎にNTSC方式は4づつP
AL方式は5づつ進む。従って、NTSC方式は6回で
1周し、PAL方式は4.8回で1周する。このカウン
タは丁度サブキャリアの周期で巡回するのでサブキャリ
ア発振器とみなせ、このカウンタの値は位相を表すこと
になる。ここでNTSC方式の場合、カウンタの下位2
ビットが変化しなくなるのでこれが漸近的に0になるよ
うにし同一のパターンに集束するようにしている。
ャリアの位相を加算しサブキャリアを入力色相データで
位相変調した信号を作成する。この位相変調波の位相デ
ータを波形ROMで振幅データに変換する。さらに入力
彩度S[3]と振幅データを掛け合わせ彩度で振幅変調
し変調色信号にする。これをADコンバータでアナログ
信号に変えチップ外部に出力する。また入力明度L
[5]は値8のオフセットを加え輝度信号とし、ADコ
ンバータでアナログ信号に変えチップ外部に出力する。
さらに、輝度信号と色信号を加えて複合ビデオ信号と
し、これもADコンバータでアナログ信号に変え外部に
出力する。
BLANK入力がアクティブのときは黒レベル=値8
に、さらに複合同期信号SYNC入力がアクティブのと
きは同期レベル=値0にしている。
信号がアクティブのときは値0に、バースト信号がアク
ティブのときは一定の値になるように制御し、変調色信
号がブランキング期間は信号がなく、所定のタイミング
でカラー・バースト信号が出るようにしている。
(87)
3)に知らせる回路がある。これは走査位置情報H[1
1]、V[9]を基に、ブランキング期間を認識し、そ
の開始タイミングでCPU(63)に割り込みを掛ける
ものである。また画面の任意の位置で割り込みを発生さ
せる機構がある。これは CPU(63)からアクセス
できる水平と垂直の位置を記憶するレジスタがあり、こ
の内容と位置情報を常に比較することでタイミングを知
り、割り込みを掛ける。これらの割り込みはCPU(6
3)で能動化/非能動化が制御できる。
ク周波数として副搬送波周波数の6倍(NTSC方式)
か4.8倍(PAL方式)を用いる。これはNTSC方
式では21.47727MHz、PAL方式では21.
28137MHzである。
ような5ビットのレジスタを用い、1クロック毎にこれ
にNTSC方式は4づつ、PAL方式は5づつ加算して
いく。さらに位相が24を越えた時点で24を引き0に
巡回するようにしている。実際にはレジスタの値が20
(24−4)を越えるときNTSC方式は−20(4−
24)、PAL方式は−19(5−24)を、越えない
ときは4と5を加えるようにしている。
2ビットが00でないとき(4で割り切れないとき)は
5を加え、下位2ビットが00に漸近するようにしてい
る。これはレジスタの初期状態の如何にかかわらず同じ
位相の遷移による発振が起こることを目的とする。レジ
スタの値が出力されこの値は0〜24の範囲にある。
にバースト位相(NTSC方式は6:180°、PAL
方式は3:135°)に切り換えられる。またPAL方
式の場合、ライン・オルタネート信号で1水平期間毎に
位相が反転される。位相の反転は18:0°を基準に符
号が反転し、色相の値0〜23は36〜13に変換され
る。この結果、色相の値は6ビット(0〜36)とな
る。
された5ビットの位相情報が加算され6ビット(0〜6
0)となる。これで副搬送波が色相情報で位相変調され
たことになる。
で3ビットの振幅に変換される。波形ROMの内容は図
3に示すとおりである。またこれによって変換された振
幅波形は図4、図5に示すようになる。NTSC方式の
場合は6倍の周波数と4種類のパターンで6×4=24
とおりの色相波形が得られる。PAL方式の場合は4.
8倍の周波数と5波形で1周期とする波形で4.8×5
=24とおりの色相波形が得られる。
にバースト振幅(NTSC方式では2、PAL方式では
1)に切り換えられる。
算器を用いて振幅変調する。乗算器は3ビット(−2〜
+2)と3ビット(0〜7)を入力とし、5ビット(−
14〜+14)を出力する簡単なものである。振幅変調
された信号(5ビット)は変調色信号としてDA変換器
でアナログ電圧/電流に変換され、出力される。明度の
値はブランキング期間強制的に0に、また同期信号の期
間強制的に−8にされる。値は5ビットで−8〜23の
範囲である。
換器を通して出力される。また振幅変調された信号と加
算され複合映像信号となる。これも5ビットで−8〜2
3の範囲である。明度と彩度の組み合わせでこの範囲を
越え異常な信号となるものがあるが利用を制限してい
る。図6の網掛け部分が制限している部分である。この
信号もDA変換器を通して出力される。
プルな回路構成となり、乗算器は1個ですみ、ディジタ
ルICとしてワンチップ化することを可能とする。また
共通色相での豊富な色種を現出することができ、低いク
ロック周波数での豊富な色相を実現することができる。
更には有理数倍のクロックでよいため、選択範囲の拡大
を図ることができる。
構成を示すブロック図である。
ダを示す回路構成図である。
相振幅変換波形を示す波形図である。
調信号波形(NTSC方式)を示す波形図である。
調信号波形(PAL方式)を示す波形図である。
度と彩度の組み合わせを示す関係図である。
だ回路を示す実施例である。
成を示すブロック図である。
Claims (4)
- 【請求項1】明度、彩度および色相からなる色情報と同
期信号等のタイミング情報とをNTSC方式および/又
はPAL方式入力に対応した標準カラー・ビデオ信号に
変換するカラー・ビデオ・エンコーダであって、 副搬送波周波数の有理数倍で一定周波数のクロック信号
を生成するクロック生成手段と、 前記色情報の1つである明度ディジタル信号を生成する
明度信号生成手段と、 前記色情報の1つである彩度ディジタル信号を生成する
彩度信号生成手段と、 前記色情報の1つである色相ディジタル信号を生成する
色相信号生成手段と、 前記クロック信号毎に副搬送波の位相角をディジタルで
表す副搬送波位相ディジタル信号を生成する副搬送波生
成手段と、 前記副搬送波生成手段からの副搬送波位相ディジタル信
号を前記色相信号生成手段からの色相ディジタル信号で
位相変調し変調位相ディジタル信号にする位相変調手段
と、 前記位相変調手段からの変調位相ディジタル信号を変調
振幅ディジタル信号に変換する位相振幅変換手段と、 前記位相振幅変換手段からの変調振幅ディジタル信号を
前記彩度信号生成手段からの彩度ディジタル信号で変調
色ディジタル信号に振幅変調する振幅変調手段と、 前記明度信号生成手段からの明度ディジタル信号と前記
振幅変調手段からの変調色ディジタル信号とを合成して
複合映像ディジタル信号にする明度・色信号合成手段
と、 前記明度・色信号合成手段からの複合映像ディジタル信
号を複合映像アナログ信号に変換する複合映像信号ディ
ジタル・アナログ変換手段とを備えていることを特徴と
するカラー・ビデオ・エンコーダ。 - 【請求項2】更に、 前記明度信号生成手段からの明度ディジタル信号を明度
アナログ信号に変換する明度信号ディジタル・アナログ
変換手段と、 前記振幅変調手段からの変調色ディジタル信号を変調色
アナログ信号に変換する変調色信号ディジタル・アナロ
グ変換手段とを備えた、請求項1に記載のカラー・ビデ
オ・エンコーダ。 - 【請求項3】更に、 同期信号とバースト・フラグ信号、ライン・オルタネー
ト信号を生成する同期信号生成手段と、 前記明度信号生成手段からの明度ディジタル信号と前記
同期信号生成手段からの同期信号を混合する同期信号混
合手段と、 前記彩度信号生成手段からの彩度ディジタル信号と前記
色相信号生成手段からの色相ディジタル信号とを前記同
期信号生成手段からのバースト・フラグ信号でバースト
位相とバースト振幅を混合するバースト信号混合手段
と、 前記バースト信号混合手段からの色相情報を前記同期信
号生成手段からのライン・オルタネート信号により反転
する色相反転手段と、 NTSC方式であるかPAL方式であるかを示す入力信
号により、前記副搬送波生成手段の副搬送波周波数と前
記バースト信号混合手段のバーストの位相角とバースト
の振幅、前記色相反転手段の色相反転の機能の制御を切
り換えるNTSC/PAL切換手段とを備えた、請求項
1に記載のカラー・ビデオ・エンコーダ。 - 【請求項4】前記位相振幅変換手段は、各色相に対応す
る位相間で位相差が確実に出るとともに各色相に対応す
る位相波形でパワー(信号の実効値)が一様となるよう
に変換テーブルが選ばれてなるものである、請求項1に
記載のカラー・ビデオ・コーダ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12019997A JP3554137B2 (ja) | 1997-04-22 | 1997-04-22 | カラー・ビデオ・エンコーダ |
TW087101480A TW376669B (en) | 1997-02-10 | 1998-02-05 | Color graphic processor |
US09/019,260 US6046751A (en) | 1997-02-10 | 1998-02-05 | Color graphics processor |
CNB981004016A CN1181666C (zh) | 1997-02-10 | 1998-02-09 | 彩色图形处理器 |
CNB2003101012826A CN100355292C (zh) | 1997-02-10 | 1998-02-09 | 彩色视频编码器 |
US09/344,636 US6043811A (en) | 1997-02-10 | 1999-06-25 | Color graphics processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12019997A JP3554137B2 (ja) | 1997-04-22 | 1997-04-22 | カラー・ビデオ・エンコーダ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10301552A true JPH10301552A (ja) | 1998-11-13 |
JP3554137B2 JP3554137B2 (ja) | 2004-08-18 |
Family
ID=14780363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12019997A Expired - Fee Related JP3554137B2 (ja) | 1997-02-10 | 1997-04-22 | カラー・ビデオ・エンコーダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3554137B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014039620A (ja) * | 2012-08-21 | 2014-03-06 | Fujishoji Co Ltd | 遊技機 |
-
1997
- 1997-04-22 JP JP12019997A patent/JP3554137B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014039620A (ja) * | 2012-08-21 | 2014-03-06 | Fujishoji Co Ltd | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP3554137B2 (ja) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4420770A (en) | Video background generation system | |
EP0166966B1 (en) | Video display controller | |
US4442428A (en) | Composite video color signal generation from digital color signals | |
US4580134A (en) | Color video system using data compression and decompression | |
US5402148A (en) | Multi-resolution video apparatus and method for displaying biological data | |
CA1229441A (en) | Color-signal converting circuit | |
JP4714939B2 (ja) | ピクセルミキサ | |
US4278972A (en) | Digitally-controlled color signal generation means for use with display | |
US4136359A (en) | Microcomputer for use with video display | |
KR19980016383A (ko) | 비디오 확대 장치 | |
US6043811A (en) | Color graphics processor | |
GB2113059A (en) | Graphic effects generator | |
US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
JP3554137B2 (ja) | カラー・ビデオ・エンコーダ | |
EP0593157B1 (en) | Image processing apparatus | |
US5389949A (en) | Video signal processor | |
JP3557067B2 (ja) | 走査型画像生成回路手段 | |
EP0512861B1 (en) | Color video signal standard conversion apparatus | |
EP0112056A2 (en) | Colour video system using data compression and decompression | |
CA1212490A (en) | Video background generation system | |
JPH027478B2 (ja) | ||
JP3033463B2 (ja) | 文字図形画像データ符号化方法、文字図形画像データ記憶装置、文字図形画像データ復号化装置及び文字表示装置 | |
JP2663419B2 (ja) | Crt出力回路 | |
US5917555A (en) | Composite video signal generator | |
JPH06332424A (ja) | カラーパレットとクロックとの組合せ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |