JP3226774B2 - セル同期装置、セル同期監視装置、及びセル再同期装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ATM 交換機等における
セルの同期方式に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】ATM
（Asynchronous Transfer Mode）交換機においては、セ
ルと呼ばれる固定長のデータが転送の最小単位とされ、
このセルがハードウエアによって自立的にスイッチング
されることにより、大量のデータを伝送・交換すること
が可能である。

【０００３】この場合に、セルは高速かつハードウエア
によって自立的にスイッチングされるため、セルが正し
いタイミングで転送されることが、交換機における通信
品質を大きく左右する。ひとたびセルのタイミングがず
れてしまうと、セルの先頭部分（ヘッダ部）に格納され
ているアドレス情報である仮想識別子や、自立スイッチ
ングのためのタグ情報等のセル転送情報を正しく認識で
きなくなる可能性があり、その結果、セルの廃棄や誤配
信を招いてしまうという問題点が発生する。

【０００４】最近では、パーソナルコンピュータ等の普
及によりコンピュータ通信も一般化しており、以前にも
増して交換機における通信品質が問われている。音声と
異なり、データ転送が実行される場合にはデータが１ビ
ットでも損失又は誤ると意味をなさなくなる可能性があ
るため、この点においても、交換機における通信品質が
一層重要となっている。

【０００５】このような現状を踏まえ、セルを正しいタ
イミングで認識する技術が重要であり、また、そのタイ
ミングがもしずれた場合には、再度同期を取り直す技術
が重要となってきている。

【０００６】しかし、ATM 交換技術は新しい技術である
ため、従来は、セルの同期を確立するための有効な技術
は提案されていなかった。本発明の課題は、セルの同期
保護を確実に実現することにある。

【０００７】

【課題を解決するための手段】本発明の第１の態様は、
固定長のセル長を有するように転送されるデータである
セルデータの同期を、該セルデータの転送タイミングを
示すデータであるセルフレームに基づいて確立するセル
同期装置を前提とする。

【０００８】そしてまず、入力セルフレームに同期し、
前記セル長を有する新たなセルフレームである自走フレ
ームを作成する自走フレーム作成手段を含む。次に、自
走フレームに基づいて入力セルデータの転送タイミング
を調整する位相調整手段を含む。

【０００９】次に、入力セルフレームの転送タイミング
と自走フレームの転送タイミングとを監視することによ
って、入力セルフレームの同期外れを検出するセルフレ
ーム同期外れ検出手段を有する。この手段は、例えば、
入力セルフレームのパルスタイミングと自走フレームの
パルスタイミングとが連続して第１の所定回数外れたか
否かを監視することによって、入力セルフレームの同期
外れを検出する。より具体的には、上記セルフレーム同
期外れ検出手段は、入力セルフレームのパルスタイミン
グと自走フレームのパルスタイミングとが一致しないこ
とを検出する第１の不一致検出回路と、入力セルフレー
ムのパルスタイミングと自走フレームのパルスタイミン
グとが一致することを検出する第１の一致検出回路と、
第１の不一致検出回路の出力をカウント入力とし、第１
の一致検出回路の出力をリセット入力とする同期外れ回
数カウンタと、同期外れ回数カウンタのカウント出力の
値が第１の所定回数に一致した場合に同期外れ検出信号
を出力する第１の所定回数カウント検出回路とを含む。

【００１０】続いて、入力セルフレームのフレーム幅を
検出するフレーム幅検出手段を有する。この手段は、例
えば、入力セルフレームのパルスタイミングを契機とし
てカウンを開始し、セル長時間だけカウントしたタイミ
ングでパルスを出力するセルフレームに同期したフレー
ム幅カウンタを含む。

【００１１】次に、セルフレーム同期外れ検出手段が入
力セルフレームの同期外れを検出した後に、フレーム幅
検出手段が検出するフレーム幅を監視することによっ
て、入力セルフレームの同期復旧を検出するセルフレー
ム同期復旧検出手段を有する。この手段は、例えば、フ
レーム幅検出手段が検出するフレーム幅が連続して第２
の所定回数だけセル長に一致したか否かを監視すること
により、入力セルフレームの同期復旧を検出する。より
具体的には、セルフレーム同期復旧検出手段は、フレー
ム幅カウンタが出力するパルスタイミングと入力セルフ
レームのパルスタイミングとが一致することを検出する
第２の一致検出回路と、フレーム幅カウンタが出力する
パルスタイミングと入力セルフレームのパルスタイミン
グとが一致しないことを検出する第２の不一致検出回路
と、第１の一致検出回路回路の出力をカウント入力と
し、第１の不一致検出回路の出力をリセット入力とする
同期一致回数カウンタと、同期一致回数カウンタのカウ
ント出力の値が第２の所定回数に一致した場合に、同期
復旧検出信号を出力する第２の所定回数カウント検出回
路とを含む。

【００１２】そして、同期復旧検出信号に基づいて、自
走フレーム作成手段が作成する自走フレームの転送タイ
ミングを、入力セルフレームの転送タイミングに一致さ
せるための再同期信号を前述した自走フレーム作成手段
に供給する再同期信号作成手段を含む。

【００１３】以上の本発明の第１の態様の構成におい
て、入力セルデータの転送タイミングがセル長を有する
新たなセルフレームである自走フレームに基づいて調整
されることにより、伝送線路上での信号損失によるセル
フレームのパルス信号の劣化を補償することができる。

【００１４】また、入力セルフレームの転送タイミング
と自走フレームの転送タイミングの監視に基づいて入力
セルフレームの同期外れが検出されることにより、入力
セルデータの同期外れを適切に検出することができる。

【００１５】更に、入力セルフレームの同期外れが検出
された後に、入力セルフレームのフレーム幅の監視に基
づいて入力セルフレームの同期復旧が検出されることに
よって、入力セルデータの同期復旧を適切に検出するこ
とができる。

【００１６】そして、同期復旧の検出に基づいて自走フ
レームの転送タイミングが入力セルフレームの転送タイ
ミングに一致させられることにより、再同期を確実に取
ることができる。

【００１７】次に、本発明の第２の態様は、本発明の第
１の態様と同様の前提を有する。そしてまず、送信され
るセルデータに対してエラーチェック用コードを演算す
るエラーチェック用コード演算手段と、演算されたエラ
ーチェック用コードを送信されるセルデータに付加する
エラーチェック用コード付加手段と、エラーチェック用
コードが付加されたセルデータをその転送タイミングを
示すセルフレームと共に送信する送信手段とを含む送信
装置を有する。

【００１８】次に、セルフレームを受信し、そのセルフ
レームに同期してセルデータを受信する受信手段と、受
信されたセルデータに対してエラーチェック用コードを
演算するエラーチェック用コード演算手段と、演算され
たエラーチェック用コードと受信されたセルデータに付
加されているエラーチェック用コードとを比較すること
によって、受信されたセルフレームと受信されたセルデ
ータとの同期外れを検出する同期外れ検出手段とを含む
受信装置を有する。

【００１９】このようなシステム構成により、セルデー
タとセルフレームとの同期外れを適切に検出することが
できる。

【００２０】

【実施の形態】以下、図面を参照しながら本発明の実施
の形態について説明する。１実施の形態 図１は、本発明の１つの実施の形態の構成図であり、図
２は、ATM 交換機内におけるセルとセルフレームの関係
図である。

【００２１】まず、セルのタイミングを正しく認識する
ために、セルデータの先頭を示すセルフレームが使用さ
れる。この信号は、例えば図２(a) に示されるように、
セルの先頭の１τ時間だけ前において１τ時間分だけ立
ち上がるパルス信号であり、セルデータを転送する信号
線とは別の信号線で転送される。この場合に、交換機内
でのセル長が、例えば図２(b) に示されるように、６４
τ時間だとすると、セルフレームは、６４τ時間毎に１
τ時間だけ立ち上がるパルス信号となる。

【００２２】ATM 交換機内部では、このセルフレームに
基づいてセルの先頭を認識することにより、正しいスイ
ッチングを行うための仮想識別子やタグを正しく認識す
ることが可能となる。

【００２３】ここで、一般に、交換機間においては、伝
送線路上での信号損失によってセルフレームのパルス信
号が劣化し得る。そのような劣化を補償するために、交
換機において、セルフレームの載せ替えが行われる。こ
の機能は、セル長に同期したセルフレームを新たに生成
し、そのパルスタイミングを入力セルフレームのパルス
タイミングに同期させる機能として実現される。この場
合、新たに生成されるセルフレームのパルス幅は、その
発振回路が正常に動作している限り、セル長に正確に一
致する。しかし、種々の要因によって、入力セルフレー
ムのパルス幅は変動し、また、パルスの入力タイミング
も変動する。そこで、入力セルフレームのタイミングと
新たに生成されるセルフレームのタイミングとの同期を
監視し、同期がずれた場合には同期を復旧する機能が必
要となる。

【００２４】図１は、そのような機能を実現するための
回路構成図である。この構成は、大きく分けて、自走フ
レーム作成回路１０１と、位相調整回路１０２と、３回
連続同期外れ監視部１０３と、セルフレームに同期した
フレーム幅カウンタ１０４と、３回連続同期復旧監視部
１０５と、再同期信号作成回路１０６とから構成され
る。

【００２５】自走フレーム作成回路１０１は、新たなセ
ルフレームである自走フレームを作成する。位相調整回
路１０２は、バッファを内蔵しており、自走フレームに
基づいて、入力セルの転送タイミングを調整する。

【００２６】３回連続同期外れ監視部１０３は、入力セ
ルフレームと自走フレーム作成回路１０１が生成する自
走フレームのパルスタイミングが連続して３回連続して
外れたか否かを監視することによりセルフレームの同期
外れを検出し、それを検出した場合には、特には図示し
ない制御系にその旨を通知する。なお、同期外れが検出
された後も、次に同期が復旧するまで、位相調整回路１
０２は自走フレーム作成回路１０１が生成する自走フレ
ームに基づく入力セルの制御を続行する。これは、交換
機内の後段の装置に与える影響を少なくするためであ
る。

【００２７】自走フレームのパルス幅は、自走フレーム
作成回路１０１内の特には図示しない発振回路が正常に
動作している限り、セル長に正確に一致する。従って、
３回連続同期外れ監視部１０３がこの自走フレームと入
力セルフレームとを比較することにより、入力セルフレ
ームの同期外れを検出することができる。

【００２８】セルフレームに同期したフレーム幅カウン
タ１０４は、入力セルフレームのパルスタイミングを契
機としてカウントを開始し、セル長（例えば６４τ）時
間だけカウントしたタイミングでパルスを出力する。

【００２９】３回連続同期復旧監視部１０５は、３回連
続同期外れ監視部１０３がセルフレームの同期外れを検
出した後に、入力セルフレームのパルスタイミングとセ
ルフレームに同期したフレーム幅カウンタ１０４が出力
するパルスタイミングとが連続して３回連続して一致し
たか否か、即ち、入力セルフレームのパルス幅が３回連
続してセル長に一致したか否かを監視することにより、
セルフレームの同期復旧を検出する。

【００３０】再同期信号作成回路１０６は、３回連続同
期復旧監視部１０５がセルフレームの同期復旧を検出し
た後に、入力セルフレームのパルスタイミングで自走フ
レーム作成回路１０１を初期化すると共に、３回連続同
期外れ監視部１０３をリセットすることにより、入力セ
ルフレームと自走フレームの再同期を確立する。

【００３１】上述の実施の形態の更に詳細な構成及び機
能について、以下に説明する。図１に示されるように、
３回連続同期外れ監視部１０３は、不一致検出回路１０
７と、一致検出回路１０８と、同期外れ回数カウンタ１
０９と、３カウント検出回路１１０と、一発パルス生成
回路１１１と、オア回路１１６とから構成される。

【００３２】また、３回連続同期復旧監視部１０５は、
一致検出回路１１２と、不一致検出回路１１３と、同期
一致回数カウンタ１１４と、３カウント検出回路と、ア
ンド回路１１７と、オア回路１１８とから構成される。

【００３３】ここまでの構成に基づく本実施の形態の動
作について、図３に示されるタイミングチャートに沿っ
て説明する。なお、以下の構成における各回路は、全て
パルスの立ち下がりに同期して動作する。

【００３４】まず、自走フレーム作成回路１０１は、図
３(b) に示されるように、例えば正確に６４τ時間間隔
の自走フレームＢを作成する。位相調整回路１０２は、
この自走フレームＢに基づいて、入力セルの転送タイミ
ングを調整する。

【００３５】次に、３回連続同期外れ監視部１０３内の
不一致検出回路１０７は、例えば排他論理和回路によっ
て構成され、入力セルフレームＡと自走フレーム作成回
路１０１が生成する自走フレームＢのパルスタイミング
がずれたタイミングを検出する。例えば、図３(a) のタ
イミングt1に示されるように、入力セルフレームＡの位
相が何等かの要因により自走フレームＢに対してずれる
と、そのずれた入力セルフレームＡのパルスと自走フレ
ームＢのパルスのタイミングで、不一致検出回路１０７
が出力する図３(c) に示される信号Ｃにパルスが現れ
る。信号Ｃは同期外れ回数カウンタ１０９のカウント入
力Ｓに入力している。そして、信号Ｃのパルスにより、
同期外れ回数カウンタ１０９のカウント出力Ｆの値が、
図３(f) に示されるように、１、２とカウントアップす
る。

【００３６】一方、３回連続同期外れ監視部１０３内の
一致検出回路１０８は、例えばアンド回路により構成さ
れ、入力セルフレームＡと自走フレームＢのパルスタイ
ミングが一致したタイミングを検出する。例えば、図３
(a) のタイミングt2に示されるように、入力セルフレー
ムＡの位相が自走フレームＢに対して一致すると、その
一致した入力セルフレームＡのパルス（＝自走フレーム
Ｂのパルス）のタイミングで、一致検出回路１０８が出
力する図３(d) に示される信号Ｄにパルスが現れる。信
号Ｄはオア回路１１６を介して同期外れ回数カウンタ１
０９のリセット入力Ｒに入力している。そして、不一致
検出回路１０７が出力する信号Ｃのパルスによって同期
外れ回数カウンタ１０９のカウント出力Ｆの値が３に達
する前に一致検出回路１０８が出力する信号Ｄにパルス
が現れると、同期外れ回数カウンタ１０９のカウント出
力Ｆの値は、例えば図３(f) のタイミングt2に示される
ように、０にリセットされる。

【００３７】入力セルフレームＡの位相が、例えば図３
(a) のt3及びt5として示されるように連続してずれる
と、これらのタイミングで、不一致検出回路１０７が出
力する信号Ｃに３つのパルスが現れ、これにより同期外
れ回数カウンタ１０９のカウント出力Ｆの値が３に達す
る。３カウント検出回路１１０は、例えば同期外れ回数
カウンタ１０９の２ビットの出力をそれぞれ入力とする
アンド回路とそのアンド回路の出力によりセットされる
フリップフロップ回路とによって構成される。そして、
例えば図３のタイミングt5に示されるように、同期外れ
回数カウンタ１０９のカウント出力Ｆの値が３に達する
と、図３(g) に示されるように、３カウント検出回路１
１０が出力する同期外れ検出信号Ｇの値が、０から１
（ローレベルからハイレベル）に立ち上がる。

【００３８】このようにして、入力セルフレームと自走
フレーム作成回路１０１が生成する自走フレームのパル
スタイミングが連続して３回連続して外れると、３回連
続同期外れ監視部１０３がセルフレームの同期外れを検
出し、その旨を示す同期外れ検出信号Ｇの値が０から１
に立ち上がる。この同期外れ検出信号Ｇの変化は、特に
は図示しない制御系に通知される。

【００３９】上述のようにして、同期外れが検出された
後も、次に同期が復旧するまで、位相調整回路１０２は
自走フレーム作成回路１０１が生成する図３(b) に示さ
れる自走フレームに基づく入力セルの制御を続行する。

【００４０】同期外れ検出信号Ｇの値が０から１に立ち
上がると、アンド回路１１７がオンとなる。この結果、
同期一致回数カウンタ１１４がカウント動作を開始する
ことにより、３回連続同期復旧監視部１０５が実質的な
動作を開始する。

【００４１】３回連続同期復旧監視部１０５内の一致検
出回路１１２は、例えばアンド回路によって構成され、
図３(a) に示される入力セルフレームＡとセルフレーム
に同期したフレーム幅カウンタ１０４が出力する図３
(h) に示される信号Ｈのパルスタイミングとが一致した
タイミング、即ち、入力セルフレームＡのパルス幅がセ
ル長に一致するようになったタイミングを検出する。例
えば、図３(a) のタイミングt7及びt8に示されるよう
に、入力セルフレームＡの位相が信号Ｈに対して一致す
ると、その一致した入力セルフレームＡのパルス（＝信
号Ｈのパルス）のタイミングで、一致検出回路１１２が
出力する図３(i) に示される信号Ｉにパルスが現れる。
信号Ｉはアンド回路１１７を介して同期一致回数カウン
タ１１４のカウント入力Ｓに入力している。そして、図
３(g) に示される同期外れ検出信号Ｇの値が１であると
いう条件のもとで、信号Ｉのパルスにより、同期一致回
数カウンタ１１４のカウント出力Ｋの値が、図３(k) に
示されるように、１、２とカウントアップする。

【００４２】一方、３回連続同期復旧監視部１０５内の
不一致検出回路１１３は、例えば排他論理和回路により
構成され、入力セルフレームＡと信号Ｄのパルスタイミ
ングがずれたタイミングを検出する。例えば、図３(a)
のタイミングt9に示されるように、入力セルフレームＡ
の位相が信号Ｄに対してずれると、そのずれた入力セル
フレームＡのパルスのタイミングで、一致検出回路１１
３が出力する図３(j)に示される信号Ｊにパルスが現れ
る。信号Ｊはオア回路１１８を介して同期一致回数カウ
ンタ１１４のリセット入力Ｒに入力している。そして、
一致検出回路１１２が出力する信号Ｉのパルスにより同
期一致回数カウンタ１１４のカウント出力Ｋの値が３に
達する前に不一致検出回路１１３が出力する信号Ｊにパ
ルスが現れると、同期一致回数カウンタ１１４のカウン
ト出力Ｋの値は、例えば図３(j)のタイミングt9に示さ
れるように、０にリセットされる。

【００４３】図３(g) に示される同期外れ検出信号Ｇの
値が１であるという条件のもとで、入力セルフレームＡ
の位相が信号Ｄに対して、例えば図３(a) のt10 、t11
、及びt12 として示されるように連続して一致する
と、これらのタイミングで、一致検出回路１１２が出力
する信号Ｉに３つのパルスが現れ、これによって同期一
致回数カウンタ１１４のカウント出力Ｋの値が３に達す
る。３カウント検出回路１１５は、例えば同期一致回数
カウンタ１１４の２ビットの出力をそれぞれ入力とする
アンド回路とそのアンド回路の出力によりセットされる
フリップフロップ回路とで構成される。そして、例えば
図３のタイミングt12 に示されるように、同期一致回数
カウンタ１１４のカウント出力Ｋの値が３に達すると、
図３(l) に示されるように、３カウント検出回路１１５
が出力する信号Ｌの値が、０から１に立ち上がる。

【００４４】このようにして、セルフレームの同期外れ
が検出された後に、入力セルフレームのパルス幅が３回
連続してセル長に一致すると、３回連続同期復旧監視部
１０５がセルフレームの同期の復旧を検出し、その旨を
示す信号Ｌの値が０から１に立ち上がる。

【００４５】再同期信号作成回路１０６は、例えばアン
ド回路により構成される。そして、信号Ｌの値が１にな
っている状態で例えば図１３(a) のタイミングt13 とし
て示されるように入力セルフレームＡのパルスが入力す
ると、再同期信号作成回路１０６が出力する図３(e) に
示される再同期信号Ｅにパルスが現れる。

【００４６】この再同期信号Ｅは、自走フレーム作成回
路１０１を初期化すると共に、３回連続同期外れ監視部
１０３内の同期外れ回数カウンタ１０９を、オア回路１
１６を介して図３(f) に示されるようにリセットし、更
に、３回連続同期外れ監視部１０３内の３カウント検出
回路１１０を、図３(g) に示されるようにリセットす
る。

【００４７】３カウント検出回路１１０がリセットされ
それが出力する同期外れ検出信号Ｇの値が１から０に立
ち下がる例えば図３のタイミングt13 を契機として、３
回連続同期外れ監視部１０３内の一発パルス生成回路１
１１は、図３(m) に示されるように、１発パルスＭを出
力する。この１発パルスＭは、３回連続同期復旧監視部
１０５内の同期一致回数カウンタ１１４を、オア回路１
１８を介して図３(k)に示されるようにリセットし、更
に、３回連続同期復旧監視部１０５内の３カウント検出
回路１１５を、図３(l) に示されるようにリセットす
る。

【００４８】以上のようにして、入力セルフレームと自
走フレームの再同期を確立することができる。他の実施の形態 図４は、本発明の他の実施の形態の構成図である。

【００４９】前述した実施の形態では、図２(a) に示さ
れるセルフレームのパルスの立ち下がりとセルデータの
先頭とが一致しているという前提のもとで構成されてい
る。これに対して、以下に示す実施の形態においては、
両者が一致しなくなった場合にも対処できる構成が採ら
れている。

【００５０】まず、送信側装置４０１において、送信セ
ルはバッファ４０３に保持される。これと共に、ＣＲＣ
演算部４０４が、送信セルに対して、ＣＲＣ（サイクリ
ックリダンダンシーコード）演算を実行する。そして、
ＣＲＣ付与部４０５が、送信セルをバッファ４０３から
読み出すと共に、例えばその送信セルのヘッダ部に、そ
の送信セルに対してＣＲＣ演算部４０４が演算したＣＲ
Ｃを付与する。ＣＲＣが付与された送信セルは、電気／
光変換部（Ｅ／Ｏ）４０６を介して、受信側装置４０２
に向けて送信される。

【００５１】次に、受信側装置４０２において、受信セ
ルは、光／電気変換部（Ｏ／Ｅ）４０７を介して受信セ
ルフレームに同期して受信された後、バッファ４０８に
保持される。これと共に、ＣＲＣ演算部４０９が、受信
セルに対して、ＣＲＣ演算を実行する。そして、ＣＲＣ
チェック部４１０が、受信セルに付加されているＣＲＣ
とＣＲＣ演算部４０９が演算したＣＲＣとが一致するか
否かをチェックすることにより、受信セルデータが受信
セルフレームに同期しているか否かがチェックされる。

【００５２】同期監視部４１１は、図１に示される構成
を有する実施の形態と同様の構成を有し、その動作は、
ＣＲＣチェック部４１０のチェック結果がＯＫの場合に
は、前述した通りである。この場合、バッファ４０８
は、図１の位相調整回路１０２に対応し、同期監視部４
１１はバッファ４０８に対して図１に示される自走フレ
ームを出力する。一方、ＣＲＣチェック部４１０のチェ
ック結果がＯＫでない場合には、図１に示される３回連
続同期外れ監視部１０３内において、同期外れ検出信号
Ｇが強制的に０から１に立ち上げられる。この機能を実
現するために、本実施の形態では、図１に示される構成
に、特には図示しないフリップフロップ回路が追加され
る。このフリップフロップ回路は、ＣＲＣチェック部４
１０が出力するチェック結果信号によってセットされ、
図１の再同期信号Ｅによってリセットされ、その出力と
図１の３カウント検出回路１１０の出力とが特には図示
しないオア回路に入力され、そのオア回路の出力が同期
外れ検出信号Ｇとされる。

【００５３】以上のように、本実施の形態では、受信セ
ルデータが受信セルフレームに同期していない場合に
も、同期外れを検出することができる。

【００５４】

【実施例】上述の実施の形態を基礎とする本発明の具体
的な実施例について、以下に説明する。

【００５５】図５は、本発明の実施例であるATM 交換機
システムの全体構成図（その１）であり、ATM ホスト交
換機の構成を示す図である。図５の構成は、大きく分け
て、回線とスイッチ部とのインタフェースを実現するCD
MIFSH ５０１と、スイッチ部であって２重化されたCRSW
SH５０５と、多重部であって２重化されたCCRSH ５０４
とから構成される。CCRSH ５０４は、必須の構成ではな
く、CDMIFSH ５０１とCRSWSH５０５とが直接接続される
構成であってもよい。

【００５６】CDMIFSH ５０１は、本発明に特に関連する
部分で、加入者回線又は中継回線を終端する回線個別部
５０２と２重化された共通部５０３とから構成される。
図６は、本発明の実施例であるATM 交換機システムの全
体構成図（その２）であり、ATM ホスト交換機６０２に
遠隔に接続される広帯域遠隔集線装置（BRLC）６０１の
構成を示す図である。

【００５７】BRLC６０１は、スイッチ部であって２重化
されたSWSH６０３と、回線とスイッチ部とのインタフェ
ースを実現するRLCSH ６０４、MIFSH ６０５とから構成
される。

【００５８】RLCSH ６０４は、本発明に特に関連する部
分であって、通常の加入者回線又は中継回線を終端する
回線個別部６０９と、アンビリカル回線個別部６１０
と、２重化された共通部６０８とから構成される。アン
ビリカル回線個別部６１０は、中継回線によって、ATM
ホスト交換機６０２内のスイッチ部であるCRSWSH６０６
に接続されるMIFSH ６０７に含まれるアンビリカル回線
個別部６１１と接続される。

【００５９】上述した図５のCDMIFSH ５０１又は図６の
RLCSH ６０４において、回線個別部５０２、６０９、又
は６１０は、それぞれが収容している回線を終端する。
次に、図７は、図５のCDMIFSH ５０１内の共通部５０３
又は図６のRLCSH ６０４内の共通部６０８の構成図であ
る。

【００６０】Upward部７０１は、図５のCDMIFSH ５０１
内の回線個別部５０２又は図６のRLCSH ６０４内の回線
個別部６０９若しくはアンビリカル回線個別部６１０か
ら入力する主信号上りセルを処理する。E/O 部７０４
は、Upward部７０１から出力されるセルの信号形態を、
電気信号形態から光信号形態に変換し、そのセルをスイ
ッチ側に出力する。

【００６１】O/E 部７０５は、スイッチ側から入力する
主信号下りセルの信号形態を、光信号形態から電気信号
形態に変換し、そのセルをDownward部７０２へ向けて出
力する。

【００６２】Downward部７０２は、本発明に特に関連す
る部分であり、O/E 部７０５から入力する主信号下りセ
ルを、その同期をとりながら処理した後に、それを回線
個別部５０２、６０９、又は６１０に出力する。

【００６３】制御部７０３は、Upward部７０１及びDown
ward部７０２に対する装置内制御を実行する。また、制
御部７０３は、Upward部７０１を介して、上り制御リン
ク（Link）に制御データを送信し、Downward部７０２を
介して、下り制御リンクから制御データを受信する。制
御部７０３が、図６のRLCSH ６０４内の共通部６０８に
設けられているものである場合には、上り制御リンク
は、図６のBRLC６０１からATM ホスト交換機６０２に向
かうシグナリングセルのための局内通信リンクであり、
下り制御リンクは、ATM ホスト交換機６０２からBRLC６
０１に向かうシグナリングセルのための局内通信リンク
である。

【００６４】上述のUpward部７０１、Downward部７０
２、及び制御部７０３からなる共通部５０３又は６０８
は、それぞれ２重化されている。そして、Upward部７０
１及びDownward部７０２は、それぞれ、他系のUpward部
７０１及びDownward部７０２との間で、系間交絡を形成
しており、相互に制御データを授受できる。

【００６５】また、Upward部７０１とDownward部７０２
の間には、試験用セルを折り返すための双方向のループ
バックハイウエイが形成されている。図７に示される構
成において、Upward部７０１は、以下に示される機能を
有する。

【００６６】a)回線個別部５０２、、６０９、又は６１
０に対するインタフェース機能 b)セルの時多重機能 c)IVCC機能 d)上り制御リンク多重機能 e)E/O 部７０４に対するインタフェース機能 f)制御部７０３に対する制御インタフェース機能 g)系間交絡の制御機能 次に、Downward部７０２は、以下に示される機能を有す
る。

【００６７】a)O/E 部７０５に対するインタフェース機
能 b)同期機能及び空間的マルチキャスト機能（Spatial Mu
lticast ） c)セル分離機能（DMUX機能） d)論理的マルチキャスト機能（Logical Multicast ） e)下り制御リンク分離機能 f)回線個別部５０２、、６０９、又は６１０に対するイ
ンタフェース機能 g)制御部７０３に対する制御インタフェース機能 h)系間交絡の制御機能 また、制御部７０３は、以下に示される機能を有する。

【００６８】1)CDMIFSH ５０１内共通部５０３の制御部
７０３の機能 a)下り制御リンク受信機能 b)上り制御リンク送信機能 c)課金機能 d)回線個別部５０２に対する制御機能 e)LED 点灯機能 f)障害検出機能 g)パス設定機能 h)データコレクション機能 i)Upward部７０１に対する制御インタフェース機能 j)Downward部７０２に対する制御インタフェース機能 2)RLCSH ６０４内共通部６０８の制御部７０３の機能 a)下り局内通信用セル受信機能 b)上り局内通信用セル送信機能 c)課金機能 d)回線個別部６０９、６１０に対する制御機能 e)LED 点灯機能 f)障害検出機能 g)パス設定機能 h)Upward部７０１に対する制御インタフェース機能 i)Downward部７０２に対する制御インタフェース機能 j)PAC マスタ機能 k)クラフトパーソンインタフェース機能 l)環境アラーム収集／点灯機能 図７の構成に関する上述の機能のうち、本発明に特に関
連する機能は、Downward部７０２に関する b)の同期機
能である。

【００６９】図８は、図７のUpward部７０１の機能構成
図である。MUX 部８０１は、図５のCDMIFSH ５０１内の
複数（#0〜#15 ）の回線個別部５０２からの主信号上り
セル或いは図６のRLCSH ６０４内の複数の回線個別部６
０９又は複数のアンビリカル回線個別部６１０からの主
信号上りセルと、Downward部７０２からの複数（#0〜#1
5 ）のループバックの主信号上りセルを、時多重する。
上記各回線個別部５０２、６０９、６１０又はDownward
部７０２から入力されるセルは、図１１又は図１２で後
述するようにそのデータ長が５４オクテットであって、
その転送速度は３６０Ｋ（＝１０³ ）セル／秒である。
MUX 部８０１は、１６個の回線個別部から入力される上
記セルにつき、図１３又は図１４で後述するようにその
データ長を６４オクテットに変換すると共に、それらの
変換後のセルを１８４メガヘルツのクロックに同期させ
て時多重する。この結果、MUX部８０１から出力される
セルの転送速度は、５７６０Ｋセル／秒となる。なお、
MUX 部８０１は、４個の回線個別部からの、転送速度が
１４４０Ｋセル／秒であるセルを、時多重するように構
成されてもよい。

【００７０】IVCC部８０２は、主信号上りセルが入力す
ると、そのセルのヘッダ部に格納されている縮退された
アドレス情報であるICID（Internal Channel IDentifie
r ）値と回線を特定するライン番号との組合せに対応す
るアドレスに基づいて、内蔵メモリからセル転送情報を
読み出し、それをセルの先頭に付加し、そのセルを、E/
O 部７０４を介してスイッチ側に向けて出力する。

【００７１】図９は、図７のDownward部７０２の機能構
成図である。BM部９０１は、O/E 部７０５から入力され
る又はUpward部７０１からループバックされる１対多通
信のためのポイント対マルチポイント（PtMP）コネクシ
ョンの属性を有する主信号下りセルが入力すると、それ
に付加されているセル転送情報に従ってビットマップ情
報を検索することによって、スペーシャル（空間的）マ
ルチキャストを実現する。BM部９０１は、本発明に最も
関連する同期部（図１０参照）を含む。

【００７２】DMUX部９０２は、主信号下りセルの、下り
高速ハイウエイから下り低速ハイウエイへの分離機能を
有する。LM部９０３は、PtMPコネクションの属性を有す
る主信号下りセルに対するロジカル（論理的）マルチキ
ャスト機能と、#0〜#15 の回線個別部へ向かうセルとUp
ward部７０１へループバックされるセルとを分離する機
能とを有する。

【００７３】図１０は、図９のBM部９０１の機能構成図
である。同期部１００１は、本発明に最も関連する部分
である。これについては後述する。

【００７４】セレクト部１００２は、図７のO/E 部７０
５からのセルと図７のUpward部７０１からのループバッ
クセルとを、図７の制御部７０３からの選択指示情報に
基づいて選択し、その選択したセルをBM検索部１００３
に向けて出力する。

【００７５】BM検索部１００３は、PtMPコネクションの
属性を有する主信号下りセルに対して、そのヘッダ部に
付加されている縮退されたアドレス情報に基づいて、BM
テーブル１００４に記憶されたビットマップ情報を検索
し、その検索結果を上記セルのヘッダ部に埋め込む。な
お、BMテーブル１００４の記憶内容は、図７の制御部７
０３によって更新される。

【００７６】制御リンク（Link）抽出部１００５は、O/
E 部６０５からの高速下りハイウエイ上を主信号下りセ
ルと共に並走してくる制御リンクデータを抽出し、それ
を低速クロック（８メガヘルツ）に乗せ替えて図７の制
御部７０３に転送する。

【００７７】上述の構成において、同期部１００１は、
本発明に最も関連する部分であり、図７のO/E 部７０５
からの高速下りハイウエイ上を流れる５７６０Ｋセル／
秒の転送速度を有する主信号下りセルを受信し、それを
自装置内の１８４．３２メガヘルツのクロックに同期さ
せる機能を有する。

【００７８】同期部１００１の機能の詳細を以下に示
す。 (1) セル受信機能 高速下りハイウエイから入力する主信号下りセルのう
ち、有効セルを透過させ、無効セルを廃棄する。ここ
で、有効セルとは正常に受信された主信号下りセルをい
い、無効セルはその逆で、それぞれ下記のように定義さ
れる。

【００７９】(a) 有効セルの定義：下記のi)かつii) の
条件を満たすセル i) ６４オクテット以上のデータ長を有するセルである
こと。ここで、セルフフレーム断は、特には図示しない
機能により検出される。

【００８０】ii) ヘッダ部にパリティエラーが発生して
いないこと。 (b) 無効セルの定義：下記のi)又はii) の条件を満たす
セル i) ６４オクテット未満のデータ長を有するショートセ
ルであること。

【００８１】ii) ヘッダ部にパリティエラーが発生して
いること。 (2) 障害検出機能 同期部１００１は、図５のCRSWSH５０５からCDMIFSH ５
０１へ向かうインタフェース、又は図６のSWSH６０３か
らRLCSH ６０４へ向かうインタフェースの正常性を監視
する機能を有する。監視結果に異常があれば、図７の制
御部７０３からにUpward部７０１及び上り制御リンク
（Link）を介して特には図示しない交換機の制御プロセ
ッサに通知される。下記に検出される障害を示す。

【００８２】(a) セルフレーム断障害 (b) クロック断障害 (c) パリティ障害（ヘッダ部及びペイロード部） (d) マルチフレーム断障害 (3) 同期化機能 図１１は、図１０の同期部１００１の機能うち、同期化
機能を実現する機能構成図であり、本発明に最も関連す
る部分である。

【００８３】図１１で、書き込み制御部１１０２は、主
信号下りセルを、それと共に別線上を転送されてくる入
力セルフレームに同期して、セルバッファ（Cell Fifo
）１１０１に書き込む。

【００８４】これに対して、読み出し制御部１１０４
は、書き込み制御部１１０２に入力される入力セルフレ
ーム（書き込みセルフレーム）に対して図１２に示され
るように固定位相差ｍτを有する読み出しセルフレーム
に同期して、セフバッファ１１０１から主信号下りセル
を読み出し、それを図１０のセレクト部１００２に出力
する。

【００８５】同期化部１１０３は、例えば前述した図１
に示される実施の形態の構成と同様の構成を有する。こ
の同期化部１１０３は、書き込み制御部１１０２から入
力される入力セルフレーム（書き込みセルフレーム）に
対して、図１の説明において前述した同期監視動作を実
行する。この結果、例えば図７のO/E 部７０５に接続さ
れている光伝送路上での伝送損失によって生じるセルの
同期外れを補償することが可能となる。この場合、図１
の自走フレーム作成回路１０１は、特には図示しないPL
O （フィーズトロックループ発振器）から出力される図
１１に示される１８４．３２メガヘルツ（MHz ）のクロ
ックに基づいて、自走フレームを生成する。そして、読
み出し制御部１１０４は、同期化部１１０３から出力さ
れる上記自走フレームに対して固定位相差ｍτを有する
読み出しセルフレーム（図１２）を生成し、それに同期
して、セフバッファ１１０１から主信号下りセルを読み
出す。なお、同期部１００１が出力する同期外れ検出信
号Ｇ（図１参照）は、図７の制御部７０３に転送された
後、制御部７０３によって、Upward部７０１から上り制
御リンク（Link）を介して特には図示しない交換機の制
御プロセッサに通知される。

【００８６】最後に、図１３は、図１１のセルバッファ
１１０１に対するアクセス動作の説明図である。図１３
(a) は、６４オクテット未満のデータ長を有するショー
トフレームセルに関するアクセス動作を示す図、図１３
(b) は、６４オクテットより長いデータ長を有するロン
グフレームセルに関するアクセス動作を示す図である。

【００８７】図１３(a) の×印として示されるように、
ショートフレームセルに対応するセルバッファ１１０１
のアドレスは、次のフレームの正常セルにより上書きさ
れ、読み出し時でのショートフレームセルに対応する読
み出しタイミングにおいては読み出しは実行されない。

【００８８】一方、図１３(b) の×印として示されるよ
うに、ロングフレームセルは、そのままセルバッファ１
１０１の対応するアドレスに書き込まれるが、読み出し
時でのロングフレームセルに対応する読み出しタイミン
グにおいては読み出しは実行されない。

【００８９】以上のようにして、主信号下りセルに対す
る同期が補償される。

【００９０】

【発明の効果】本発明の第１の態様によれば、入力セル
データの転送タイミングがセル長を有する新たなセルフ
レームである自走フレームに基づいて調整されることに
より、伝送線路上での信号損失によるセルフレームのパ
ルス信号の劣化を補償することが可能となる。

【００９１】また、入力セルフレームの転送タイミング
と自走フレームの転送タイミングの監視に基づいて入力
セルフレームの同期外れが検出されることにより、入力
セルデータの同期外れを適切に検出することが可能とな
る。

【００９２】更に、入力セルフレームの同期外れが検出
された後に、入力セルフレームのフレーム幅の監視に基
づいて入力セルフレームの同期復旧が検出されることに
よって、入力セルデータの同期復旧を適切に検出するこ
とが可能となる。

【００９３】そして、同期復旧の検出に基づいて自走フ
レームの転送タイミングが入力セルフレームの転送タイ
ミングに一致させられることにより、再同期を確実に取
ることが可能となる。

【００９４】本発明の第２の態様によれば、セルデータ
とセルフレームとの同期外れを適切に検出することが可
能となる。

【図面の簡単な説明】

【図１】本発明の１実施の形態の構成図である。

【図２】セルとセルフレームの関係図である。

【図３】本実施の形態のタイミングチャートを示す図で
ある。

【図４】他の実施の形態の構成図である。

【図５】本発明の実施例であるATM 交換機システムの全
体構成図（その１）である。

【図６】本発明の実施例であるATM 交換機システムの全
体構成図（その２）である。

【図７】CDMIFSH/RLCSH 内の共通部の構成図である。

【図８】共通部内のUpward部の構成図である。

【図９】共通部内のDownward部の構成図である。

【図１０】Downward部内のBM部の構成図である。

【図１１】同期機構１００１の構成図である。

【図１２】書き込みセルフレームと読み出しセルフレー
ムの関係図である。

【図１３】セルバッファのアクセス動作の説明図であ
る。

【符号の説明】

１０１ 自走フレーム作成回路 １０２ 位相調整回路 １０３ ３回連続同期外れ監視部 １０４ セルフレームに同期したフレーム幅カウンタ １０５ ３回連続同期復旧監視部 １０６ 再同期信号作成回路 １０７、１１３ 不一致検出回路 １０８、１１２ 一致検出回路 １０９ 同期外れ回数カウンタ １１０、１１５ ３カウント検出回路 １１１ １発パルス生成回路 １１４ 同期一致回数カウンタ １１６、１１８ オア回路 １１７ アンド回路 ４０１ 送信側装置 ４０２ 受信側装置 ４０３、４０８ バッファ ４０４、４０９ ＣＲＣ演算部 ４０５ ＣＲＣ付与部 ４０６ 電気／光変換部（Ｅ／Ｏ） ４０７ 光／電気変換部（Ｏ／Ｅ） ４１０ ＣＲＣチェック部 ４１１ 同期監視部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 弥栄 幸樹 福岡県福岡市博多区博多駅前一丁目４番 ４号 富士通九州通信システム株式会社 内 (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平４−111638（ＪＰ，Ａ) 特開 平４−322533（ＪＰ，Ａ) 特開 平３−235441（ＪＰ，Ａ) 特開 平３−123228（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/56 H04L 7/00

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 固定長のセル長を有するように転送され
   るデータであるセルデータの同期を、該セルデータの転
   送タイミングを示すデータであるセルフレームに基づい
   て確立するセル同期装置であって、 入力セルフレームに同期し、前記セル長を有する新たな
   セルフレームである自走フレームを作成する自走フレー
   ム作成手段と、 前記自走フレームに基づいて入力セルデータの転送タイ
   ミングを調整する位相調整手段と、 を含むことを特徴とするセル同期装置。
2. 【請求項２】 請求項１に記載のセル同期装置のための
   セル同期監視装置であって、 前記入力セルフレームの転送タイミングと前記自走フレ
   ームの転送タイミングとを監視することによって、前記
   入力セルフレームの同期外れを検出するセルフレーム同
   期外れ検出手段を含む、 ことを特徴とするセル同期監視装置。
3. 【請求項３】 前記セルフレーム同期外れ検出手段は、 前記入力セルフレームのパルスタイミングと前記自走フ
   レームのパルスタイミングとが連続して第１の所定回数
   外れたか否かを監視することによって、前記入力セルフ
   レームの同期外れを検出する、 ことを特徴とする請求項２に記載のセル同期監視装置。
4. 【請求項４】 前記セルフレーム同期外れ検出手段は、 前記入力セルフレームのパルスタイミングと前記自走フ
   レームのパルスタイミングとが一致しないことを検出す
   る第１の不一致検出回路と、 前記入力セルフレームのパルスタイミングと前記自走フ
   レームのパルスタイミングとが一致することを検出する
   第１の一致検出回路と、 前記第１の不一致検出回路の出力をカウント入力とし、
   前記第１の一致検出回路の出力をリセット入力とする同
   期外れ回数カウンタと、 該同期外れ回数カウンタのカウント出力の値が前記第１
   の所定回数に一致した場合に同期外れ検出信号を出力す
   る第１の所定回数カウント検出回路と、 を含むことを特徴とする請求項３に記載のセル同期監視
   装置。
5. 【請求項５】 請求項１に記載のセル同期装置のための
   セル同期監視装置であって、 前記入力セルフレームのフレーム幅を検出するフレーム
   幅検出手段と、 該フレーム幅検出手段が検出するフレーム幅を監視する
   ことによって、前記入力セルフレームの同期復旧を検出
   するセルフレーム同期復旧検出手段と、 を含むことを特徴とするセル同期監視装置。
6. 【請求項６】 前記フレーム幅検出手段は、入力セルフ
   レームのパルスタイミングを契機としてカウンを開始
   し、前記セル長時間だけカウントしたタイミングでパル
   スを出力するセルフレームに同期したフレーム幅カウン
   タを含む、 ことを特徴とする請求項５に記載のセル同期監視装置。
7. 【請求項７】 前記セルフレーム同期復旧検出手段は、 前記フレーム幅検出手段が検出するフレーム幅が連続し
   て第２の所定回数だけ前記セル長に一致したか否かを監
   視することによって、前記入力セルフレームの同期復旧
   を検出する、 ことを特徴とする請求項５又は６の何れか１項に記載の
   セル同期監視装置。
8. 【請求項８】 前記セルフレーム同期復旧検出手段は、 前記フレーム幅カウンタが出力するパルスタイミングと
   前記入力セルフレームのパルスタイミングとが一致する
   ことを検出する第２の一致検出回路と、 前記フレーム幅カウンタが出力するパルスタイミングと
   前記入力セルフレームのパルスタイミングとが一致しな
   いことを検出する第２の不一致検出回路と、 前記第１の一致検出回路回路の出力をカウント入力と
   し、前記第１の不一致検出回路の出力をリセット入力と
   する同期一致回数カウンタと、 該同期一致回数カウンタのカウント出力の値が前記第２
   の所定回数に一致した場合に、同期復旧検出信号を出力
   する第２の所定回数カウント検出回路と、 を含むことを特徴とする請求項７に記載のセル同期監視
   装置。
9. 【請求項９】 請求項１に記載のセル同期装置のための
   セル再同期装置であって、 同期復旧検出信号に基づいて、前記自走フレーム作成手
   段が作成する自走フレームの転送タイミングを、前記入
   力セルフレームの転送タイミングに一致させるための再
   同期信号を前記自走フレーム作成手段に供給する再同期
   信号作成手段を含む、 ことを特徴とするセル再同期装置。
10. 【請求項１０】 固定長のセル長を有するように転送さ
    れるデータであるセルデータの同期を、該セルデータの
    転送タイミングを示すデータであるセルフレームに基づ
    いて確立するセル同期装置であって、 入力セルフレームに同期し、前記セル長を有する新たな
    セルフレームである自走フレームを作成する自走フレー
    ム作成手段と、 前記自走フレームに基づいて入力セルデータの転送タイ
    ミングを調整する位相調整手段と、 前記入力セルフレームの転送タイミングと前記自走フレ
    ームの転送タイミングとを監視することによって、前記
    入力セルフレームの同期外れを検出するセルフレーム同
    期外れ検出手段と、 前記入力セルフレームのフレーム幅を検出するフレーム
    幅検出手段と、 前記セルフレーム同期外れ検出手段が前記入力セルフレ
    ームの同期外れを検出した後に、前記フレーム幅検出手
    段が検出するフレーム幅を監視することによって、前記
    入力セルフレームの同期復旧を検出するセルフレーム同
    期復旧検出手段と、 前記同期復旧検出信号に基づいて、前記自走フレーム作
    成手段が作成する自走フレームの転送タイミングを、前
    記入力セルフレームの転送タイミングに一致させるため
    の再同期信号を前記自走フレーム作成手段に供給する再
    同期信号作成手段と、 を含むことを特徴とするセル同期装置。
11. 【請求項１１】 固定長のセル長を有するように転送さ
    れるデータであるセルデータを送信する送信装置内に設
    けられ、前記セルデータの同期を、該セルデータの転送
    タイミングを示すデータであるセルフレームに基づいて
    確立するセル同期装置であって、 送信されるセルデータに対してエラーチェック用コード
    を演算するエラーチェック用コード演算手段と、 該演算されたエラーチェック用コードを前記送信される
    セルデータに付加するエラーチェック用コード付加手段
    と、 該エラーチェック用コードが付加されたセルデータをそ
    の転送タイミングを示す前記セルフレームと共に送信す
    る送信手段と、 を含むことを特徴とするセル同期装置。
12. 【請求項１２】 請求項１１に記載のセル同期装置を含
    む送信装置によって送信されたセルデータを受信する受
    信装置内に設けられ、前記セルデータの同期を、該セル
    データの転送タイミングを示すデータであるセルフレー
    ムに基づいて確立するセル同期装置であって、 前記セルフレームを受信し、該セルフレームに同期して
    前記セルデータを受信する受信手段と、 該受信されたセルデータに対してエラーチェック用コー
    ドを演算するエラーチェック用コード演算手段と、 該演算されたエラーチェック用コードと前記受信された
    セルデータに付加されているエラーチェック用コードと
    を比較することによって、前記受信されたセルフレーム
    と前記受信されたセルデータとの同期外れを検出する同
    期外れ検出手段と、 を含むことを特徴とするセル同期装置。
13. 【請求項１３】 固定長のセル長を有するように転送さ
    れるデータであるセルデータの同期を、該セルデータの
    転送タイミングを示すデータであるセルフレームに基づ
    いて確立するセル同期装置であって、 送信されるセルデータに対してエラーチェック用コード
    を演算するエラーチェック用コード演算手段と、 該演算されたエラーチェック用コードを前記送信される
    セルデータに付加するエラーチェック用コード付加手段
    と、 該エラーチェック用コードが付加されたセルデータをそ
    の転送タイミングを示す前記セルフレームと共に送信す
    る送信手段と、 を含む送信装置と、 前記セルフレームを受信し、該セルフレームに同期して
    前記セルデータを受信する受信手段と、 該受信されたセルデータに対してエラーチェック用コー
    ドを演算するエラーチェック用コード演算手段と、 該演算されたエラーチェック用コードと前記受信された
    セルデータに付加されているエラーチェック用コードと
    を比較することによって、前記受信されたセルフレーム
    と前記受信されたセルデータとの同期外れを検出する同
    期外れ検出手段と、 を含む受信装置と、 を含むことを特徴とするセル同期装置。